CN101483142A - 层叠器件制造方法 - Google Patents

层叠器件制造方法 Download PDF

Info

Publication number
CN101483142A
CN101483142A CNA2009100014535A CN200910001453A CN101483142A CN 101483142 A CN101483142 A CN 101483142A CN A2009100014535 A CNA2009100014535 A CN A2009100014535A CN 200910001453 A CN200910001453 A CN 200910001453A CN 101483142 A CN101483142 A CN 101483142A
Authority
CN
China
Prior art keywords
wafer
stacked
reinforcement
electrode
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100014535A
Other languages
English (en)
Other versions
CN101483142B (zh
Inventor
荒井一尚
川合章仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN101483142A publication Critical patent/CN101483142A/zh
Application granted granted Critical
Publication of CN101483142B publication Critical patent/CN101483142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/044—Seam tracking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

可获得即使使晶片厚度变薄也不会破损地进行层叠且整体厚度薄的层叠器件的层叠器件制造方法，使用形成有环状加强部的加强晶片来制造层叠器件，包含：晶片层叠工序，准备基盘晶片，基盘晶片具有比加强晶片的环状加强部的内径稍小的直径，在表面上形成有与加强晶片的形成在器件区域内的多个间隔道和多个器件对应的多个间隔道和多个器件，使基盘晶片的表面面对加强晶片中的与器件区域对应的背面，使相互对应的间隔道一致来接合，形成层叠晶片；电极连接工序，在形成于构成层叠晶片的加强晶片的各器件上的电极所在的部位，形成到达形成在基盘晶片的各器件上的电极的通孔，在通孔内埋设导电体来将电极之间连接；分割工序，将层叠晶片沿间隔道切断，分割成各个层叠器件。

Description

层叠器件制造方法
技术领域
本发明涉及将半导体器件层叠构成的层叠器件制造方法。
背景技术
在半导体器件制造工序中，使用在大致圆板形状的半导体晶片的表面上呈格子状排列的被称为间隔道(street)的分割预定线来划分出多个区域，在该划分出的区域内形成IC(集成电路)、LSI(大规模集成电路)等的器件。然后，通过将半导体晶片沿间隔道切断来分割形成有器件的区域，制造出各个器件。
为了提高半导体器件的功能，将各个器件层叠而成的层叠器件得到实用化。将各个器件层叠而成的层叠器件的制造方法已经公开在下述专利文献1中。在下述专利文献1公开的层叠器件制造方法中，对晶片的背面进行磨削来将晶片厚度形成为200μm左右，使这样磨削了背面的多个晶片的表面和背面面对，以使彼此的间隔道一致的方式进行接合来形成层叠晶片，之后使用切削装置等切割装置来将层叠晶片沿间隔道切断，从而形成层叠器件。
【专利文献1】日本特开昭60—206058号公报
这样，由于晶片厚度是200μm左右，因而在将5枚晶片层叠时，层叠器件的厚度为1000μm以上。
近年，电气设备的轻量化、小型化的要求提高，当把晶片厚度形成为100μm以下时，即使将10枚以上的晶片层叠，也能使层叠器件的厚度为1000μm以下，可进一步提高层叠器件的功能。
然而，当把晶片厚度形成为100μm以下时，刚性显著下降而容易破损，具有晶片的输送和层叠等处理变得困难的问题。
另一方面，即使使晶片厚度变薄也能确保刚性的晶片已经公开在下述专利文献2中。下述专利文献2公开的晶片具有形成有多个器件的器件区域和围绕该器件区域的外周围绕区域，对该晶片的背面中的与器件区域对应的区域进行磨削来将器件区域的厚度形成为规定厚度，并使晶片的背面中的外周围绕区域保留来形成环状加强部。
【专利文献2】日本特开2007—19461号公报
发明内容
本发明正是鉴于上述事实而完成的，提供一种可应用上述日本特开2007—19461号公报公开的晶片来获得即使使晶片厚度变薄也不会破损地进行层叠且整体厚度薄的层叠器件的层叠器件制造方法。
为了解决上述主要的技术课题，根据本发明，提供一种层叠器件制造方法，该层叠器件制造方法使用加强晶片来制造层叠器件，该加强晶片在表面上具有：由呈格子状排列的间隔道划分出多个区域并在该划分出的区域内形成有器件的器件区域、以及围绕该器件区域的外周剩余区域，在该加强晶片中，背面中的与器件区域对应的区域被磨削而将器件区域的厚度形成为规定厚度，并且，与该外周围绕区域对应的区域被保留而形成环状加强部，其特征在于，该层叠器件制造方法包含：
晶片层叠工序，准备基盘晶片，该基盘晶片具有比该加强晶片的该环状加强部的内径稍小的直径，并在表面上形成有与该加强晶片的形成在该器件区域内的多个间隔道和多个器件对应的多个间隔道和多个器件，使该基盘晶片的表面面对该加强晶片中的与该器件区域对应的背面，使相互对应的间隔道一致来接合，形成层叠晶片；
电极连接工序，在形成于构成该层叠晶片的该加强晶片的各器件上的电极所在的部位，形成到达形成在该基盘晶片的各器件上的电极的通孔，在该通孔内埋设导电体来将电极之间连接；以及
分割工序，在实施了该电极连接工序之后，将该层叠晶片沿间隔道切断，分割成各个层叠器件。
在实施上述分割工序之前，实施以下工序：环状加强部去除工序，去除环状加强部，以使构成层叠晶片的加强晶片具有比环状加强部的内径稍小的直径；第2晶片层叠工序，使实施了环状加强部去除工序的层叠晶片中的加强晶片的表面面对接下来要层叠的加强晶片中的与器件区域对应的背面，使相互对应的间隔道一致来接合；以及第2电极连接工序，在形成于通过第2晶片层叠工序而层叠的上侧的加强晶片的各器件上的电极所在的部位，形成到达形成在下侧的加强晶片的各器件上的电极的通孔，在通孔内埋设导电体来将电极之间连接。
重复实施上述环状加强部去除工序和第2晶片层叠工序以及第2电极连接工序，形成多层的层叠晶片。
并且，在实施上述分割工序之前，实施对基盘晶片的背面进行磨削来形成为规定厚度的基盘晶片磨削工序。
根据本发明，将加强晶片中的器件区域层叠来构成层叠晶片，该加强晶片具有：形成有器件的器件区域、以及围绕该器件区域的外周剩余区域，在该加强晶片中，背面中的与器件区域对应的区域被磨削而将器件区域的厚度形成为规定厚度，并且，与外周围绕区域对应的区域被保留而形成环状加强部，因而即使使器件区域的厚度变薄也能维持加强晶片的结构，因此可将晶片不会破损地进行层叠。这样，由于可使加强晶片的器件区域的厚度变薄，因而可获得即使层叠多层整体厚度也薄的层叠器件。
附图说明
图1是本发明的层叠器件制造方法中使用的作为晶片的半导体晶片的立体图。
图2是示出在图1所示的半导体晶片的表面上粘贴了保护部件的状态的立体图。
图3是用于对图1所示的半导体晶片的背面进行磨削来形成加强晶片的磨削装置的立体图。
图4是使用图3所示的磨削装置来实施的环状加强部形成工序的说明图。
图5是通过实施图4所示的环状加强部形成工序而形成的加强晶片的截面图。
图6是用于切断图1所示的半导体晶片的外周剩余区域的切削装置的立体图。
图7是使用图6所示的切削装置来切断半导体晶片的外周剩余区域的外周剩余区域切断工序的说明图。
图8是本发明的层叠器件制造方法中的晶片层叠工序的说明图。
图9是用于实施本发明的层叠器件制造方法的电极连接工序中的通孔形成工序的激光加工装置的立体图。
图10是本发明的层叠器件制造方法的电极连接工序中的通孔形成工序的说明图。
图11是本发明的层叠器件制造方法的电极连接工序中的导电体埋设工序的说明图。
图12是本发明的层叠器件制造方法中的环状加强部去除工序的说明图。
图13是本发明的层叠器件制造方法中的第2晶片层叠工序的说明图。
图14是本发明的层叠器件制造方法中的基盘晶片磨削工序的说明图。
图15是本发明的层叠器件制造方法中的晶片支撑工序和保护部件剥离工序的说明图。
图16是本发明的层叠器件制造方法中的分割工序的说明图。
图17是使用本发明的层叠器件制造方法制造出的层叠器件的立体图。
标号说明
2：半导体晶片；20：加强晶片；200：基盘晶片；250：层叠晶片；21：间隔道；22：器件；220：层叠器件；23：器件区域；24：外周剩余区域；25：电极；26：通孔；27：导电体；3：保护部件；4：磨削装置；5：切削装置；6：激光加工装置；7：磨削装置；F：环状框架；T：切割带。
具体实施方式
以下，参照附图详细说明本发明的层叠器件制造方法的优选实施方式。
首先，对本发明的层叠器件制造方法中使用的加强晶片进行说明。
图1示出本发明的层叠器件制造方法中使用的作为用于形成加强晶片的晶片的半导体晶片的立体图。图1所示的半导体晶片2由例如直径为200mm、厚度为350μm的硅晶片构成，在表面2a上呈格子状形成有多个间隔道21，并在由该多个间隔道21划分出的多个区域内形成有IC、LSI等的器件22。这样构成的半导体晶片2具有：形成有器件22的器件区域23，以及围绕该器件区域23的外周剩余区域24。另外，在各器件22的表面上分别形成有多个电极25。并且，在半导体晶片2的外周形成有表示方向的切口2c。
为了形成这样的加强晶片，即，对图1所示的半导体晶片2的背面中的与器件区域23对应的区域进行磨削来将器件区域23的厚度形成为规定厚度，并在半导体晶片2的背面中的与外周剩余区域24对应的区域内设置环状加强部，首先如图2所示，在半导体晶片2的表面2a上粘贴保护部件3(保护部件粘贴工序)。因此，成为半导体晶片2的背面2b露出的形态。
在实施了保护部件粘贴工序的情况下，实施环状加强部形成工序，即，对半导体晶片2的背面2b中的与器件区域23对应的区域进行磨削来将器件区域23的厚度形成为规定厚度，并使半导体晶片2的背面2b中的与外周剩余区域24对应的区域保留来形成环状加强部。该环状加强部形成工序使用图3所示的磨削装置来实施。
图3所示的磨削装置4具有：保持作为被加工物的晶片的卡盘工作台41，以及对由该卡盘工作台41保持的晶片的加工面进行磨削的磨削单元42。卡盘工作台41将晶片吸引保持在上表面，并朝图3中箭头41a所示的方向旋转。磨削单元42具有：主轴套421；可自由旋转地被支撑在该主轴套421上并通过未作图示的旋转驱动机构来旋转的旋转主轴422；安装在该旋转主轴422的下端的安装部件423；以及安装在该安装部件423的下表面上的磨削轮424。该磨削轮424由圆板状的基座425、以及呈环状安装在该基座425的下表面上的磨削磨石426构成，基座425安装在安装部件423的下表面上。
为了使用上述的磨削装置4来实施环状加强部形成工序，在卡盘工作台41的上表面(保持面)上放置通过未作图示的晶片输入单元来输送的上述半导体晶片2的保护部件3侧，将半导体晶片2吸引保持在卡盘工作台41上。这里，参照图4对由卡盘工作台41保持的半导体晶片2与构成磨削轮424的环状磨削磨石426之间的关系进行说明。卡盘工作台41的旋转中心P1和环状磨削磨石426的旋转中心P2偏心，环状磨削磨石426的外径被设定为小于半导体晶片2的器件区域23和外周剩余区域25之间的边界线26的直径且大于边界线26的半径的尺寸，从而使环状磨削磨石426通过卡盘工作台41的旋转中心P1(半导体晶片2的中心)。
然后，如图3和图4所示，在使卡盘工作台41朝箭头41a所示的方向以例如300rpm旋转的同时，使磨削轮424朝箭头424a所示的方向以例如6000rpm旋转，并使磨削轮424移动到下方来使磨削磨石426与半导体晶片2的背面接触。然后，将磨削轮424以规定的磨削进给速度朝下方磨削进给规定量。结果，构成这样的加强晶片20，即，在半导体晶片的背面上，如图5所示与器件区域23对应的区域被磨削去除而形成为规定厚度(例如60μm)的圆形状的凹部23b，并且与外周剩余区域24对应的区域在图示的实施方式中被保留厚度350μm而形成为环状加强部24b(环状加强部形成工序)。另外，环状加强部24b的内径在图示的实施方式中被设定为196mm。通过这样实施环状加强部形成工序而形成的加强晶片20，即使与器件区域23对应的区域被磨削去除而将厚度形成得薄到例如60μm，也围绕器件区域23形成环状加强部24b，因而可确保刚性强度，使得此后的处理变得容易。
为了将上述的加强晶片20层叠，准备这样的基盘晶片，即，具有比上述环状加强部24b的内径稍小的直径，并在表面上形成有与形成在加强晶片20的器件区域23内的多个间隔道21和多个器件22相同的多个间隔道和多个器件。该基盘晶片可通过切断上述图1所示的半导体晶片2的外周剩余区域24来形成。为了切断半导体晶片2的外周剩余区域24，使用图6所示的切削装置5来实施。图6所示的切削装置5具有：具有吸引保持单元的卡盘工作台51，具有切削片521的切削单元52，以及摄像单元53。为了使用该切削装置5来切断半导体晶片2的外周剩余区域24，如图6所示在半导体晶片2的背面上粘贴保护部件3，之后将保护部件3侧放置在卡盘工作台51上。然后，如图6所示定位在摄像单元53的正下方。然后，使用摄像单元53和未作图示的控制单元来执行检测半导体晶片2的应切削区域的对准工序。即，摄像单元53和未作图示的控制单元执行用于进行半导体晶片2的器件区域23和外周剩余区域24之间的边界部与切削片521的位置对准的对准作业。
在按以上进行了检测被保持在卡盘工作台51上的半导体晶片2的应切削区域的对准的情况下，将保持有半导体晶片2的卡盘工作台51移动到切削区域。然后，将切削单元52的切削片521定位在由卡盘工作台51保持的半导体晶片2的器件区域23和外周剩余区域24之间的边界部的正上方。然后，如图7(a)所示使切削片521朝箭头521a所示的方向旋转的同时从双点划线所示的等待位置切入进给到下方，如实线所示定位在规定的切入进给位置。该切入进给位置被设定在切削片521的外周缘到达保护带3的位置。
然后，如上所述使切削片521朝箭头521a所示的方向旋转的同时，使卡盘工作台51朝图7(a)中箭头51a所示的方向旋转。然后，通过使卡盘工作台51旋转1周，如图7(b)所示，将半导体晶片2沿着器件区域23和外周剩余区域24之间的边界部切断(外周剩余区域切断工序)。这样，半导体晶片2的器件区域23和外周剩余区域24之间的边界部被切断且外周剩余区域24被去除后的基盘晶片200，其直径在图示的实施方式中被设定为195mm。
如上所述在准备了加强晶片20和基盘晶片200的情况下，实施晶片层叠工序，即，如图8(a)和(b)所示，使基盘晶片200的表面200a面对加强晶片20中的与器件区域23对应的背面20b，使相互对应的间隔道21一致来接合，形成层叠晶片。即，如图8(b)所示，将形成在加强晶片20的背面上的圆形状的凹部23b与基盘晶片200嵌合，将基盘晶片200的表面200a和加强晶片20中的与器件区域23对应的背面20b通过接合剂30接合来形成层叠晶片250。此时，由于通过在基盘晶片200上少许保留表示方向的切口2c而能对准方向进行层叠，因而优选的是保留切口2c。另外，作为上述接合剂30，期望的是使用苯并环丁烯树脂等的低介电常数高分子剂。
在通过实施上述的晶片层叠工序来形成层叠晶片250的情况下，实施电极连接工序，即，在形成于构成层叠晶片250的加强晶片20的各器件22上的电极25所在的部位，形成到达形成于基盘晶片200的各器件22上的电极25的通孔，在该通孔内埋设导电体来将电极之间连接。该电极连接工序首先实施通孔形成工序，即，在形成于构成层叠晶片250的加强晶片20的各器件22上的电极25所在的部位，形成到达形成于基盘晶片200的各器件22上的电极25的通孔。该通孔形成工序在图示的实施方式中使用图9所示的激光加工装置来实施。图9所示的激光加工装置6具有：保持被加工物的卡盘工作台61，以及向保持在该卡盘工作台61上的被加工物照射激光束的激光束照射单元62。卡盘工作台61构成为吸引保持被加工物，通过未作图示的加工进给机构朝图9中箭头X所示的加工进给方向移动，并通过未作图示的分度进给机构朝箭头Y所示的分度进给方向移动。
上述激光束照射单元62从安装在实质上水平配置的圆筒形状的壳体621的前端的聚光器622照射脉冲激光束。图示的激光加工装置6具有安装在构成上述激光束照射单元62的壳体621的前端部的摄像单元63。该摄像单元63具有：对被加工物进行照明的照明单元；可捕获由该照明单元照明的区域的光学系统；以及拍摄可由该光学系统捕获到的像的摄像元件(CCD)等，并将拍摄到的图像信号发送到未作图示的控制单元。
以下，对使用上述图9所示的激光加工装置6来实施的通孔形成工序进行说明。
首先，在图9所示的激光加工装置6的卡盘工作台61上放置上述层叠晶片250的基盘晶片200侧，将层叠晶片250吸引保持在卡盘工作台61上。因此，层叠晶片250以加强晶片20的表面20a为上侧来保持。
如上所述吸引保持有层叠晶片250的卡盘工作台61通过未作图示的加工进给机构定位在摄像单元63的正下方。然后，实施对准作业，即，形成在构成由卡盘工作台61保持的层叠晶片250的加强晶片20上的格子状的间隔道21是否与X方向和Y方向平行配置。即，利用摄像单元63拍摄构成由卡盘工作台61保持的层叠晶片250的加强晶片20，执行图形匹配等的图像处理来进行对准作业。在间隔道21没有与X方向和Y方向平行配置的情况下，转动卡盘工作台61来调整成使间隔道21与X方向和Y方向平行。通过这样实施对准作业，卡盘工作台61上的层叠晶片250成为定位在规定的坐标位置的状态。
然后，移动卡盘工作台6，如图10(a)所示，将设在形成于构成层叠晶片250的加强晶片20上的规定器件22(图10(a)中最左端的器件)上的规定电极25(图10(a)中最左端的电极)定位在激光束照射单元62的聚光器622的正下方。然后，使激光束照射单元62工作，从聚光器622向硅晶片照射具有吸收性的波长(例如355nm)的脉冲激光束。此时，从聚光器622照射的脉冲激光束的聚光点P对准构成层叠晶片250的加强晶片20的表面20a附近。这样，通过按规定脉冲照射脉冲激光束，如图10(b)所示在加强晶片20上电极25所在的部位，形成到达形成在基盘晶片200上的电极25的通孔26(通孔形成工序)。另外，在通孔形成工序中照射的脉冲激光束的脉冲数是对应于脉冲激光束的输出和加强晶片20中的器件区域23的厚度来实验性地决定的。上述的通孔形成工序是在设于形成在加强晶片20上的各器件22上的电极25所在的部位来实施的。
在按以上实施了通孔形成工序的情况下，实施将导电体埋设在通孔26内来将电极之间连接的导电体埋设工序。该导电体埋设工序如图11(a)和(b)所示，通过将铜等的导电体27埋设在形成于构成层叠晶片250的加强晶片20上的通孔26内，使形成在基盘晶片200上的电极25和形成在加强晶片20上的电极25连接。
在如上所述实施了由通孔形成工序和导电体埋设工序构成的电极连接工序的情况下，可以实施后述的分割工序，然而还实施环状加强部去除工序，即，为了将加强晶片20层叠而去除环状加强部24b，以使构成层叠晶片250的加强晶片20具有比环状加强部24b的内径稍小的直径。该环状加强部去除工序可以使用上述图6所示的切削装置5来实施，然而在图示的实施方式中使用上述图9所示的激光加工装置6来实施。即，如图12(a)所示，在激光加工装置6的卡盘工作台61上放置上述层叠晶片250的基盘晶片200侧，将层叠晶片250吸引保持在卡盘工作台61上。因此，层叠晶片250以加强晶片20的表面20a为上侧来保持。然后，如图12(a)和(b)所示，定位成使比形成在加强晶片20上的环状加强部24b的内面稍靠(例如1mm)内侧的位置位于激光束照射单元62的聚光器622的正下方。然后，如图12(b)所示，使激光束照射单元62工作，在从聚光器622向硅晶片照射具有吸收性的波长(例如355nm)的脉冲激光束的同时，使卡盘工作台61旋转。此时，从聚光器622照射的脉冲激光束的聚光点P对准构成层叠晶片250的加强晶片20的表面20a附近。结果，当卡盘工作台61旋转1周时，如图12(b)所示，加强晶片20的环状加强部24b被切断。因此，加强晶片20的外径与基盘晶片200的外径实质相同。
在实施了上述的环状加强部去除工序的情况下，实施第2晶片层叠工序，即，如图13(a)和(b)所示，使层叠晶片250中的加强晶片20的表面面对接下来要层叠的加强晶片20中的与器件区域23对应的背面，使相互对应的间隔道一致来接合。该第2晶片层叠工序与上述图8所示的晶片层叠工序实质相同。
在实施了上述第2晶片层叠工序的情况下，实施第2电极连接工序，即，在构成层叠晶片250的层叠在上侧的加强晶片20的各器件22上形成的电极25所在的部位，形成到达形成在下侧的加强晶片20的各器件22上的电极25的通孔，在该通孔内埋设导电体来将电极之间连接。该第2电极连接工序与上述图10(a)和(b)所示的通孔形成工序以及图11(a)和(b)所示的导电体埋设工序实质相同。
在实施了上述第2电极连接工序的情况下，实施上述图12(a)和(b)所示的环状加强部去除工序。然后，重复实施上述第2晶片层叠工序和第2电极连接工序以及环状加强部去除工序直到层叠设定枚数的加强晶片20为止，形成多层的层叠晶片。
然后，实施对构成层叠晶片250的基盘晶片200的背面200b进行磨削来形成为规定厚度的基盘晶片磨削工序。该基盘晶片磨削工序使用图14(a)所示的磨削装置来实施。图14(a)所示的磨削装置7具有磨削单元73，该磨削单元73具有：保持被加工物的卡盘工作台71，以及对由该卡盘工作台71保持的被加工物进行磨削的磨削磨石72。为了使用这样构成的磨削装置7来实施基盘晶片磨削工序，如图14(b)所示，在构成层叠晶片250的上侧的加强晶片20的表面上粘贴保护部件3，之后如图14(a)所示，将保护部件3侧放置在卡盘工作台71上，在卡盘工作台71上吸引保持层叠晶片250。因此，层叠晶片250的基盘晶片200的背面200b成为上侧。这样在卡盘工作台71上保持了层叠晶片250的情况下，在使卡盘工作台71以例如300rpm旋转的同时，使磨削单元73的磨削磨石72以例如6000rpm旋转来与基盘晶片200的背面200b接触进行磨削，将基盘晶片200的厚度形成为例如60μm。
在实施了上述的基盘晶片磨削工序的情况下，实施分割工序，即，将层叠晶片250沿间隔道切断，分割成各个层叠器件。在实施该分割工序之前，实施晶片支撑工序，即，如图15所示，在安装于环状框架F上的切割带T的表面上粘贴构成层叠晶片250的基盘晶片200的背面200b。然后，将粘贴在构成层叠晶片250的上侧的加强晶片20的表面上的保护部件3剥离(保护部件剥离工序)。
在这样实施了晶片支撑工序和保护部件剥离工序的情况下，使用上述图6所示的切削装置5来实施上述分割工序。即，如图16所示，将在上述的晶片支撑工序中粘贴有层叠晶片250的切割带T放置在切削装置5的卡盘工作台51上。然后，通过使未作图示的吸引单元工作，经由切割带T将层叠晶片250保持在卡盘工作台51上。因此，在由卡盘工作台51保持的层叠晶片250中，上侧的加强晶片20的表面20a成为上侧。另外，在图16中省略示出安装有切割带T的环状框架F，然而环状框架F由配置在卡盘工作台51上的适当的框架保持单元保持。这样，吸引保持有层叠晶片250的卡盘工作台51通过未作图示的切削进给机构定位在摄像单元53的正下方。
当卡盘工作台51定位在摄像单元53的正下方时，使用摄像单元53和未作图示的控制单元来执行检测层叠晶片250的应切削区域的对准工序。即，摄像单元53和未作图示的控制单元进行形成在构成层叠晶片250的加强晶片20上的间隔道21与切削片521之间的位置对准。
当按以上检测出形成在被保持在卡盘工作台51上的构成层叠晶片250的加强晶片20上的间隔道21，并进行了切削区域的对准的情况下，使保持有层叠晶片250的卡盘工作台51移动到切削区域的切削开始位置，使规定的间隔道21对准切削片521。然后，使切削片521朝图16中箭头521a所示的方向旋转的同时移动到下方，实施规定量的切入进给。该切入进给位置被设定在切削片521的外周缘到达切割带T的位置。这样，在实施了切削片521的切入进给的情况下，在使切削片521以例如40000rpm的旋转速度旋转的同时，使卡盘工作台51朝图16中箭头X所示的方向以例如50mm/秒的切削进给速度进行切削进给。结果，层叠晶片250沿规定的间隔道21被切断(切断工序)。这样，在沿着层叠晶片250的朝规定方向延伸的全部间隔道21实施了切断工序的情况下，使卡盘工作台51旋转90度，沿着层叠晶片250的朝与规定方向正交的方向延伸的间隔道21执行切削工序，从而将层叠晶片250分割成各个层叠器件。另外，层叠器件由于切割带T的作用而不会分散，使得通过切割带T被支撑在环状框架F上的晶片的状态得以维持。这样分割后的层叠器件在作为下一工序的拾取工序中从切割带T剥离，从而得到图17所示的层叠器件220。

Claims (4)

1.一种层叠器件制造方法，该层叠器件制造方法使用加强晶片来制造层叠器件，该加强晶片在表面上具有：由呈格子状排列的间隔道划分出多个区域并在该划分出的区域内形成有器件的器件区域、以及围绕该器件区域的外周剩余区域，在该加强晶片中，背面中的与器件区域对应的区域被磨削而将器件区域的厚度形成为规定厚度，并且，与该外周围绕区域对应的区域被保留而形成环状加强部，其特征在于，该层叠器件制造方法包含：
晶片层叠工序，准备基盘晶片，该基盘晶片具有比该加强晶片的该环状加强部的内径稍小的直径，并在表面上形成有与该加强晶片的形成在该器件区域内的多个间隔道和多个器件对应的多个间隔道和多个器件，使该基盘晶片的表面面对该加强晶片中的与该器件区域对应的背面，使相互对应的间隔道一致来接合，形成层叠晶片；
电极连接工序，在形成于构成该层叠晶片的该加强晶片的各器件上的电极所在的部位，形成到达形成在该基盘晶片的各器件上的电极的通孔，在该通孔内埋设导电体来将电极之间连接；以及
分割工序，在实施了该电极连接工序之后，将该层叠晶片沿间隔道切断，分割成各个层叠器件。
2.根据权利要求1所述的层叠器件制造方法，其特征在于，在实施该分割工序之前，实施以下工序：环状加强部去除工序，去除环状加强部，以使构成该层叠晶片的该加强晶片具有比环状加强部的内径稍小的直径；第2晶片层叠工序，使实施了该环状加强部去除工序的该层叠晶片中的该加强晶片的表面面对接下来要层叠的加强晶片中的与器件区域对应的背面，使相互对应的间隔道一致来接合；以及第2电极连接工序，在形成于通过该第2晶片层叠工序而层叠的上侧的加强晶片的各器件上的电极所在的部位，形成到达形成在下侧的加强晶片的各器件上的电极的通孔，在该通孔内埋设导电体来将电极之间连接。
3.根据权利要求2所述的层叠器件制造方法，其特征在于，重复实施该环状加强部去除工序和该第2晶片层叠工序以及该第2电极连接工序，形成多层的层叠晶片。
4.根据权利要求1至3中的任意一项所述的层叠器件制造方法，其特征在于，在实施该分割工序之前，实施对该基盘晶片的背面进行磨削来形成为规定厚度的基盘晶片磨削工序。
CN2009100014535A 2008-01-11 2009-01-09 层叠器件制造方法 Active CN101483142B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-004444 2008-01-11
JP2008004444A JP5296386B2 (ja) 2008-01-11 2008-01-11 積層デバイスの製造方法
JP2008004444 2008-01-11

Publications (2)

Publication Number Publication Date
CN101483142A true CN101483142A (zh) 2009-07-15
CN101483142B CN101483142B (zh) 2012-07-25

Family

ID=40758658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100014535A Active CN101483142B (zh) 2008-01-11 2009-01-09 层叠器件制造方法

Country Status (7)

Country Link
US (1) US7687375B2 (zh)
JP (1) JP5296386B2 (zh)
KR (1) KR101359063B1 (zh)
CN (1) CN101483142B (zh)
DE (1) DE102009004168B4 (zh)
SG (1) SG154389A1 (zh)
TW (1) TWI485762B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097338A (zh) * 2009-11-20 2011-06-15 意法半导体(图尔)公司 封装晶片上的电子元件的方法
CN102221813A (zh) * 2010-04-19 2011-10-19 王锐 以晶轴为基准的石英表机芯的排列方法及装置
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
CN104925741A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种mems器件切割方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102221812A (zh) * 2010-04-19 2011-10-19 王锐 成对嵌入式石英表机芯的排列方法及装置
JP5471777B2 (ja) * 2010-04-27 2014-04-16 富士電機株式会社 ウェハ加工方法およびウェハ加工装置
JP2012019126A (ja) * 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5839906B2 (ja) * 2011-09-14 2016-01-06 株式会社ディスコ 積層被加工物の分割方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP6161496B2 (ja) * 2013-10-01 2017-07-12 株式会社ディスコ フォトマスクの製造方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法
CN105789059B (zh) * 2016-04-19 2018-08-03 浙江中纳晶微电子科技有限公司 晶圆键合后分离的方法
JP6692577B2 (ja) * 2016-06-24 2020-05-13 株式会社ディスコ ウェーハの加工方法
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP5390740B2 (ja) 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
JP4579066B2 (ja) * 2005-06-27 2010-11-10 株式会社ディスコ ウエーハの加工方法
JP4791772B2 (ja) 2005-07-14 2011-10-12 株式会社ディスコ ウェーハの加工方法
JP4800715B2 (ja) * 2005-09-08 2011-10-26 株式会社ディスコ ウェーハの分割方法
JP5011820B2 (ja) 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
JP2008004845A (ja) * 2006-06-23 2008-01-10 Sharp Corp 半導体チップ、半導体装置および半導体チップの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097338A (zh) * 2009-11-20 2011-06-15 意法半导体(图尔)公司 封装晶片上的电子元件的方法
CN102097338B (zh) * 2009-11-20 2015-03-25 意法半导体(图尔)公司 封装晶片上的电子元件的方法
CN102221813A (zh) * 2010-04-19 2011-10-19 王锐 以晶轴为基准的石英表机芯的排列方法及装置
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
CN104925741A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种mems器件切割方法
CN104925741B (zh) * 2014-03-20 2017-03-01 中芯国际集成电路制造(上海)有限公司 一种mems器件切割方法

Also Published As

Publication number Publication date
KR101359063B1 (ko) 2014-02-05
DE102009004168B4 (de) 2020-12-10
JP5296386B2 (ja) 2013-09-25
US7687375B2 (en) 2010-03-30
JP2009170510A (ja) 2009-07-30
KR20090077668A (ko) 2009-07-15
CN101483142B (zh) 2012-07-25
US20090181519A1 (en) 2009-07-16
DE102009004168A1 (de) 2009-07-16
SG154389A1 (en) 2009-08-28
TWI485762B (zh) 2015-05-21
TW200933725A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
CN101483142B (zh) 层叠器件制造方法
US8268656B2 (en) Optical device wafer processing method
TWI732790B (zh) 晶圓的分割方法
KR20160006109A (ko) 웨이퍼의 가공 방법
KR20140105375A (ko) 웨이퍼의 가공 방법
JP2008283025A (ja) ウエーハの分割方法
KR20160046726A (ko) 웨이퍼의 가공 방법
CN102097372B (zh) 晶片的加工方法
KR101661776B1 (ko) 광디바이스 웨이퍼의 가공 방법
TWI621212B (zh) Wafer processing method
CN103681297A (zh) 晶片加工方法
KR20180051394A (ko) 웨이퍼의 가공 방법
JP2013008831A (ja) ウエーハの加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
KR20150141875A (ko) 웨이퍼 가공 방법
KR20170053115A (ko) 웨이퍼의 가공 방법
KR101837552B1 (ko) Tsv 공정용 진공 라미네이팅 장치
US9698301B2 (en) Wafer processing method
CN105609404A (zh) 双层结构晶片的加工方法
JP2007317982A (ja) 研削装置
JP2008147505A (ja) チャックテーブルの清掃装置を備えた加工機
JP2010212608A (ja) ウエーハの加工方法
JP7321653B2 (ja) ディスプレイパネルの製造方法
JP2014011381A (ja) ウエーハの加工方法
TW202113959A (zh) 加工裝置、及晶圓之加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant