CN102097338A - 封装晶片上的电子元件的方法 - Google Patents
封装晶片上的电子元件的方法 Download PDFInfo
- Publication number
- CN102097338A CN102097338A CN2010105481353A CN201010548135A CN102097338A CN 102097338 A CN102097338 A CN 102097338A CN 2010105481353 A CN2010105481353 A CN 2010105481353A CN 201010548135 A CN201010548135 A CN 201010548135A CN 102097338 A CN102097338 A CN 102097338A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- bond pad
- semiconductor wafer
- solder projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000005538 encapsulation Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 8
- 238000003475 lamination Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种封装电子元件的方法，包括以下步骤：在半导体晶片的第一表面形成电子元件；在第一表面上形成包括被绝缘材料分开的导电迹线和通孔的互连叠层；在互连叠层上形成第一接合焊盘和第二接合焊盘；减薄半导体晶片，但至少除其周缘外；用第一树脂层充满该减薄区域；安装至少一个第一芯片在第一接合焊盘上，并且在第二接合焊盘上形成焊料凸块；沉积第二树脂层覆盖第一芯片，以及部分覆盖焊料凸块；在第一树脂层上粘接胶带；并且将结构划片成单独的芯片。
Description
技术领域
本发明涉及一种在划片前封装形成在半导体晶片上的电子元件的方法，更特定地涉及一种封装其上设置有电子芯片的电子元件的方法。
背景技术
为了制造封装电子芯片，大量相同的电子元件被形成在半导体晶片内部及上方，然后在电子元件上方形成一个或多个互连层将这些元件单元连在一起以及连至连接焊盘。还可以在互连叠层的表面，在合适的接合焊盘(bonding pad)上设置电子芯片。完成这些步骤后，器件被封装好，然后划片成单独的芯片。
为了直接在形成有电子元件的晶片上封装这些电子元件，已知的方法是在该结构的至少一面提供中间步骤即粘帖半导体晶片，也被称作处理晶片。处理晶片用来在不同的封装步骤中以及在对形成有元件的半导体晶片进行减薄的步骤中起到加强结构的作用。
已知方法的一个缺点是，应用这种处理晶片相对昂贵而且受限。事实上，这样的处理晶片是较厚的半导体或玻璃晶片，其在粘帖和分离操作中被损坏。
因此需要一种封装其上牢固设置有芯片的电子元件的方法，其不需要用到半导体处理晶片，同时还能避免翘曲现象。
发明内容
本发明一个实施例的一个目的在于，提供一种直接在半导体晶片上封装其内部及上方所形成的电子元件的方法。
本发明一个实施例的另一个目的在于，提供一种适合于封装其上设置且接合有芯片的电子元件的方法。
本发明一个实施例的一个目的在于，提供一种避免划片前结构翘曲的问题的方法。
因此，本发明的一个实施例提供了一种封装电子元件的方法，包括以下步骤：
(a)在半导体晶片的内部及第一表面上方形成电子元件；
(b)在第一表面上形成包括被绝缘材料分开的导电迹线和通孔的互连叠层；
(c)在互连叠层上形成第一接合焊盘和第二接合焊盘；
(d)减薄半导体晶片，但至少除其周缘外；
(e)用第一树脂层充满该减薄区域；
(f)安装至少一个第一芯片在第一接合焊盘上，并且在第二接合焊盘上形成焊料凸块；
(g)沉积第二树脂层覆盖第一芯片，以及部分覆盖焊料凸块；
(h)在第一树脂层上粘接胶带；并且
(i)将结构划片成单独的芯片。
根据本发明的一个实施例，
步骤(a)进一步包括在半导体晶片的第一表面那侧形成充满导电材料的沟槽；
步骤(d)用来暴露出所述晶片的下表面；并且
步骤(d)之后还包括步骤，即在半导体晶片上的充满半导体材料的沟槽的位置处形成第三接合焊盘，并且还包括步骤，即在第三接合焊盘上安装第二芯片。
根据本发明的一个实施例，第一树脂层包含直径小于20μm的负载。
根据本发明的一个实施例，第一芯片和第二芯片通过第二焊料凸块附着在相应的接合区域上。
根据本发明的一个实施例，第二焊料凸块的直径介于20μm和100μm之间。
根据本发明的一个实施例，第一、第二和第三接合焊盘由导电叠层形成。
根据本发明的一个实施例，步骤(i)后还包括分离胶带的步骤。
本发明的前述目的、特征和优点将结合附图在以下对具体实施例的非限制性描述中详细论述。
附图说明
附图1-6是图示根据本发明的实施例的方法的各步骤所得结果的截面图。
具体实施方式
为了清楚起见，不同附图中的同样的部件用同样的附图标记标注，并且，按照对晶片上电子元件的惯常表示法，各附图并非按规定比例绘制。
为了避免在晶片上封装电子元件的步骤中使用处理晶片并且避免翘曲现象，本申请的发明人提供了一种应用刚性树脂层和梁以使结构坚固的方法。
附图1-6是图示根据实施例的封装方法的各步骤所得结果的截面图，该实施例提供一种封装芯片，该封装芯片的前表面将要附着到半导体晶片的形成有电子元件的表面。本文所述的方法特别适用于形成表面贴装型(SMT)电子芯片的叠层。
在附图中示出了该方法的两种可选实施例A和B：在选择A中，芯片安装在形成在半导体晶片内的电子元件的两个表面，然而在选择B中，芯片只安装在该半导体晶片的上表面。
在附图1所示的步骤，对选择A和选择B都公用的，开始于由例如硅形成的厚的半导体晶片10(也可称为衬底)所构成的结构，在其内部及上方形成有电子元件。晶片10的厚度可以介于500μm和900μm之间。请注意，在半导体晶片10内部及上方的元件可以任意选择，并且任何电子元件都可以形成在晶片10的表面。进一步地，不像附图所示，在半导体晶片10中一个挨一个地形成有很多电子元件。特别是，可以形成功率元件或保护元件。所示出的晶片部分稍大于电子元件的范围。
在选择A中，在每一电子元件的位置，半导体晶片10中形成有充满导电材料的沟槽16。沟槽16将在半导体晶片10经过减薄步骤后形成硅通孔(through silicon via，TSV)。为达此目的，沟槽16相对较深，例如，深度从100μm到200μm。由于TSV结构本身是公知的，下面就不再对它们的形成作深入描述。在沟槽16的壁上形成有薄绝缘层。
互连叠层18形成在半导体晶片10的表面。该叠层包括一个或多个互连层(未详细示出)，其中形成有彼此连接并通过导电通孔21连接至电子元件的导电迹线20。导电迹线和导电通孔示意性地表示为水平线20和垂直线21并且被绝缘材料包围。在选择A中，导电迹线和导电通孔还被一直提供来接触导电沟槽16。
在互连叠层18的表面形成有绝缘层22，绝缘层22包括开口，以通过焊料凸块与安装在其上的芯片连接。在绝缘层22中的开口位置形成有导电接合区域或焊盘24A和24B，用来提高与连接于安装芯片的部件(24B)或焊料凸块(24A)的连接性能。焊盘24A和24B例如由凸块下金属(UBM)的叠层形成，这样的叠层至少包括一个下层以提供与互连叠层18的迹线20的很好的粘附性，以及上层以提供与连接于安装芯片的部件或与焊料凸块的很好的粘附性。焊盘24A和24B例如可以通过先在整个结构上形成接合叠层，然后通过掩模蚀刻定义出区域24A和24B而得到。在互连叠层18中，导电迹线和通孔被布置成延伸到并连接焊盘24A和24B。在选择A的情况下，例示出了在扩散区域12A和焊盘24A之间的连接20-21，在扩散区域13A、TSV 16以及焊盘24B之间的连接20-21，在扩散区域14A、TSV 16以及焊盘24B之间的连接20-21以及在扩散区域15A和焊盘24A之间的连接20-21。在选择B的情况下，例示出了在扩散区域12B和焊盘24A之间的连接20-21，在扩散区域13B和焊盘24B之间的连接20-21，在扩散区域14B和焊盘24B之间的连接20-21以及在扩散区域15B和焊盘24A之间的连接20-21。
请注意，在此处描述的方法中，层22以及接合区域24A和24B可以以后形成，在附图5的步骤之前。
在附图2所示的步骤，半导体晶片10已经被减薄形成半导体层26，在选择A的那边，导电沟槽16下部的导电材料从半导体层26显露出来。晶片10的减薄优选地只在晶片10的中央部分进行，周缘的晶片28保持着较大的厚度。晶片10的减薄是通过研磨和/或机械或化学-机械抛光(CMP)和/或湿蚀刻(化学工艺)来进行。这样，由于周缘环28的存在，使得到的结构保持刚性。请注意，在层26的表面下形成各种加强梁的不同的部分28可以被提供例如在每一单独的芯片或者一组单独芯片的周缘。这样的加强梁结构在专利申请FR2771108中有专门描述，在此不再进一步说明。晶片10的减薄也可通过各向异性蚀刻来进行。
在附图3所示的步骤，在选择A中，绝缘材料的层30形成在半导体层26的下表面上。请注意，如果在同一晶片10上同时具有选择A和选择B，绝缘材料的层30可以延伸到选择B那边的层26的下表面。举例来说，绝缘层30可由氧化硅、四氮化三硅、或这些材料的叠层构成。绝缘层30在对着导电沟槽16处有开口，此处形成有导电接合区域32。与接合区域24A和24B相同，接合区域32可由导电材料的叠层构成，该导电材料的叠层既提供了与沟槽16的导电材料的良好粘附性，也提供了对后序将要形成在其表面上的焊料凸块的良好的保持力。
在附图4所示的步骤，电子芯片被安装在半导体层26的下表面。为达此目的，焊料凸块34被形成在接合区域32上，并且电子芯片36通过焊接附着在焊料凸块34上。安装芯片36可以包括很多电子元件。
焊料凸块34的直径可以介于20μm和100μm之间，安装芯片36的厚度可以介于75μm和125μm之间。芯片36除了通过焊料凸块安装外，还可以通过引线键合或其它已知的连接方法进行安装。
然后，厚的树脂层38沉积在结构的下表面，充满在附图2所示步骤中去除的沟槽10的体积。优选地，层38通过压模法形成，这样就能得到下表面非常平坦的层38。
为了使树脂38足够坚硬和稳定，可以选择负载环氧树脂(loaded epoxy resin)。进一步地，为了使树脂能完全进入安装芯片36与层30之间的空间，树脂负载的直径优选小于20μm。为了提供良好的刚性和对电子元件所产生热量的良好的散热性，树脂30可以具有介于3Gpa和10Gpa之间的杨氏模量以及接近于硅的热膨胀系数。
在附图5所示的步骤，电子芯片42被安装在接合区域24B上。为达此目的，焊料凸块40形成在接合区域24B，并且芯片42通过焊接附着在焊料凸块40上。举例来说，焊料凸块40的直径介于20μm和100μm之间，安装芯片42的厚度介于75μm和125μm之间。形成如附图5所示的结构相比于只在半导体晶片10上形成电子元件，能够提供每一单独芯片的更大的元件密度。
具有例如介于150μm和300μm之间的较大直径的焊料凸块44形成在接合区域24A上。然后树脂层46形成在器件的上表面，树脂层46使得焊料凸块44的上部未被覆盖，同时完全覆盖凸块40和芯片42的堆叠结构。为达此目的，层46的厚度可以在75μm和125μm之间。树脂层46能够保护结构的上表面。
在附图6所示的步骤，附图5中结构的下表面被固定在胶带或胶粘纸48上。然后，单独的电子芯片例如通过锯开彼此分离。这样锯开使得在单独芯片之间贯通器件的整个厚度形成了间隔50。按照惯例，附图6的步骤之后，可以接着进行步骤，即用树脂充满开口50然后再划片得到单独的芯片，这样就可以保护划好的单独芯片的侧面，并且完成了封装。这些单独芯片可以随时一个个被取走安装到印刷线路板上或类似地方。
此处所揭示的方法特别适用于形成打算连接到半导体晶片的形成有电子元件的表面那侧的表面贴装型封装电子芯片。进一步地，它还特别适用于这样的封装芯片，即其中的电路芯片不仅安装在半导体晶片的前表面，也安装在它的后表面。进一步地，在半导体层26下方形成加强梁28使得消除了该半导体层的任何翘曲现象。
请注意，本方法可能有很多变型，特别是，本方法不同步骤中描述的各种材料并不限于此处所给出的例子。
Claims (7)
1.一种封装电子元件的方法，包括以下步骤：
(a)在半导体晶片(10)的内部及第一表面上方形成电子元件；
(b)在晶片的第一表面上形成包括被绝缘材料分开的导电迹线(20)和通孔的互连叠层(18)；
(c)在互连叠层上形成第一接合焊盘和第二接合焊盘(24B，24A)；
(d)减薄半导体晶片(10)，但至少除其周缘(28)外；
(e)用第一树脂层(38)充满该减薄区域；
(f)安装至少一个第一芯片(42)在第一接合焊盘(24B)上，并且在第二接合焊盘(24A)上形成焊料凸块(44)；
(g)沉积第二树脂层(46)覆盖第一芯片(42)，以及部分覆盖焊料凸块(44)；
(h)在第一树脂层(38)上粘接胶带(48)；并且
(i)将结构划片成单独的芯片。
2.如权利要求1所述的方法，其中：
步骤(a)进一步包括在半导体晶片(10)的第一表面那侧形成充满导电材料的沟槽(16)；
步骤(d)用来暴露出所述晶片(16)的下表面；并且
步骤(d)之后还包括在半导体晶片上的充满半导体材料的沟槽的位置处形成第三接合焊盘(32)的步骤，并且还包括在第三接合焊盘上安装第二芯片(36)的步骤。
3.如权利要求1所述的方法，其中，第一树脂层(38)包含直径小于20μm的负载。
4.如权利要求2所述的方法，其中，第一芯片(42)和第二芯片(36)通过第二焊料凸块(40，34)附着在相应的接合区域(24B，32)上。
5.如权利要求4所述的方法，其中，第二焊料凸块的直径介于20μm和100μm之间。
6.如权利要求2所述的方法，其中，第一、第二和第三接合焊盘由导电叠层形成。
7.如权利要求1所述的方法，其中，步骤(i)后还包括分离胶带(48)的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0958225 | 2009-11-20 | ||
| FR0958225A FR2953064B1 (fr) | 2009-11-20 | 2009-11-20 | Procede d'encapsulation de composants electroniques sur tranche |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102097338A true CN102097338A (zh) | 2011-06-15 |
| CN102097338B CN102097338B (zh) | 2015-03-25 |
Family
ID=42320006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010548135.3A Expired - Fee Related CN102097338B (zh) | 2009-11-20 | 2010-11-16 | 封装晶片上的电子元件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8309403B2 (zh) |
| EP (1) | EP2325878B1 (zh) |
| JP (1) | JP2011109104A (zh) |
| CN (1) | CN102097338B (zh) |
| FR (1) | FR2953064B1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2953064B1 (fr) * | 2009-11-20 | 2011-12-16 | St Microelectronics Tours Sas | Procede d'encapsulation de composants electroniques sur tranche |
| US8927391B2 (en) * | 2011-05-27 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package process for applying molding compound |
| US10141202B2 (en) | 2013-05-20 | 2018-11-27 | Qualcomm Incorporated | Semiconductor device comprising mold for top side and sidewall protection |
| US20150303172A1 (en) * | 2014-04-22 | 2015-10-22 | Broadcom Corporation | Reconstitution techniques for semiconductor packages |
| US10147645B2 (en) * | 2015-09-22 | 2018-12-04 | Nxp Usa, Inc. | Wafer level chip scale package with encapsulant |
| US10090255B2 (en) | 2016-01-29 | 2018-10-02 | Globalfoundries Inc. | Dicing channels for glass interposers |
| US20210013176A1 (en) * | 2019-07-09 | 2021-01-14 | Semiconductor Components Industries, Llc | Pre-stacking mechanical strength enhancement of power device structures |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145051A1 (en) * | 2003-01-27 | 2004-07-29 | Klein Dean A. | Semiconductor components having stacked dice and methods of fabrication |
| WO2008087578A2 (en) * | 2007-01-17 | 2008-07-24 | Nxp B.V. | A system-in-package with through substrate via holes |
| CN101483142A (zh) * | 2008-01-11 | 2009-07-15 | 株式会社迪思科 | 层叠器件制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2771108B1 (fr) | 1997-11-18 | 2000-02-11 | Sgs Thomson Microelectronics | Tranche de silicium pour composants a jonction sur les deux faces |
| US6162702A (en) * | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
| FR2821483B1 (fr) | 2001-02-28 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant |
| DE10256985B4 (de) * | 2001-12-12 | 2013-01-10 | Denso Corporation | Verfahren zur Herstellung eines Leistungshalbleiterbauelements |
| KR100537892B1 (ko) * | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
| US7122906B2 (en) * | 2004-01-29 | 2006-10-17 | Micron Technology, Inc. | Die-wafer package and method of fabricating same |
| KR100555559B1 (ko) * | 2004-03-03 | 2006-03-03 | 삼성전자주식회사 | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 |
| JP4865197B2 (ja) * | 2004-06-30 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7244663B2 (en) * | 2004-08-31 | 2007-07-17 | Micron Technology, Inc. | Wafer reinforcement structure and methods of fabrication |
| KR100738730B1 (ko) * | 2005-03-16 | 2007-07-12 | 야마하 가부시키가이샤 | 반도체 장치의 제조방법 및 반도체 장치 |
| JP4579066B2 (ja) * | 2005-06-27 | 2010-11-10 | 株式会社ディスコ | ウエーハの加工方法 |
| ATE397647T1 (de) * | 2006-03-06 | 2008-06-15 | Umicore Ag & Co Kg | Zusammensetzung zur befestigung von hochleistungshalbleiter |
| FR2901058A1 (fr) | 2006-08-29 | 2007-11-16 | St Microelectronics Crolles 2 | Dispositif a fonction dissymetrique et procede de realisation correspondant. |
| US8048775B2 (en) * | 2007-07-20 | 2011-11-01 | Alpha And Omega Semiconductor Incorporated | Process of forming ultra thin wafers having an edge support ring |
| CN101521165B (zh) * | 2008-02-26 | 2012-01-11 | 上海凯虹电子有限公司 | 芯片级封装方法 |
| US8292690B2 (en) * | 2008-09-08 | 2012-10-23 | Semiconductor Components Industries, Llc | Thinned semiconductor wafer and method of thinning a semiconductor wafer |
| JP5431777B2 (ja) * | 2009-04-20 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| FR2953064B1 (fr) * | 2009-11-20 | 2011-12-16 | St Microelectronics Tours Sas | Procede d'encapsulation de composants electroniques sur tranche |
-
2009
- 2009-11-20 FR FR0958225A patent/FR2953064B1/fr not_active Expired - Fee Related
-
2010
- 2010-10-28 EP EP10189174.5A patent/EP2325878B1/fr not_active Not-in-force
- 2010-11-16 US US12/946,986 patent/US8309403B2/en active Active
- 2010-11-16 CN CN201010548135.3A patent/CN102097338B/zh not_active Expired - Fee Related
- 2010-11-18 JP JP2010258171A patent/JP2011109104A/ja active Pending
-
2012
- 2012-10-11 US US13/649,797 patent/US8785297B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145051A1 (en) * | 2003-01-27 | 2004-07-29 | Klein Dean A. | Semiconductor components having stacked dice and methods of fabrication |
| WO2008087578A2 (en) * | 2007-01-17 | 2008-07-24 | Nxp B.V. | A system-in-package with through substrate via holes |
| CN101483142A (zh) * | 2008-01-11 | 2009-07-15 | 株式会社迪思科 | 层叠器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8785297B2 (en) | 2014-07-22 |
| US8309403B2 (en) | 2012-11-13 |
| US20110124157A1 (en) | 2011-05-26 |
| FR2953064A1 (fr) | 2011-05-27 |
| EP2325878B1 (fr) | 2013-05-29 |
| US20130043586A1 (en) | 2013-02-21 |
| EP2325878A1 (fr) | 2011-05-25 |
| FR2953064B1 (fr) | 2011-12-16 |
| CN102097338B (zh) | 2015-03-25 |
| JP2011109104A (ja) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI531044B (zh) | 半導體封裝及其製造方法 | |
| JP5179796B2 (ja) | 半導体パッケージの製造方法 | |
| US8421193B2 (en) | Integrated circuit device having through via and method for preparing the same | |
| KR101918608B1 (ko) | 반도체 패키지 | |
| US7763498B2 (en) | Molded reconfigured wafer, stack package using the same, and method for manufacturing the stack package | |
| CN102097338B (zh) | 封装晶片上的电子元件的方法 | |
| US8207617B2 (en) | Electrical connections for multichip modules | |
| TWI740501B (zh) | 積體電路封裝及形成封裝結構的方法 | |
| KR20170002599A (ko) | 다수의 인터포저 기판을 가진 회로 조립체, 및 제조 방법 | |
| KR20150044329A (ko) | 칩 적층 반도체 패키지 및 그 제조 방법 | |
| US20080017956A1 (en) | Interconnect structure for semiconductor package | |
| KR20110028224A (ko) | 다이 소에서 적층 다이들의 층간접착강도의 향상 | |
| KR101532816B1 (ko) | 반도체 패키지 및 반도체 소자 패키징 방법 | |
| JP2013526066A (ja) | 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償 | |
| TW201637187A (zh) | 應力釋放影像感測器封裝結構及方法 | |
| TW201724389A (zh) | 終極薄扇出型晶片封裝構造及其製造方法 | |
| CN112701088A (zh) | 一种二次塑封封装结构及其制作方法 | |
| CN213936169U (zh) | 一种二次塑封封装结构 | |
| US20140021596A1 (en) | Wafer-level device packaging | |
| US20120193809A1 (en) | Integrated circuit device and method for preparing the same | |
| KR100577015B1 (ko) | 반도체 소자의 적층 칩 패키지 및 그 제조 방법 | |
| KR100548578B1 (ko) | 시스템 인 패키지의 비아패턴 형성방법 | |
| KR101054492B1 (ko) | 적층용 단위 칩의 제조방법과, 단위 칩을 이용한 3차원 적층 칩 및 그 제조방법 | |
| US20120190173A1 (en) | Method for packaging wafer | |
| KR101150464B1 (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150325 Termination date: 20211116 |