JP5221279B2 - 積層デバイスの製造方法 - Google Patents

積層デバイスの製造方法 Download PDF

Info

Publication number
JP5221279B2
JP5221279B2 JP2008272272A JP2008272272A JP5221279B2 JP 5221279 B2 JP5221279 B2 JP 5221279B2 JP 2008272272 A JP2008272272 A JP 2008272272A JP 2008272272 A JP2008272272 A JP 2008272272A JP 5221279 B2 JP5221279 B2 JP 5221279B2
Authority
JP
Japan
Prior art keywords
wafer
back surface
laminated
grinding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008272272A
Other languages
English (en)
Other versions
JP2010103245A (ja
Inventor
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2008272272A priority Critical patent/JP5221279B2/ja
Priority to US12/576,010 priority patent/US7858497B2/en
Publication of JP2010103245A publication Critical patent/JP2010103245A/ja
Application granted granted Critical
Publication of JP5221279B2 publication Critical patent/JP5221279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、表面にＩＣ、ＬＳＩ等のデバイスが形成された半導体チップを複数積層した積層デバイスの製造方法に関する。
例えば、半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に形成されたストリート（分割予定ライン）によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイスを形成し、該デバイスが形成された各領域をストリートに沿って分割することにより個々の半導体チップを製造している。
装置の小型化、高機能化を図るため、複数の半導体チップを積層した積層デバイスが実用化されている。この積層デバイスは、表面に複数のデバイスが形成された半導体ウエーハを複数枚積層し、この多層ウエーハをストリートに沿って切断することにより製造している。（例えば、特許文献１参照。）
特開昭６０−２０６０５８号公報
而して、積層デバイスのより小型化を図るために半導体ウエーハの厚みを例えば５０μm以下に薄く研削すると破損しやすく、半導体ウエーハの積層が困難になるという問題がある。
また、厚みの薄い半導体ウエーハが複数枚積層された多層ウエーハをストリートに沿って切削ブレードによって切断すると、個々の積層デバイスの側面に欠けが生じて、デバイスの品質を低下させるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、側面に欠けを発生させることなく厚みの薄い積層デバイスを得ることができる積層デバイスの製造方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されているとともに表面から裏面に至る電極が配設されているウエーハを積層して積層ウエーハを形成し、該積層ウエーハを該ストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法であって、
該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿って表面から所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程と、
該分割溝形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第１の積層工程と、
該第１の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第１の裏面研削工程と、
該第１の裏面研削工程が実施されたウエーハの裏面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第２の積層工程と、
該第２の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第２の裏面研削工程と、
該第２の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して裏面に該分割溝を表出させる第３の裏面研削工程と、を含む、
ことを特徴とする積層デバイスの製造方法が提供される。
上記第１の積層工程はベースウエーハの表面とベースウエーハの表面に積層されたウエーハの表面を接着剤を介在させて接合し、上記第２の積層工程は第１の裏面研削工程が実施されたウエーハの裏面と分割溝形成工程が実施されたウエーハの表面を接着剤を介在させて接着する。また、上記第３の裏面研削工程を実施した後に、分割溝に充填された接着剤を分離する接着剤分離工程を含む。
更に、上記第２の積層工程と第２の裏面研削工程とを繰り返し実施する。
なお、上記第２の裏面研削工程を実施した後、上記第３の裏面研削工程を実施する前に積層ウエーハにおける第２の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施することが望ましい。
また、本発明によれば、表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されているとともに表面から裏面に至る電極が配設されているウエーハを積層して積層ウエーハを形成し、該積層ウエーハを該ストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法であって、
該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿ってレーザー光線を照射しストリートに沿ってウエーハの表面から内部に向けて変質層を形成する変質層形成工程と、
該変質層形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第１の積層工程と、
該第１の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第１の裏面研削工程と、
該第１の裏面研削工程が実施されたウエーハの裏面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第２の積層工程と、
該第２の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第２の裏面研削工程と、
該第２の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して所定の仕上がり厚みに形成する第３の裏面研削工程と、
該第３の裏面研削工程が実施された積層ウエーハに外力を付与し、該積層ウエーハを各ウエーハに形成された変質層に沿って分割する分割工程と、を含む、
ことを特徴とする積層デバイスの製造方法が提供される。
上記第１の積層工程はベースウエーハの表面とベースウエーハの表面に積層されたウエーハの表面を接着剤を介在させて接着し、第２の積層工程は第１の裏面研削工程が実施されたウエーハの裏面と変質層形成工程が実施されたウエーハの表面を接着剤を介在させて接着する。
また、上記第２の積層工程と第２の裏面研削工程とを繰り返し実施する。
なお、上記第２の裏面研削工程を実施した後、上記第３の裏面研削工程を実施する前に積層ウエーハにおける第２の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施することが望ましい。
本発明による積層デバイスの製造方法においては、デバイスの仕上がり厚みに相当する深さの分割溝が形成された各ウエーハをそれぞれ積層した後に裏面を研削して所定の仕上がり厚みに形成するので、ウエーハの積層が容易であるとともに、薄く形成することができる。従って、積層デバイスの厚みを極限まで薄くすることが可能となる。また、薄く形成された積層ウエーハは、裏面を研削することで分割溝が裏面に表出して分割されるので、切削ブレードによって切断する必要がなく、積層デバイスの側面に欠けが生ずることもない。
以下、本発明による積層デバイスの製造方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、ウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、例えば厚さが６００μmのシリコンウエーハからなっており、図１の(a)に示すように表面２ａには複数のストリート２１が格子状に形成されている。そして、半導体ウエーハ２の表面２aには、格子状に形成された複数のストリート２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。また、半導体ウエーハ２には、図１の(b)に示すように各デバイス２２部に表面から裏面に至る複数の電極２３が配設されている。
上述した半導体ウエーハ２を積層して積層ウエーハを形成し、この積層ウエーハをストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法の第１の実施形態について、図２乃至図１４を参照して説明する。
積層デバイスの製造方法の第１の実施形態においては、先ずウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿って表面から所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図２の(a)に示す切削装置３を用いて実施する。図２の(a)に示す切削装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１に保持された被加工物を切削する切削手段３２と、該チャックテーブル３１に保持された被加工物を撮像する撮像手段３３を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない切削送り機構によって図２において矢印Ｘで示す切削送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記切削手段３２は、実質上水平に配置されたスピンドルハウジング３２１と、該スピンドルハウジング３２１に回転自在に支持された回転スピンドル３２２と、該回転スピンドル３２２の先端部に装着された切削ブレード３２３を含んでおり、回転スピンドル３２２がスピンドルハウジング３２１内に配設された図示しないサーボモータによって矢印３２２aで示す方向に回転せしめられるようになっている。上記撮像手段３３は、スピンドルハウジング３２１の先端部に装着されており、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。
上述した切削装置３を用いて分割溝形成工程を実施するには、図２の(a)に示すようにチャックテーブル３１上に半導体ウエーハ２の裏面２b側を載置し、図示しない吸引手段を作動することにより半導体ウエーハ２をチャックテーブル３１上に保持する。従って、チャックテーブル３１に保持された半導体ウエーハ２は、表面２ａが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル３１は、図示しない切削送り機構によって撮像手段３３の直下に位置付けられる。
チャックテーブル３１が撮像手段３３の直下に位置付けられると、撮像手段３３および図示しない制御手段によって半導体ウエーハ２のストリート２１に沿って分割溝を形成すべき切削領域を検出するアライメント作業を実行する。即ち、撮像手段３３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されているストリート２１と、切削ブレード３２３との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に形成されている上記所定方向に対して直角に延びるストリート２１に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル３１上に保持されている半導体ウエーハ２の切削領域を検出するアライメントが行われたならば、半導体ウエーハ２を保持したチャックテーブル３１を切削領域の切削開始位置に移動する。そして、切削ブレード３２３を図２の(a)において矢印３２２aで示す方向に回転しつつ下方に移動して切り込み送りを実施する。この切り込み送り位置は、切削ブレード３２３の外周縁が半導体ウエーハ２の表面からデバイスの仕上がり厚さに相当する深さ位置（例えば、３０μｍ）に設定されている。このようにして、切削ブレード３２３の切り込み送りを実施したならば、切削ブレード３２３を回転しつつチャックテーブル３１を図２の(a)において矢印Ｘで示す方向に切削送りすることによって、図２の（ｂ）に示すようにストリート２１に沿って所定の仕上がり厚みに相当する深さ（例えば、３０μｍ）の分割溝２１０が形成される（分割溝形成工程）。この分割溝形成工程を半導体ウエーハ２に形成された全てのストリート２１に沿って実施する。このようにして分割溝形成工程が実施された半導体ウエーハ２を複数枚用意する。
なお、半導体ウエーハ２のストリート２１に沿って表面２aから所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程は、半導体ウエーハ２のストリート２１に沿ってシリコンウエーハに対して吸収性を有する波長のレーザー光線を照射することにより分割溝を形成してもよい。
次に、分割溝形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に分割溝形成工程が実施されたウエーハの表面を上記電極同士を対面して接合することによりウエーハを積層する第１の積層工程を実施する。即ち、図３の(a)(b)(c)に示すように上記分割溝形成工程が実施されたベースウエーハとなる半導体ウエーハ２Aの表面２aに、上記分割溝形成工程が実施された半導体ウエーハ２Bの表面２aを上記電極２３同士を対面して接合することにより半導体ウエーハ２Bを積層する。なお、第１の積層工程においては図３の(d)に示すようにベースウエーハとなる半導体ウエーハ２Aの表面２aと半導体ウエーハ２Bの表面２a同士を異方性導電接着剤（アンダーフィル材）２５を介在させて接合してもよい。この場合、異方性導電接着剤２５が半導体ウエーハ２Aおよび半導体ウエーハ２Bに形成された分割溝２１０に充填される。
上述した第１の積層工程を実施したならば、第１の積層工程によって積層されたウエーハの裏面を研削して裏面に分割溝を表出させる第１の裏面研削工程を実施する。この第１の裏面研削工程は、図４の（ａ）に示す研削装置４を用いて実施する。図４の（ａ）に示す研削装置４は、被加工物を保持するチャックテーブル４１と、研削砥石４２を備えた研削手段４３を具備している。この研削装置４を用いて第１の裏面研削工程を実施するには、チャックテーブル４１上にベースウエーハとなる半導体ウエーハ２Aを載置する。そして、図示しない吸引手段を作動することにより、半導体ウエーハ２Aをチャックテーブル４１上に吸引保持する。従って、半導体ウエーハ２Aの表面に積層された半導体ウエーハ２Bの裏面２bが上側となる。次に、チャックテーブル４１を矢印４１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４３の研削砥石４２を矢印４２aで示す方向に６０００ｒｐｍで回転せしめて半導体ウエーハ２Bの裏面２bに接触することにより研削し、図４の（ｂ）に示すように分割溝２１０が裏面２ｂに表出するまで研削する。このように分割溝２１０が表出するまで研削することによって、図４の（ｃ）に示すように半導体ウエーハ２Bは個々のデバイス２２Bに分割される。なお、分割された複数のデバイス２２Bは、ベースウエーハとなる半導体ウエーハ２Aに接合されているので、バラバラにはならず半導体ウエーハの形態が維持されている。
次に、上記第１の裏面研削工程が実施されたウエーハの裏面に分割溝形成工程が実施されたウエーハの表面を電極同士を対面して接合することによりウエーハを積層する第２の積層工程を実施する。即ち、図５の(a)(b)(c)に示すように上記第１の裏面研削工程が実施された半導体ウエーハ２Bの裏面２bに、上記分割溝形成工程が実施された半導体ウエーハ２Cの表面２aを上記電極２３同士を対面して接合することにより半導体ウエーハ２Ｃを積層し、積層ウエーハ２０を形成する。なお、第2の積層工程においては図５の(d)に示すように半導体ウエーハ２Bの裏面２b と半導体ウエーハ２Cの表面２a同士を異方性導電接着剤を介在させて接合してもよい。この場合、異方性導電接着剤２５が半導体ウエーハ２Cに形成された分割溝２１０に充填される。
上述した第２の積層工程を実施したならば、第２の積層工程によって積層されたウエーハの裏面を研削して裏面に分割溝を表出させる第２の裏面研削工程を実施する。この第２の裏面研削工程は、上記図４の(a)に示す研削装置を用いて実施することができる。即ち、図６の(a)に示すようにチャックテーブル４１上に積層ウエーハ２０のベースウエーハとなる半導体ウエーハ２Aを載置する。そして、図示しない吸引手段を作動することにより、積層ウエーハ２０をチャックテーブル４１上に吸引保持する。従って、チャックテーブル５１上に吸引保持された積層ウエーハ２０は、半導体ウエーハ２Cの裏面２bが上側となる。次に、チャックテーブル４１を矢印４１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４３の研削砥石４２を矢印４２aで示す方向に６０００ｒｐｍで回転せしめて半導体ウエーハ２Cの裏面２bに接触することにより研削し、図６の（ｂ）に示すように分割溝２１０が裏面２ｂに表出するまで研削する。このように分割溝２１０が表出するまで研削することによって、図６の（ｃ）に示すように半導体ウエーハ２Cは個々のデバイス２２Cに分割される。なお、分割された複数のデバイス２２Cは、半導体ウエーハ２Bの各デバイス２２Bを介してベースウエーハとなる半導体ウエーハ２Aに接合されているので、バラバラにはならず半導体ウエーハの形態が維持されている。
上述した第２の裏面研削工程を実施したならば、図７に示すように環状のフレームFに装着されたダイシングテープTの表面に積層ウエーハ２０における第２の裏面研削工程が実施された半導体ウエーハ２Cの裏面２ｂを貼着する（ウエーハ支持工程）。従って、ダイシングテープTの表面に貼着された積層ウエーハ２０はベースウエーハとなる半導体ウエーハ２Aの裏面２bが上側となる。
次に、ダイシングテープTの表面に貼着された積層ウエーハ２０のベースウエーハの裏面を研削して裏面に分割溝を表出させる第３の裏面研削工程を実施する。この第３の裏面研削工程は、上記図４の(a)に示す研削装置を用いて実施することができる。即ち、図８の(a)に示すようにチャックテーブル４１上に積層ウエーハが貼着されたダイシングテープTを載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して積層ウエーハ２０をチャックテーブル４１上に吸引保持する。従って、チャックテーブル４１上にダイシングテープTを介して吸引保持された積層ウエーハ２０は、ベースウエーハとなる半導体ウエーハ２Aの裏面２bが上側となる。なお、図８においては、ダイシングテープTが装着された環状のフレームFを省いて示しているが、環状のフレームFはチャックテーブル４１に配設された適宜のクランプによって固定される。次に、チャックテーブル４１を矢印４１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４３の研削砥石４２を矢印４２aで示す方向に６０００ｒｐｍで回転せしめてベースウエーハとなる半導体ウエーハ２Aの裏面２bに接触することにより研削し、図８の（ｂ）に示すように分割溝２１０が裏面２ｂに表出するまで研削する。このように分割溝２１０が表出するまで研削することによって、図８の（ｃ）に示すようにベースウエーハとなる半導体ウエーハ２Aは個々のデバイス２２Aに分割される。この結果、半導体ウエーハ２Bおよび半導体ウエーハ２Cは上述したように個々のデバイス２２Bおよび２２Cに分割されているので、半導体ウエーハ２Aが個々のデバイス２２Aに分割されることにより、図８の（d）に示すようにデバイス２２Aとデバイス２２Bおよびデバイス２２Cが積層され積層デバイス２２０が得られる。
以上のようにして製造された積層デバイス２２０は、各半導体ウエーハ２がそれぞれ積層された後に裏面２bが研削されるので、積層が容易であるとともに、薄く形成することができる。従って、積層デバイス２２０の厚みを極限まで薄くすることが可能となる。
なお、上記第2の積層工程と第２の裏面研削工程を更に繰り返し実施することにより、より多層の積層デバイス２２０を構成することができる。
なお、上述した第１の積層工程においてベースウエーハとなる半導体ウエーハ２Aの表面２aと半導体ウエーハ２Bの表面２a同士および第2の積層工程において半導体ウエーハ２Bの裏面２bと半導体ウエーハ２Cの表面２a同士を異方性導電接着剤を介在させて接着した場合には、図９に示すように上記第３の裏面研削工程を実施した状態においてベースウエーハとなる半導体ウエーハ２Aの隣接するデバイス２２A同士、半導体ウエーハ２Bの隣接するデバイス２２B同士、半導体ウエーハ２Cの隣接するデバイス２２C同士は、それぞれ分割溝２１０に充填された異方性導電接着剤２５１によって接合されている。従って、隣接するデバイス同士を接合している異方性導電接着剤２５１を分離しないとデバイス２２Aとデバイス２２Bおよびデバイス２２Cが積層され個々の積層デバイス２２０を得ることができない。そこで、各半導体ウエーハにおける隣接するデバイス同士を接合している異方性導電接着剤２５１を分離する接着剤分離工程を実施する。
接着剤分離工程の第１の実施形態について、図１０乃至図１２を参照して説明する。
接着剤切断工程の第１の実施形態は、図１０に示すレーザー加工装置５を用いて実施する。図１０に示すレーザー加工装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段５２と、チャックテーブル５１上に保持された被加工物を撮像する撮像手段５３を具備している。チャックテーブル５１は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図１０において矢印Ｘで示す加工送り方向および矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段５２は、実質上水平に配置された円筒形状のケーシング５２１を含んでいる。ケーシング５２１内には図示しないＹＡＧレーザー発振器或いはＹＶＯ４レーザー発振器からなるパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング５２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器５２２が装着されている。レーザー光線照射手段５２を構成するケーシング５２１の先端部に装着された撮像手段５３は、図示の実施形態においては撮像素子（ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置５を用いて上記接着剤切断工程を実施するには、チャックテーブル５１上に上記第３の裏面研削工程が実施された積層ウエーハ２０が貼着されたダイシングテープTを載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して積層ウエーハ２０をチャックテーブル５１上に保持する。従って、チャックテーブル５１上にダイシングテープTを介して吸引保持された積層ウエーハ２０は、ベースウエーハとなる半導体ウエーハ２Aの裏面２bが上側となる。なお、図１０においてはダイシングテープTが装着された環状のフレームFを省いて示しているが、環状のフレームFはチャックテーブル５１に配設された適宜のフレーム保持手段に保持される。積層ウエーハ２０を吸引保持したチャックテーブル５１は、図示しない移動機構によって撮像手段５３の直下に位置付けられる。
チャックテーブル５１が撮像手段５３の直下に位置付けられると、撮像手段５３および図示しない制御手段によって積層ウエーハ２０のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段５３および図示しない制御手段は、積層ウエーハ２０の所定方向に形成されている切削溝２１０に充填された異方性導電接着剤２５１と、異方性導電接着剤２５１に沿ってレーザー光線を照射するレーザー光線照射手段５２の集光器５２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する（アライメント工程）。また、積層ウエーハ２０に形成されている上記所定方向に対して直角に延びる異方性導電接着剤２５１に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル５１上に保持された積層ウエーハ２０に形成されている切削溝２１０に充填された異方性導電接着剤２５１を検出し、レーザー光線照射位置のアライメントが行われたならば、図１１の(a)で示すようにチャックテーブル５１をレーザー光線照射手段５２の集光器５２２が位置するレーザー光線照射領域に移動し、所定の切削溝２１０に充填された異方性導電接着剤２５１の一端（図１１の(a)において左端）をレーザー光線照射手段５２の集光器５２２の直下に位置付ける。そして、集光器５２２から異方性導電接着剤２５１に対して吸収性を有する波長（３５５ｎｍ）のパルスレーザー光線を照射しつつチャックテーブル５１を図１１の(a)において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。そして、レーザー光線照射手段５２の集光器５２２の照射位置が切削溝２１０に充填された異方性導電接着剤２５１の他端（図１１の(a)において右端）の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル５１の移動を停止する。この結果、図１１の(b)に示すように切削溝２１０に充填された異方性導電接着剤２５１が切断されて分離される（接着剤分離工程）。この接着剤分離工程を積層ウエーハ２０の全ての切削溝２１０に充填された異方性導電接着剤２５１に沿って実施することにより、図１２に示すようにデバイス２２Aとデバイス２２Bおよびデバイス２２Cが積層され積層デバイス２２０が得られる。
次に、接着剤切断工程の第２の実施形態について、図１３乃至図１５を参照して説明する。
接着剤切断工程の第２の実施形態は、図１３に示すテープ拡張装置６を用いて実施する。図１３に示すテープ拡張装置６は、上記環状のフレームFを保持するフレーム保持手段６１と、該フレーム保持手段６１に保持された環状のフレームＦに装着されたダイシングテープTを拡張するテープ拡張手段６２を具備している。フレーム保持手段６１は、環状のフレーム保持部材６１１と、該フレーム保持部材６１１の外周に配設された固定手段としての複数のクランプ６１２とからなっている。フレーム保持部材６１１の上面には環状のフレームFを載置する載置面６１１ａが形成されており、この載置面６１１ａ上に環状のフレームFが載置される。そして、載置面６１１ａ上に載置された環状のフレームFは、クランプ６１２によってフレーム保持部材６１１に固定される。このように構成されたフレーム保持手段６１は、テープ拡張手段６２によって上下方向に進退可能に支持されている。
テープ拡張手段６２は、上記環状のフレーム保持部材６１１の内側に配設される拡張ドラム６２１を具備している。この拡張ドラム６２１は、環状のフレームFの内径より小さく該環状のフレームFに装着されたダイシングテープTに貼着されるウエーハ２の外径より大きい内径および外径を有している。また、拡張ドラム６２１は、下端に支持フランジ６２２を備えている。図示の実施形態におけるテープ拡張手段６２は、上記環状のフレーム保持部材６１１を上下方向に進退可能な支持手段６３を具備している。この支持手段６３は、上記支持フランジ６２２上に配設された複数のエアシリンダ６３１からなっており、そのピストンロッド６３２が上記環状のフレーム保持部材６１１の下面に連結される。このように複数のエアシリンダ６３１からなる支持手段６３は、環状のフレーム保持部材６１１を載置面６１１ａが拡張ドラム６２１の上端と略同一高さとなる基準位置と、拡張ドラム６２１の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。従って、複数のエアシリンダ６３１からなる支持手段６３は、拡張ドラム６２１とフレーム保持部材６１１とを上下方向に相対移動する拡張移動手段として機能する。
以上のように構成されたテープ拡張装置６を用いて実施する接着剤切断工程について図１４を参照して説明する。即ち、積層ウエーハ２０が貼着されているダイシングテープTが装着された環状のフレームFを、図１４の（ａ）に示すようにフレーム保持手段６１を構成するフレーム保持部材６１１の載置面６１１ａ上に載置し、クランプ６１２によってフレーム保持部材６１１に固定する。このとき、フレーム保持部材６１１は図１４の（ａ）に示す基準位置に位置付けられている。次に、テープ拡張手段６２を構成する支持手段６３としての複数のエアシリンダ６３１を作動して、環状のフレーム保持部材６１１を図１４の（ｂ）に示す拡張位置に下降せしめる。従って、フレーム保持部材６１１の載置面６１１ａ上に固定されている環状のフレームFも下降するため、図１４の（ｂ）に示すように環状のフレームFに装着されたダイシングテープTは拡張ドラム６２１の上端縁に接して拡張せしめられる。この結果、ダイシングテープTに貼着されている積層ウエーハ２０の切削溝２１０に充填された異方性導電接着剤２５１には放射状に引張力が作用するため、異方性導電接着剤２５１は破断され分離される。従って、上記図１２に示すようにデバイス２２Aとデバイス２２Bおよびデバイス２２Cが積層され積層デバイス２２０が得られる。
次に、本発明による積層デバイスの製造方法の第２の実施形態について、図１５乃至図２３を参照して説明する。
積層デバイスの製造方法の第２の実施形態は、上記第１の実施形態における分割溝形成工程に代えて、ウエーハのストリートに沿ってレーザー光線を照射しストリートに沿ってウエーハの表面から内部に向けて変質層を形成する変質層形成工程を実施する。この変質層形成工程は、上記図１０に示すレーザー加工装置５と同様のレーザー加工装置を用いて実施する。即ち、図１５に示すようにレーザー加工装置５のチャックテーブル５１上に半導体ウエーハ２を裏面２ｂを上にして載置し、該チャックテーブル５１上に半導体ウエーハ２を吸着保持する。半導体ウエーハ２を吸引保持したチャックテーブル５１は、図示しない加工送り手段によって撮像手段５３の直下に位置付けられる。
チャックテーブル５１が撮像手段５３の直下に位置付けられると、撮像手段５３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段５３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されているストリート２１と、該ストリート２１に沿ってレーザー光線を照射するレーザー光線照射手段５２の集光器５２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に形成されているストリート２１に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ２の複数のストリート２１が形成されている表面２ａは下側に位置しているが、撮像手段５３を赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成することで、裏面２ｂから透かしてストリート２１を撮像することができる。
以上のようにしてチャックテーブル５１上に保持された半導体ウエーハ２に形成されているストリート２１を検出し、レーザー光線照射位置のアライメントが行われたならば、図１６の（ａ）で示すようにチャックテーブル５１をレーザー光線照射手段５２の集光器５２２が位置するレーザー光線照射領域に移動し、所定のストリート２１の一端（図１６の（ａ）において左端）をレーザー光線照射手段５２の集光器５２２の直下に位置付ける。そして、集光器５２２から半導体ウエーハに対して透過性を有する波長（１０６４ｎｍ）のパルスレーザー光線を照射しつつチャックテーブル５１を図１６の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。そして、図１６の（ｂ）で示すようにレーザー光線照射手段５２の集光器５２２の照射位置がストリート２１の他端（図１６の（b）において右端）の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル５１の移動を停止する。この変質層形成工程においては、パルスレーザー光線の集光点Ｐを半導体ウエーハ２の表面２ａ（下面）付近に合わせる。この結果、図１６の（b）および(c)に示すように半導体ウエーハ２のストリート２１に沿って表面２ａ（下面）に露出するとともに表面２ａから内部に向けて変質層２１１が形成される。この変質層２１１は、溶融再固化層として形成される。そして、上述した変質層形成工程を半導体ウエーハ２に形成された全てのストリート２１に沿って実施する。
以上のようにして変質層形成工程を実施したならば、変質層形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第１の積層工程を実施する。この第１の積層工程は上記第１の実施形態における第１の積層工程と同様に実施する。即ち、図１７の(a)(b)(c)に示すように上記変質層形成工程が実施されたベースウエーハとなる半導体ウエーハ２Aの表面２aに、上記変質層形成工程が実施された半導体ウエーハ２Bの表面２aを上記電極２３同士を対面して接合することにより半導体ウエーハ２Bを積層する。なお、第１の積層工程においては図１７の(d)に示すようにベースウエーハとなる半導体ウエーハ２Aの表面２aと半導体ウエーハ２Bの表面２a同士を異方性導電接着剤２５を介在させて接着してもよい。
上述した第１の積層工程を実施したならば、第１の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第１の裏面研削工程を実施する。この第１の裏面研削工程は、上記第１の実施形態における第１の積層工程と同様に実施する。この結果、図１８の(a)(b)(c)に示すように半導体ウエーハ２Bは所定の仕上がり厚みに形成され、ストリートに沿って形成された変質層２１１が裏面２bに露出する。
次に、第１の裏面研削工程が実施されたウエーハの裏面に上記変質層形成工程が実施されたウエーハの表面を電極同士を対面して接合することによりウエーハを積層する第２の積層工程を実施する。この第１の積層工程は上記第１の実施形態における第２の積層工程と同様に実施する。即ち、図１９の(a)(b)(c)に示すように上記第１の裏面研削工程が実施された半導体ウエーハ２Bの裏面２bに、上記変質層形成工程が実施された半導体ウエーハ２Cの表面２aを上記電極２３同士を対面して接合することにより半導体ウエーハ２Ｃを積層し、積層ウエーハ２０を形成する。なお、第２の積層工程においては図１９の(d)に示すように半導体ウエーハ２Bの裏面２bと半導体ウエーハ２Cの表面２a同士を異方性導電接着剤を介在させて接着してもよい。
上述した第２の積層工程を実施したならば、第２の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第２の裏面研削工程を実施する。この第２の裏面研削工程は、上記第１の実施形態における第２の裏面研削工程と同様に実施する。この結果、図２０の(a)(b)(c)に示すように半導体ウエーハ２Cは所定の仕上がり厚みに形成され、ストリートに沿って形成された変質層２１１が裏面２bに露出する。
上述した第２の裏面研削工程を実施したならば、図２１に示すように環状のフレームFに装着されたダイシングテープTの表面に積層ウエーハ２０における第２の裏面研削工程が実施された半導体ウエーハ２Cの裏面２ｂを貼着する（ウエーハ支持工程）。従って、ダイシングテープTの表面に貼着された積層ウエーハ２０はベースウエーハとなる半導体ウエーハ２Aの裏面２bが上側となる。
次に、ダイシングテープTの表面に貼着された積層ウエーハ２０のベースウエーハの裏面を研削して所定の仕上がり厚みに形成する第３の裏面研削工程を実施する。この第３の裏面研削工程は、上記第１の実施形態における第３の裏面研削工程と同様に実施する。この結果、図２２の(a)(b)(c)に示すようにベースウエーハとなる半導体ウエーハ２Aの裏面２bは所定の仕上がり厚みに形成され、ストリートに沿って形成された変質層２１１が裏面２bに露出する。
上述した第３の裏面研削工程を実施したならば、第３の裏面研削工程が実施された積層ウエーハ２０に外力を付与し、積層ウエーハ２０を各ウエーハに形成された変質層に沿って分割する分割工程を実施する。この分割工程は、例えば上記図１３に示すテープ拡張装置６を用いて実施する。即ち、積層ウエーハ２０が貼着されているダイシングテープTが装着された環状のフレームFを、図２３の（ａ）に示すようにフレーム保持手段６１を構成するフレーム保持部材６１１の載置面６１１ａ上に載置し、クランプ６１２によってフレーム保持部材６１１に固定する。このとき、フレーム保持部材６１１は図２３の（ａ）に示す基準位置に位置付けられている。次に、テープ拡張手段６２を構成する支持手段６３としての複数のエアシリンダ６３１を作動して、環状のフレーム保持部材６１１を図２３の（ｂ）に示す拡張位置に下降せしめる。従って、フレーム保持部材６１１の載置面６１１ａ上に固定されている環状のフレームFも下降するため、図２３の（ｂ）に示すように環状のフレームFに装着されたダイシングテープTは拡張ドラム６２１の上端縁に接して拡張せしめられる。この結果、ダイシングテープTに貼着されている積層ウエーハ２０には放射状に引張力が作用するため、積層ウエーハ２０を構成する各半導体ウエーハ２は強度が低下せしめられている変質層２１１に沿って破断される。この結果、積層ウエーハ２０は図２３の（b）に示すようにデバイス２２Aとデバイス２２Bおよびデバイス２２Cが積層され積層デバイス２２０に分割される。なお、上述した第１の積層工程においてベースウエーハとなる半導体ウエーハ２Aの表面２aと半導体ウエーハ２Bの表面２a同士および第2の積層工程において半導体ウエーハ２Bの裏面２bと半導体ウエーハ２Cの表面２a同士を異方性導電接着剤を介在させて接着した場合においても、この異方性導電接着剤が上記分割工程を実施することにより上記変質層２１１に沿って破断される。
以上のようにして製造された積層デバイス２２０も、各半導体ウエーハ２がそれぞれ積層された状態で裏面２bが研削されるので、積層が容易であるとともに、薄く形成することができる。従って、積層デバイス２２０の厚みを極限まで薄くすることが可能となる。
ウエーハとしての半導体ウエーハを示す斜視図および要部拡大断面図。 本発明によるデバイスの製造方法の第１の実施形態におけるにおける分割溝形成工程の説明図。 本発明によるデバイスの製造方法の第１の実施形態における第１の積層工程の説明図。 本発明によるデバイスの製造方法の第１の実施形態における第１の裏面研削工程の説明図。 本発明によるデバイスの製造方法の第１の実施形態における第２の積層工程の説明図。 本発明によるデバイスの製造方法の第１の実施形態における第２の裏面研削工程の説明図。 本発明によるデバイスの製造方法の第１の実施形態におけるウエーハ支持工程の説明図。 本発明によるデバイスの製造方法の第１の実施形態における第３の裏面研削工程の説明図。 図８に示す第３の裏面研削工程が実施された積層ウエーハの一例を示す要部拡大断面図。 本発明によるデバイスの製造方法の第１の実施形態における接着剤分離工程を実施するためのレーザー加工装置の要部斜視図。 図１０に示すレーザー加工装置を用いて実施する接着剤分離工程の説明図。 図１１に示す接着剤分離工程が実施され個々に分割された積層デバイスの斜視図。 本発明によるデバイスの製造方法の第１の実施形態における接着剤分離工程を実施するためのテープ拡張装置の斜視図。 図１３に示すテープ拡張装置を用いて実施する接着剤分離工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における変質層形成工程を実施するためのレーザー加工装置の要部斜視図。 図１５に示すレーザー加工装置を用いて実施する変質層形成工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における第１の積層工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における第１の裏面研削工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における第２の積層工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における第２の裏面研削工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態におけるウエーハ支持工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における第３の裏面研削工程の説明図。 本発明によるデバイスの製造方法の第２の実施形態における分割工程の説明図。
符号の説明
２：半導体ウエーハ
２１：ストリート
２２：デバイス
２３：電極
３：切削装置
３１：切削装置のチャックテーブル
３２：切削手段
３２３：切削ブレード
４：研削装置
４１：研削装置のチャックテーブル
４２：研削砥石
４３：研削手段
５：レーザー加工装置
５１：レーザー加工装置のチャックテーブル
５２：レーザー光線照射手段
５２２：集光器
６：テープ拡張装置
６１：フレーム保持手段
６２：テープ拡張手段
F：環状のフレーム
T：ダイシングテープ

Claims (9)

  1. 表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されているとともに表面から裏面に至る電極が配設されているウエーハを積層して積層ウエーハを形成し、該積層ウエーハを該ストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法であって、
    該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿って表面から所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程と、
    該分割溝形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第１の積層工程と、
    該第１の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第１の裏面研削工程と、
    該第１の裏面研削工程が実施されたウエーハの裏面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第２の積層工程と、
    該第２の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第２の裏面研削工程と、
    該第２の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して裏面に該分割溝を表出させる第３の裏面研削工程と、を含む、
    ことを特徴とする積層デバイスの製造方法。
  2. 該第１の積層工程はベースウエーハの表面と該ベースウエーハの表面に積層されたウエーハの表面を接着剤を介在させて接合し、該第２の積層工程は該第１の裏面研削工程が実施されたウエーハの裏面と該分割溝形成工程が実施されたウエーハの表面を接着剤を介在させて接着する、請求項１記載の積層デバイスの製造方法。
  3. 該第３の裏面研削工程を実施した後に、該分割溝に充填された該接着剤を分離する接着剤分離工程を含む、請求項２記載の積層デバイスの製造方法。
  4. 該第２の積層工程と該第２の裏面研削工程とを繰り返し実施する、請求項１から３のいずれかに記載の積層デバイスの製造方法。
  5. 該第２の裏面研削工程を実施した後、該第３の裏面研削工程を実施する前に該積層ウエーハにおける該第２の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する、請求項１から４のいずれかに記載の積層デバイスの製造方法。
  6. 表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されているとともに表面から裏面に至る電極が配設されているウエーハを積層して積層ウエーハを形成し、該積層ウエーハを該ストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法であって、
    該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿ってレーザー光線を照射しストリートに沿ってウエーハの表面から内部に向けて変質層を形成する変質層形成工程と、
    該変質層形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第１の積層工程と、
    該第１の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第１の裏面研削工程と、
    該第１の裏面研削工程が実施されたウエーハの裏面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第２の積層工程と、
    該第２の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第２の裏面研削工程と、
    該第２の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して所定の仕上がり厚みに形成する第３の裏面研削工程と、
    該第３の裏面研削工程が実施された積層ウエーハに外力を付与し、該積層ウエーハを各ウエーハに形成された変質層に沿って分割する分割工程と、を含む、
    ことを特徴とする積層デバイスの製造方法。
  7. 該第１の積層工程はベースウエーハの表面と該ベースウエーハの表面に積層されたウエーハの表面を接着剤を介在させて接着し、該第２の積層工程は該第１の裏面研削工程が実施されたウエーハの裏面と該変質層形成工程が実施されたウエーハの表面を接着剤を介在させて接着する、請求項６記載の積層デバイスの製造方法。
  8. 該第２の積層工程と該第２の裏面研削工程とを繰り返し実施する、請求項６又は７記載の積層デバイスの製造方法。
  9. 該第２の裏面研削工程を実施した後、該第３の裏面研削工程を実施する前に該積層ウエーハにおける該第２の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する、請求項６から８のいずれかに記載の積層デバイスの製造方法。
JP2008272272A 2008-10-22 2008-10-22 積層デバイスの製造方法 Active JP5221279B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008272272A JP5221279B2 (ja) 2008-10-22 2008-10-22 積層デバイスの製造方法
US12/576,010 US7858497B2 (en) 2008-10-22 2009-10-08 Stacked device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008272272A JP5221279B2 (ja) 2008-10-22 2008-10-22 積層デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2010103245A JP2010103245A (ja) 2010-05-06
JP5221279B2 true JP5221279B2 (ja) 2013-06-26

Family

ID=42109003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008272272A Active JP5221279B2 (ja) 2008-10-22 2008-10-22 積層デバイスの製造方法

Country Status (2)

Country Link
US (1) US7858497B2 (ja)
JP (1) JP5221279B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4746003B2 (ja) * 2007-05-07 2011-08-10 リンテック株式会社 移載装置及び移載方法
JP5335576B2 (ja) * 2009-06-26 2013-11-06 株式会社ディスコ 半導体ウエーハの加工方法
WO2011096265A1 (ja) * 2010-02-04 2011-08-11 シャープ株式会社 転写方法および半導体装置の製造方法並びに半導体装置
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2013152986A (ja) * 2012-01-24 2013-08-08 Disco Abrasive Syst Ltd ウエーハの加工方法
US9059333B1 (en) * 2013-12-04 2015-06-16 International Business Machines Corporation Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
JP2016025116A (ja) * 2014-07-16 2016-02-08 株式会社ディスコ ウエーハの加工方法
JP6313251B2 (ja) * 2015-03-12 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
JP6981800B2 (ja) * 2017-07-28 2021-12-17 浜松ホトニクス株式会社 積層型素子の製造方法
JP6980444B2 (ja) * 2017-07-28 2021-12-15 浜松ホトニクス株式会社 積層型素子の製造方法
JP7223828B2 (ja) * 2017-07-28 2023-02-16 浜松ホトニクス株式会社 積層型素子の製造方法
CN108807258B (zh) * 2018-06-05 2020-12-18 日照亿铭科技服务有限公司 一种半导体芯片生产工艺
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
TWI692808B (zh) * 2019-06-17 2020-05-01 力成科技股份有限公司 晶圓研磨薄化後使用電漿製程以增加晶片強度之方法
JP7436187B2 (ja) * 2019-11-25 2024-02-21 株式会社ディスコ ウエーハの加工方法
WO2021138794A1 (en) * 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206058A (ja) 1984-03-30 1985-10-17 Fujitsu Ltd 多層半導体装置の製造方法
JP2721265B2 (ja) * 1990-07-05 1998-03-04 株式会社東芝 半導体基板の製造方法
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
JPH11121414A (ja) * 1997-10-15 1999-04-30 Toyota Motor Corp 半導体装置の製造方法
JPH11224870A (ja) * 1998-02-06 1999-08-17 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JP2001060591A (ja) * 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP2003031725A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003188134A (ja) * 2001-12-17 2003-07-04 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
JP4218337B2 (ja) * 2002-12-16 2009-02-04 富士通株式会社 半導体装置の製造方法
JP4675559B2 (ja) * 2003-10-03 2011-04-27 株式会社ディスコ 積層ウェーハの加工方法
JP4434977B2 (ja) * 2005-02-02 2010-03-17 株式会社東芝 半導体装置及びその製造方法
JP4579066B2 (ja) * 2005-06-27 2010-11-10 株式会社ディスコ ウエーハの加工方法
JP5191650B2 (ja) * 2005-12-16 2013-05-08 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2007250599A (ja) * 2006-03-14 2007-09-27 Disco Abrasive Syst Ltd デバイスパッケージの製造方法
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法

Also Published As

Publication number Publication date
US20100099221A1 (en) 2010-04-22
JP2010103245A (ja) 2010-05-06
US7858497B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
JP5221279B2 (ja) 積層デバイスの製造方法
JP6078376B2 (ja) ウエーハの加工方法
US7915140B2 (en) Fabrication method for device having die attach film on the back side thereof
JP5495876B2 (ja) 光デバイスウエーハの加工方法
US9093519B2 (en) Wafer processing method
TWI469200B (zh) Processing method of optical element wafers (3)
JP5296386B2 (ja) 積層デバイスの製造方法
JP6189208B2 (ja) ウエーハの加工方法
JP6034219B2 (ja) ウエーハの加工方法
JP5992731B2 (ja) ウエーハの加工方法
JP6215544B2 (ja) ウエーハの加工方法
JP6189066B2 (ja) ウエーハの加工方法
JP2011187479A (ja) ウエーハの加工方法
JP2011108856A (ja) 光デバイスウエーハの加工方法
JP2010045117A (ja) 光デバイスウエーハの加工方法
JP2013008831A (ja) ウエーハの加工方法
JP2014143285A (ja) ウエーハの加工方法
JP2017103406A (ja) ウエーハの加工方法
JP2006040988A (ja) ウエーハの分割方法および分割装置
KR102256562B1 (ko) 적층 기판의 가공 방법
JP2008311404A (ja) ウエーハの加工方法
JP6235396B2 (ja) ウエーハの加工方法
JP2011114018A (ja) 光デバイスの製造方法
TWI625775B (zh) Wafer processing method (3)
JP6346067B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250