JP2007250599A - デバイスパッケージの製造方法 - Google Patents

デバイスパッケージの製造方法 Download PDF

Info

Publication number
JP2007250599A
JP2007250599A JP2006068458A JP2006068458A JP2007250599A JP 2007250599 A JP2007250599 A JP 2007250599A JP 2006068458 A JP2006068458 A JP 2006068458A JP 2006068458 A JP2006068458 A JP 2006068458A JP 2007250599 A JP2007250599 A JP 2007250599A
Authority
JP
Japan
Prior art keywords
wafer
resin
recess
chip
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006068458A
Other languages
English (en)
Inventor
Takatoshi Masuda
隆俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2006068458A priority Critical patent/JP2007250599A/ja
Priority to US11/715,999 priority patent/US7608481B2/en
Publication of JP2007250599A publication Critical patent/JP2007250599A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】モールド用の樹脂を、内部に空気が残存しないように、かつ結線ワイヤの断線や短絡が生じることなく充填することが容易に達成できるとともに、工程が簡略化されて容易かつ低コストでデバイスパッケージを製造する。
【解決手段】ウエーハ１の裏面のデバイス領域４に対応する領域を薄化して凹部１ａを形成し、この凹部１ａ内の各半導体チップ３の裏面に対応する箇所に半導体チップ２１〜２３を積層して実装し、凹部１ａ内にモールド用の樹脂Ｍを充填して固化させ、半導体チップ２１〜２３が樹脂Ｍ内に封入された樹脂モールドウエーハ９を得る。次いで、この樹脂モールドウエーハ９を分割予定ライン２に沿って切断し、複数の半導体パッケージ３Ａに個片化する。
【選択図】図９

Description

本発明は、複数の半導体チップを積層して樹脂モールドした半導体パッケージ等のデバイスパッケージを製造する方法に関する。
近年の半導体デバイス技術においては、ＭＣＰ：マルチ・チップ・パッケージやＳｉＰ：システム・イン・パッケージといった複数の半導体チップを積層した積層型の半導体パッケージが、高密度化や小型化を達成する上で有効に利用されている。そのような半導体パッケージの製造方法としては、回路基板に半導体チップを実装するための中継基板であるインターポーザ（パッケージ基板）上に半導体チップを積層する方法があり（特許文献１等参照）、さらに、パッケージ基板上の半導体チップを樹脂モールドする方法が知られている（特許文献２等参照）。
図１２は、樹脂モールドした積層型半導体パッケージを製造する方法の一従来例を示している。同図の符号６０はインターポーザであり、図１２（ａ）に示すようにインターポーザ６０の表面には複数（この場合は２つ）のチップ実装領域６１が設けられ、該領域６１内に、分割予定ライン６２によって多数のチップ積層部６３が格子状に区画されている。製造方法としては、まず、インターポーザ６０の各チップ積層部６３に、図１２（ｂ）に示すように半導体チップ７１，７２を積層するとともに、チップ７１，７２どうしやチップ７１，７２とインターポーザ６０とを電気的に結線して実装する。
次いで、図１２（ｃ）〜（ｄ）に示すようにチップ実装領域６１ごとにモールド金型８０をインターポーザ６０に被せ、モールド金型８０内に樹脂を充填し、固化させる。モールド金型８０内には充填口８１から樹脂が充填され、内部の空気は排気口８２から出ていき、この排気口８２から樹脂が流れ出てきたことをもってモールド金型８０内が樹脂で充満したと判断される。この後、モールド金型８０を外し、切削ブレードを備えたダイシング装置等により、インターポーザ６０およびモールド樹脂を分割予定ライン６２に沿って切断し、個片化された多数の半導体パッケージを得る。
特開２００５−１６６９６６号公報 特開２０００−１２７４５号公報
図１２に示した製造方法では、得られる半導体パッケージをなるべく小さくするために、モールド金型は、半導体チップや該チップとパッケージ基板とを結線するワイヤ等に内面が接触しない範囲でできるだけ小さいものとされる。しかしながらこのような状況では、樹脂の流れ込むスペースの多くが狭隘で隅々に行き渡らず、このため空気が残ってしまう場合があった。その場合には、樹脂を加熱して固化させるときに封入された空気が膨張して樹脂が破損するおそれがあった。このような問題は、樹脂の封入圧力を高くすれば解決するであろうが、その際には封入圧力によって細い結線ワイヤが撓み、断線したり短絡が生じたりする不具合が生じる。また、モールド金型は複数種類のパッケージサイズに合わせて製造する必要があり、管理も含めてコストがかかる要因となっており、また、モールド金型を用いること自体が工程の増加を招き繁雑であった。
よって本発明は、モールド用の樹脂を、内部に空気が残存しないように、かつ結線ワイヤの断線や短絡が生じることなく充填することが容易に達成できるとともに、工程が簡略化されて容易かつ低コストでデバイスパッケージを製造することができる方法を提供することを目的としている。
本発明は、分割予定ラインによって複数のデバイスが区画されたデバイス領域と、このデバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハの裏面の、デバイス領域に対応する領域を薄化して、該裏面側に凹部を形成する裏面凹部形成工程と、ウエーハの裏面における各デバイスに対応する箇所に、デバイスチップをそれぞれ積層するデバイスチップ積層工程と、各デバイスと、これらデバイスに対応して積層された各デバイスチップとをそれぞれ電気的に接続する接続工程と、ウエーハの凹部にモールド用の樹脂を充填して固化させ、デバイスチップが該樹脂内に封入された樹脂モールドウエーハを得る樹脂モールド工程と、樹脂モールドウエーハを、分割予定ラインに沿って切断し、デバイスにデバイスチップが積層されて樹脂モールドされた複数のデバイスパッケージを個片化させる個片化工程とを備えることを特徴としている。本発明で得られるデバイスパッケージは、裏面凹部形成工程の前の段階でのウエーハの厚さに依存するので、ウエーハの厚さの設定は、該工程の以前に裏面全面を研削して所定の厚さまで薄化処理するとよい。その場合には、凹部が形成された後のデバイス領域の厚さに至らない範囲で裏面全面を研削する。
本発明によれば、ウエーハの裏面に凹部を形成すると、凹部の周囲の外周余剰領域に対応した部分に、型枠として機能する壁部が形成される。凹部に充填された樹脂は壁部によってせき止められ外部には漏れ出ず、凹部に充満して固化する。このようにウエーハの裏面の外周余剰領域に対応する部分に金型代わりの壁部が形成されて、この壁部内である凹部に樹脂を充填することができるので、樹脂を成形するための金型を別途必要としない。その結果、工程の簡略化や低コスト化が図られる。
凹部に樹脂を充填する際には、大気雰囲気の下で凹部を上方に向け、重力によって樹脂を凹部内に流し込めばよい。このような方法を採れば、凹部内の空気は開放した大気に円滑に抜けていくので、樹脂を狭いスペースや隅々に行き渡らせることができるとともに、残存空気が生じにくい。また、樹脂に圧力をかけながら充填する必要がないため、電気的な接続手段として結線ワイヤを用いた場合、そのワイヤが撓んで断線したり短絡が生じたりする不具合が生じない。
本発明によれば、デバイスを封入してパッケージングするモールド用の樹脂を、内部に空気が残存しないように、かつ結線ワイヤの断線や短絡が生じることなく容易に充填することができる。また、従来のような金型を用いる必要がないため、工程が簡略化されて容易かつ低コストでデバイスパッケージを製造することができる。これらの結果、生産性が大幅に向上するといった効果を奏する。
以下、図面を参照して本発明に係る半導体パッケージの製造方法を説明する。
［１］半導体ウエーハ
図１の符号１は、製造する半導体パッケージの素材である円盤状の半導体ウエーハ（以下ウエーハと略称）を示している。このウエーハ１はシリコンウエーハ等であって、厚さは例えば６００μｍ程度のものである。ウエーハ１の表面には、格子状の分割予定ライン２によって複数の矩形状の半導体チップ（デバイス）３が区画されている。これら半導体チップ３の表面には、ＩＣやＬＳＩ等の図示せぬ電子回路が形成されている。複数の半導体チップ３は、ウエーハ１と同心の概ね円形状のデバイス領域４に形成されており、このデバイス領域４の周囲に、半導体チップ３が形成されない環状の外周余剰領域５が存在している。
［２］半導体パッケージの製造方法
以下に、図１に示すウエーハ１から複数の半導体パッケージを製造する方法を、工程順に説明していく。
（１）裏面凹部形成工程
まず、図１に示すようにウエーハ１の表面に、電子回路を保護する目的で保護テープ６を貼り付ける。保護テープ６としては、例えば、厚さ７０〜２００μｍ程度のポリオレフィン等の基材の片面に厚さ５〜２０μｍ程度のアクリル系等の粘着剤を塗布したテープなどが好適に用いられる。
続いて、図２および図３に示す研削装置１０により、ウエーハ１の裏面におけるデバイス領域４に対応する領域を研削して、その部分を必要な厚さ（例えば２００〜１００μｍ程度、あるいは５０μｍ程度）まで薄化するとともに、ウエーハ１の裏面に凹部１ａを形成する。研削装置１０は、回転駆動する真空チャック式のチャックテーブル１１と、研削ユニット１２とを備えている。チャックテーブル１１はウエーハ１よりも大きな円盤状であり、水平に設定される上面にウエーハ１が載置される。ウエーハ１は空気吸引によってその上面に吸着、保持される。チャックテーブル１１は、中心を軸として図示せぬ駆動機構により回転させられる。
研削ユニット１２は、円筒状のスピンドルハウジング１３内に組み込まれたスピンドル１４がモータ１５によって回転駆動させられると、スピンドル１４の先端にフランジ１６を介して固定されたカップホイール１７が回転し、カップホイール１７の下面の外周部に全周にわたって環状に配列されて固定された多数の砥石１８が、ワークを研削するものである。砥石１８の円形の研削軌跡の外径は、ウエーハ１のデバイス領域４の半径にほぼ等しい。チャックテーブル１１と研削ユニット１２とは、チャックテーブル１１に対して研削ユニット１２がオフセットされている。詳しくは、図３に示すように、環状に配列された多数の砥石１８のうちの最もチャックテーブル１１の内側に位置する砥石１８の刃先の刃厚（径方向長さ）のほぼ中央部分が、チャックテーブル１１の中心を通る鉛直線Ｌ上に位置するように、相対位置が設定されている。
研削装置１０によってウエーハ１の裏面に上記凹部１ａを形成するには、まず、真空運転されているチャックテーブル１１の上面に、裏面を上に向けて露出させたウエーハ１を概ね同心状に載置して保護テープ６を密着させる。このようにしてチャックテーブル１１上にウエーハ１を保持したら、カップホイール１７を高速回転させるとともに研削ユニット１２を下降させ、露出するウエーハ１の裏面に全ての砥石セグメント１８を押し付けながら、チャックテーブル１１を回転させる。これによって、ウエーハ１の裏面のデバイス領域４に対応する領域が研削され、薄化される。研削箇所の全面が所定の厚さまで均一に研削されたら、研削ユニット１２を上昇させるとともに、チャックテーブル１１の回転を停止させる。ウエーハ１の裏面には、この研削によって図４に示すようにデバイス領域４に対応する領域に凹部１ａが形成されると同時に、外周余剰領域５に対応する部分に、元の厚さが残って裏面側に突出する環状壁部１ｂが形成された断面凹状に加工される。
（２）デバイスチップ積層工程〜接続工程
次に、ウエーハ１の裏面の半導体チップ３に対応する箇所に、複数の半導体チップを積層して実装するが、その前に、図５に示すように、半導体チップ３ごとに、ウエーハ１を貫通して半導体チップ３内の電極部に導通する複数の貫通電極７を形成するとともに、図６に示すように貫通電極７に通じる球状のバンプ（外部接続端子）８を裏面に付着させる。貫通電極７は、保護テープ６を剥離させた後に、半導体チップ３ごとにウエーハ１の厚さ方向に貫通して両端が表面および裏面に露出するように形成される。この貫通電極７は、ウエーハ１にプラズマエッチングやレーザ照射等によって貫通孔を形成し、その貫通孔の内面を絶縁処理した後に銅などの金属を埋め込むことによって形成される。また、バンプ８は溶融金属を裏面側の貫通電極７の露出面に接触させるなどの方法で設けられる。貫通電極７とバンプ８の形成順は任意であり、また、少なくともバンプ８は凹部１ａの形成工程の前に予め形成しておくこともできる。
ウエーハ１の半導体チップ３に積層する半導体チップは別の工程で個片化されたものであり、図７に示すように２つの半導体チップ（デバイスチップ）２１，２２を積層したり、さらに図８に示すように３つの半導体チップ２１，２２，２３を積層したりすることができる。ウエーハ１に直接接合される第１のチップ２１には、内部の電極部に導通する貫通電極２１ａがウエーハ１側の半導体チップ３と同様に形成されている。第１のチップ２１は、貫通電極２１ａをウエーハ１側の半導体チップ３の貫通電極７に合わせて導通および固着がなされる。実際には、第１のチップ２１の裏面（接合面）側の貫通電極２１ａの露出端面にはスタッドバンプ（図示略）が形成され、そのスタッドバンプを半導体チップ３の表面側の貫通電極７の露出端面に圧着することにより、第１のチップ２１が半導体チップ３に電気的にも物理的にも接続される。
なお、スタッドバンプがスペーサになって両チップ３，２１間に微小な隙間が生じることを防ぐために、第１のチップ２１の接合面にアンダーフィルフィルムを貼着しておくことが望ましい。隙間があると、後述するモールド用の樹脂を加熱して固化させるときに隙間内の空気が膨張して不具合が発生するおそれがあるからである。
次に、図７（ｂ）〜（ｃ）に示すように、第１のチップ２１の上に第２のチップ２２を積層する。また、第３のチップ２３を積層する場合には、図８に示すように第２のチップ２２の上に第３のチップ２３を積層する。第２および第３のチップ２２，２３は、裏面に予め貼着されたＤＡＦ（Die Attach Film）等の接着フィルムによって、下側のチップに接合される。次いで、図８に示すように、積層したこれらチップ２２，２３と第１のチップ２１の各電極部を、ワイヤ２４，２５でそれぞれ結線する。なお、ワイヤ２５の最も高い位置は、環状壁部１ｂの高さを超えない程度に調整される。すなわち、チップ２１〜２３を積層してワイヤ２４，２５で結線しても、これらが凹部１ａから上方に突出しないようにされ、換言すると凹部１ａの深さがそのように設定される。
（３）樹脂封入工程
次に、図９に示すように、各半導体チップ３に２層あるいは３層の状態で半導体チップが積層されたウエーハ１の裏面の凹部１ａ内に、エポキシ等のモールド用の樹脂Ｍを流し込んで充満させ、スキージ等によって樹脂Ｍの余剰分をすり切りにより排除して環状壁部１ｂと面一に仕上げる。そして、樹脂Ｍに応じた加熱温度／時間で加熱し、樹脂Ｍを固化させる。これによって、ウエーハ１の凹部１ａ内の積層チップ（図９（ｂ）では複数の積層チップを一括して符号２６で示している）が樹脂Ｍ内に封入された樹脂モールドウエーハ９を得る。凹部１ａに樹脂Ｍを充填する際には、大気雰囲気の下で凹部１ａを上方に向け、重力によって樹脂Ｍを凹部１ａ内に流し込めばよい。
（４）個片化工程
次いで、樹脂モールドウエーハ９を、ウエーハ１の表面に形成されている分割予定ライン２に沿って切断、分割し、図８に示すような、半導体チップ３に複数の半導体チップ（図８では２１〜２３の３つ）が積層されて樹脂モールドされた個片化した半導体パッケージ（デバイスパッケージ）３Ａを複数得る。樹脂モールドウエーハ９は、図１０に示すダイシングテープ３１に貼着して支持した状態として、図１１に示すダイシング装置４０によって好適に切断、分割することができる。
ダイシングテープ３１は、例えば、厚さ１００μｍ程度のポリ塩化ビニルを基材とし、その片面に厚さ５μｍ程度でアクリル樹脂系の粘着剤が塗布されたものが用いられる。ダイシングテープ３１の粘着面には、ウエーハ１の直径よりも大きな内径を有する環状のダイシングフレーム３２が貼り付けられ、樹脂モールドウエーハ９は、ダイシングフレーム３２内のダイシングテープ３１の粘着面に裏面（環状壁部１ｂおよび樹脂Ｍの表出面である裏面）が貼り付けられる。ダイシングフレーム３２は剛性を有する金属板等からなるもので、樹脂モールドウエーハ９はダイシングフレーム３２を保持することによって運搬等の取扱いがなされる。
ダイシング装置４０を説明すると、このダイシング装置４０は略直方体状の基台４１を有している。この基台４１の水平な上面には位置決め機構４２が設けられ、この位置決め機構４２の周囲には時計回りにカセット４３、ダイシング機構４４、洗浄ユニット４５が配置されている。さらに、位置決め機構４２の上方には、ウエーハ１の表面を撮影して、切断すべき分割予定ライン２を認識する画像認識カメラ４６が設置されている。カセット４３内には、上記のようにしてダイシングテープ３１に樹脂モールドウエーハ９が貼り付けられた複数のダイシングフレーム３２が、樹脂モールドウエーハ９を上に配し、ウエーハ１の表面を上に向けた状態で積層して収容される。
カセット４３からは１枚のダイシングフレーム３２（樹脂モールドウエーハ９が貼着されたダイシングテープ３１が装着されている）が取り出され、そのダイシングフレーム３２は位置決め機構４２を経由してダイシング機構４４に移され、このダイシング機構４４によって樹脂モールドウエーハ９が切断、分割され、複数の半導体パッケージ３Ａに個片化される。カセット４３から位置決め機構４２に移された樹脂モールドウエーハ９は、位置決め機構４２が具備する一対のガイドバー４２ａに挟まれて定位置に保持され、そこで画像認識カメラ４６により表面が撮影されて分割予定ライン２の位置確認がなされる。この画像認識カメラ４６で撮影された画像データに基づき、ダイシング機構４４が制御されるようになっている。
ダイシング機構４４で個片化された複数の半導体パッケージ３Ａはダイシングテープ３１に貼り付いたままで樹脂モールドウエーハ９の形態は保たれており、この後、ダイシングフレーム３２が位置決め機構４２を経由して洗浄ユニット４５に移され、この洗浄ユニット４５で、複数の半導体パッケージ３Ａに分割された状態の樹脂モールドウエーハ９が洗浄される。洗浄された樹脂モールドウエーハ９はもう一度位置決め機構４２を経由してカセット４３に戻される。基台１１上には、このようにウエーハ１を移送する移送ロボットが設けられている（図示略）。
図１１に示すように、ダイシング機構４４は、矩形状のテーブルベース５１上に回転自在に設けられた円盤状のチャックテーブル５２と、このチャックテーブル５２の上方に、Ｘ方向に並列状態に配された２つの切削ユニット５５とを備えている。テーブルベース５１は、基台４１上に図示せぬガイドレールを介してＸ方向に移動自在に設けられ、図示せぬ往復駆動機構によって往復移動させられる。チャックテーブル５２は、上面が水平で、Ｚ方向（鉛直方向）を軸線として回転自在にテーブルベース５１上に支持されており、図示せぬ回転駆動機構によって時計方向または反時計方向に回転させられる。
チャックテーブル５２は周知の真空チャック式であり、樹脂モールドウエーハ９は、ダイシングテープ３１を介してチャックテーブル５２の上面に吸着、保持される。テーブルベース５１には、ダイシングフレーム３２を着脱自在に保持するクランプ５３が設けられている。また、テーブルベース５１の移動方向の両端部には、テーブルベース５１の移動路を塞いで塵埃等が侵入することを防ぐための蛇腹状のカバー５４が伸縮自在に設けられている。
切削ユニット５５は、軸方向がＹ方向と平行な状態に保持された円筒状のスピンドルハウジング５６と、このスピンドルハウジング５６内に設けられた図示せぬスピンドルに取り付けられた切削ブレード５７とを備えている。スピンドルハウジング５６はスピンドルを回転駆動させる駆動部を内蔵しており（図示略）、基台４１上に設けられた図示せぬフレームに、軸方向がＹ方向と平行な状態を保持したままで、Ｙ方向に往復移動し、かつＺ方向に上下動するように支持されている。そのフレームには、切削ユニット５５をそれらの方向に移動させる図示せぬ駆動機構が設けられている。スピンドルハウジング５６の切削ブレード５７が装着された側の端部には、ブレードカバー５８が取り付けられている。このブレードカバー５８には、切削時の潤滑、冷却、清浄化等のための切削水を樹脂モールドウエーハ９の加工点に向けて供給する切削水ノズル５９Ａ，５９Ｂが取り付けられている。
上記構成のダイシング機構４４によれば、チャックテーブル５２上にダイシングテープ３１を介して樹脂モールドウエーハ９が保持され、チャックテーブル５２を回転させて分割予定ライン２を切削ブレード５７に合わせてから、切削ブレード５７を下降させ、次いでテーブルベース５１をＸ方向に移動させることにより、切削ブレード５７が分割予定ライン２に切り込んでいき、１本の分割予定ライン２に沿って樹脂モールドウエーハ９が切断される。
ダイシング機構４４においては、２つの切削ユニット５５のＹ方向およびＺ方向の移動と、テーブルベース５１のＸ方向の移動が適宜に組み合わされて、全ての分割予定ライン２が切断される。切削ブレード５７の切り込み深さは、樹脂モールドウエーハ９を切断して、かつ、ダイシングテープ３１に適宜切り込む程度に設定される。この場合、切削ユニット５５が２つあることにより、例えばこれら切削ユニット５５の切削ブレード５７の軸方向（Ｙ方向）を分割予定ライン２の間隔分ずらして配置して樹脂モールドウエーハ９を２つの切削ブレード５７にわたって移動させると、１回のＸ方向への移動で２本の分割予定ライン２を切断することができる。
以上のようにして樹脂モールドウエーハ９を切断、分割して複数の半導体パッケージ３Ａを得る本実施形態の方法によれば、ウエーハ１の裏面に凹部１ａを形成し、この凹部１ａ内に半導体チップ３に対応させて複数の半導体チップ（２１〜２３）を積層して実装してから、凹部１ａ内にモールド用の樹脂Ｍを充填して固化させている。樹脂Ｍの充填の際には、凹部１ａの周囲の環状壁部１ｂが型枠として機能するため、樹脂モールド用の金型を要することなく容易に樹脂Ｍを充填させることができる。このため、工程の簡略化や低コスト化が図られる。
また、凹部１ａに樹脂Ｍを充填する際には、大気雰囲気の下で凹部１ａを上方に向け、重力によって樹脂Ｍを凹部１ａ内に流し込めばよい。このため、凹部１ａ内の空気は開放した大気に円滑に抜けていき、樹脂Ｍを狭いスペースや隅々に行き渡らせることができる。したがって樹脂Ｍ内に空気が残存しにくく、加熱して固化させるときに残存空気が膨張して樹脂Ｍが変形したり破損したりするおそれがない。また、樹脂Ｍに圧力をかけながら充填する必要がないため、ワイヤ２４，２５が撓んで断線したり短絡が生じたりする不具合が生じない。
本発明の一実施形態で半導体パッケージに製造されるウエーハの（ａ）斜視図、（ｂ）側面図である。 裏面凹部形成工程で用いる研削装置の斜視図である。 同研削装置の側面図である。 裏面に凹部が形成されたウエーハの（ａ）斜視図、（ｂ）断面図である。 半導体チップに貫通電極が形成されたウエーハの裏面図である。 半導体チップの表面に貫通電極に導通するバンプが形成されたウエーハの表面側の斜視図である。 半導体チップに積層チップが積層されていく状態を（ａ）〜（ｃ）の順で示すウエーハの斜視図である。 一実施形態の製造方法で製造された半導体パッケージの断面図である。 裏面の凹部にモールド用の樹脂が充填されたウエーハの（ａ）斜視図、（ｂ）断面図である。 ダイシングテープおよびダイシングフレームを示す斜視図である。 ダイシング装置の斜視図である。 従来の半導体パッケージの製造方法の一例を示す斜視図である。
符号の説明
１…ウエーハ
１ａ…凹部
１ｂ…環状壁部
３…半導体チップ（デバイス）
３Ａ…半導体パッケージ（デバイスパッケージ）
４…デバイス領域
５…外周余剰領域
９…樹脂モールドウエーハ
１０…研削装置
２１〜２３…半導体チップ（デバイスチップ）
４０…ダイシング装置
Ｍ…樹脂

Claims (2)

  1. 分割予定ラインによって複数のデバイスが区画されたデバイス領域と、このデバイス領域を囲繞する外周余剰領域とが表面に形成されたウエーハの裏面の、前記デバイス領域に対応する領域を薄化して、該裏面側に凹部を形成する裏面凹部形成工程と、
    前記ウエーハの前記裏面における前記各デバイスに対応する箇所に、デバイスチップをそれぞれ積層するデバイスチップ積層工程と、
    前記各デバイスと、これらデバイスに対応して積層された前記各デバイスチップとをそれぞれ電気的に接続する接続工程と、
    前記ウエーハの前記凹部にモールド用の樹脂を充填して固化させ、前記デバイスチップが該樹脂内に封入された樹脂モールドウエーハを得る樹脂封入工程と、
    前記樹脂モールドウエーハを、前記分割予定ラインに沿って切断し、前記デバイスに前記デバイスチップが積層されて樹脂モールドされた複数のデバイスパッケージを個片化させる個片化工程と
    を備えることを特徴とするデバイスパッケージの製造方法。
  2. 前記ウエーハが、前記裏面凹部形成工程よりも前の段階で、前記凹部が形成された後の前記デバイス領域の厚さに至らない範囲で前記裏面全面が研削されることにより薄化処理されていることを特徴とする請求項１に記載のデバイスパッケージの製造方法。
JP2006068458A 2006-03-14 2006-03-14 デバイスパッケージの製造方法 Pending JP2007250599A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006068458A JP2007250599A (ja) 2006-03-14 2006-03-14 デバイスパッケージの製造方法
US11/715,999 US7608481B2 (en) 2006-03-14 2007-03-09 Method for producing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068458A JP2007250599A (ja) 2006-03-14 2006-03-14 デバイスパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2007250599A true JP2007250599A (ja) 2007-09-27

Family

ID=38518379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068458A Pending JP2007250599A (ja) 2006-03-14 2006-03-14 デバイスパッケージの製造方法

Country Status (2)

Country Link
US (1) US7608481B2 (ja)
JP (1) JP2007250599A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224622A (ja) * 2008-03-17 2009-10-01 Shindengen Electric Mfg Co Ltd 半導体チップの製造方法、半導体ウエハおよび半導体チップ
KR101061180B1 (ko) * 2009-06-29 2011-09-01 주식회사 하이닉스반도체 반도체 패키지
JP2013004836A (ja) * 2011-06-20 2013-01-07 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5221279B2 (ja) * 2008-10-22 2013-06-26 株式会社ディスコ 積層デバイスの製造方法
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US9111946B2 (en) * 2012-12-20 2015-08-18 Invensas Corporation Method of thinning a wafer to provide a raised peripheral edge
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
KR102327142B1 (ko) 2015-06-11 2021-11-16 삼성전자주식회사 웨이퍼 레벨 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555454A (ja) * 1991-08-22 1993-03-05 Honda Motor Co Ltd 半導体装置と、その製造方法
JPH1050718A (ja) * 1996-08-07 1998-02-20 Hitachi Ltd 半導体装置の製造方法
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2007173487A (ja) * 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの加工方法および装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254387B (en) * 2004-09-10 2006-05-01 Advanced Semiconductor Eng Wafer stacking package method
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555454A (ja) * 1991-08-22 1993-03-05 Honda Motor Co Ltd 半導体装置と、その製造方法
JPH1050718A (ja) * 1996-08-07 1998-02-20 Hitachi Ltd 半導体装置の製造方法
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2007173487A (ja) * 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの加工方法および装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224622A (ja) * 2008-03-17 2009-10-01 Shindengen Electric Mfg Co Ltd 半導体チップの製造方法、半導体ウエハおよび半導体チップ
KR101061180B1 (ko) * 2009-06-29 2011-09-01 주식회사 하이닉스반도체 반도체 패키지
JP2013004836A (ja) * 2011-06-20 2013-01-07 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Also Published As

Publication number Publication date
US20070218593A1 (en) 2007-09-20
US7608481B2 (en) 2009-10-27

Similar Documents

Publication Publication Date Title
US10109550B2 (en) Wafer-level package with enhanced performance
JP2007250599A (ja) デバイスパッケージの製造方法
US8378502B2 (en) Integrated circuit package system with image sensor system
US20090298264A1 (en) Method of cutting adhesive film on a singulated wafer backside
US7129110B1 (en) Semiconductor device and method for manufacturing the same
JP4927484B2 (ja) 積層用デバイスの製造方法
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
CN102844861A (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
JP5755043B2 (ja) 半導体ウエーハの加工方法
CN108364933B (zh) 半导体封装的制造方法
TW201314757A (zh) 於塗佈後研磨前之切塊
CN113270375B (zh) 半导体装置及其制造方法
JP2012134231A (ja) 積層デバイスの製造方法及び積層デバイス
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
JP5840003B2 (ja) ウエーハの加工方法
JP2001110829A (ja) 半導体装置およびその製造方法
JP2014511560A (ja) プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
KR20170041627A (ko) 반도체 장치의 제조 방법
JP2014053351A (ja) ウエーハの加工方法
JP2012134232A (ja) 積層デバイスの製造方法及び積層デバイス
US8642382B2 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
TW202240843A (zh) 具有一或多個至少部分嵌入於重佈層之晶粒之半導體裝置總成及系統及其製造方法
JP2014053348A (ja) ウエーハの加工方法
US20100032847A1 (en) Method for forming a package-on-package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111006