WO2006060983A2 - Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers - Google Patents

Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers Download PDF

Info

Publication number
WO2006060983A2
WO2006060983A2 PCT/DE2005/002116 DE2005002116W WO2006060983A2 WO 2006060983 A2 WO2006060983 A2 WO 2006060983A2 DE 2005002116 W DE2005002116 W DE 2005002116W WO 2006060983 A2 WO2006060983 A2 WO 2006060983A2
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive
semiconductor chips
film
support
semiconductor
Prior art date
Application number
PCT/DE2005/002116
Other languages
English (en)
French (fr)
Other versions
WO2006060983A3 (de
Inventor
Simon Jerebic
Peter Strobel
Original Assignee
Qimonda Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Ag filed Critical Qimonda Ag
Priority to US11/721,067 priority Critical patent/US20100051190A1/en
Publication of WO2006060983A2 publication Critical patent/WO2006060983A2/de
Publication of WO2006060983A3 publication Critical patent/WO2006060983A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Definitions

  • the invention relates to a method for applying an adhesive layer to thinly ground semiconductor chips of a semiconductor wafer.
  • the thin grinding is known from the publication DE 100 48 881.
  • a product wafer whose active upper side is connected to a carrier wafer is ground thin from its rear side, and then the thinly ground product wafer is sawn into individual semiconductor chips.
  • the failure rate when using standard handling tools in a semiconductor chip assembly plant is already about 20%. With such a high proportion of damaged thinned semiconductor chips, in particular semiconductor chips intended for high-frequency use, it is necessary to reduce this failure rate. Particularly serious failure rates occur in the plant areas for the so-called "die-bonding" or "die-attach". In this case, the semiconductor chips are lifted off a one-sided adhesive carrier film and brought into a position in which the thinned semiconductor chip is fixed on a chip island of a system carrier in a component position for producing an electronic component.
  • a suitable assembly plant For the lifting of the semiconductor chips from a support and transport foil with an adhesive layer and the transfer to a vacuum pipette, a suitable assembly plant is known from the publication DE 101 59 974.
  • the thinned semiconductor chip is picked up by the suction nipple of the vacuum pipette and brought to a corresponding position for soldering or gluing, in which a chip island of a flat conductor frame for receiving the semiconductor chip or a wiring substrate with correspondingly provided contact pad for receiving the thinly ground semiconductor chip is located.
  • the detachment of the back side of the semiconductor chip from the adhesive of the support and transport foil is extremely problematic, because high forces have to be applied which make it possible to overcome the adhesion between the semiconductor chip and the adhesive of the foil. This is particularly problematic for thinly ground semiconductor chips and involves the risk of breakage of the thinly ground semiconductor chips when lifting.
  • the object of the invention is to specify a method for applying an adhesive layer to thinned semiconductor chips of a semiconductor wafer, in which the semiconductor chip is not to be provided individually with such an adhesive layer, but instead a plurality of semiconductor chips are provided with a corresponding adhesive layer without the risk of breakage of the semiconductor chips can.
  • a method for applying an adhesive layer to thinly ground semiconductor chips of a semiconductor wafer, the method having the following method steps. First, an adhesive film having a radiation-curable adhesive is applied to a support and transport film.
  • joints are introduced into the adhesive film.
  • the parting lines in arrangement and width correspond to the arrangement and width of separating grooves of a thinned semiconductor wafer separated into thinned semiconductor chips.
  • This Semiconductor wafer is arranged with the active tops of the semiconductor chips on a support plate.
  • the thinned and separated semiconductor wafer is applied with its back to the adhesive film, aligning the separation grooves on the joints.
  • the support plate can be removed.
  • the support and transport foil is irradiated, the adhesive of the adhesive film precuring.
  • the adhesion of the adhesive film to the backs of the semiconductor chips increases, while the adhesion of the adhesive film to the support and transport foil is reduced. Thereafter, the thinned semiconductor chips with adhering adhesive layer can be successively lifted off the support and transport foil.
  • this method exploits the fact that the adhesion of the pre-cured adhesive of the adhesive film to the backs of the semiconductor chips is greater than the adhesion to the backing and transport film.
  • This adhesion is so small that when the thinly sliced semiconductor chips are lifted off, the adhesive film with pre-hardened adhesive can be detached from the support and transport foil without measurable loading of the thinly ground semiconductor chip.
  • the adhesion of the adhesive sheet to the support and transport foil is just sufficient to maintain the positions of the semiconductor chips of the separated semiconductor wafer during handling and transport on the foil.
  • the precured adhesive forms an adhesive layer connected to the semiconductor chip on the rear side of the semiconductor chips.
  • adhesive layer of the adhesive film is meant an adhesive layer which occupies the entire volume and the thickness of the adhesive film. Since, on the one hand, the thickness of this adhesive layer on the rear sides of the semiconductor chips corresponds to the thickness of the adhesive film, the forces during the lifting of the thinned semiconductor chip are distributed among the supporting and supporting elements arranged underneath
  • Transport film uniformly on the adhesive layer and on the back of the semiconductor chip than in previous lift-off techniques and also affects the lifting of the thinned semiconductor chips, the lower adhesion of the pre-cured adhesive to the support and transport film.
  • a further advantage of this method is that, on the one hand, the thinned and fracture-prone semiconductor chips do not have to be individually provided with an adhesive layer on the back side after singulation, and on the other hand, it is advantageous that all processes for applying films and removing films simultaneously for a plurality of semiconductor chips on the entire, separated into semiconductor chips wafer can be done. The risk of breakage of individual semiconductor chips is minimized in this joint further processing. Adhesion differences are matched by material differences and surface preparations.
  • the support and transport foil has, for example, a smooth surface of a plastic film, while the back sides of the semiconductor chips of a semiconductor wafer can be provided with a residual roughness due to the preceding grinding processes, which assists the adhesion differences to a precured adhesive film.
  • films that have a coating of olefin or paraffin chain molecules, as a support and transport foil so that a intensive adhesive bond is obstructed with the adhesive film and a clear adhesion difference with respect to the back of the Halbleiterchips- and the top of the support and transport foil can be realized.
  • the introduction of the joints in the composite of support and transport carrier is preferably carried out by sawing.
  • a parting line of corresponding width which corresponds to the saw blade thickness, is introduced and a parting line depth T sawed into the composite body which is greater than or equal to the thickness w of the adhesive film.
  • a laser ablation for introducing the parting lines into the adhesive film can be used in a further preferred embodiment of the method.
  • Laser ablation has the advantage that if the material combinations are selected, the laser ablation at the boundary layer between the adhesive film and the support and transport foil can be slowed down or stopped.
  • Scratch and / or cutting techniques can be used to introduce the joints in the plastic films. While the scribing technique in the result corresponds to the sawing technique, with a grid-shaped cutting knife in a In a single production step, all joints are simultaneously embossed in the plastic film.
  • the method comprises the following method steps.
  • a plurality of semiconductor chip positions are arranged in rows and columns on the active top surface of such a product wafer, with separation tracks provided between the semiconductor chip locations. Along the. Separation traces are introduced in a next step separating grooves in the semiconductor wafer.
  • the depth t of the separating grooves is less than the thickness D of the semiconductor wafer. Furthermore, the depth t of the separating grooves is greater than or equal to the thickness d of the intended thinned semiconductor chips.
  • the semiconductor wafer which usually has a thickness D between 500 ⁇ m and 750 ⁇ m at a diameter between 150 mm and 300 mm, still holds together completely as a semiconductor wafer despite separation grooves, especially as the separation grooves reach a depth which is only a few micrometers lower is the thickness of the semiconductor chips to be thinned.
  • the thickness of such thinned semiconductor chips is 30 ⁇ m to 200 ⁇ m. So there is still enough material to ensure the cohesion of the semiconductor wafer in this phase of production.
  • the active top surfaces of the semiconductor wafer are exposed, while the backside of the semiconductor wafer is exposed, for example, on a vacuum holder of a separation device such as an air-bearing diamond saw or a laser beam.
  • Abtragsvorraum is applied for semiconductor wafer.
  • an adhesive protective film and a support plate are now applied to the upper side with separating grooves.
  • This support plate can simultaneously represent a tool of a grinding, lapping and / or polishing machine.
  • tools are preferably metal disks which are adapted to the size of the semiconductor wafers and which receive the semiconductor wafers with their separating grooves having top sides and press their now freely accessible backs onto a grinding, lapping or polishing disk.
  • the thin grinding of the semiconductor wafer is continued from the rear side until the separating grooves are exposed and thinly ground semiconductor chips of the semiconductor chip positions are present on the protective film.
  • the protective film now ensures that the semiconductor chips are held together in their separate positions as a semiconductor wafer with separating grooves.
  • the above-mentioned adhesive film can now be applied from a pre-hardenable adhesive.
  • the adhesive film preferably consists in its entire thickness of a UV-curable adhesive.
  • This method of UV irradiation has the advantage that the adhesion to the support and transport foil is reduced by the precuring in such a way that the precured adhesive layer remains on the rear sides of the semiconductor chips when the semiconductor chips are lifted off.
  • a film is provided as an adhesive film whose adhesion to the backs of the semiconductor chips is higher than the adhesion of the Protective film to the tops of the semiconductor chips. Otherwise there would be a risk that with the removal of the protective film semiconductor chips stick to the protective film and ensure a high level of waste.
  • the protective film can be provided from the upper side by swelling the protective film in a solvent with subsequent easier stripping, after the swelling reduces the adhesion of the protective film to the upper side of the semiconductor chips.
  • the support and transport foil preferably has a mounting frame.
  • the mounting frame stabilizes the composite body of support and transport foil and adhesive film when inserting the parting lines. It also serves to align the parting lines with the parting grooves of the thinned semiconductor chips.
  • the lifting of the thinned semiconductor chips with a precured adhesive layer takes place on their back sides from the support and transport foil by means of a stylus.
  • This stylus pierces the support and transport foil and lifts the thinned semiconductor wafer so far that it can be taken over by a vacuum pipette for onward transport.
  • This implementation example of the method has the advantage over the method known from the document DE 101 59 974 that now a thinned semiconductor chip is available, which is already provided with an applied, not hardened adhesive layer.
  • the thinned semiconductor chip may be adhered to a semiconductor chip position of a system carrier for further processing into a semiconductor component with the uncured adhesive layer on its rear side.
  • a leadframe may be a wiring substrate of a ball grid array (BGA) package or a leadframe of a leadframe or another chip.
  • BGA ball grid array
  • a thinned semiconductor chip with an adhering adhesive layer can be removed from a support and transport foil and can be directly fed to further processing.
  • the adhesive is such that it hardens upon appropriate irradiation and makes it possible for a semiconductor chip with an applied adhesive layer to be used for further processing. is available.
  • the process is fully compatible with the process of thin-grinding semiconductor wafers, which is also called “dying before grinding” (DBG process).
  • the process can be carried out over the entire surface over the entire wafer produced by the "DBG" process.
  • FIGS. 1 to 14 The sequence of a method in which a semiconductor wafer is separated into semiconductor chips and ground thin is described with the following FIGS. 1 to 14, in which method the application of an adhesive layer to the back side of the thinned semiconductor chips of this semiconductor wafer is implemented simultaneously.
  • FIG. 1 shows a schematic cross section through a semiconductor wafer
  • Figure 2 shows a schematic cross section through the
  • FIG. 3 shows a schematic cross section through the semiconductor wafer according to FIG. 2 after introduction of separating grooves
  • FIG. 4 shows a schematic cross section through the semiconductor wafer according to FIG. 3 after application of a
  • Figure 5 shows a schematic cross section through the
  • FIG. 6 shows a schematic cross section through thinned semiconductor chips on the protective film with support plate after thin grinding of the semiconductor wafer according to FIG. 5;
  • Figure 7 shows a schematic cross section through a composite body of a support and transport film with applied adhesive film
  • Figure 8 shows a schematic cross section through the composite body according to Figure 7 with introduced
  • Figure 9 shows a schematic cross section through the
  • FIG. 10 shows a schematic cross section through the thinned semiconductor chips after application of the composite body according to FIG. 9;
  • FIG. 11 shows a schematic cross section through the thinned semiconductor chips according to FIG. 10 after removal of the support plate and the protective foil from the upper sides of the semiconductor chips;
  • FIG. 12 shows a schematic cross-section of the thinned semiconductor chips according to FIG. 11 after pre-curing of the adhesive film under irradiation
  • FIG. 13 shows a schematic cross section of the thinned semiconductor chips according to FIG. 12 after applying a stylus for lifting one of the thinned semiconductor chips from the support and transport foil;
  • FIG. 14 shows a schematic cross section through a thinned semiconductor chip with an adhesive layer which has a precured adhesive on the back side of the thinned semiconductor chip.
  • FIG. 1 shows a schematic cross section through a semiconductor wafer 3, which has a thickness D of 500 to 750 ⁇ m and has on its active upper side 13 semiconductor chip portions 15 which are arranged in rows and columns, while separating tracks 16 are arranged between the semiconductor chip positions 15 to separate the semiconductor wafer 3 into individual semiconductor chips.
  • FIG. 2 shows a schematic cross section through the semiconductor wafer 3 according to FIG. 1 after application of the semiconductor wafer 3 to a wafer holder 20.
  • the semiconductor wafer 3 is applied with its rear side 14 to the wafer holder 20 of a separating device, wherein the wafer holder 20 of the separating device usually is a vacuum plate with which the semiconductor wafer 3 and its rear surface 14 are held on the upper surface 21 of the wafer holder 20, while separating grooves are introduced into the upper surface 13 of the semiconductor wafer 3 in the regions of the separation marks 16.
  • FIG. 3 shows a schematic cross section through the semiconductor wafer 3 according to FIG. 2 after introduction of separating grooves 6 into the upper side 13 of the semiconductor wafer 3.
  • the separating grooves 6 are inserted to the top 13 of the semiconductor wafer 3 to a depth t, the depth t being smaller than the thickness D of the semiconductor wafer 3 and greater than or equal to the intended or intended thickness d of thinned semiconductor chips, so that
  • FIG. 4 shows a schematic cross-section of the semiconductor wafer 3 according to FIG. 3 after application of a protective film 7 on the active upper side 13 of the semiconductor wafer 3 provided with separating grooves 6.
  • This protective film 7 has a thin adhesive layer with which the protective film 7 rests on the active O - Supplement 13 of the semiconductor wafer 3 sticks. The protective film 7 does not penetrate into the separating grooves 6.
  • FIG. 5 shows a schematic cross section through the semiconductor wafer 3 according to FIG. 4 after applying a support plate 17 to the protective film 7.
  • This support plate 17 is part of a tool of a grinding, lapping and / or polishing machine.
  • the top surfaces to be ground such as here the rear side 14 of the semiconductor wafer 3, processed by the tool, which is connected to the support plate 17, this back 14 on a grinding, lapping - And / or polishing pad presses, wherein the weight of the tool determines the pressure and the tool is rotationally symmetrical and causes a rotation of the sanding back 14 of the semiconductor wafer 3 on the grinding, lapping and / or polishing pad.
  • FIG. 6 shows a schematic cross-section through thinned semiconductor chips 2 on the protective film 7 with support plate 17 after thin grinding of the semiconductor wafer 3 according to FIG. 5. Since the depth of the separating grooves 6 is greater than or equal to the intended thickness d of the thinned semiconductor chips 2, the entire volume of the Semiconductor wafer 3, as shown in FIG. 5, is removed from the rear side 14 shown in FIG. 5 until the thinned semiconductor chips 2 are available separately on the protective film 7.
  • FIG. 7 shows a schematic cross section through a composite body 24 made of a support and transport foil 9 with applied adhesive foil 4.
  • This adhesive foil 4 is built up continuously from a pre-hardenable adhesive 10.
  • the adhesive film 10 has a thickness w and has the property that under irradiation its adhesion to the support and transport foil is reduced and the bond between the adhesive foil and the support and transport foil can be canceled.
  • FIG. 8 shows a schematic cross section through the composite body 24 according to FIG. 7 with introduced parting lines 23.
  • These parting lines 23 can be sawed, incised or cut in, as already described above. An introduction by evaporation by laser ablation is possible. In this case, a parting line 23 with a depth T is inserted. which is greater than or equal to the thickness w of the adhesive film 4.
  • the width B and the arrangement of the parting lines 23 corresponds to the width b and arrangement of the separating grooves 6 in FIG. 6.
  • FIG. 9 shows a schematic cross section through the composite body 24 according to FIG. 8 and through the thinned semiconductor chips 2 according to FIG. 6.
  • the support and transport foil 9 of the composite body 24 is stretched in a mounting frame and is held completely flat by the mounting frame.
  • the thinned semiconductor chips 3 are arranged with their rear sides 5 and are aligned such that the separating grooves 6 and the parting lines 23 face each other. Thereafter, the semiconductor chips 2 are placed with their support plate 17 in the direction of arrow A on the adhesive layers 1 of pre-hardenable adhesive 10.
  • FIG. 10 shows a schematic cross section through the thinned semiconductor chips 2 after application of the composite body 24 according to FIG. 9.
  • the semiconductor chips 2 now sit with their backsides 5 on the adhesive layer 1 of the composite body 24 divided into parting lines 23. Subsequently, the support plate 17 is replaced by the protective layer 7 removed, since now the stability can be taken over by the support and transport foil 9, which in turn is held by a mounting frame.
  • the protective film 7 can furthermore protect the sensitive active upper sides 8 of the thinned semiconductor chips 2 during transport and handling of the support and transport film 9 in their mounting frame, which is not shown here. Zen.
  • the protective film 7 applied at the beginning of the process in FIG. 4 during the coating of the active upper side of the semiconductor wafer 3 can be used further.
  • the plurality of thinned semiconductor chips 2 of a semiconductor wafer can be stored safely without damage to the sensitive active tops 8 of the thinned semiconductor chips 2.
  • FIG. 11 shows a schematic cross section through the thinned semiconductor chips 2 according to FIG. 10 after removal of the support plate 17 and the protective film 7 from the active upper sides 8 of the thinned semiconductor chips 2. After removing the protective film, the upper sides 8 of the semiconductor chips 2 are now completely free, between where the separating grooves 6 extend and share the view of the continuous support and transport foil 9 and on the joints 23. Under the semiconductor chips 2, the adhesive layer 1 of prehardenable adhesive 10 is arranged in each case.
  • FIG. 12 shows a schematic cross section through the thinned semiconductor chips 2 according to FIG. 11 during precuring of the adhesive film 4 by irradiation 18.
  • a reduced adhesion to the supporting and transporting film 9 is simultaneously achieved in the precured regions. while the adhesion to the backsides 5 of the thinned semiconductor chips 2 is increased.
  • the pre-cured adhesive layer 1 has a lower adhesion to the surface 22 of the support and transport foil 9 in comparison to the adhesion between the adhesive layer 1 and the back side 5 of the semiconductor chips 2.
  • FIG. 13 shows a schematic cross-section of the thinned semiconductor chips 2 according to FIG.
  • the thinned semiconductor chip 2 is picked up after lifting by the stylus 19 by a vacuum pipette 25, as known from the patent DE 101 59 974, and further transported and further processed for further processing in a singulation and automatic placement machine.
  • FIG. 14 shows a schematic cross section through a thinned semiconductor chip 2 with an adhesive layer 1 which has a precured adhesive 11 which covers the rear side 5 of the thinned semiconductor chip 2.
  • the semiconductor chip 2 can be applied in a simple manner to a system carrier of a semiconductor component and fixed there, so that the precoatable adhesive film 4 introduced with the method step shown in FIG. 7 is found at least partially in the semiconductor component.

Abstract

Die Erfindung betrifft ein Verfahren zum Aufbringen einer Klebstoffschicht (1) auf dünngeschliffene bzw. gedünnte Halbleiterchips (2) eines Halbleiterwafers (3). Dabei wird die Klebstoffschicht (1) mit Hilfe einer Klebstofffolie (4), die vollständig aus vorhärtbarem Klebstoff (10) aufgebaut ist, relativ früh in ein Verfahren zum Dünnschleifen, Trennen und Vereinzeln eines Halbleiterwafers zu gedünnten Halbleiterchips (2) eingebracht und schließlich in dem Halbleiterbauteil, in das der gedünnte Halbleiterchip (2) einzubauen ist, weiterverwendet.

Description

Beschreibung
Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
Die Erfindung betrifft ein Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers. Das Dünnschleifen ist aus der Druckschrift DE 100 48 881 bekannt. Bei diesem Verfahren wird ein Produkt- wafer, dessen aktive Oberseite mit einem Trägerwafer verbunden ist, von seiner Rückseite aus dünngeschliffen, und anschließend wird der dünngeschliffene Produktwafer in einzelne Halbleiterchips zersägt. Bei diesem bekannten Verfahren ist es ein Problem, die gedünnten Halbleiterchips unzerstört von einem Trägerwafer abzunehmen und für eine Weiterverarbeitung zu einem Halbleiterbauteil mit einer Klebstoffschicht auf der Rückseite für einen sogenannten "die-attach" zu präparieren. Mit zunehmender Miniaturisierung der Halbleiterchips, insbesondere mit zunehmender Verkleinerung des Volumens des Halb- leiterchips durch Verminderung seiner Dicke durch Dünnätzen oder Dünnschleifen auf eine Dicke von nur noch wenigen 10 μm, wird die Handhabung von Halbleiterchips in einer Halbleiterchip-Montageanlage bzw. auch nach dem Dünnschleifen in einer entsprechenden Läpp- und Poliereinrichtung zunehmend schwie- riger.
Gegenwärtig beträgt die Ausfallrate bei Einsatz von Standardhandhabungswerkzeugen in einer Halbleiterchip-Montageanlage bereits etwa 20 %. Bei einem derart hohen Anteil beschädigter gedünnter Halbleiterchips, insbesondere bei Halbleiterchips, die für eine Hochfrequenzanwendung bestimmt sind, ist es erforderlich, diese Ausfallrate zu verringern. Besonders gravierende Ausfallraten treten in den Anlagenbereichen für das sog. "die-bonding" oder den "die-attach" auf. Dabei werden die Halbleiterchips von einer einseitig klebenden Trägerfolie abgehoben und in eine Position verbracht, bei welcher der gedünnte Halbleiterchip auf eine Chipinsel eines Systemträgers in einer Bauteilposition zur Herstellung eines elektronischen Bauteils fixiert wird.
Für das Abheben der Halbleiterchips von einer Stütz- und Transportfolie mit einer Klebeschicht und die Übergabe an ei- ne Vakuumpipette ist aus der Druckschrift DE 101 59 974 eine geeignete Montageanlage bekannt. Dabei wird der gedünnte Halbleiterchip von dem Saugnippel der Vakuumpipette aufgenommen und zum Auflöten oder Aufkleben in eine entsprechende Position verbracht, in der sich eine Chipinsel eines Flachlei- terrahmens zur Aufnahme des Halbleiterchips oder ein Verdrahtungssubstrat mit entsprechend vorgesehener Kontaktanschlussfläche für die Aufnahme des dünngeschliffenen Halbleiterchips befindet. Das Ablösen der Rückseite des Halbleiterchips von dem Klebstoff der Stütz- und Transportfolie ist dabei äußerst problematisch, denn es müssen hohe Kräfte aufgebracht werden, die es ermöglichen, die Adhäsion zwischen Halbleiterchip und Klebstoff der Folie zu überwinden. Dieses ist besonders problematisch für dünngeschliffene Halbleiterchips und birgt die Gefahr des Bruches der dünngeschliffenen Halbleiterchips beim Abheben.
Ein weiterer Nachteil besteht darin, dass nach diesem Ablösevorgang ein Halbleiterchip zur Verfügung steht, der für eine Weiterverarbeitung und damit für ein Fixieren auf einer HaIb- leiterchipinsel eines Flachleiterrahmens oder zum Fixieren auf einer Kontaktanschlussfläche bzw. auf einem sog. "die bond päd" noch keinerlei Fixierhilfen aufweist. Derartige Fixierhilfen sind Klebstoffbeschichtungen oder Lotbeschichtun- gen auf der Rückseite des Halbleiterchips, mit denen der Halbleiterchip auf den vorgesehenen Positionen der Chipinseln bzw. der Kontaktanschlussflächen unter gleichzeitiger elektrischer Kontaktierung fixiert werden kann. Das Aufbringen derartiger Hilfssubstanzen auf einen dünngeschliffenen Halbleiterchip gestaltet sich entsprechend schwierig und führt zu einer erhöhten Ausschussrate bei dünngeschliffenen bzw. gedünnten Halbleiterchips.
Aufgabe der Erfindung ist es, ein Verfahren zum Aufbringen einer Klebstoffschicht auf gedünnte Halbleiterchips eines Halbleiterwafers anzugeben, bei dem der Halbleiterchip nicht einzeln mit einer derartigen Klebstoffschicht zu versehen ist, sondern eine Vielzahl von Halbleiterchips ohne Bruchge- fahr der Halbleiterchips mit einer entsprechenden Klebstoffschicht versehen werden kann.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines HaIb- leiterwafers geschaffen, wobei das Verfahren die nachfolgen- den Verfahrensschritte aufweist. Zunächst wird eine Klebstofffolie, die einen mittels Bestrahlung vorhärtbaren Klebstoff aufweist, auf eine Stütz- und Transportfolie aufgebracht.
Danach werden Trennfugen in die Klebstofffolie eingebracht. Dabei entsprechen die Trennfugen in Anordnung und Breite der Anordnung und Breite von Trennnuten eines in gedünnte Halbleiterchips aufgetrennten gedünnten Halbleiterwafers. Dieser Halbleiterwafer ist mit den aktiven Oberseiten der Halbleiterchips auf einer Stützplatte angeordnet. Nun wird der gedünnte und aufgetrennte Halbleiterwafer mit seiner Rückseite auf die Klebstofffolie unter Ausrichten der Trennnuten auf die Trennfugen aufgebracht. Schließlich kann die Stützplatte entfernt werden. Nun wird die Stütz- und Transportfolie bestrahlt, wobei der Klebstoff der Klebstofffolie vorhärtet. Dabei verstärkt sich die Haftung der Klebstofffolie an den Rückseiten der Halbleiterchips, während sich die Haftung der Klebstofffolie zu der Stütz- und Transportfolie vermindert. Danach können nacheinander die gedünnten Halbleiterchips mit anhaftender Klebstoffschicht von der Stütz- und Transportfolie abgehoben werden.
In vorteilhafter Weise nutzt dieses Verfahren die Tatsache aus, dass die Adhäsion des vorgehärteten Klebstoffs der Klebstofffolie zu den Rückseiten der Halbleiterchips größer ist als die Adhäsion zu der Stütz- und Transportfolie. Diese Adhäsion ist derart gering, dass beim Abheben der dünngeschlif- fenen Halbleiterchips sich die Klebstofffolie mit vorgehärtetem Klebstoff ohne messbare Belastung des dünngeschliffenen Halbleiterchips von der Stütz- und Transportfolie lösen lässt. Die Adhäsion der Klebstofffolie zu der Stütz- und Transportfolie ist gerade ausreichend, um die Positionen der Halbleiterchips des aufgetrennten Halbleiterwafers während der Handhabung und des Transports auf der Folie beizubehalten.
Der vorgehärtete Klebstoff bildet auf der Rückseite der HaIb- leiterchips eine mit dem Halbleiterchip verbundene Klebstoffschicht. Dabei wird hier unter Klebstoffschicht der Klebstofffolie eine Klebstoffschicht verstanden, die das gesamte Volumen und die Dicke der Klebstofffolie einnimmt. Da einerseits die Dicke dieser KlebstoffSchicht auf den Rückseiten der Halbleiterchips der Dicke der Klebstofffolie entspricht, verteilen sich die Kräfte beim Abheben des gedünnten Halbleiterchips von der darunter angeordneten Stütz- und
Transportfolie gleichmäßiger auf die KlebstoffSchicht und auf die Rückseite des Halbleiterchips als bei bisherigen Abhebetechniken und außerdem wirkt sich beim Abheben der gedünnten Halbleiterchips die geringere Adhäsion des vorgehärteten Klebstoffs zu der Stütz- und Transportfolie aus.
Ein weiterer Vorteil dieses Verfahrens ist es, dass einerseits die gedünnten und bruchgefährdeten Halbleiterchips nicht individuell mit einer Klebstoffschicht auf der Rücksei- te nach Vereinzelung versehen werden müssen, und andererseits ist es von Vorteil, dass alle Prozesse zum Aufbringen von Folien und Entfernen von Folien gleichzeitig für eine Vielzahl von Halbleiterchips auf dem gesamten, in Halbleiterchips aufgetrennten Wafer erfolgen kann. Die Bruchgefahr einzelner Halbleiterchips wird bei dieser gemeinsamen Weiterverarbeitung minimiert. Die Adhäsionsunterschiede werden durch Materialunterschiede und Oberflächenpräparationen aufeinander abgestimmt.
So ist es von Vorteil, dass die Stütz- und Transportfolie beispielsweise eine glatte Oberfläche einer Kunststofffolie aufweist, während die Rückseiten der Halbleiterchips eines Halbleiterwafers aufgrund der vorangegangenen Schleifprozesse mit einer Restrauhigkeit versehen werden können, welche die Adhäsionsunterschiede zu einer vorgehärteten Klebstofffolie unterstützt. Darüber hinaus ist es möglich, Folien, die eine Beschichtung aus Olefin- oder Parafin-Kettenmolekülen aufweisen, als Stütz- und Transportfolie einzusetzen, sodass eine intensive Klebeverbindung mit der Klebstofffolie behindert wird und ein deutlicher Adhäsionsunterschied in Bezug auf die Rückseite des Halbleiterchips- und die Oberseite der Stütz- und Transportfolie realisiert werden kann.
Das Einbringen der Trennfugen in den Verbundkörper aus Stütz- und Transportträger erfolgt vorzugsweise mittels Sägetechnik. Dabei wird mit einem Sägeblatt von wenigen 10 Mikrometern Dicke eine Trennfuge von entsprechender Breite, die der Säge- blattdicke entspricht, eingebracht und eine Trennfugentiefe T in den Verbundkörper eingesägt, die größer oder gleich der Dicke w der Klebstofffolie ist. Somit ist
T > w.
Das hat den Vorteil, dass die Klebefolie in einzelne voneinander getrennte Klebstoffschichten aufgetrennt wird, wobei die flächige Erstreckung einer einzelnen Klebstoffschicht der flächigen Erstreckung eines Halbleiterchips entspricht.
Anstelle einer Sägetechnik kann in einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens eine Laserablation zum Einbringen der Trennfugen in die Klebstofffolie eingesetzt werden. Die Laserablation hat den Vorteil, dass bei geeigne- ter Wahl der Materialkombinationen die Laserablation an der Grenzschicht zwischen Klebstofffolie und Stütz- und Transportfolie verlangsamt oder gestoppt werden kann.
Auch Ritz- und/oder Schneidtechniken können zum Einbringen der Trennfugen in die Kunststofffolien eingesetzt werden. Während die Ritztechnik im Ergebnis der Sägetechnik entspricht, können mit einem gitterförmigen Schneidmesser in ei- nem einzigen Fertigungsschritt alle Trennfugen gleichzeitig in die Kunststofffolie eingeprägt werden.
Vor einem Aufbringen der Klebstofffolie auf gedünnte Halblei- terchips weist das Verfahren die folgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer aktiven 0- berseite und einer gegenüber liegenden Rückseite hergestellt, der in der Technik auch Produktwafer genannt wird. Eine Vielzahl von Halbleiterchippositionen ist in Zeilen und Spalten auf der aktiven Oberseite eines derartigen Produktwafers angeordnet, wobei zwischen den Halbleiterchippositionen Trennspuren vorgesehen sind. Entlang der. Trennspuren werden in einem nächsten Schritt Trennnuten in den Halbleiterwafer eingebracht.
Die Tiefe t der Trennnuten ist dabei geringer als die Dicke D des Halbleiterwafers. Ferner ist die Tiefe t der Trennnuten größer oder gleich der Dicke d der vorgesehenen gedünnten Halbleiterchips. Damit hält der Halbleiterwafer, der übli- cherweise bei einem Durchmesser zwischen 150 mm und 300 mm eine Dicke D zwischen 500 μm und 750 μm aufweist, als Halbleiterscheibe trotz Trennuten noch vollständig zusammen, zumal die Trennnuten eine Tiefe erreichen, die nur um wenige Mikrometer tiefer ist als die Dicke der zu dünnenden Halblei- terchips. Die Dicke derartiger gedünnter Halbleiterchips liegt bei 30 μm bis 200 μm. Es bleibt also noch ausreichend Material, um den Zusammenhalt des Halbleiterwafers in dieser Phase der Fertigung zu gewährleisten.
In diesem Zustand liegen die aktiven Oberseiten des Halbleiterwafers frei, während die Rückseite des Halbleiterwafers beispielsweise auf einem Vakuumhalter einer Trennvorrichtung wie einer luftgelagerten Diamantsäge oder einer Laserstrahl- abtragsvorrichtung für Halbleiterwafer aufgebracht ist. Um nach dem Einbringen der Trennnuten die empfindlichen aktiven Oberseiten der Halbleiterchips zu schützen, wird nun eine klebende Schutzfolie und eine Stützplatte auf die Oberseite mit Trennnuten aufgebracht. Diese Stützplatte kann gleichzeitig ein Werkzeug einer Schleif-, Läpp- und/oder Poliermaschine darstellen. Derartige Werkzeuge sind vorzugsweise an die Größe der Halbleiterscheiben angepasste Metallscheiben, welche die Halbleiterwafer mit ihren Trennuten aufweisenden O- berseiten aufnehmen und ihre nun frei zugänglichen Rückseiten auf eine Schleif-, Läpp- oder Polierscheibe pressen.
Das Dünnschleifen des Halbleiterwafers wird von der Rückseite aus solange fortgesetzt, bis die Trennnuten frei liegen und dünngeschliffene Halbleiterchips der Halbleiterchippositionen auf der Schutzfolie vorliegen. Die Schutzfolie sorgt nun dafür, dass die Halbleiterchips in ihren getrennten Positionen als Halbleiterscheibe mit Trennnuten zusammengehalten werden. Auf die freie Rückseite der Halbleiterchips kann nun die oben erwähnte Klebstofffolie aus einem vorhärtbaren Klebstoff aufgebracht werden. Dabei besteht die Klebstofffolie vorzugsweise in ihrer gesamten Dicke aus einem mittels UV-Bestrahlung vorhärtbaren Klebstoff.
Dieses Verfahren der UV-Bestrahlung hat den Vorteil, dass durch das Vorhärten die Adhäsion zu der Stütz- und Transportfolie derart vermindert wird, dass beim Abheben der Halbleiterchips die vorgehärtete Klebstoffschicht auf den Rückseiten der Halbleiterchips verbleibt.
Um das Entfernen der Schutzfolie sicherzustellen, ist als Klebstofffolie eine Folie vorgesehen, deren Adhäsion zu den Rückseiten der Halbleiterchips höher ist als die Adhäsion der Schutzfolie zu den Oberseiten der Halbleiterchips. Sonst bestünde die Gefahr, dass mit dem Entfernen der Schutzfolie Halbleiterchips an der Schutzfolie kleben bleiben und für einen hohen Ausschuss sorgen.
Andererseits ist es auch möglich, eine Schutzfolie mit höherer Adhäsion zu den Halbleiterchips vorzusehen und die Schutzfolie mittels Zerstäuben von der Oberseite der Halbleiterchips zu entfernen. Ein derartiges Zerstäuben oder Vera- sehen kann mit Hilfe einer Plasmaatmosphäre durchgeführt werden. Weiterhin ist es möglich, wenn die Adhäsion der Schutzfolie auf der Oberseite der Halbleit.erch.ips zu groß ist, das Entfernen der Schutzfolie von der Oberseite durch Auflösen der Schutzfolie in einem Lösungsmittel zu erreichen. Schließ- lieh kann die Schutzfolie von der Oberseite durch Aufquellen der Schutzfolie in einem Lösungsmittel mit nachfolgendem erleichterten Abziehen erfolgen, nachdem durch das Aufquellen die Adhäsion der Schutzfolie zu der Oberseite der Halbleiterchips vermindert ist.
Zur Weiterverarbeitung des in Halbleiterchips getrennten Halbleiterwafers weist vorzugsweise die Stütz- und Transportfolie einen Montagerahmen auf. Der Montagerahmen stabilisiert den Verbundkörper aus Stütz- und Transportfolie und Kleb- stofffolie beim Einbringen der Trennfugen. Er dient auch der Ausrichtung der Trennfugen zu den Trennnuten der gedünnten Halbleiterchips. Schließlich können mit dem Montagerahmen nach der Bestrahlung und dem Vorhärten des Klebstoffs der Klebstofffolie die Halbleiterchips eines Halbleiterwafers ei- nem Vereinzelungs- und/oder Bestückungsautomaten zugeführt werden. Dieser Montagerahmen hat den Vorteil, dass die Stützfolie an sich äußerst dünn ausgeführt sein kann, da sie durch einen massiven Montagerahmen aufgespannt und eben gehalten wird.
In einem bevorzugten Durchführungsbeispiel des Verfahrens ist es vorgesehen, dass das Abheben der gedünnten Halbleiterchips mit vorgehärteter KlebstoffSchicht auf ihren Rückseiten von der Stütz- und Transportfolie mittels eines Stichels erfolgt. Dieser Stichel durchstößt die Stütz- und Transportfolie und hebt den gedünnten Halbleiterwafer soweit an, dass er von ei- ner Vakuumpipette zum Weitertransport übernommen werden kann. Dieses Durchführungsbeispiel des Verfahrens hat gegenüber dem aus der Druckschrift DE 101 59 974 bekannten Verfahren den Vorteil, dass nun ein gedünnter Halbleiterchip zur Verfügung steht, der bereits mit einer aufgebrachten, nicht ausgehärte- ten Klebstoffschicht versehen ist. Somit kann in einem weiteren Schritt des Verfahrens der gedünnte Halbleiterchip zur Weiterverarbeitung zu einem Halbleiterbauteil mit der nicht gehärteten Klebstoffschicht auf seiner Rückseite auf eine Halbleiterchipposition eines Systemträgers aufgeklebt werden. Ein derartiger Systemträger kann ein Verdrahtungssubstrat eines BGA-Gehäuses (Ball-Grid-Array-Gehäuses) oder eine Chipinsel eines Flachleiterrahmens oder ein weiterer Chip sein.
Zusammenfassend ist festzustellen, dass mit der Erfindung durch einen zusätzlichen Prozessschritt in der Prozesskette vom Dünnen eines Halbleiterwafers zum Vereinzeln der dünngeschliffenen Halbleiterchips ein gedünnter Halbleiterchip mit einer anhaftenden Klebstoffschicht von einer Stütz- und Transportfolie abgenommen werden kann und unmittelbar der Weiterverarbeitung zugeführt werden kann. Dabei ist der Klebstoff so beschaffen, dass er bei entsprechender Bestrahlung vorhärtet und ermöglicht, dass ein Halbleiterchip mit aufgebrachter Klebstoffschicht für die Weiterverarbeitung zur Ver- fügung steht. Die Vorteile dieses Verfahrens sind nachfolgend zusammenfassend aufgelistet.
1. Der Prozess ist vollständig kompatibel mit dem Prozess des Dünnschleifens von Halbleiterwafern, der auch "di- cing before grinding" (DBG-Prozess) genannt wird.
2. Der Prozess kann vollflächig über den gesamten, nach dem "DBG"-Prozess hergestellten Wafer erfolgen.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert. Mit den nachfolgenden Figuren 1 bis 14 wird der Ablauf eines Verfahrens, bei dem ein .Halbleiterwafer in Halbleiterchips getrennt und dünngeschliffen wird, beschrieben, wobei im Rahmen dieses Verfahrens das Aufbringen einer Kleb- Stoffschicht auf die Rückseite der gedünnten Halbleiterchips dieses Halbleiterwafers gleichzeitig verwirklicht wird.
Figur 1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer;
Figur 2 zeigt einen schematischen Querschnitt durch den
Halbleiterwafer gemäß Figur 1 nach Aufbringen des Halbleiterwafers auf einen Waferhalter;
Figur 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß Figur 2 nach Einbringen von Trennuten;
Figur 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß Figur 3 nach Aufbringen einer
Schutzfolie auf die aktive Oberseite des mit Trennnuten versehenen Halbleiterwafers; Figur 5 zeigt einen schematischen Querschnitt durch den
Halbleiterwafer gemäß Figur 4 nach Aufbringen einer Stützplatte auf die Schutzfolie;
Figur 6 zeigt einen schematischen Querschnitt durch gedünnte Halbleiterchips auf der Schutzfolie mit Stützplatte nach Dünnschleifen des Halbleiterwafers gemäß Figur 5;
Figur 7 zeigt einen schematischen Querschnitt durch einen Verbundkörper aus einer Stütz- und Transportfolie mit aufgebrachter Klebstofffolie;
Figur 8 zeigt einen schematischen Querschnitt durch den Verbundkörper gemäß Figur 7 mit eingebrachten
Trennfugen;
Figur 9 zeigt einen schematischen Querschnitt durch den
Verbundkörper gemäß Figur 8 und durch die gedünnten Halbleiterchips gemäß Figur 6;
Figur 10 zeigt einen schematischen Querschnitt durch die gedünnten Halbleiterchips nach Aufbringen des Verbundkörpers gemäß Figur 9;
Figur 11 zeigt einen schematischen Querschnitt durch die gedünnten Halbleiterchips gemäß Figur 10 nach Entfernen der Stützplatte und der Schutzfolie von den O- berseiten der Halbleiterchips;
Figur 12 zeigt einen schematischen Querschnitt der gedünnten Halbleiterchips gemäß Figur 11 nach Vorhärten der Klebstofffolie unter Bestrahlung; Figur 13 zeigt einen schematischen Querschnitt der gedünnten Halbleiterchips gemäß Figur 12 nach Ansetzen eines Stichels zum Abheben eines der gedünnten Halblei- terchips von der Stütz- und Transportfolie;
Figur 14 zeigt einen schematischen Querschnitt durch einen gedünnten Halbleiterchip mit einer Klebstoffschicht, die einen vorgehärteten Klebstoff auf der Rückseite des gedünnten Halbleiterchips aufweist.
Figur 1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 3, der eine Dicke D von 500 bis 750 μm aufweist und auf seiner aktiven Oberseite 13 Halbleiterchipposi- tionen 15 besitzt, die in Zeilen und Spalten angeordnet sind, während zwischen den Halbleiterchippositionen 15 Trennspuren 16 angeordnet sind, um den Halbleiterwafer 3 in einzelne Halbleiterchips aufzutrennen.
Figur 2 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 3 gemäß Figur 1 nach Aufbringen des Halbleiterwa- fers 3 auf einen Waferhalter 20. Der Halbleiterwafer 3 wird mit seiner Rückseite 14 auf den Waferhalter 20 einer Trennvorrichtung aufgebracht, wobei der Waferhalter 20 der Trenn- Vorrichtung üblicherweise eine Vakuumplatte ist, mit welcher der Halbleiterwafer 3 und seine Rückseite 14 auf der Oberseite 21 des Waferhalters 20 gehalten wird, während Trennnuten in die Oberseite 13 des Halbleiterwafers 3 in den Bereichen der Trennspuren 16 eingebracht werden.
Figur 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 3 gemäß Figur 2 nach Einbringen von Trennnuten 6 in die Oberseite 13 des Halbleiterwafers 3. Die Trennnuten 6 werden bis zu einer Tiefe t in die Oberseite 13 des Halblei- terwafers 3 eingebracht, wobei die Tiefe t kleiner als die Dicke D des Halbleiterwafers 3 und größer oder gleich der geplanten oder vorgesehenen Dicke d von gedünnten Halbleiter- chips ist, sodass
d < t < D ist.
Figur 4 zeigt einen schematisehen Querschnitt des Halbleiter- wafers 3 gemäß Figur 3 nach Aufbringen einer Schutzfolie 7 auf die aktive Oberseite 13 des mit Trennnuten 6 versehenen Halbleiterwafers 3. Diese Schutzfolie 7 weist eine dünne Klebeschicht auf, mit der die Schutzfolie 7 auf der aktiven O- berseite 13 des Halbleiterwafers 3 haftet. Die Schutzfolie 7 dringt dabei nicht in die Trennnuten 6 ein.
Figur 5 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 3 gemäß Figur 4 nach Aufbringen einer Stützplatte 17 auf die Schutzfolie 7. Diese Stützplatte 17 ist Teil eines Werkzeugs einer Schleif-, Läpp- und/oder Poliermaschine. Mit derartigen Schleif-, Läpp- und/oder Poliermaschinen werden die zu schleifenden Oberseiten, wie hier die Rückseite 14 des Halbleiterwafers 3, dadurch bearbeitet, dass das Werkzeug, das mit der Stützplatte 17 verbunden ist, diese Rückseite 14 auf eine Schleif-, Läpp- und/oder Polierscheibe presst, wobei das Gewicht des Werkzeugs den Andruck bestimmt und das Werkzeug rotationssymmetrisch ist und ein Drehen der zu schleifenden Rückseite 14 des Halbleiterwafers 3 auf der Schleif-, Läpp- und/oder Polierscheibe verursacht. Beim Läp- pen und Polieren wird die Läpp- und/oder Polierscheibe mit einer Paste aus öligen Flüssigkeiten und schleifenden Mikro- partikeln versehen, um die Rückseite 14 des Wafers dünnend zu bearbeiten. Figur 6 zeigt einen schematischen Querschnitt durch gedünnte Halbleiterchips 2 auf der Schutzfolie 7 mit Stützplatte 17 nach Dünnschleifen des Halbleiterwafers 3 gemäß Figur 5. Da die Tiefe der Trennuten 6 größer oder gleich der vorgesehenen Dicke d der gedünnten Halbleiterchips 2 ist, wird das gesamte Volumen des Halbleiterwafers 3, wie er in Figur 5 gezeigt wird, von der in Figur 5 gezeigten Rückseite 14 aus abgetragen, bis die gedünnten Halbleiterchips 2 getrennt auf der Schutzfolie 7 zur Verfügung stehen. Während die aktiven Oberseiten 8 der gedünnten Halbleiterchips 2 durch die Schutzfolie 7 geschützt sind, ist nun die Rückseite 5 der Halbleiterchips 2 frei zugänglich. Auf diese Rückseite 5 der gedünnten Halbleiterchips 2 kann mit dem Verfahrensschritt, der in Fi- gur 9 gezeigt wird, eine Klebstofffolie aufgebracht.
Figur 7 zeigt einen schematischen Querschnitt durch einen Verbundkörper 24 aus einer Stütz- und Transportfolie 9 mit aufgebrachter Klebstofffolie 4. Diese Klebstofffolie 4 ist durchgängig aus einem vorhärtbaren Klebstoff 10 aufgebaut.
Die Klebstofffolie 10 weist eine Dicke w auf und hat die Eigenschaft, dass unter Bestrahlung ihre Adhäsion zur Stütz- und Transportfolie vermindert wird und der Verbund zwischen Klebstofffolie und Stütz- und Transportfolie aufgehoben wer- den kann.
Figur 8 zeigt einen schematischen Querschnitt durch den Verbundkörper 24 gemäß Figur 7 mit eingebrachten Trennfugen 23. Diese Trennfugen 23 können eingesägt, eingeritzt oder einge- schnitten werden, wie es oben bereits beschrieben ist. Auch ein Einbringen durch Verdampfen mittels Laserablation ist möglich. Dabei wird eine Trennfuge 23 mit einer Tiefe T ein- gebracht, die größer oder gleich der Dicke w der Klebstofffolie 4 ist. Somit ist
T > w.
Die Breite B und die Anordnung der Trennfugen 23 entspricht der Breite b und Anordnung der Trennnuten 6 in Figur 6.
Figur 9 zeigt einen schematischen Querschnitt durch den Ver- bundkörper 24 gemäß Figur 8 und durch die gedünnten Halbleiterchips 2 gemäß Figur 6. Dazu ist die Stütz- und Transportfolie 9 des Verbundkörpers 24 in einen Montagerahmen gespannt und wird von dem Montagerahmen vollkommen eben gehalten. Über dem Verbundkörper 24 sind die gedünnten Halbleiterchips 3 mit ihren Rückseiten 5 angeordnet und werden derart ausgerichtet, dass die Trennnuten 6 und die Trennfugen 23 einander gegenüber stehen. Danach werden die Halbleiterchips 2 mit ihrer Stützplatte 17 in Pfeilrichtung A auf die Klebstoffschichten 1 aus vorhärtbarem Klebstoff 10 aufgesetzt.
Figur 10 zeigt einen schematischen Querschnitt durch die gedünnten Halbleiterchips 2 nach Aufbringen des Verbundkörpers 24 gemäß Figur 9. Die Halbleiterchips 2 sitzen nun mit ihren Rückseiten 5 auf der Klebstoffschicht 1 des in Trennfugen 23 aufgeteilten Verbundkörpers 24. Anschließend wird die Stützplatte 17 von der Schutzschicht 7 entfernt, da nun die Stabilität durch die Stütz- und Transportfolie 9 übernommen werden kann, die ihrerseits durch einen Montagerahmen gehalten wird.
Die Schutzfolie 7 kann weiterhin die empfindlichen aktiven Oberseiten 8 der gedünnten Halbleiterchips 2 während des Transports und der Handhabung der Stütz- und Transportfolie 9 in ihrem Montagerahmen, der hier nicht gezeigt wird, schüt- zen. Die zu Anfang des Verfahrens in Figur 4 beim Beschichten der aktiven Oberseite des Halbleiterwafers 3 aufgebrachte Schutzfolie 7 kann weiter verwendet werden. Somit kann in vorteilhafter Weise unter der Schutzfolie 7 und in dem Monta- gerahmen mit der Stütz- und Transportfolie 9 die Vielzahl der gedünnten Halbleiterchips 2 eines Halbleiterwafers sicher und ohne Beschädigung der empfindlichen aktiven Oberseiten 8 der gedünnten Halbleiterchips 2 zwischengelagert werden.
Figur 11 zeigt einen schematischen Querschnitt durch die gedünnten Halbleiterchips 2 gemäß Figur 10 nach Entfernen der Stützplatte 17 und der Schutzfolie 7 vqn den aktiven Oberseiten 8 der gedünnten Halbleiterchips 2. Nach dem Abnehmen der Schutzfolie liegen nun die Oberseiten 8 der Halbleiterchips 2 vollkommen frei, zwischen denen sich die Trennuten 6 erstrecken und den Blick auf die durchgängige Stütz- und Transportfolie 9 sowie auf die Trennfugen 23 freigeben. Unter den Halbleiterchips 2 ist jeweils die KlebstoffSchicht 1 aus vorhärtbarem Klebstoff 10 angeordnet.
Figur 12 zeigt einen schematischen Querschnitt durch die gedünnten Halbleiterchips 2 gemäß Figur 11 beim Vorhärten der Klebstofffolie 4 durch eine Bestrahlung 18. Mit dem Vorhärten des Klebstoffmaterials der Klebstofffolie 4 wird gleichzeitig in den vorgehärteten Bereichen eine verminderte Adhäsion zu der Stütz- und Transportfolie 9 erreicht, während die Adhäsion zu den Rückseiten 5 der gedünnten Halbleiterchips 2 vergrößert wird. Somit weist nach der Bestrahlung die vorgehärtete Klebstoffschicht 1 eine geringere Adhäsion zu der Ober- fläche 22 der Stütz- und Transportfolie 9 im Vergleich zu der Adhäsion zwischen der Klebstoffschicht 1 und der Rückseite 5 der Halbleiterchips 2 auf. Figur 13 zeigt einen schematischen Querschnitt der gedünnten Halbleiterchips 2 gemäß Figur 12 nach Ansetzen eines Stichels 19 zum Anheben oder Abheben eines der gedünnten Halbleiterchips 2 von der Stütz- und Transportfolie 9. Das Abheben des gedünnten Halbleiterchips 2 von der Stütz- und Transportfolie 9 durch den Stichel 19 wird durch die vorgehärtete Klebstoffschicht 1 und ihre minimale Adhäsion zu der Oberfläche 22 der Stütz- und Transportfolie 9 erleichtert. Ferner wird dadurch auch gewährleistet, dass der gedünnte Halbleiterchip 2 nicht bei dem Abhebeprozess bricht oder in anderer Form beschädigt ■ wird. Der gedünnte Halbleiterchip 2 wird nach dem Anheben durch den Stichel 19 von einer Vakuumpipette 25, wie sie aus der Patentschrift DE 101 59 974 bekannt ist, aufgenommen und zur Weiterverarbeitung in einem Vereinzelungs- und Bestü- ckungsautomaten weiter transportiert und weiter bearbeitet.
Figur 14 zeigt einen schematischen Querschnitt durch einen gedünnten Halbleiterchip 2 mit einer Klebstoffschicht 1, die einen vorgehärteten Klebstoff 11 aufweist, der die Rückseite 5 des gedünnten Halbleiterchips 2 bedeckt. Mit dieser vorgehärteten Klebstoffschicht 1 kann der Halbleiterchip 2 auf einfache Weise auf einen Systemträger eines Halbleiterbauteils aufgebracht und dort fixiert werden, so dass die mit dem in Figur 7 gezeigten Verfahrensschritt eingebrachte vorhärtbare Klebstofffolie 4 sich zumindest in Teilen in dem Halbleiterbauteil wiederfindet.

Claims

Patentansprüche
1. Verfahren zum Aufbringen einer KlebstoffSchicht (1) auf dünngeschliffene Halbleiterchips (2) eines Halbleiterwa- fers (3) , wobei das Verfahren folgende Verfahrensschritte aufweist:
Aufbringen einer Klebstofffolie (4), die einen mittels Bestrahlung vorhärtbaren Klebstoff (10) aufweist, auf eine Stütz- und Transportfolie (9) ; - Einbringen von Trennfugen (23) in die Klebstofffolie (4), wobei die Trennfugen (23) in Anordnung und Breite der Anordnung und Breite von Trennnuten (6) eines in gedünnte Halbleiterchips (2) aufgetrennten gedünnten Halbleiterwafers (3) entsprechen, der mit den aktiven Oberseiten (13) der Halbleiterchips (2) auf einer Stützplatte (17) angeordnet ist; Aufbringen des gedünnten und aufgetrennten Halblei- terwafers (3) mit seiner Rückseite (14) auf die Klebstofffolie (4) unter Ausrichten der Trennnuten (6) auf die Trennfugen (23);
Entfernen der Stützpl-atte (17);
- Bestrahlen der Stütz- und Transportfolie (9) unter Vorhärten des Klebstoffs (10) der Klebstofffolie (4) zur Verstärkung der Haftung an den Rückseiten (5) der Halbleiterchips (2) gegenüber der Haftung der Klebstofffolie (4) zu der Stütz- und Transportfolie (9);
Abheben der gedünnten Halbleiterchips (2) mit anhaftender Klebstofffolie (4) von der Stütz- und Transportfolie (9) .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , dass vor dem Aufbringen der Klebstofffolie (4) folgende Verfahrensschritte durchgeführt werden:
Herstellen eines Halbleiterwafers (3) mit einer aktiven Oberseite (13) und einer gegenüberliegenden Rückseite (14), wobei eine Vielzahl von Halbleiterchippositionen (15) in Zeilen und Spalten auf der aktiven Oberseite (13) angeordnet sind, und wobei zwischen den Halbleiterchippositionen (15) Trennspuren (16) vorgesehen werden; - Einbringen von Trennnuten (6) in einer vorgegebenen Breite b entlang der Trennspuren (16), wobei die Trennnuten (6) eine Tiefe t erreichen, die geringer als die Dicke D des Halbleiterwafers (3) und größer oder gleich der Dicke d der gedünnten Halbleiter- Chips (2) ist;
Aufbringen einer klebenden Schutzfolie (7) mit einer Stützplatte (17) auf die Oberseite mit Trennnuten (6); - Dünnschleifen des Halbleiterwafers (3) von seiner Rückseite (14) aus, bis die Trennnuten (6) frei liegen und dünngeschliffene Halbleiterchips (2) der Halbleiterchippositionen (15) auf der Schutzfolie (7) vorliegen.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Trennfugen (23) in den Verbundkörper (24) aus Klebstofffolie (4) und Stütz- und Transportträger (9) mittels Sägetechnik eingebracht werden.
4 . Verfahren nach Anspruch 1 oder Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t , d a s s die Trennfugen (23 ) in den Verbundkörper (24 ) aus Kleb- stofffolie (4) und Stütz- und Transportträger (9) mittels Laserablation eingebracht werden.
5. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Trennfugen (23) in den Verbundkörper (24) aus Klebstofffolie (4) und Stütz- und Transportträger (9) mittels Ritzen eingebracht werden.
6. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Trennfugen (23) in den Verbundkörper (24) aus Klebstofffolie [A) und Stütz- und Transportträger (9) mittels Schneidtechnik eingebracht werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass als Klebstofffolie (4) eine Folie, die auf ihrer gesamten Dicke w aus einem mittels Bestrahlung vorhärtbaren Klebstoff (10) besteht, eingesetzt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass als Klebstofffolie (4) eine Folie, deren Adhäsion nach Bestrahlung zu den Rückseiten (5) der Halbleiterchips (2) höher ist, als die Adhäsion der Schutzfolie (7) zu den Oberseiten (8) der Halbleiterchips (2) , eingesetzt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite durch Abziehen erfolgt.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Entfernen der Schutzfolie (7) von der Oberseite durch Zerstäuben erfolgt.
11. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Entfernen der Schutzfolie (7) von der Oberseite durch Auflösen in einem Lösungsmittel erfolgt.
12. . Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite durch Aufquellen der Schutzfolie (7) in einem Lösungsmittel mit nachfolgendem Abziehen erfolgt.
13. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite durch Aufquellen der Schutzfolie (7) mittels Erwärmen mit nachfolgendem Abziehen erfolgt.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Stütz- und Transportfolie (9) einen Montagerahmen aufweist und mit dem Montagerahmen nach der Bestrahlung und dem Vorhärten des Klebstoffs (10) der Klebstofffolie (4) an einem Vereinzelungs- und Bestückungsautomaten montiert wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Abheben der gedünnten Halbleiterchips (2) mit vorgehärteter Klebstoffschicht (1) von der Stütz- und Transportfolie (9) mittels eines Stichels (19) erfolgt, der die Stütz- und Transportfolie (9) durchstößt und den ge- dünnten Halbleiterchip (2) an eine Vakuumpipette (25) zum Weitertransport übergibt.
16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die gedünnten Halbleiterchips (2) zur Weiterverarbeitung zu Halbleiterbauteilen mit der vorgehärteten Klebstoffschicht (1) auf ihren Rückseiten (5). auf Halbleiterchippositionen eines Verdrahtungsträgers aufgeklebt werden.
PCT/DE2005/002116 2004-12-09 2005-11-23 Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers WO2006060983A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/721,067 US20100051190A1 (en) 2004-12-09 2005-11-23 Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004059599A DE102004059599B3 (de) 2004-12-09 2004-12-09 Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102004059599.2 2004-12-09

Publications (2)

Publication Number Publication Date
WO2006060983A2 true WO2006060983A2 (de) 2006-06-15
WO2006060983A3 WO2006060983A3 (de) 2006-09-21

Family

ID=36578263

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/002116 WO2006060983A2 (de) 2004-12-09 2005-11-23 Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers

Country Status (3)

Country Link
US (1) US20100051190A1 (de)
DE (1) DE102004059599B3 (de)
WO (1) WO2006060983A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879691B2 (en) 2008-09-24 2011-02-01 Eastman Kodak Company Low cost die placement

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
US9890306B2 (en) * 2014-05-28 2018-02-13 Xerox Corporation Use of epoxy film adhesive with high ink compatibility and thermal oxidative stability for printhead interstitial bonding in in high density printheads
US10150898B2 (en) 2014-05-28 2018-12-11 Xerox Corporation Use of epoxy film adhesive with high ink compatibility and thermal oxidative stability for printhead interstitial bonding in high density printheads
TWI557831B (zh) * 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
DE102018200656A1 (de) 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
DE102018128616A1 (de) * 2018-06-24 2019-12-24 Besi Switzerland Ag Vorrichtung und Verfahren zum Ablösen eines Chips von einer Klebefolie

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210650A (ja) * 1985-03-15 1986-09-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09283469A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp 半導体装置の製造方法
JPH1126406A (ja) * 1997-07-01 1999-01-29 Lintec Corp ウエハ研削方法
JP2003324112A (ja) * 2002-04-30 2003-11-14 Lintec Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
SG52223A1 (en) * 1992-01-08 1998-09-28 Murata Manufacturing Co Component supply method
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
DE10008273A1 (de) * 2000-02-23 2001-08-30 Bosch Gmbh Robert Verfahren und Vorrichtung zur Montage von durch Vereinzelung aus einem Rohstück erzeugbaren Kleinbauelementen auf einen Träger
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
DE10048881A1 (de) * 2000-09-29 2002-03-07 Infineon Technologies Ag Vorrichtung und Verfahren zum planen Verbinden zweier Wafer für ein Dünnschleifen und ein Trennen eines Produkt-Wafers
DE10159974C1 (de) * 2001-12-06 2003-10-23 Infineon Technologies Ag Halbleiterchip-Montageanlage mit einem Saugnippel zur Abnahme eines Halbleiterchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210650A (ja) * 1985-03-15 1986-09-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09283469A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp 半導体装置の製造方法
JPH1126406A (ja) * 1997-07-01 1999-01-29 Lintec Corp ウエハ研削方法
JP2003324112A (ja) * 2002-04-30 2003-11-14 Lintec Corp 半導体装置の製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN Bd. 011, Nr. 046 (E-479), 12. Februar 1987 (1987-02-12) & JP 61 210650 A (MATSUSHITA ELECTRIC IND CO LTD), 18. September 1986 (1986-09-18) *
PATENT ABSTRACTS OF JAPAN Bd. 1998, Nr. 02, 30. Januar 1998 (1998-01-30) & JP 09 283469 A (MATSUSHITA ELECTRON CORP), 31. Oktober 1997 (1997-10-31) *
PATENT ABSTRACTS OF JAPAN Bd. 1999, Nr. 04, 30. April 1999 (1999-04-30) & JP 11 026406 A (LINTEC CORP), 29. Januar 1999 (1999-01-29) *
PATENT ABSTRACTS OF JAPAN Bd. 2003, Nr. 12, 5. Dezember 2003 (2003-12-05) & JP 2003 324112 A (LINTEC CORP), 14. November 2003 (2003-11-14) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879691B2 (en) 2008-09-24 2011-02-01 Eastman Kodak Company Low cost die placement

Also Published As

Publication number Publication date
WO2006060983A3 (de) 2006-09-21
DE102004059599B3 (de) 2006-08-17
US20100051190A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE69836398T2 (de) Verfahren und Vorrichtung zum Zerteilen eines Wafers und zum Trennen von Bauelementen
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102015002542B4 (de) Waferteilungsverfahren
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
WO2006060983A2 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102006035031B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE112015006857T5 (de) Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
DE10146936B4 (de) Herstellverfahren für eine Chipkomponenten-Baugruppe
DE10312662A1 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE10342980B3 (de) Verfahren zur Bildung von Chip-Stapeln
DE102018200656A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102019208701A1 (de) Waferbearbeitungsverfahren
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102016224033A1 (de) Bearbeitungsverfahren für einen Wafer
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102020205233A1 (de) Bearbeitungsverfahren für einen verbundwafer
DE102019205063B4 (de) Anordnungsverfahren für eine schutzfolie
DE112005000448T5 (de) Verfahren zur Umsetzung eines Wafers
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
WO2006060976A1 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE19822512A1 (de) Verfahren zum Vereinzeln und Positionieren von Halbleiter-Bauteilen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

122 Ep: pct application non-entry in european phase

Ref document number: 05814272

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 11721067

Country of ref document: US