WO2006060976A1 - Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers - Google Patents

Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers Download PDF

Info

Publication number
WO2006060976A1
WO2006060976A1 PCT/DE2005/002016 DE2005002016W WO2006060976A1 WO 2006060976 A1 WO2006060976 A1 WO 2006060976A1 DE 2005002016 W DE2005002016 W DE 2005002016W WO 2006060976 A1 WO2006060976 A1 WO 2006060976A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
semiconductor
adhesive
semiconductor wafer
semiconductor chips
Prior art date
Application number
PCT/DE2005/002016
Other languages
English (en)
French (fr)
Inventor
Michael Bauer
Edward FÜRGUT
Simon Jerebic
Hermann Vilsmeier
Original Assignee
Qimonda Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Ag filed Critical Qimonda Ag
Priority to US11/720,954 priority Critical patent/US8580070B2/en
Publication of WO2006060976A1 publication Critical patent/WO2006060976A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Definitions

  • the invention relates to a method for applying an adhesive layer to thinly ground semiconductor chips of a semiconductor wafer. From the document DE 100 48 881 a method for the thin grinding of product wafers is known. In this process, the entire product wafer of his
  • the failure rate when using standard handling tools in a semiconductor chip assembly plant is already about 20%. With such a high proportion of damaged thinned semiconductor chips, in particular semiconductor chips intended for high-frequency use, it is necessary to reduce this failure rate. Particularly serious failure rates occur in the plant areas for the so-called "die-bonding" or "die-attach". In doing so, the half conductor chips lifted from a one-sided adhesive carrier film and brought into a position in which the thinned semiconductor chip is fixed on a chip island of a system carrier in a component position for producing an electronic component.
  • a suitable assembly attachment For the lifting of the semiconductor chips from a carrier foil with an adhesive layer and the transfer to a vacuum pipette, a suitable assembly attachment is known from the publication DE 101 59 974.
  • the thinned semiconductor chip is picked up by the suction nipple of the vacuum pipette and brought to a corresponding position for soldering or gluing, in which a chip island of a leadframe for receiving the semiconductor chip or a wiring substrate with correspondingly provided contact pad for receiving the thinly ground semiconductor chip located.
  • the detachment of the back side of the semiconductor chip from the adhesive of the carrier film is extremely problematical because high forces must be applied which make it possible to overcome the adhesion between the semiconductor chip and the adhesive of the carrier film. This is particularly problematic for thinly ground semiconductor chips and involves the risk of breakage of the thinly ground semiconductor chips.
  • a further disadvantage is that after this detachment process, a semiconductor chip is available, which for further processing and thus for fixing on a semiconductor chip island of a leadframe or for fixing on a contact pad or on a so-called “the bond harid" still no fixing aids having.
  • Such fixing aids are adhesive coatings or solder coatings on the back side of the semiconductor chip, with which the semiconductor chip is located on the intended positions of the chip islands or the contact pads can be fixed with simultaneous electrical contact.
  • the application of such auxiliary substances to a thinly ground semiconductor chip is correspondingly difficult and leads to an increased reject rate in the further processing of the thinly ground semiconductor chips.
  • the object of the invention is to provide a method for applying an adhesive layer to thinly ground semiconductor chips of a semiconductor wafer, in which the semiconductor chip is not to be provided individually with such an adhesive layer, but a plurality of semiconductor chips without risk of breakage of the semiconductor chips can be provided with a corresponding adhesive layer.
  • a method for applying an adhesive layer to thinly ground semiconductor chips of a semiconductor wafer having the following method steps.
  • an adhesive layer comprising an irradiation-curable adhesive is applied to a thin-grounded back side of a semiconductor wafer suspended over connecting webs.
  • the semiconductor wafer is crossed on its active upper side by separating grooves which bound semiconductor chip positions and which are covered by a protective film (7) on the upper side of the semiconductor wafer.
  • This adhesive layer which completely covers the backside of the semiconductor wafer, has the advantage that, in contrast to adhesive layers known in the art for peeling off semiconductor chips from a carrier coated with the adhesive layer, they have high adhesion to the backsides of the Semiconductor chips remains. After application of the adhesive layer, it is selectively irradiated. In this case, hardened adhesive forms in the regions of the connecting webs, while the adhesive in the regions of the semiconductor chips is not irradiated and consequently not cured, and thus continues to adhere to the back side of the semiconductor chips in the semiconductor chip positions. Thereafter, a support and transport film is applied to the adhesive layer.
  • the adhesion of the uncured adhesive of the adhesive layer to the backsides of the semiconductor chips is greater than the adhesion of the uncured adhesive to the top of the applied support and transport foil.
  • This adhesion to the support and transport foil is so small that the adhesive layer with uncured adhesive can be detached from the support and transport foil without any measurable loading of the thinly ground semiconductor chip during later separation of the thinly ground semiconductor chips.
  • the adhesion of the adhesive layer to the support and transport foil is just sufficient to hold the partially separated semiconductor wafer during transport on the support and transport foil.
  • the protective film is finally removed from the tops of the semiconductor chips after transport. Subsequently, the thinned semiconductor chip together with the adherent uncured adhesive layer of the support and Transport film lifted under break-up of the connecting webs of semiconductor wafer material along the separating grooves.
  • the connecting webs which ensure that a contiguous back side of the thinned semiconductor wafer can be coated with adhesive, provide predetermined breaking points during the lifting process or during singulation of the semiconductor chips, at which point the semiconductor chips can break off from one another.
  • the lower adhesion of the uncured adhesive to the support and transport foil has an advantageous effect when the thinned semiconductor chips are lifted off. While the hardened area of the adhesive layer remains in the region of the connecting webs on the support and transport foil, the semiconductor chip with the uncured adhesive of the adhesive layer can be lifted off the support and transport foil without noticeable effort. In this case, the retention of the adhesive layer on the back side of the semiconductor chip is utilized by the higher adhesion of the uncured adhesive to the material of the semiconductor chip in comparison to the adhesion to the support and transport foil.
  • One advantage of this method is that, on the one hand, the semiconductor chips do not have to be individually provided with an adhesive layer on the back after singulation, and on the other hand, it is advantageous that all processes for applying the adhesive layer simultaneously for a plurality of semiconductor chips on the entire, in Semiconductor chips separated wafer done. The risk of breakage of individual semiconductor chips is minimized in this joint further processing. Adhesion differences are matched by material differences and surface preparations. Furthermore, it is advantageous that in this method a curable adhesive of low viscosity can be used because the back of the thinly ground semiconductor wafer is still contiguous and no adhesive can penetrate into the prefabricated parting grooves.
  • the supporting and transporting foil can consist, for example, of a highly polished metal foil, while the back sides of the semiconductor chips of a semiconductor wafer can be provided with a residual roughness, which assists the adhesion differences with a non-hardened adhesive layer, due to the preceding grinding processes .
  • a selective irradiation of the adhesive layer on the continuous rear side of the thinly ground or thinned semiconductor wafer may preferably be effected by UV exposure through an exposure mask, which is arranged above the semiconductor wafer before the exposure.
  • a UV-curable adhesive is used as the adhesive.
  • a selective irradiation of the adhesive layer on the contiguous back side of the thinly ground or thinned semiconductor wafer can take place by laser writing with a laser writing beam which is guided along the connecting webs and hardens the plastic layer.
  • an adhesive is used whose crosslinking activity is triggered and amplified by the frequency spectrum of the laser beam until the adhesive has cured.
  • a selective irradiation of the adhesive layer on the contiguous back side of the thinly ground or thinned semiconductor wafer by IR irradiation or microwave irradiation can be carried out by laser beam writing using IR radiation or microwave-attenuating or absorbing materials for a corresponding masking in order to achieve a selectivity to ensure and only to cure the adhesive over the connecting webs.
  • the method comprises the following method steps.
  • a semiconductor wafer having an active topside and an opposing backside also referred to in the art as product wafers, is fabricated.
  • a plurality of semiconductor chip positions are arranged in rows and columns on the active top surface of such a product wafer, with separation tracks provided between the semiconductor chip locations. Along the separation tracks, separating grooves are introduced into the semiconductor wafer in a next step.
  • the depth t of the separating grooves is less than the thickness D of the semiconductor wafer. Further, the depth t of the separating grooves is smaller than the thickness d of the intended thinned semiconductor chips.
  • the semiconductor wafer which typically has a thickness of between 500 ⁇ m and 750 ⁇ m at a diameter between 150 mm and 300 mm, still holds the semiconductor wafer completely together despite separation grooves, especially as the separation grooves reach a depth t that is a few micrometers smaller than that desired thickness d of the thinned semiconductor chips.
  • the thickness of such thinned semiconductor chips is at 50 ⁇ m to 200 ⁇ m. So there is still enough material to ensure the cohesion of the semiconductor wafer from thinning.
  • the active top surfaces of the semiconductor wafer are exposed, while the back side of the semiconductor wafer is applied, for example, on a vacuum holder of a separator such as an air-bearing diamond saw or a semiconductor wafer laser ablation apparatus.
  • a separator such as an air-bearing diamond saw or a semiconductor wafer laser ablation apparatus.
  • an adhesive protective film and a support plate are now applied to the upper side with separating grooves.
  • This support plate can simultaneously represent a tool of a grinding, lapping and / or polishing machine.
  • tools are preferably metal disks adapted to the size of the semiconductor wafers, which hold the semiconductor wafers with their tops having separating grooves and press their now freely accessible backs onto a grinding, lapping or polishing disk.
  • the thin grinding of the semiconductor wafer is continued from the rear until the intended thickness ⁇ d of the connecting webs of a few micrometers is reached, and thinly ground semiconductor chips of the semiconductor chip positions on the protective film are present, which are held together only via the semiconductor wafer material of the connecting webs.
  • the protective film on top of the semiconductor chips supports this cohesion.
  • the above-mentioned adhesive layer of an uncured adhesive can now be applied.
  • the adhesive Layer preferably of a UV-curable adhesive.
  • This method of UV irradiation has the advantage that the curing of the adhesion to the support and transport foil is improved in such a way that when the semiconductor chips are lifted, the hardened areas remain on the support and transport foil and thus a sawing process of adhesive material is avoided.
  • an adhesive is provided as the adhesive layer, the adhesion of which to the rear sides of the semiconductor chips is higher than the adhesion of the protective film to the upper sides of the semiconductor chips. Otherwise, there would be a risk that with the removal of the protective film semiconductor chips stick to the protective film and cause a high level of waste.
  • the support and transport foil preferably has a mounting frame and can be mounted to the mounting frame after irradiation and curing of the adhesive of the adhesive layer in the areas of the separating grooves on a self-setting and / or placement machine.
  • This variant of the method has the advantage that the support film can be designed to be extremely thin in itself, since it is clamped by a massive .Montageahmen and kept flat.
  • the lifting off of the thinned semiconductor chips with non-hardened adhesive layer takes place on their rear sides from the support and transport foil by means of a stylus.
  • This stylus pierces the support and transport foil and raises the thinned semiconductor chip with adhesive layer so far that it can be taken over by a vacuum pipette for further transport.
  • This implementation example of the method has over the known from DE 101 59 974 method the advantage that now a thinned semiconductor chip is available, which is already provided with an applied, not cured adhesive layer.
  • the thinned semiconductor chip may be adhered to a semiconductor chip position of a system carrier for further processing into a semiconductor component with the uncured adhesive layer on its rear side.
  • a system carrier may be a wiring substrate of a BGA housing (ball grid array housing) or a chip island of a flat conductor frame or another chip.
  • a thinned semiconductor chip with an adhering adhesive layer can be removed from a support and transport foil and can be fed directly to further processing.
  • the adhesive is such that it hardens with appropriate irradiation and allows a .Halbleiterchip with applied adhesive layer is available for further processing.
  • the process is fully compatible with the process of thin-grinding semiconductor wafers, which is also called “dying before grinding” (DBG process). 2. It is not complicated to cut into an adhesive film severing process as laser cutting or additional sawing for separating necessary.
  • the process can be carried out over the entire surface over the entire wafer produced by the "DBG" process.
  • FIGS. 1 to 13 The sequence of a method in which a semiconductor wafer is separated into semiconductor chips and ground thin is described with the following FIGS. 1 to 13, wherein in the context of FIG. In this method, the application of an adhesive layer to the back side of the thinned semiconductor chips of this semiconductor wafer is simultaneously implemented.
  • FIG. 1 shows a schematic cross section through a semiconductor wafer
  • Figure 2 shows a schematic cross section through the
  • FIG. 3. shows a schematic cross section through the
  • Figure 4 shows a schematic cross section through the
  • Figure 5 shows a schematic cross section through the
  • FIG. 6 shows a schematic cross section through thinned semiconductor chips on the protective film with support plate after thin grinding of the semiconductor wafer according to FIG. 5;
  • FIG. 7 shows a schematic cross section through the thinned semiconductor wafer according to FIG. 6 in greater detail
  • FIG. 8 shows a schematic cross section through the thinned semiconductor wafer according to FIG. 7 after application of an adhesive layer to the continuous back side of the thinned semiconductor wafer;
  • FIG. 9 shows a schematic cross section through the thinned semiconductor wafer according to FIG. 8 during irradiation of the applied adhesive layer 1 through a UV exposure mask.
  • FIG. 10 shows a schematic cross section through the thinned semiconductor wafer according to FIG. 9 after removal of the exposure mask
  • FIG. 11 shows a schematic cross section through the thinned semiconductor wafer according to FIG. 10 after application of a support and transport foil to the partially cured adhesive layer;
  • FIG. 12 shows a schematic cross-section of the thinned semiconductor wafer according to FIG. 11 after removal of the support plate and the protective foil and during the application of a stylus for lifting one of the thinned semiconductor chips from the support and transport foil;
  • FIG. 13 shows a schematic cross section through a thinned semiconductor chip with an adhesive layer which has an uncured adhesive on the back side of the thinned semiconductor chip.
  • Figure 1 shows a schematic cross section through a semiconductor wafer 3, which has a thickness D of 500 to 750 microns and 13 has on its active top 13 semiconductor chip positions 15 which are arranged in rows and columns, while between the semiconductor chip positions 15 separating tracks 16 are arranged to separate the semiconductor wafer 3 into individual semiconductor chips.
  • FIG. 2 shows a schematic cross section through the semiconductor wafer 3 according to FIG. 1 after application of the semiconductor wafer 3 to a wafer holder 20.
  • the semiconductor wafer 3 is applied with its rear side 14 to the wafer holder 20 of a separating device, wherein the wafer holder 20 of the separating device is usually is a vacuum plate with which the semiconductor wafer 3 and its rear surface 14 are held on the upper surface 21 of the wafer holder 20, while separating grooves are introduced into the upper surface 13 of the semiconductor wafer 3 in the regions of the separation marks 16.
  • FIG. 3 shows a schematic cross section through the semiconductor wafer 3 according to FIG. 2 after introducing separating grooves 6 into the upper side 13 of the semiconductor wafer 3.
  • the separating grooves 6 are introduced into the upper side 13 of the semiconductor wafer 3 to a depth t, the depth t being smaller than the thickness D of the semiconductor wafer 3 is smaller than the intended or intended thickness of thinned semiconductor chips by a few micrometers.
  • FIG. 4 shows a schematic cross-section of the semiconductor wafer 3 according to FIG. 3 after application of a protective film 7 on the active upper side 13 of the semiconductor wafer 3 provided with separating grooves 6.
  • This protective film 7 has a thin adhesive layer, with which the protective film 7 is deposited on the active O - Cover 13 of the semiconductor wafer 3 adheres. The protective film 7 does not penetrate into the separating grooves 6.
  • FIG. 5 shows a schematic cross section through the semiconductor wafer 3 according to FIG. 4 after applying a support plate 17 to the protective film 7.
  • This support plate 17 is part of a tool of a grinding, lapping and / or polishing machine.
  • the top surfaces to be ground such as here the rear side 14 of the semiconductor wafer 3 are processed in that the tool, which is connected to the support plate 17, places this rear side 14 on a grinding machine.
  • the lapping and / or polishing pad is provided with a paste of oily liquids and abrasive microparticles to thin the back side 14 of the wafer.
  • FIG. 7 shows a schematic cross section through the thinned semiconductor wafer 25 according to FIG. 6 in enlarged detail.
  • the thinned semiconductor chips 2 5 connecting webs 4 are arranged made of semiconductor material in the region of their backsides, since the separation grooves 6 are not completely cut through the Halbleiterwaferrua- material.
  • this process is stopped prematurely in order to provide a continuous rear side 24 of the thinned semiconductor wafer 25.
  • a low-viscosity adhesive layer of low viscosity can be applied, which does not penetrate into the separation grooves despite their thin liquid.
  • FIG. 8 shows a schematic cross section through the thinned semiconductor wafer 25 according to FIG. 7 after application of an adhesive layer 1 to the backside 24 of the thinned one
  • This adhesive layer 1 is constructed of a thermosetting adhesive 10.
  • the backsides 5 of the thinned semiconductor chips 2 in this process step are supplied with a curable adhesive 10 which has a thickness w which simultaneously minimizes mechanical stresses on the thinned semiconductor chips 2 during further processing and simplifies further processing steps.
  • the thinned semiconductor chips 2 are prepared therewith to be installed and fixed in semiconductor devices having this adhesive layer 1.
  • FIG. 9 shows a schematic cross section through the thinned semiconductor wafer 25 according to FIG. 8 under UV exposure 18 of the thinned semiconductor wafer 25.
  • an exposure mask 23 is used which protects the backsides 5 of the semiconductor chips 2 from exposure and only the adhesive layer 1 in the region the connecting webs 4 hardens.
  • FIG. 10 shows a schematic cross section of the thinned semiconductor chips 2 according to FIG. 9 after curing of the adhesive layer 1 shown there on the regions of the connecting webs 4.
  • the hardened adhesive 11 in the regions of the connecting webs 4 is marked by blackening while the hardenable adhesive 10 is on the semiconductor chip backs remains unchanged and forms the Klebstoffschient 1.
  • FIG. 11 shows a schematic cross-section 4 through the thinned semiconductor wafer 25 according to FIG. 10 after application of a support and transport foil 9 on the partially cured adhesive layer 1.
  • the support and transport foil 9 is clamped in a mounting frame, not shown here, and consequently can be relatively thin , It takes over, as soon as the support plate 17 is removed, the stabilizing support function of the support plate 17 during the intermediate storage and / or further processing.
  • FIG. 12 shows a schematic cross section through the thinned semiconductor wafer 25 according to FIG. 11 after removal of the support plate 17 shown there. Since the support and transport foil 9 is stretched in a mounting frame and held completely flat, it can be shown in FIG 11, the support plate 17 shown in FIG. 11 is removed from the protective film. The protective film protects the sensitive active tops 8 of the thinned semiconductor chips 2 during transport and handling of the support and transport foil 9 in its mounting frame, which is not shown here.
  • the protective film 7 applied at the beginning of the process in FIG. 4 during the coating of the active upper side of the semiconductor wafer 3 can continue to be used.
  • the plurality of thinned semiconductor chips 2 of a semiconductor wafer can advantageously be intermediately stored without damaging the sensitive active upper sides 8 of the thinned semiconductor chips 2.
  • the upper sides 8 of the semiconductor chips 2 are finally completely free, between which the separating grooves 6 extend, as FIG. 2 shows.
  • FIG. 12 also shows a stylus 19 for lifting or lifting one of the thinned half, semiconductor chips 2 from the support and transport foil 9.
  • the thinned semiconductor chip 2 from the support and transport foil 9 through the stylus 19 is penetrated by the uncured adhesive layer 1 and facilitates their minimal adhesion to the surface 22 of the support and transport foil 9. Furthermore, this also ensures that the thinned semiconductor chip 2 does not break during the lift-off process or is damaged in another form.
  • the connecting webs 4 form predetermined breaking points, which release the semiconductor chip.
  • FIG. 13 shows a schematic cross section through a thinned semiconductor chip 2 with an adhesive layer 1 of a thickness w r which has an uncured adhesive 10 which covers the rear side 5 of the thinned semiconductor chip 2.
  • the semiconductor chip 2 can be applied in a simple manner to a system carrier of a semiconductor component and fixed there, so that the curable adhesive layer 1 introduced with the method step shown in FIG. 7 is found at least partially in the semiconductor device.
  • the semiconductor chip fracture surfaces 28 in a portion of thickness .DELTA.d of a few micrometers, resulting from predetermined breaking points in the region of the broken connecting webs 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Aufbringen einer Klebstoffschicht (1) auf dünngeschliffene bzw. gedünnte Halbleiterchips (2) eines Halbleiterwafers. Dabei wird die Klebstoffschicht (1) aus aushärtbarem Klebstoff (10) relativ früh in ein Verfahren zum Dünnschleifen, Trennen und Vereinzeln eines Halbleiterwafers zu gedünnten Halbleiterchips (2) eingebracht und schließlich in einem Halbleiterbauteil, in das der gedünnte Halbleiterchip (2) einzubauen ist, weiterverwendet.

Description

Beschreibung
Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
Die Erfindung betrifft ein Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers. Aus der Druckschrift DE 100 48 881 ist ein Verfahren zum Dünnschleifen von Produktwafern bekannt. Bei diesem Verfahren wird der gesamte Produktwafer von seiner
Rückseite aus dünngeschliffen und anschließend wird der dünngeschliffene Produktwafer, der mit einem Trägerwafer verbunden ist, in einzelne Halbleiterchips zersägt. Bei diesem bekannten Verfahren ist es ein Problem, die gedünnten Halblei- terchips unzerstört von einem Trägerwafer abzunehmen und für eine Weiterverarbeitung zu einem Halbleiterbauteil zu präparieren. Mit zunehmender Miniaturisierung der Halbleiterchips, insbesondere mit zunehmender Verkleinerung des Volumens des Halbleiterchips durch Verminderung seiner Dicke d mittels Dünnätzen oder Dünnschleifen auf nur noch wenige 10 μm Dicke, wird die Handhabung von Halbleiterchips in einer Halbleiterchip-Montageanlage bzw. auch nach dem Dünnschleifen in einer entsprechenden Läpp- und Poliereinrichtung zunehmend schwieriger.
Gegenwärtig beträgt die Ausfallrate bei Einsatz von Standardhandhabungswerkzeugen in einer Halbleiterchip-Montageanlage bereits etwa 20 %. Bei einem derart hohen Anteil beschädigter gedünnter Halbleiterchips, insbesondere bei Halbleiterchips, die für Hochfrequenzanwendung bestimmt sind, ist es erforderlich, diese Ausfallrate zu verringern. Besonders gravierende Ausfallraten treten in den Anlagenbereichen für das sog. "die-bonding" oder "die-attach" auf. Dabei werden die Halb- leiterchips von einer einseitig klebenden Trägerfolie abgehoben und in eine Position verbracht, bei welcher der gedünnte Halbleiterchip auf eine Chipinsel eines Systemträgers in einer Bauteilposition zur Herstellung eines elektronischen Bau- teils fixiert wird.
Für das Abheben der Halbleiterchips von einer Trägerfolie mit einer Klebeschicht und die Übergabe an eine Vakuumpipette ist aus der Druckschrift DE 101 59 974 eine geeignete Montagean- läge bekannt. Dabei wird der gedünnte Halbleiterchip von dem Saugnippel der Vakuumpipette aufgenommen und zum Auflöten o- der Aufkleben in eine entsprechende Position verbracht, in der sich eine Chipinsel eines Flachleiterrahmens zur Aufnahme des Halbleiterchips oder ein Verdrahtungssubstrat mit ent- sprechend vorgesehener Kontaktanschlussfläche für die Aufnahme des dünngeschliffenen Halbleiterchips befindet. Das Ablösen der Rückseite des Halbleiterchips von dem Klebstoff der Trägerfolie ist dabei äußerst problematisch, denn es müssen hohe Kräfte aufgebracht werden, die es ermöglichen, die Adhä- sion zwischen Halbleiterchip und Klebstoff der Trägerfolie zu überwinden. Dieses ist besonders problematisch für dünngeschliffene Halbleiterchips und birgt die Gefahr des Bruches der dünngeschliffenen Halbleiterchips.
Ein weiterer Nachteil besteht darin, dass nach diesem Ablösevorgang ein Halbleiterchip zur Verfügung steht, der für eine Weiterverarbeitung und damit für ein Fixieren auf einer Halbleiterchipinsel eines Flachleiterrahmens oder zum Fixieren auf einer Kontaktanschlussfläche bzw. auf einem sog. "die bond päd" noch keinerlei Fixierhilfen aufweist. Derartige Fixierhilfen sind Klebstoffbeschichtungen oder Lotbeschichtun- gen auf der Rückseite des Halbleiterchips, mit denen der Halbleiterchip auf den vorgesehenen Positionen der Chipinseln bzw. der Kontaktanschlussflächen unter gleichzeitiger elektrischer Kontaktierung fixiert werden kann. Das Aufbringen derartiger Hilfssubstanzen auf einen dünngeschliffenen Halbleiterchip gestaltet sich entsprechend schwierig und führt zu einer erhöhten Ausschussrate bei der Weiterverarbeitung der dünngeschliffenen Halbleiterchips.
Aufgabe der Erfindung ist es, ein Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers anzugeben, bei dem der Halbleiterchip nicht einzeln mit einer derartigen Klebstoffschicht zu versehen ist, sondern eine Vielzahl von Halbleiterchips ohne Bruchgefahr der Halbleiterchips mit einer entsprechenden KlebstoffSchicht versehen werden kann.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers geschaffen, wobei das Verfahren die nachfolgenden Verfahrensschritte aufweist. Zunächst wird eine KlebstoffSchicht, die einen mittels Bestrahlung aushärtbaren Klebstoff aufweist, auf eine dünngeschliffene, über Verbindungsstege zusammen hängende Rückseite eines Halbleiterwafers aufgebracht. Der Halbleiterwafer ist auf seiner aktiven Oberseite von Trennnuten durchzogen, die Halbleiterchippositionen begrenzen und von einer Schutzfolie (7) auf der Oberseite des Halbleiterwafers bedeckt sind.
Der Halbleiterwafer wird somit von den Verbindungsstegen aus Halbleitermaterial auf seiner Rückseite und von der Schutzfo- lie auf seiner Oberseite zusammen gehalten. Diese Klebstoffschicht, die vollständig die Rückseite des Halbleiterwafers bedeckt, hat den Vorteil, dass sie im Gegensatz zu Klebstoffschichten, wie sie im Stand der Technik für das Ablösen von Halbleiterchips von einem mit der KlebstoffSchicht beschichteten Träger bekannt sind, mit hoher Adhäsion auf den Rückseiten der Halbleiterchips verbleibt. Nach dem Aufbringen der Klebstoffschicht wird diese selektiv bestrahlt. Dabei bildet sich ausgehärteter Klebstoff in den Bereichen der Verbin- dungsstege, während der Klebstoff in den Bereichen der Halbleiterchips nicht bestrahlt und folglich nicht ausgehärtet wird und somit weiterhin an der Rückseite der Halbleiterchips in den Halbleiterchippositionen haftet. Danach wird auf die Klebstoffschicht eine Stütz- und Transportfolie aufgebracht.
Die Adhäsion des nicht ausgehärteten Klebstoffs der Klebstoffschicht ist zu den Rückseiten der Halbleiterchips größer als die Adhäsion des nicht ausgehärteten Klebstoffs zu der Oberseite der aufgebrachten Stütz- und Transportfolie. Diese Adhäsion zu der Stütz- und Transportfolie ist derart gering, dass sich beim späteren Vereinzeln der dünngeschliffenen Halbleiterchips die Klebstoffschicht mit nicht ausgehärtetem Klebstoff ohne messbare Belastung des dünngeschliffenen Halbleiterchips von der Stütz- und Transportfolie lösen lässt. Die Adhäsion der Klebstoffschicht zu der Stütz- und Transportfolie ist gerade ausreichend, um den teilweise aufgetrennten Halbleiterwafer während des Transports auf der Stütz- und Transportfolie zu halten.
Die Schutzfolie wird schließlich von den Oberseiten der Halbleiterchips nach dem Transport entfernt. Anschließend wird der gedünnte Halbleiterchip zusammen mit der anhaftenden nicht ausgehärteten Klebstoffschicht von der Stütz- und Transportfolie unter Aufbrechen der Verbindungsstege aus Halbleiterwafermaterial entlang der Trennnuten abgehoben. Die Verbindungsstege, die gewährleisten, dass eine zusammenhängende Rückseite des gedünnten Halbleiterwafers mit Klebstoff beschichtet werden kann, stellen beim Abhebevorgang bzw. während der Vereinzelung der Halbleiterchips Sollbruchstellen bereit, an denen sich die Halbleiterchips voneinander abbrechen lassen.
Dabei wirkt sich beim Abheben der gedünnten Halbleiterchips die geringere Adhäsion des nicht ausgehärteten Klebstoffs zu der Stütz- und Transportfolie vorteilhaft aus. Während der ausgehärtete Bereich der KlebstoffSchicht im Bereich der Verbindungsstege auf der Stütz- und Transportfolie verbleibt, kann der Halbleiterchip mit dem nicht ausgehärteten Klebstoff der KlebstoffSchicht von der Stütz- und Transportfolie ohne merklichen Kraftaufwand abgehoben werden. Dabei wird das Verbleiben der KlebstoffSchicht auf der Rückseite des Halbleiterchips durch die höhere Adhäsion des nicht ausgehärteten Klebstoffs zu dem Material des Halbleiterchips im Vergleich zur Adhäsion an der Stütz- und Transportfolie genutzt.
Ein Vorteil dieses Verfahrens ist es, dass einerseits die Halbleiterchips nicht individuell mit einer Klebstoffschicht auf der Rückseite nach Vereinzelung versehen werden müssen, und andererseits ist es von Vorteil, dass alle Prozesse zum Aufbringen der Klebstoffschicht gleichzeitig für eine Vielzahl von Halbleiterchips auf dem gesamten, in Halbleiterchips aufgetrennten Wafer erfolgen. Die Bruchgefahr einzelner HaIb- leiterchips wird bei dieser gemeinsamen Weiterverarbeitung minimiert. Die Adhäsionsunterschiede werden durch Materialunterschiede und Oberflächenpräparationen aufeinander abgestimmt. Ferner ist von Vorteil, dass bei diesem Verfahren ein aushärtbarer Klebstoff von geringer Viskosität eingesetzt werden kann, da die Rückseite des dünngeschliffenen Halblei- terwafers noch zusammenhängend vorhanden ist und kein Klebstoff in die vorgefertigten Trennnuten eindringen kann.
Darüber hinaus ist es von Vorteil, dass die Stütz- und Transportfolie beispielsweise aus einer hochpolierten Metallfolie bestehen kann, während die Rückseiten der Halbleiterchips eines Halbleiterwafers aufgrund der vorangegangenen Schleifpro- zesse mit einer Restrauhigkeit versehen werden können, welche die Adhäsionsunterschiede mit einer nicht ausgehärteten KlebstoffSchicht unterstützt. Darüber hinaus ist es möglich, als Stütz- und Transportfolie Kunststofffolien, die Olefin- oder Parafin-Kettenmoleküle aufweisen und eine glatte Oberfläche besitzen, vorzusehen, so dass eine intensive Klebeverbindung mit der Klebstoffschicht behindert wird und ein deutlicher Adhäsionsunterschied in Bezug auf die Rückseiten der Halbleiterchips und die Oberseite der Stütz- und Transportfolie realisiert werden kann.
Ein selektives Bestrahlen der Klebstoffschicht auf der zusammenhängenden Rückseite des dünngeschliffenen oder gedünnten Halbleiterwafers kann vorzugsweise durch ÜV-Belichten durch eine Belichtungsmaske hindurch erfolgen, die vor dem Belich- ten über dem Halbleiterwafer angeordnet wird. Dazu wird als Klebstoff ein UV-aushärtbarer Klebstoff eingesetzt.
Weiterhin kann ein selektives Bestrahlen der Klebstoffschicht auf der zusammenhängenden Rückseite des dünngeschliffenen o- der gedünnten Halbleiterwafers durch ein Laserstrahlschreiben mit einem Laserschreibstrahl erfolgen, der entlang der Verbindungsstege geführt wird und die Kunststoffschicht aushärtet. Dazu wird ein Klebstoff eingesetzt, dessen Vernetzungs- aktivität durch das FrequenzSpektrum des Laserstrahls ausgelöst und verstärkt wird, bis der Klebstoff ausgehärtet ist.
Darüberhinaus kann ein selektives Bestrahlen der Klebstoff- schicht auf der zusammenhängenden Rückseite des dünngeschliffenen oder gedünnten Halbleiterwafers durch IR-Bestrahlung oder Mikrowellenbestrahlung ein Laserstrahlschreiben erfolgen wobei IR-Strahlung bzw. Mikrowellen dämpfende oder absorbierende Materialien für eine entsprechende Maskierung einge- setzt werden, um eine Selektivität zu gewährleisten und nur den Klebstoff über den Verbindungsstegen zu härten.
Vor einem Aufbringen der Klebstoffschicht weist das Verfahren die folgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer aktiven Oberseite und einer gegenüber liegenden Rückseite hergestellt, der in der Technik auch Produktwafer genannt wird. Eine Vielzahl von Halbleiterchippositionen ist in Zeilen und Spalten auf der aktiven Oberseite eines derartigen Produktwafers angeordnet, wobei zwischen den Halbleiterchippositionen Trennspuren vorgesehen sind. Entlang der Trennspuren werden in einem nächsten Schritt Trennnuten in den Halbleiterwafer eingebracht.
Die Tiefe t der Trennnuten ist dabei geringer als die Dicke D des Halbleiterwafers. Ferner ist die Tiefe t der Trennnuten kleiner als die Dicke d der vorgesehenen gedünnten Halbleiterchips. Damit hält der Halbleiterwafer, der üblicherweise bei einem Durchmesser zwischen 150 mm und 300 mm eine Dicke zwischen 500 μm und 750 μm aufweist, die Halbleiterscheibe trotz Trennuten noch vollständig zusammen, zumal die Trennnuten eine Tiefe t erreichen, die um wenige Mikrometer geringer ist als die angestrebte Dicke d der gedünnten Halbleiterchips. Die Dicke derartiger gedünnter Halbleiterchips liegt bei 50 μm bis 200 μm. Es bleibt also noch ausreichend Material, um den Zusammenhalt des Halbleiterwafers vor dem Dünnen zu gewährleisten.
Beim Einbringen der Trennnuten liegen die aktiven Oberseiten des Halbleiterwafers frei, während die Rückseite des Halbleiterwafers beispielsweise auf einem Vakuumhalter einer Trennvorrichtung wie einer luftgelagerten Diamantsäge oder einer Laserstrahlabtragsvorrichtung für Halbleiterwafer aufgebracht ist. Um nach dem Einbringen der Trennnuten die empfindlichen aktiven Oberseiten der Halbleiterchips zu schützen, wird nun eine klebende Schutzfolie und eine Stützplatte auf die Oberseite mit Trennnuten aufgebracht. Diese Stützplatte kann gleichzeitig ein Werkzeug einer Schleif-, Läpp- und/oder Po- liermaschine darstellen. Derartige Werkzeuge sind vorzugsweise an die Größe der Halbleiterscheiben angepasste Metallscheiben, welche die Halbleiterwafer mit ihren Trennuten aufweisenden Oberseiten aufnehmen und ihre nun frei zugänglichen Rückseiten auf eine Schleif-, Läpp- oder Polierscheibe pres- sen.
Das Dünnschleifen des Halbleiterwafers wird von der Rückseite aus solange fortgesetzt, bis die vorgesehene Dicke Δd der Verbindungsstege von wenigen Mikrometern erreicht ist, und dünngeschliffene Halbleiterchips der Halbleiterchippositionen auf der Schutzfolie vorliegen, die nur noch über das Halblei- terwafermaterial der Verbindungsstege zusammengehalten werden. Die Schutzfolie auf der Oberseite der Halbleiterchips unterstützt diesen Zusammenhalt. Auf die frei zugängliche Rückseite des dünngeschliffenen Halbleiterwafers kann nun die oben erwähnte KlebstoffSchicht aus einem nicht ausgehärteten Klebstoff aufgebracht werden. Dabei besteht die Klebstoff- Schicht vorzugsweise aus einem mittels UV-Bestrahlung aushärtbaren Klebstoff.
Dieses Verfahren der UV-Bestrahlung hat den Vorteil, dass durch das Aushärten die Adhäsion zu der Stütz- und Transportfolie derart verbessert wird, dass beim Abheben der Halbleiterchips die ausgehärteten Bereiche auf der Stütz- und Transportfolie verbleiben und somit ein Sägeprozess von Klebstoffmaterial vermieden wird.
Um das Entfernen der Schutzfolie sicherzustellen, ist als Klebstoffschicht ein Klebstoff vorgesehen, dessen Adhäsion zu den Rückseiten der Halbleiterchips höher ist als die Adhäsion der Schutzfolie zu den Oberseiten der Halbleiterchips. Sonst bestünde die Gefahr, dass mit dem Entfernen der Schutzfolie Halbleiterchips an der Schutzfolie kleben bleiben und einen hohen Ausschuss verursachen.
Andererseits ist es auch möglich, eine Schutzfolie mit höhe- rer Adhäsion zu den Halbleiterchips vorzusehen und die
Schutzfolie mittels Zerstäuben von der Oberseite der Halbleiterchips zu entfernen. Ein derartiges Zerstäuben oder Veraschen kann mit Hilfe einer Plasmaatmosphäre durchgeführt werden. Weiterhin ist es möglich, wenn die Adhäsion der Schutz- folie auf der Oberseite der Halbleiterchips zu groß ist, das Entfernen der Schutzfolie von der Oberseite durch Auflösen der Schutzfolie in einem Lösungsmittel zu erreichen. Schließlich kann die Schutzfolie von der Oberseite durch Aufquellen der Schutzfolie in einem Lösungsmittel mit nachfolgendem er- leichterten Abziehen erfolgen, nachdem durch das Aufquellen die Adhäsion der Schutzfolie zu der Oberseite der Halbleiterchips vermindert ist. Zur Weiterverarbeitung des in Halbleiterchips getrennten Halbleiterwafers weist vorzugsweise die Stütz- und Transportfolie einen Montagerahmen auf und kann mit dem Montagerahmen nach der Bestrahlung und dem Aushärten des Klebstoffs der Klebstoffschicht in den Bereichen der Trennnuten an einem Ve- reinzelungs- und/oder Bestückungsautomaten montiert werden. Diese Verfahrensvariante hat den Vorteil, dass die Stützfolie an sich äußerst dünn ausgeführt sein kann, da sie durch einen massiven.Montagerahmen aufgespannt und eben gehalten wird.
In einem bevorzugten Durchführungsbeispiel des Verfahrens ist es vorgesehen, dass das Abheben der gedünnten Halbleiterchips mit nicht gehärteter Klebstoffschicht auf ihren Rückseiten von der Stütz- und Transportfolie mittels eines Stichels er- folgt. Dieser Stichel durchstößt die Stütz- und Transportfolie und hebt den gedünnten Halbleiterchip mit Klebstoffschicht soweit an, dass er von einer Vakuumpipette zum Weitertransport übernommen werden kann. Dieses Durchführungsbeispiel des Verfahrens hat gegenüber dem aus der Druckschrift DE 101 59 974 bekannten Verfahren den Vorteil, dass nun ein gedünnter Halbleiterchip zur Verfügung steht, der bereits mit einer aufgebrachten, nicht ausgehärteten KlebstoffSchicht versehen ist. Somit kann in einem weiteren Schritt des Verfahrens der gedünnte Halbleiterchip zur Weiterverarbeitung zu einem Halbleiterbauteil mit der nicht gehärteten Klebstoffschicht auf seiner Rückseite auf eine Halbleiterchipposition eines Systemträgers aufgeklebt werden. Ein derartiger Systemträger kann ein Verdrahtungssubstrat eines BGA-Gehäuses (Ball-Grid-Array-Gehäuses) oder eine Chipinsel eines Flach- leiterrahmens oder ein weiterer Chip sein.
Zusammenfassend ist festzustellen, dass mit der Erfindung durch einen zusätzlichen Prozessschritt in der Prozesskette vom Dünnen eines Halbleiterwafers zum Vereinzeln der dünngeschliffenen Halbleiterchips ein gedünnter Halbleiterchip mit einer anhaftenden Klebstoffschicht von einer Stütz- und Transportfolie abgenommen werden kann und unmittelbar der Weiterverarbeitung zugeführt werden kann. Dabei ist der Klebstoff so beschaffen, dass er bei entsprechender Bestrahlung aushärtet und ermöglicht, dass ein .Halbleiterchip mit aufgebrachter Klebstoffschicht für die Weiterverarbeitung zur Verfügung steht. Die Vorteile dieses Verfahrens sind nachfolgend zusammenfassend aufgelistet.
1. Der Prozess ist vollständig kompatibel mit dem Prozess des Dünnschleifens von Halbleiterwafern, der auch "di- cing before grinding" (DBG-Prozess) genannt wird. 2. Es ist kein aufwändiger in eine Klebstofffolie einschneidender Trennungsprozess wie beim Laserschneiden oder bei einem zusätzlichen Sägen zum Vereinzeln notwendig.
3. Der Prozess kann vollflächig über den gesamten, nach dem "DBG"-Prozess hergestellten Wafer erfolgen.
4. Es entstehen keine störenden Übergänge zwischen Klebstoff und Halbleiterchip, da durch das Bestrahlen eine scharfe Kante zwischen ausgehärtetem und nicht ausgehärtetem Klebstoff erzeugt wird. 5. Es besteht die Möglichkeit, für die Klebstoffschicht kostengünstige pastöse Klebstoffe zu verwenden, zumal nach dem Dünnen eine zusammenhängende Halbleiterwafer- rückseite für das Aufbringen der KlebstoffSchicht zur Verfügung steht.
Mit den nachfolgenden Figuren 1 bis 13 wird der Ablauf eines Verfahrens, bei dem ein Halbleiterwafer in Halbleiterchips getrennt und dünngeschliffen wird, beschrieben, wobei im Rah- men dieses Verfahrens das Aufbringen einer Klebstoffschicht auf die Rückseite der gedünnten Halbleiterchips dieses Halbleiterwafers gleichzeitig verwirklicht wird.
Figur 1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer;
Figur 2 zeigt einen schematischen Querschnitt durch den
Halbleiterwafer gemäß Figur 1 nach Aufbringen des Halbleiterwafers auf einen Waferhalter;
Figur 3 . zeigt einen schematischen Querschnitt durch den
Halbleiterwafer gemäß Figur 2 nach Einbringen von Trennuten;
Figur 4 zeigt einen schematischen Querschnitt durch den
Halbleiterwafer gemäß Figur 3 nach Aufbringen einer Schutzfolie auf die aktive Oberseite des mit Trennnuten versehenen Halbleiterwafers;
Figur 5 zeigt einen schematischen Querschnitt durch den
Halbleiterwafer gemäß Figur 4 nach Aufbringen einer Stützplatte auf die Schutzfolie;
Figur 6 zeigt einen schematischen Querschnitt durch gedünnte Halbleiterchips auf der Schutzfolie mit Stützplatte nach Dünnschleifen des Halbleiterwafers gemäß Figur 5;
Figur 7 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer gemäß Figur 6 in größerem Detail; Figur 8 zeigt einen schematisehen Querschnitt durch den gedünnten Halbleiterwafer gemäß Figur 7 nach Aufbringen einer Klebstoffschicht auf die zusammenhängende Rückseite des gedünnten Halbleiterwafers;
Figur 9 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer gemäß Figur 8 beim Bestrahlen der aufgebrachten Klebstoffschicht 1 durch eine UV-Belichtungsmaske hindurch.
Figur 10 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer gemäß Figur 9 nach Entfernen der Belichtungsmaske;
Figur 11 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer gemäß Figur 10 nach Aufbringen einer Stütz- und Transportfolie auf die teilweise ausgehärtete Klebstoffschicht;
Figur 12 zeigt einen schematischen Querschnitt des gedünnten Halbleiterwafers gemäß Figur 11 nach Entfernen der Stützplatte sowie der Schutzfolie und bei dem Ansetzen eines Stichels zum Abheben eines der gedünnten Halbleiterchips von der Stütz- und Transportfo- lie;
Figur 13 zeigt einen schematischen Querschnitt durch einen gedünnten Halbleiterchip mit einer Klebstoffschicht, die einen nicht ausgehärteten Klebstoff auf der Rückseite des gedünnten Halbleiterchips aufweist. Figur 1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 3, der eine Dicke D von 500 bis 750 μm aufweist und auf seiner aktiven Oberseite 13 Halbleiterchippositionen 15 besitzt, die in Zeilen und Spalten angeordnet sind, während zwischen den Halbleiterchippositionen 15 Trennspuren 16 angeordnet sind, um den Halbleiterwafer 3 in einzelne Halbleiterchips aufzutrennen.
Figur 2 zeigt einen schematischen Querschnitt durch den HaIb- leiterwafer 3 gemäß Figur 1 nach Aufbringen des Halbleiterwa- fers 3 auf einen Waferhalter 20. Der Halbleiterwafer 3 wird mit seiner Rückseite 14 auf den Waferhalter 20 einer Trennvorrichtung aufgebracht, wobei der Waferhalter 20 der Trennvorrichtung üblicherweise eine Vakuumplatte ist, mit welcher der Halbleiterwafer 3 und seine Rückseite 14 auf der Oberseite 21 des Waferhalters 20 gehalten wird, während Trennnuten in die Oberseite 13 des Halbleiterwafers 3 in den Bereichen der Trennspuren 16 eingebracht werden.
Figur 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 3 gemäß Figur 2 nach Einbringen von Trennnuten 6 in die Oberseite 13 des Halbleiterwafers 3. Die Trennnuten 6 werden bis zu einer Tiefe t in die Oberseite 13 des Halbleiterwafers 3 eingebracht, wobei die Tiefe t kleiner als die Dicke D des Halbleiterwafers 3 und um wenige Mikrometer kleiner als die geplante oder vorgesehene Dicke von gedünnten Halbleiterchips ist.
Figur 4 zeigt einen schematischen Querschnitt des Halbleiter- wafers 3 gemäß Figur 3 nach Aufbringen einer Schutzfolie 7 auf die aktive Oberseite 13 des mit Trennnuten 6 versehenen Halbleiterwafers 3. Diese Schutzfolie 7 weist eine dünne Klebeschicht auf, mit der die Schutzfolie 7 auf der aktiven O- berseite 13 des Halbleiterwafers 3 haftet. Die Schutzfolie 7 dringt dabei nicht in die Trennnuten 6 ein.
Figur 5 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 3 gemäß Figur 4 nach Aufbringen einer Stützplatte 17 auf die Schutzfolie 7. Diese Stützplatte 17 ist Teil eines Werkzeugs einer Schleif-, Läpp- und/oder Poliermaschine. Mit derartigen Schleif-, Läpp- und/oder Poliermaschinen werden die zu schleifenden Oberseiten, wie hier die Rück- seite 14 des Halbleiterwafers 3, dadurch bearbeitet, dass das Werkzeug, das mit der Stützplatte 17 verbunden ist, diese Rückseite 14 auf eine Schleif-, Läpp- und/oder, Polierscheibe presst, wobei das Gewicht des Werkzeugs den Andruck bestimmt und das Werkzeug rotationssymmetrisch ist und ein Drehen der zu schleifenden Rückseite 14 des Halbleiterwafers 3 auf der Schleif-, Läpp- und/oder Polierscheibe verursacht. Beim Läppen und Polieren wird die Läpp- und/oder Polierscheibe mit einer Paste aus öligen Flüssigkeiten und schleifenden Mikro- partikeln versehen, um die Rückseite 14 des Wafers dünnend zu bearbeiten.
Figur 6 zeigt einen schematischen Querschnitt durch gedünnte Halbleiterchips 2 auf der Schutzfolie 7 mit Stützplatte 17 nach Dünnschleifen des Halbleiterwafers 3 gemäß Figur 5. Da die Tiefe t der Trennnuten 6 kleiner als die vorgesehene Dicke d der gedünnten Halbleiterchips 2 ist, wird das gesamte Volumen des Halbleiterwafers 3, wie er in Figur 5 gezeigt wird, von der in Figur 5 gezeigten Rückseite 14 aus abgetragen, bis nur noch ein wenige Mikrometer dickes Halbleiterma- terial von VerbindungsStegen 4 in einer Dicke Δd = d - t die Halbleiterchips 2 zusammenhält. Während die aktiven Oberseiten 8 der gedünnten Halbleiterchips 2 durch die Schutzfolie 7 geschützt sind, ist nun die Rückseite 24 des Halbleiterwafers 3 frei zugänglich. Auf diese Rückseite 24 des gedünnten HaIb- leiterwafers 25 wird mit dem Verfahrensschritt, der in Figur 8 gezeigt wird, eine KlebstoffSchicht aufgebracht.
Figur 7 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer 25 gemäß Figur 6 in vergrößertem Detail. Zwischen den gedünnten Halbleiterchips 2 sind im Bereich ihrer Rückseiten 5 Verbindungsstege 4 aus Halbleitermaterial angeordnet, da die Trennnuten 6 das Halbleiterwaferrua- terial nicht vollständig durchtrennt sind. Beim Abtragen und Dünnen des Halbleiterwafers 3 von der Rückseite 14 aus wird dieser Vorgang vorzeitig gestoppt, um eine zusammenhängende Rückseite 24 des gedünnten Halbleiterwafers 25 bereitzustellen. Somit kann eine dünnflüssige Klebstoffschicht niedriger Viskosität aufgebracht werden, die trotz ihrer Dünnflüssigkeit nicht in die Trennnuten eindringt.
Figur 8 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer 25 gemäß Figur 7 nach Aufbringen ei- ner Klebstoffschicht 1 auf die Rückseite 24 des gedünnten
Halbleiterwafers 25. Diese Klebstoffschicht 1 ist aus einem aushärtbaren Klebstoff 10 aufgebaut. Somit werden die Rückseiten 5 der gedünnten Halbleiterchips 2 bei diesem Verfahrensschritt mit einem aushärtbaren Klebstoff 10 versorgt, der eine Dicke w aufweist, die gleichzeitig mechanische Belastungen der gedünnten Halbleiterchips 2 in der Weiterverarbeitung minimiert und Weiterverarbeitungsschritte vereinfacht. Ferner werden damit die gedünnten Halbleiterchips 2 vorbereitet, um in Halbleiterbauteile mit dieser Klebstoffschicht 1 eingebaut und fixiert zu werden. Somit beginnt bereits mit dem in Figur 8 gezeigten Verfahrensschritt die Vorbereitung des Einbaus der gedünnten Halbleiterchips 2 in ein Halbleiterbauteil. Figur 9 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer 25 gemäß Figur 8 unter UV-Belichtung 18 des gedünnten Halbleiterwafers 25. Dazu wird eine Belichtungsmaske 23 eingesetzt, welche die Rückseiten 5 der HaIb- leiterchips 2 vor Belichtung schützt und nur die Klebstoffschicht 1 im Bereich der Verbindungsstege 4 aushärtet.
Figur 10 zeigt einen schematischen Querschnitt der gedünnten Halbleiterchips 2 gemäß Figur 9 nach Aushärten der dort ge- zeigten Klebstoffschicht 1 auf den Bereichen der Verbindungsstege 4. Der ausgehärtete Klebstoff 11 in den Bereichen der Verbindungsstege 4 ist durch Schwärzung markiert, während der aushärtbare Klebstoff 10 auf den Halbleiterchiprückseiten unverändert bleibt und die Klebstoffschient 1 bildet.
Figur 11 zeigt einen schematischen Querschnitt 4 durch den gedünnten Halbleiterwafer 25 gemäß Figur 10 nach Aufbringen einer Stütz- und Transportfolie 9 auf die teilweise ausgehärtete Klebstoffschicht 1. Die Stütz- und Transportfolie 9 ist in einen hier nicht gezeigten Montagerahmen eingespannt und kann folglich relativ dünn sein. Sie übernimmt, sobald die Stützplatte 17 entfernt ist, die stabilisierende Stützfunktion der Stützplatte 17 während der Zwischenlagerung und/oder der Weiterverarbeitung.
Figur 12 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer 25 gemäß Figur 11 nach Entfernen der dort gezeigten Stützplatte 17. Da die Stütz- und Transportfolie 9 in einen Montagerahmen gespannt ist und vollkommen eben gehalten wird, kann in dem Verfahrensschritt, der in Figur 12 gezeigt wird, die in Figur 11 gezeigte Stützplatte 17 von der Schutzfolie entfernt werden. Die Schutzfolie schützt die empfindlichen aktiven Oberseiten 8 der gedünnten Halbleiterchips 2 während des Transports und der Handhabung der Stütz- und Transportfolie 9 in ihrem Montagerahmen, der hier nicht gezeigt wird.
Somit kann die zu Anfang des Verfahrens in Figur 4 beim Beschichten der aktiven Oberseite des Halbleiterwafers 3 aufgebrachte Schutzfolie 7 weiter verwendet werden. Unter der Schutzfolie und in dem Montagerahmen mit der Stütz- und Transportfolie 9 kann in vorteilhafter Weise die Vielzahl der gedünnten Halbleiterchips 2 eines Halbleiterwafers sicher und ohne Beschädigung der empfindlichen aktiven Oberseiten 8 der gedünnten Halbleiterchips 2 zwischengelagert werden. Nach dem Abnehmen der Schutzfolie liegen schließlich die Oberseiten 8 der Halbleiterchips 2 vollkommen frei, zwischen denen sich die Trennnuten 6 erstrecken, wie es Figur 2 zeigt.
Figur 12 zeigt ferner einen Stichel 19 zum Anheben oder Abheben eines der gedünnten Halb,leiterchips 2 von der Stütz- und Transportfolie 9. Das Abheben des gedünnten Halbleiterchips 2 von der Stütz- und Transportfolie 9 durch den Stichel 19 wird durch die nicht ausgehärtete KlebstoffSchicht 1 und ihre minimale Adhäsion zu der Oberfläche 22 der Stütz- und Transportfolie 9 erleichtert. Ferner wird dadurch auch gewährleistet, dass der gedünnte Halbleiterchip 2 nicht bei dem Abhe- beprozess bricht oder in anderer Form beschädigt wird. Bei dem Abhebevorgang bilden die Verbindungsstege 4 Sollbruchstellen, die den Halbleiterchip freigeben. Der freigegebene gedünnte Halbleiterchip 2 wird nach dem Anheben durch den Stichel 19 von einer nicht gezeigten Vakuumpipette, wie sie aus der Patentschrift DE 101 59 974 bekannt ist, aufgenommen und zur Weiterverarbeitung in einem Vereinzelungs- und Bestückungsautomaten weiter transportiert und weiter bearbeitet. Figur 13 zeigt einen schematischen Querschnitt durch einen gedünnten Halbleiterchip 2 mit einer KlebstoffSchicht 1 einer Dicke wr die einen nicht ausgehärteten Klebstoff 10 aufweist, der die Rückseite 5 des gedünnten Halbleiterchips 2 bedeckt. Mit dieser nicht ausgehärteten Klebstoffschicht 1 kann der Halbleiterchip 2 auf einfache Weise auf einen Systemträger eines Halbleiterbauteils aufgebracht und dort fixiert werden, so dass die mit dem in Figur 7 gezeigten Verfahrensschritt eingebrachte aushärtbare Klebstoffschicht 1 sich zumindest in Teilen in dem Halbleiterbauteil wiederfindet. Auf den Randseiten 26 und 27 weist der Halbleiterchip Bruchflächen 28 in einem Abschnitt der Dicke Δd von wenigen Mikrometern auf, die von Sollbruchstellen im Bereich der durchgebrochenen Verbindungsstege 4 herrühren.

Claims

Patentansprüche
1. Verfahren zum Aufbringen einer KlebstoffSchicht (1) auf dünngeschliffene Halbleiterchips (2) eines Halbleiterwa- fers (3), wobei das Verfahren folgende Verfahrensschritte aufweist:
Aufbringen einer KlebstoffSchicht (1) eines Klebstoffes (10), der mittels Bestrahlung (18) aushärtbar ist, auf eine dünngeschliffene über Verbin- dungsstege (4) zusammenhängende Rückseite (12) eines Halbleiterwafers (3) , der auf seiner aktiven Oberseite (13) von Trennnuten (6) durchzogenen ist und der von den beim Dünnschleifen stehen gebliebenen Verbindungsstegen (4) aus Halbleiterwafermate- rial und von einer Schutzfolie (7), zusammengehalten wird, die auf aktiven Oberseiten (8) von Halbleiterchips (2), die von den Trennnuten umgeben werden, angeordnet ist; selektives Bestrahlen der Klebstoffschicht (1) auf der gedünnten Rückseite (12) des Halbleiterwafers im Bereich der Verbindungsstege (4) unter Bilden von ausgehärtetem Klebstoffs (11) auf den Verbindungsstegen (4) und unter Beibehalten eines nicht ausgehärteten Klebstoffs (10) im Bereich der Rück- Seiten der gedünnten Halbleiterchips (2) ;
Aufbringen einer Stütz- und Transportfolie (9) auf die Klebstoffschicht (1) , wobei die Adhäsion des nicht ausgehärteten Klebstoffs (10) der Klebstoff- schicht (1) zu den Rückseiten (5) der Halbleiter- chips (2) größer ist als die Adhäsion des nicht ausgehärteten Klebstoffs (10) zu der Stütz- und Transportfolie (9) , während der ausgehärtete Kleb- stoff auf der Stütz- und Transportfolie (9) haftend fixiert ist;
Entfernen der Schutzfolie (7) von den aktiven Oberseiten (8) der Halbleiterchips (2); - Abheben der gedünnten Halbleiterchips (2) mit einer Klebstoffschicht (1) aus nicht gehärtetem aushärtbarem Klebstoff (10) von der Stütz- und Transportfolie (9) unter Aufbrechen der Verbindungsstege (4) aus Halbleiterwafermaterial entlang der Trennnuten (6) .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , dass vor dem Aufbringen der Klebstoffschicht (1) auf die dünngeschliffene Rückseite (12) eines Halbleiterwafers folgende Verfahrensschritte durchgeführt werden:
Herstellen eines Halbleiterwafers (3) mit einer aktiven Oberseite (13) und einer gegenüberliegenden Rückseite (14), wobei eine Vielzahl von Halbleiter- Chippositionen (15) in Zeilen und Spalten auf der aktiven Oberseite (13) angeordnet sind, und wobei zwischen den Halbleiterchippositionen (15) Trennspuren (16) vorgesehen werden; Einbringen von Trennnuten (6) entlang der Trennspu- ren (16), wobei die Trennnuten (6) eine Tiefe (t) erreichen, die geringer als die Dicke (D) des Halbleiterwafers (3) und kleiner als die Dicke (d) der gedünnten Halbleiterchips (2) ist, wobei Verbindungsstege aus Halbleitermaterial einer Dicke von Δd = d - t zwischen den Halbleiterchippositionen stehen bleiben; Aufbringen einer klebenden Schutzfolie (7) mit einer Stützplatte (17) auf die Oberseite (13) mit Trennfugen (β) ;
Dünnschleifen des Halbleiterwafers (3) von seiner Rückseite (14) aus, bis die Verbindungsstegdicke Δd erreicht ist.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass das selektive Bestrahlen mittels UV-Bestrahlung (18) eines UV-aushärtbaren Klebstoffs (10) erfolgt.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass für die Klebstoffschicht (1) ein Klebstoff (10) eingesetzt wird, dessen Adhäsion zu den Rückseiten (5) der Halbleiterchips (2) höher ist, als die Adhäsion der Schutzfolie (7) zu den Oberseiten (8) der Halbleiterchips (2) .
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite (8) durch Abziehen erfolgt.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite (8) durch Zerstäuben erfolgt.
7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite (8) durch Auflösen in einem Lösungsmittel erfolgt.
8. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite (8) durch Aufquellen der Schutzfolie (7) in einem Lösungsmittel mit nachfolgendem Abziehen erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , dass das Entfernen der Schutzfolie (7) von der Oberseite (8) durch Aufquellen der Schutzfolie (7) mittels Erwärmen mit nachfolgendem Abziehen erfolgt.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Stütz- und Transportfolie (9) einen Montagerahmen aufweist und mit dem Montagerahmen nach der Bestrahlung (18) und dem Aushärten des Klebstoffs der Klebstoffschicht (1) in den Bereichen der Trennnuten (6) an einem Vereinzelungs- und Bestückungsautomaten montiert wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Abheben der gedünnten Halbleiterchips (2) mit nicht gehärteter Klebstoffschicht (1) von der Stütz- und Transportfolie (9) mittels eines Stichels (19) erfolgt, der die Stütz- und Transportfolie (9) durchstößt und den gedünnten Halbleiterchip (2) an eine Vakuumpipette zum Weitertransport übergibt, wobei die Verbindungsstege (4) durchbrechen.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die gedünnten Halbleiterchips (2) zur Weiterverarbeitung zu Halbleiterbauteilen mit der nicht gehärteten Kleb- stoffschicht (1) auf ihren Rückseiten (5) auf Halbleiterchippositionen (15) eines Verdrahtungsträgers aufgeklebt werden.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das selektive Bestrahlen der KlebstoffSchicht (1) mittels UV-Belichten durch eine Belichtungsmaske (23) erfolgt.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das selektive Bestrahlen durch einen Laserschreibstrahl erfolgt, der entlang der Verbindungsstege (4) geführt wird und die KlebstoffSchicht (1) aushärtet.
PCT/DE2005/002016 2004-12-06 2005-11-09 Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers WO2006060976A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/720,954 US8580070B2 (en) 2004-12-06 2005-11-09 Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004058876.7 2004-12-06
DE102004058876A DE102004058876B3 (de) 2004-12-06 2004-12-06 Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers

Publications (1)

Publication Number Publication Date
WO2006060976A1 true WO2006060976A1 (de) 2006-06-15

Family

ID=35929934

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/002016 WO2006060976A1 (de) 2004-12-06 2005-11-09 Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers

Country Status (3)

Country Link
US (1) US8580070B2 (de)
DE (1) DE102004058876B3 (de)
WO (1) WO2006060976A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
US9355881B2 (en) 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
JP2016207820A (ja) * 2015-04-22 2016-12-08 株式会社ディスコ ウエーハの加工方法
JP2016219757A (ja) * 2015-05-26 2016-12-22 株式会社ディスコ 被加工物の分割方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722130A (en) * 1984-11-07 1988-02-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JPH0578629A (ja) * 1991-09-18 1993-03-30 Furukawa Electric Co Ltd:The 放射線硬化性粘着テープ
US6140151A (en) * 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
JP2001156028A (ja) * 1999-11-30 2001-06-08 Lintec Corp 半導体装置の製造方法
EP1195809A2 (de) * 2000-08-31 2002-04-10 LINTEC Corporation Verfahren zur Herstellung von Halbleiter-Anordnungen
JP2004311848A (ja) * 2003-04-09 2004-11-04 Nitta Ind Corp 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
DE10048881A1 (de) * 2000-09-29 2002-03-07 Infineon Technologies Ag Vorrichtung und Verfahren zum planen Verbinden zweier Wafer für ein Dünnschleifen und ein Trennen eines Produkt-Wafers
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
DE10159974C1 (de) * 2001-12-06 2003-10-23 Infineon Technologies Ag Halbleiterchip-Montageanlage mit einem Saugnippel zur Abnahme eines Halbleiterchips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722130A (en) * 1984-11-07 1988-02-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JPH0578629A (ja) * 1991-09-18 1993-03-30 Furukawa Electric Co Ltd:The 放射線硬化性粘着テープ
US6140151A (en) * 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
JP2001156028A (ja) * 1999-11-30 2001-06-08 Lintec Corp 半導体装置の製造方法
EP1195809A2 (de) * 2000-08-31 2002-04-10 LINTEC Corporation Verfahren zur Herstellung von Halbleiter-Anordnungen
JP2004311848A (ja) * 2003-04-09 2004-11-04 Nitta Ind Corp 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 406 (C - 1090) 29 July 1993 (1993-07-29) *
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 23 10 February 2001 (2001-02-10) *
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 12 5 December 2003 (2003-12-05) *

Also Published As

Publication number Publication date
DE102004058876B3 (de) 2006-05-24
US20110155297A1 (en) 2011-06-30
US8580070B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
DE112015006857B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102015216619B4 (de) Verfahren zum Bearbeiten eines Wafers
DE10260233B4 (de) Verfahren zum Befestigen eines Werkstücks mit einem Feststoff an einem Werkstückträger und Werkstückträger
DE60028912T2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
EP1384255B1 (de) Verfahren zum rückseitenschleifen von wafern
DE102015002542A1 (de) Waferteilungsverfahren
DE10037741A1 (de) Verfahren zur Herstellung von Halbleiterchips
DE10332188A1 (de) Inline-System für einen Halbleiterpackungs-Montageprozess und Chipvereinzelungs-Folienanbringungseinheit
DE202009018064U1 (de) Gegenstände beim reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat
DE10350176A1 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
WO2006060983A2 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE10312662A1 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102018200656A1 (de) Verfahren zum Bearbeiten eines Wafers
DE112015004455B4 (de) Mehrschichtige Laser-Debonding-Struktur mit einstellbarer Absorption
DE10146936B4 (de) Herstellverfahren für eine Chipkomponenten-Baugruppe
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
WO2006060976A1 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE102019205063B4 (de) Anordnungsverfahren für eine schutzfolie
DE102019209925B4 (de) Waferbearbeitungsverfahren
DE102005011107A1 (de) Verfahren und Vorrichtung zum Bearbeiten von Wafern auf Montageträgern
DE112019006915T5 (de) Verfahren zur herstellung eines halbleiterelements

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase

Ref document number: 05814430

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 11720954

Country of ref document: US