JP2001156028A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001156028A
JP2001156028A JP34033599A JP34033599A JP2001156028A JP 2001156028 A JP2001156028 A JP 2001156028A JP 34033599 A JP34033599 A JP 34033599A JP 34033599 A JP34033599 A JP 34033599A JP 2001156028 A JP2001156028 A JP 2001156028A
Authority
JP
Japan
Prior art keywords
chip
adhesive layer
wafer
sheet
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34033599A
Other languages
English (en)
Inventor
Takashi Sugino
野 貴 志 杉
Hideo Senoo
尾 秀 男 妹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP34033599A priority Critical patent/JP2001156028A/ja
Publication of JP2001156028A publication Critical patent/JP2001156028A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 極薄チップを歩留まりよく製造でき、かつ該
チップの裏面に適当量の接着剤層を簡便に形成すること
ができ、チップの欠けやチップクラックおよびパッケー
ジクラックの発生を防止でき、生産効率の向上が可能な
半導体装置の製造方法を提供すること。 【解決手段】 本発明に係る半導体装置の製造方法は、
半導体回路が形成されたウエハ表面からそのウエハ厚さ
よりも浅い切込み深さの溝を形成し、該回路面に表面保
護シートを貼着し、上記半導体ウエハの裏面研削をする
ことでウエハの厚みを薄くし、研削面に、基材とその上
に形成された接着剤層とからなるダイシング・ダイボン
ドシートを貼着し、該表面保護シートを剥離し、前記溝
をさらに削成し、最終的には個々のチップへの分割を行
うとともに、ダイシング・ダイボンドシートの接着剤層
を切断し、該接着剤層をチップとともに、ダイシング・
ダイボンドシートの基材から剥離し、該接着剤層を介し
て、チップを所定の基台上に固着することを特徴として
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳しくは極薄チップを歩留まりよく
製造でき、かつ該チップの裏面に適当量の接着剤層を簡
便に形成することができ、チップの欠けやチップクラッ
クおよびパッケージクラックの発生を防止でき、生産効
率の向上が可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＩＣカードの普及が進み、さらな
る薄型化が望まれている。このため、従来は厚さが３５
０μｍ程度であった半導体チップを、厚さ５０〜１００
μｍあるいはそれ以下まで薄くする必要が生じている。
このような薄型半導体チップは、ウエハの回路面に裏面
研削用表面保護テープを貼付して、ウエハ裏面を研削し
た後、ウエハをダイシングして得られるが、研削後のウ
エハ厚が薄くなるとダイシング時にチップの欠けやチッ
プクラックが発生しやすい。
【０００３】そこで、このようなチップの薄厚化を達成
する他の方法として、特開平５−３３５４１１号公報に
は、ウエハの表面側から所定深さの溝を形成した後、こ
の裏面側から研削する半導体チップの製造方法が開示さ
れている。また、同号公報には、裏面研削工程後、マウ
ンティング用テープに付着しているペレットをマウンテ
ィング用テープから分離してリードフレームに固着する
方法が開示されている。
【０００４】このようなチップ形成方法によれば、ウエ
ハ内に発生するクラックを溝で止めることができるた
め、歩留まりは向上する。しかし、上記のような方法に
おいても、なおチップが破損することがあった。ウエハ
がチップに分割する直前には、チップとチップとは極め
て薄いブリッジで結ばれている状態にある。裏面研削機
のスピンドルが当たり現に研削されているチップと、そ
の隣のスピンドルが当たっていないチップとでは、研削
力の付加される方向および大きさが異なる。この力の相
違により、チップが位置ずれし、上記の薄いブリッジに
クラックが発生し、チップの破損に至る（図７参照）。
【０００５】また、このような方法により得られるチッ
プは、極めて薄く、続く実装工程において破損しやす
い。また、従来マウンティング用テープに固定されてい
る半導体チップをピックアップし、基台上に固着する場
合には、ディスペンサー法と呼ばれる方法や、フィルム
状接着剤を用いる方法が採られている。
【０００６】ディスペンサー法は、液状接着剤をディス
ペンサーにより、基台上のチップ固着予定位置に、所定
量塗布し、その上に半導体チップを圧着・固定する方法
である。しかしこの方法では、接着剤の塗出量の制御が
難しく、接着剤量が一定せず、品質にばらつきができ
る。また液状接着剤であるためブリード現象が起こるな
どの問題もある。接着剤のブリードが起こると、チップ
上面にまで接着剤がまき上がってしまったり、あるいは
半導体チップが傾くため、ワイヤーボンディング時に不
都合が生じる。また、樹脂封止の後に、高温状態下に置
かれた場合には、ブリードした接着剤から発生する揮発
性成分のために、パッケージクラックに至る場合もあ
る。
【０００７】フィルム状接着剤を用いる方法では、予め
基台上のチップ固着予定位置にチップとほぼ同一形状に
切断したフィルム状接着剤を貼付しておくか、あるいは
予めチップとほぼ同一形状に切断したフィルム状接着剤
をチップに貼付しておき、該フィルム状接着剤を介して
基台にチップを固着する。しかしこの方法では、フィル
ム状接着剤を、チップとほぼ同一形状に切断しておく準
備が必要であり、手間がかかるとともに、また、チップ
と同サイズの極めて小さなフィルム状接着剤をチップに
貼付する作業があり、煩雑でもある。
【０００８】さらに、上記何れの手段を採るとしても、
極薄にまで研削されて脆くなった微小なチップを取扱う
ため、僅かな操作ミスによってもチップが破損してしま
う。このため、特にチップ裏面に接着剤層を形成するた
めの簡便かつ確実な方法の開発が要請されている。
【０００９】
【発明が解決しようとする課題】本発明は、上記のよう
な従来技術に鑑みてなされたものであって、さらに詳し
くは極薄チップを歩留まりよく製造でき、かつ該チップ
の裏面に適当量の接着剤層を簡便に形成することがで
き、チップの欠けやチップクラックおよびパッケージク
ラックの発生を防止でき、生産効率の向上が可能な半導
体装置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体回路が形成されたウエハ表面から
そのウエハ厚さよりも浅い切込み深さの溝を形成し、該
回路面に表面保護シートを貼着し、上記半導体ウエハの
裏面研削をすることでウエハの厚みを薄くし、研削面
に、基材とその上に形成された接着剤層とからなるダイ
シング・ダイボンドシートを貼着し、該表面保護シート
を剥離し、前記溝をさらに削成し、最終的には個々のチ
ップへの分割を行うとともに、ダイシング・ダイボンド
シートの接着剤層を切断し、該接着剤層をチップととも
に、ダイシング・ダイボンドシートの基材から剥離し、
該接着剤層を介して、チップを所定の基台上に固着する
ことを特徴としている。
【００１１】また、本発明においては、溝の深さがチッ
プの厚さの１０〜８０％であることが好ましい。このよ
うな本発明によれば、半導体装置の製造を効率よく行う
ことができる。
【００１２】
【発明の実施の形態】以下、図面を参照しながら、本発
明についてさらに具体的に説明する。 第１工程：半導体回路が形成されたウエハ１表面からそ
のウエハ厚さよりも浅い切込み深さの溝２を形成する。
より具体的には、複数の回路を区画するウエハ１の切断
位置に沿って所定の深さの溝２をウエハ１表面から削成
する（図１参照）。
【００１３】溝２の削成は、従来より用いられているウ
エハダイシング装置を用いて、適宜に切込み深さを調整
することにより行われる。この際、必要に応じ、従来よ
りウエハダイシング時に用いられているダイシングテー
プ等により、ウエハを固定しておいてもよい。ウエハ１
の厚さは、何ら限定されるものではないが、通常は３５
０〜８００μm程度であり、溝２の深さは、目的とする
チップの厚さに応じて適宜に設定され、通常は、目的と
するチップの厚さの１０〜８０％程度である。また溝２
の幅Ｗは、使用するダイシングブレードの幅と等しく通
常は１０〜１００μm程度である。
【００１４】第２工程：回路面に表面保護シート１０を
貼着する。具体的には、前記ウエハ１の表面全体を覆う
状態に表面保護シート１０を接着する（図２参照）。表
面保護シート１０は、基材１１上に、再剥離性接着剤層
１２が形成されてなり、所定の用に供した後、容易に剥
離できる性質を有する。また再剥離性接着剤層１２はエ
ネルギー線硬化型の接着剤からなるものであってもよ
い。エネルギー線硬化型接着剤は、エネルギー線の照射
前には充分な接着力で被着体を保持でき、エネルギー線
の照射により硬化し接着力を失い、容易に剥離できる性
質を有する。
【００１５】このような表面保護シート１０としては、
従来より各種物品の保護、半導体ウエハの加工等に用い
られてきた各種の保護シートが用いられる。特に本発明
においては、特願平１０−２３１６０２号明細書あるい
は特願平１１−３０５６７３号明細書等において、本願
出願人らが提案した表面保護シートが好ましく用いられ
る。
【００１６】第３工程：半導体ウエハ１の裏面を、目的
とするウエハの厚さまで研削する（図３参照）。前述し
たように、溝２の深さは、目的とするチップの厚さの１
０〜８０％程度であるので、この状態では未だチップへ
の分割は行われず、図３に示すように、未分割のチップ
３がブリッジ部５を介して連結している。したがって、
ブリッジ部の破壊によるチップの破損という事態は起こ
らない。なお、裏面研削は従来より用いられている裏面
研削装置により行なわれる。
【００１７】第４工程：研削面にダイシング・ダイボン
ドシート２０を貼着し、表面保護シート１０を剥離除去
する（図４参照）。ダイシング・ダイボンドシート２０
は、基材２１とその上に形成された接着剤層２２とから
なり、接着剤層２２は、基材２１から剥離可能なように
形成されている。接着剤層２２は、室温条件または温和
な熱圧着条件でチップ３に貼着可能であり、チップ３に
貼着後、ブリッジ部５を切断し、個々のチップに分割
後、チップ３をピックアップすると、チップ３の裏面に
同伴して基材２１から剥離される。
【００１８】このようなダイシング・ダイボンドシート
２０としては、従来より半導体ウエハのダイシングおよ
びダイボンドに用いられてきた各種のシートが特に制限
されることなく用いられる。より具体的には、たとえば
特開平２−３２１８１号公報、特開平８−５３６５５号
公報、特開平８−２３９６３６号公報、特開平９−１０
０４５０号公報、特開平９−２０２８７２号公報等に記
載されている、エネルギー線硬化型粘着成分と熱硬化型
接着成分とを必須成分とする接着剤層を有するダイシン
グ・ダイボンドシート、あるいは特開平９−６７５５８
号公報に記載されている、ポリイミド系樹脂と、これと
相溶する含窒素有機化合物とからなる接着剤層を有する
ダイシング・ダイボンドシートなどを用いることができ
る。
【００１９】また上記の他にも、エポキシ樹脂、イミド
樹脂、アミド樹脂、シリコーン樹脂、アクリレート樹脂
及びその変性物、またはこれらの混合物からなる接着剤
層を有するダイシング・ダイボンドシートも適宜に使用
できる。上記のようなダイシング・ダイボンドシート２
０を研削面に貼付した後、表面保護シート１０を剥離す
る。表面保護シート１０の接着剤層がエネルギー線硬化
型接着剤からなる場合は、エネルギー線照射を行って接
着力を低下させてからシート１０の剥離を行う。
【００２０】第５工程：溝２をさらに削成し、最終的に
は個々のチップへの分割を行うとともに、ダイシング・
ダイボンドシート２０の接着剤層を切断する（図５参
照）。表面保護シート１０を剥離することで、前記第１
工程で削成した溝２が露出する。この溝２に沿ってダイ
シングブレード４でウエハを切断し、個々の回路毎に分
割し、かつ接着剤層２２まで、完全に切断（フルカッ
ト）する。ダイシングブレード４の幅Ｗ１は、前記した
溝２の幅Ｗよりもやや狭く、具体的には、Ｗ１はＷの３
０〜９０％程度であることが望ましい。
【００２１】切込みの深さは、ウエハ１および接着剤層
２２をフルカットできる程度で充分であるが、通常は基
材２１の一部にまで切込み、接着剤層２２の切断を完全
に行うことが好ましい。これにより、接着剤層２は、チ
ップ３と略同一の大きさ・形状に切断される。ウエハ１
には既に溝２が形成されているので、ウエハのフルカッ
トに要する時間は短縮される。したがって、ウエハ１が
破損する危険性もその分低くなる。
【００２２】第６工程：接着剤層２２をチップ３ととも
に、ダイシング・ダイボンドシート２０の基材２１から
剥離する（図６参照）。接着剤層２２は、前述したよう
に基材２１から剥離可能に形成されている。したがっ
て、チップ３をピックアップすると、チップ裏面に接着
剤層２２が固着された状態で、基材２１から剥離され
る。
【００２３】なお、接着剤層２２が前述したエネルギー
線硬化型粘着成分と熱硬化型接着成分とを必須成分とす
る接着剤からなる場合には、接着剤層２２にエネルギー
線照射を行った後、チップ３をピックアップすることが
好ましい。エネルギー線照射により接着剤層２２の接着
力が低下するため、接着剤層２２と基材２１との間での
剥離を良好に行うことができる。なお、エネルギー線の
照射は前記第５工程の前に行ってもよい。
【００２４】第７工程：該接着剤層２２を介して、チッ
プ３を所定の基台上に固着する（図示せず）。上記第６
工程により、チップ３の裏面には接着剤層２２が形成さ
れている。この接着剤層２２を介して、基台上にチップ
３を載置後、所要の手段により接着剤層２２に接着力を
発現させることで、チップ３を基台上に固着できる。接
着剤層２２が、前述したエネルギー線硬化型粘着成分と
熱硬化型接着成分とを必須成分とする接着剤からなる場
合には、加熱することで熱硬化型接着成分の接着性が発
現し、チップ３と基台とを強固に接着できる。また、ポ
リイミド系樹脂と、これと相溶する含窒素有機化合物と
からなる場合にも同様に、加熱することで、ポリイミド
系樹脂が硬化し、チップ３と基台とを強固に接着でき
る。
【００２５】さらに、接着剤層２２は、チップ３と略同
一形状の固形接着剤であるため、ブリードなどの問題が
起こらず、ワイヤボンディングの不良やパッケージクラ
ックの発生等を低減できる。
【００２６】
【発明の効果】以上説明してきたように、本発明に係る
半導体装置の製造方法によれば、極薄チップを歩留まり
よく製造でき、かつ該チップの裏面に適当量の接着剤層
を簡便に形成することができ、チップの欠けやチップク
ラックおよびパッケージクラックの発生を防止でき、生
産効率の向上が可能になる。
【００２７】
【実施例】以下本発明を実施例により説明するが、本発
明はこれら実施例に限定されるものではない。なお、以
下において「チッピングテスト」、「ワイヤーボンディ
ングテスト」、「パッケージクラックテスト」は次の方
法で行った。 「チッピングテスト」実施例及び比較例の接着剤層付シ
リコンチップ50個の側面を光学顕微鏡を用いて、チップ
欠けやクラックなどの有無及びクラックの幅を測定し
た。 「ワイヤーボンディングテスト」実施例、比較例の半導
体装置100個を用いて、シリコンチップ上面のアルミパ
ッドとリードフレーム上の配線部間のワイヤーボンディ
ング性（接着剤のはみ出し、まき上がり及びブリードな
どによる不具合、歩留まり）を確認した。アルミパッド
部は、シリコンチップ端面から100μmの位置、配線のワ
イヤーボンド部は、シリコンチップの端面から500μmの
位置とした。 「パッケージクラックテスト」実施例、比較例の半導体
装置を所定の封止樹脂（ビフェニル型エポキシ樹脂）を
用いて、高圧封止する。175℃、6時間を要して、その樹
脂を硬化させ、100個のパッケージクラックテスト用パッ
ケージを得た。次いで、各々のパッケージを高温高湿度
下（85℃、85％RH）に168時間放置する。その後、VPS
（Vapor Phase Soldering 気相ハンダ付）と同等の環境
下（215℃）に１分間放置後、室温に戻した。これを3回
行った後、走査型超音波探傷機SAT（Scanning Acoustic
Tomography）で封止樹脂のクラックの有無を検査し
た。検査したパッケージ数（100個）に対し、クラック
が発生したパッケージ数の比率をパッケージクラック発
生率とする。
【００２８】また、以下の実施例および比較例で使用し
た表面保護シート、ダイシングテープ、ダイシング・ダ
イボンドシート、マウンティング用テープ、裏面研削用
表面保護テープは以下のとおりである。 （１）表面保護シートは次のようにして作製した。 「表面保護シートの作製」エネルギー線硬化型共重合体
としてブチルアクリレート６０重量部、メチルメタクリ
レート１０重量部、2-ヒドロキシエチルアクリレート３
０重量部からなる重量平均分子量３０００００のアクリ
ル系共重合体の２５％酢酸エチル溶液１００重量部とメ
タクリロイルオキシエチルイソシアナート７．０重量部
とを反応させ、該エネルギー線硬化型共重合体固形分１
００重量部に対して、架橋剤として０．５重量部の多価
イソシアナート化合物（コロネートＬ、日本ポリウレタ
ン工業社製））と、光重合開始剤として１．０重量部の
1-ヒドロキシシクロヘキシルフェニルケトン（イルガキ
ュア１８４、チバ・スペシァリティ・ケミカルズ社製）
を混合してエネルギー線硬化型粘着剤を得た。
【００２９】このエネルギー線硬化型粘着剤を、乾燥後
の塗布厚が２０μｍとなるように１１０μｍ厚のポリエ
チレンフィルム（ヤング率×厚さ＝１４．３kg／cm）に
塗布した後、１００℃で１分間乾燥し、表面保護シート
を得た。 （２）ダイシングテープ：Adwill D-628（ポリオレフィ
ン基材110μm厚、エネルギー線硬化型粘着剤層20μm
厚、リンテック社製） （３）ダイシング・ダイボンドシート：Adwill LE5000
（ポリオレフィン基材100μm厚、熱硬化型接着剤層20μ
m厚、リンテック社製）または熱可塑性ポリイミドシー
ト（ポリエチレンナフタレート基材25μm厚、熱可塑性
ポリイミド接着剤層20μm厚） （４）マウンティング用テープ Adwill D-650（ポリオレフィン基材110μm厚、エネルギ
ー線硬化型粘着剤層20μm厚、リンテック社製） （５）裏面研削用表面保護テープ：Adwill E-6142S（ポ
リオレフィン基材110μm厚、エネルギー線硬化型粘着剤
層30μm厚、リンテック社製）
【００３０】
【実施例１】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量50μm、チップサ
イズ5mm□の条件で溝を形成した。次いで、表面保護シ
ートを、溝を形成した面に貼付し、ダイシングテープを
剥離し、裏面研削装置（DFG-840、ディスコ社製）を用
いて、厚さ80μmになるまで研削を行った。その後、ダ
イシング・ダイボンドシート（Adwill LE5000）を研削
面側に貼付し、表面保護シートに紫外線を照射し剥離し
た。ダイシング・ダイボンドシートに紫外線照射し、ウ
エハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、30μm厚のブレード、切り込み量65μmでシリコンウ
エハの溝を形成している箇所を再度ダイシングした。そ
して、個々に分割されたシリコンチップをダイシング・
ダイボンドシートから接着剤層とともにピックアップ
し、接着剤層付シリコンチップをリードフレームのダイ
パッド部にダイレクトダイボンディングし、所定の硬化
条件（160℃×30分）で加熱硬化し、半導体装置を得
た。
【００３１】結果を表１に示す。
【００３２】
【実施例２】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量10μm、チップサ
イズ5mm□の条件で溝を形成した。次いで、表面保護シ
ートを、溝を形成した面に貼付し、ダイシングテープを
剥離し、裏面研削装置（DFG-840、ディスコ社製）を用
いて、厚さ80μmになるまで研削を行った。その後、ダ
イシング・ダイボンドシート（Adwill LE5000）を研削
面側に貼付し、表面保護シートに紫外線を照射し剥離し
た。ダイシング・ダイボンドシートに紫外線照射し、ウ
エハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、30μm厚のブレード、切り込み量105μmでシリコン
ウエハの溝を形成している箇所を再度ダイシングした。
そして、個々に分割されたシリコンチップをダイシング
・ダイボンドシートから接着剤層とともにピックアップ
し、接着剤層付シリコンチップをリードフレームのダイ
パッド部にダイレクトダイボンディングし、所定の硬化
条件（160℃×30分）で加熱硬化し、半導体装置を得
た。
【００３３】結果を表１に示す。
【００３４】
【実施例３】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量60μm、チップサ
イズ5mm□の条件で溝を形成した。次いで、表面保護シ
ートを、溝を形成した面に貼付し、ダイシングテープを
剥離し、裏面研削装置（DFG-840、ディスコ社製）を用
いて、厚さ80μmになるまで研削を行った。その後、ダ
イシング・ダイボンドシート（Adwill LE5000）を研削
面側に貼付し、表面保護シートに紫外線を照射し剥離し
た。ダイシング・ダイボンドシートに紫外線照射し、ウ
エハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、30μm厚のブレード、切り込み量45μmでシリコンウ
エハの溝を形成している箇所を再度ダイシングした。そ
して、個々に分割されたシリコンチップをダイシング・
ダイボンドシートから接着剤層とともにピックアップ
し、接着剤層付シリコンチップをリードフレームのダイ
パッド部にダイレクトダイボンディングし、所定の硬化
条件（160℃×30分）で加熱硬化し、半導体装置を得
た。
【００３５】結果を表１に示す。
【００３６】
【比較例１】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量400μm、チップ
サイズ5mm□の条件で溝を形成した。次いで、表面保護
シートを、溝を形成した面に貼付し、ダイシングテープ
を剥離し、裏面研削装置（DFG-840、ディスコ社製）を
用いて、厚さ80μmになるまで研削を行うとともに個々
のチップに分割した。その後、マウンティング用テープ
（Adwill D-650）を研削面側に貼付した後、表面保護シ
ートを剥離し、個々のチップをピックアップした。そし
て、リードフレームのダイパッド部にボンディング用ペ
ースト状接着剤を塗布し、シリコンチップをボンディン
グし、所定の硬化条件で加熱硬化し半導体装置を得た。
【００３７】結果を表１に示す。
【００３８】
【比較例２】裏面研削用表面保護テープ（Adwill E-614
2S）を、直径６インチ、厚み700μmのシリコンウエハに
貼付し、裏面研削装置（DFG-840、ディスコ社製）を用
いて、厚さ80μmになるまで研削を行った。裏面研削用
表面保護テープを剥離し、ダイシング・ダイボンドシー
ト（Adwill LE5000）を研削面側に貼付し、紫外線照射
し、ウエハダイシング装置（DAD 2H/6T、ディスコ社
製）を用い、35μm厚のブレードで、切り込み量115μ
m、チップサイズ5mm□の条件で切断（ダイシング）を行
った。得られた接着剤層付シリコンチップを、リードフ
レームのダイパッド部にダイレクトダイボンディング
し、所定の硬化条件（160℃×30分）で加熱硬化し、半
導体装置を得た。
【００３９】結果を表１に示す。
【００４０】
【表１】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一工程を
示す。
【図２】本発明に係る半導体装置の製造方法の一工程を
示す。
【図３】本発明に係る半導体装置の製造方法の一工程を
示す。
【図４】本発明に係る半導体装置の製造方法の一工程を
示す。
【図５】本発明に係る半導体装置の製造方法の一工程を
示す。
【図６】本発明に係る半導体装置の製造方法の一工程を
示す。
【図７】従来の裏面研削方法におけるチップ破損のメカ
ニズムを示す。
【符号の説明】
１…ウエハ ２…溝 ３…チップ ４…ダイシングブレード ５…ブリッジ部 １０…表面保護シート ２０…ダイシング・ダイボンドシート

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体回路が形成されたウエハ表面から
    そのウエハ厚さよりも浅い切込み深さの溝を形成し、 該回路面に表面保護シートを貼着し、 上記半導体ウエハの裏面研削をすることでウエハの厚み
    を薄くし、 研削面に、基材とその上に形成された接着剤層とからな
    るダイシング・ダイボンドシートを貼着し、該表面保護
    シートを剥離し、 前記溝をさらに削成し、最終的には個々のチップへの分
    割を行うとともに、ダイシング・ダイボンドシートの接
    着剤層を切断し、 該接着剤層をチップとともに、ダイシング・ダイボンド
    シートの基材から剥離し、 該接着剤層を介して、チップを所定の基台上に固着する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 溝の深さがチップの厚さの１０〜８０％
    であることを特徴とする請求項１記載の半導体装置の製
    造方法。
JP34033599A 1999-11-30 1999-11-30 半導体装置の製造方法 Pending JP2001156028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34033599A JP2001156028A (ja) 1999-11-30 1999-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34033599A JP2001156028A (ja) 1999-11-30 1999-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001156028A true JP2001156028A (ja) 2001-06-08

Family

ID=18335965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34033599A Pending JP2001156028A (ja) 1999-11-30 1999-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001156028A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6554194B1 (en) * 1998-09-18 2003-04-29 Hitachi, Ltd. IC card and its manufacturing method
SG100750A1 (en) * 2000-08-31 2003-12-26 Lintec Corp Process for producing semiconductor device
JP2004311980A (ja) * 2003-03-26 2004-11-04 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
WO2006060976A1 (de) * 2004-12-06 2006-06-15 Qimonda Ag Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
JP2009135509A (ja) * 2002-08-28 2009-06-18 Lintec Corp 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP2016219757A (ja) * 2015-05-26 2016-12-22 株式会社ディスコ 被加工物の分割方法
CN112378693A (zh) * 2020-11-30 2021-02-19 青岛歌尔微电子研究院有限公司 芯片焊垫的切片方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6554194B1 (en) * 1998-09-18 2003-04-29 Hitachi, Ltd. IC card and its manufacturing method
SG100750A1 (en) * 2000-08-31 2003-12-26 Lintec Corp Process for producing semiconductor device
JP2009135509A (ja) * 2002-08-28 2009-06-18 Lintec Corp 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP2004311980A (ja) * 2003-03-26 2004-11-04 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
WO2006060976A1 (de) * 2004-12-06 2006-06-15 Qimonda Ag Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
US8580070B2 (en) 2004-12-06 2013-11-12 Edward Fuergut Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2016219757A (ja) * 2015-05-26 2016-12-22 株式会社ディスコ 被加工物の分割方法
CN112378693A (zh) * 2020-11-30 2021-02-19 青岛歌尔微电子研究院有限公司 芯片焊垫的切片方法
CN112378693B (zh) * 2020-11-30 2023-03-31 青岛歌尔微电子研究院有限公司 芯片焊垫的切片方法

Similar Documents

Publication Publication Date Title
JP4409014B2 (ja) 半導体装置の製造方法
JP3906962B2 (ja) 半導体装置の製造方法
JP4107417B2 (ja) チップ状ワークの固定方法
JP4283596B2 (ja) チップ状ワークの固定方法
JP4443962B2 (ja) ダイシング・ダイボンドフィルム
JP3410202B2 (ja) ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
KR101017731B1 (ko) 다이싱 시트를 갖는 접착 필름 및 그 제조 방법
JP3485525B2 (ja) 半導体装置の製造方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2004146645A (ja) 半導体装置の製造方法
KR20110101102A (ko) 다이싱·다이 본드 필름
JP2005005355A (ja) ダイシング・ダイボンドフィルム
JP2014011273A (ja) ウェハ加工用粘着テープ
CN110767595B (zh) 芯片接合切割片材
JP2006303472A (ja) ダイシング・ダイボンドフィルム
JP6193663B2 (ja) ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
JP4822532B2 (ja) ダイシング・ダイボンドフィルム
JP4394109B2 (ja) 半導体装置の製造方法
CN112724859B (zh) 柔性芯片粘接膜、制备方法和柔性芯片的封装方法
JP2001156028A (ja) 半導体装置の製造方法
JP2005209940A (ja) 半導体装置の製造方法
CN214693974U (zh) 柔性芯片粘接膜和柔性芯片的封装结构
JP2017139409A (ja) ダイボンドダイシングシート
JP5270191B2 (ja) 半導体装置の製造方法
JP4480701B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202