JP4394109B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4394109B2
JP4394109B2 JP2006291625A JP2006291625A JP4394109B2 JP 4394109 B2 JP4394109 B2 JP 4394109B2 JP 2006291625 A JP2006291625 A JP 2006291625A JP 2006291625 A JP2006291625 A JP 2006291625A JP 4394109 B2 JP4394109 B2 JP 4394109B2
Authority
JP
Japan
Prior art keywords
adhesive layer
wafer
chip
sheet
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006291625A
Other languages
English (en)
Other versions
JP2007036292A (ja
Inventor
貴志 杉野
秀男 妹尾
和弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2006291625A priority Critical patent/JP4394109B2/ja
Publication of JP2007036292A publication Critical patent/JP2007036292A/ja
Application granted granted Critical
Publication of JP4394109B2 publication Critical patent/JP4394109B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくはチップの整列性が良好であり、ピックアップ効率の向上が可能な半導体装置の製造方法に関する。
また本発明は、半導体装置の製造方法に関し、さらに詳しくは極薄チップの裏面に適当量の接着剤層を簡便に形成することができ、チップの欠けやチップクラックおよびパッケージクラックの発生を防止でき、しかもチップの整列性が良好であり、生産効率の向上が可能な半導体装置の製造方法に関する。
近年、ICカードの普及が進み、さらなる薄型化が望まれている。このため、従来は厚さが350μm程度であった半導体チップを、厚さ50〜100μmあるいはそれ以下まで薄くする必要が生じている。
このような薄型半導体チップは、ウエハの回路面に表面保護シートを貼付して、ウエハ裏面を研削した後、ウエハをダイシングして得られるが、研削後のウエハ厚が薄くなるとダイシング時にチップの欠けやチップクラックが発生しやすい。
そこで、このようなチップの薄厚化を達成する他の方法として、特開平5−335411号公報には、ウエハの表面側から所定深さの溝を形成した後、この裏面側から研削する半導体チップの製造方法が開示されている。また、同号公報には、裏面研削工程後、マウンティング用テープに付着しているペレット(チップ)をマウンティング用テープから分離(ピックアップ)してリードフレームに固着する方法が開示されている。
このような方法によると、マウンティング用テープに付着しているチップの位置ズレが生じ、ピックアップ装置の認識不良が発生し、生産効率が低下する場合がある。
また、従来マウンティング用テープに固定されている半導体チップをピックアップし、基台上に固着する場合には、ディスペンサー法と呼ばれる方法や、フィルム状接着剤を用いる方法が採られている。
ディスペンサー法は、液状接着剤をディスペンサーにより、基台上のチップ固着予定位置に、所定量塗布し、その上に半導体チップを圧着・固定する方法である。しかしこの方法では、接着剤の塗出量の制御が難しく、接着剤量が一定せず、品質にばらつきができる。また液状接着剤であるためブリード現象が起こるなどの問題もある。接着剤のブリードが起こると、チップ上面にまで接着剤がまき上がってしまったり、あるいは半導体チップが傾くため、ワイヤーボンディング時に不都合が生じる。また、樹脂封止の後に、高温状態下に置かれた場合には、ブリードした接着剤から発生する揮発性成分のために、パッケージクラックに至る場合もある。
フィルム状接着剤を用いる方法では、予め基台上のチップ固着予定位置にチップとほぼ同一形状に切断したフィルム状接着剤を貼付しておくか、あるいは予めチップとほぼ同一形状に切断したフィルム状接着剤をチップに貼付しておき、該フィルム状接着剤を介して基台にチップを固着する。しかしこの方法では、フィルム状接着剤を、チップとほぼ同一形状に切断しておく準備が必要であり、手間がかかるとともに、また、チップと同サイズの極めて小さなフィルム状接着剤をチップに貼付する作業があり、煩雑でもある。
さらに、上記何れの手段を採るとしても、極薄にまで研削されて脆くなった微小なチップを取扱うため、僅かな操作ミスによってもチップが破損してしまう。
このため、特にチップ裏面に接着剤層を形成するための簡便かつ確実な方法の開発が要請されている。
このような課題の解決を目的とし、本発明者らは既に特願平11-340334号において、「
半導体回路が形成されたウエハ表面からそのウエハ厚さよりも浅い切込み深さの溝を形成し、
該回路面に表面保護シートを貼着し、
上記半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行い、
研削面に、基材とその上に形成された接着剤層とからなるダイシング・ダイボンドシートを貼着し、該表面保護シートを剥離し、
チップ間に露出しているダイシング・ダイボンドシートの接着剤層を切断し、
該接着剤層をチップとともに、ダイシング・ダイボンドシートの基材から剥離し、
該接着剤層を介して、チップを所定の基台上に固着することを特徴とする半導体装置の製造方法」を提案している。
この方法により、極薄チップ裏面に適当量の接着剤層を簡便かつ確実に形成できる。
しかし、ダイシング・ダイボンドシートを貼着し、表面保護シートを剥離する際に、ダイシング・ダイボンドシートの接着剤層に歪みが起こり、結果的にチップの位置ズレが発生することがある。また、チップ間に露出しているダイシング・ダイボンドシートの接着剤層を切断する際に、接着剤層の振動・流動によりチップの位置ズレが起こることがある。チップの位置ズレが起こると、ピックアップ装置の認識不良が発生し、生産効率が低下する場合がある。
特開平5−335411号公報
本発明は、上記のような従来技術に鑑みてなされたものであって、チップの整列性が良好であり、ピックアップ効率の向上が可能な半導体装置の製造方法を提供することを目的としている。また、本発明は、極薄チップの裏面に適当量の接着剤層を簡便に形成することができ、チップの欠けやチップクラックおよびパッケージクラックの発生を防止でき、生産効率の向上が可能な半導体装置の製造方法を提供することを目的としている。
本発明に係る半導体装置の第1の製造方法は、半導体回路が形成されたウエハ表面からそのウエハ厚さよりも浅い切込み深さの溝を形成し、
該回路面に表面保護シートを貼着し、
上記半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行い、
研削面に、基材とその上に形成されたエネルギー線硬化型粘着剤層とからなるピックアップ工程用粘着シートを貼着し、該粘着剤層にエネルギー線を照射した後に、
前記回路面の表面保護シートを剥離することを特徴としている。
このような第1の製造方法によれば、表面保護シートの剥離に先立ち、ピックアップ工程用粘着シートの粘着剤層が硬化しているため、表面保護シートを剥離しても、粘着剤層の歪みは起こらず、チップの整列性が良好であり、ピックアップ効率を向上できる。
本発明に係る半導体装置の第2の製造方法は、
半導体回路が形成されたウエハ表面からそのウエハ厚さよりも浅い切込み深さの溝を形成し、
該回路面に表面保護シートを貼着し、
上記半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行い、
研削面に、基材とその上に形成された接着剤層とからなるダイシング・ダイボンドシートを貼着し、該接着剤層を一次硬化し、
チップ間に存在しているダイシング・ダイボンドシートの接着剤層を切断し、
該接着剤層をチップとともに、ダイシング・ダイボンドシートの基材から剥離し、
該接着剤層を介して、チップを所定の基台上に載置して該接着剤層を二次硬化してチップを基台上に固着することを特徴としている。
また、本発明に係る半導体装置の第3の製造方法は、
半導体回路が形成されたウエハ表面からそのウエハ厚さよりも浅い切込み深さの溝を形成し、
該回路面に表面保護シートを貼着し、
上記半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行い、
研削面に、基材とその上に形成された熱可塑性接着剤層とからなるダイボンドシートを貼着し、該熱可塑性接着剤層を放冷し、
チップ間に存在しているダイボンドシートの熱可塑性接着剤層を切断し、
該熱可塑性接着剤層をチップとともに、ダイボンドシートの基材から剥離し、
該熱可塑性接着剤層を介して、チップを所定の基台上に載置し、加熱してチップを基台上に固着することを特徴としている。
なお、本発明においては、前記表面保護シートが、エネルギー線硬化型粘着剤層を有する場合には、
前記回路面に表面保護シートを貼着し、エネルギー線硬化型粘着剤層を硬化した後に、半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行うことが好ましい。
このような本発明に係る第2および第3の製法によれば、表面保護シートを剥離する場合、ダイシング・ダイボンドシートの接着剤層またはダイボンドシートの接着剤層の流動性が低下しているため、表面保護シートを剥離しても、接着剤層の歪みは起こらず、チップの整列性が良好であり、ピックアップ効率を向上できる。また、特に接着剤層の切断時におけるチップの位置ズレを防止できるため、ピックアップ装置によるチップ認識を的確に行え、半導体装置の製造を効率よく行うことができる。
本発明に係る半導体装置の第1の製造方法によれば、チップの整列性が良好であり、ピックアップ効率の向上が可能になる。また、本発明に係る半導体装置の第2および第3の製造方法によれば、極薄チップの裏面に適当量の接着剤層を簡便に形成することができ、チップの欠けやチップクラックおよびパッケージクラックの発生を防止でき、かつチップの整列性が良好であり、生産効率の向上が可能になる。
以下、図面を参照しながら、本発明についてさらに具体的に説明する。
まず、本発明に係る第1の製造方法について説明する。
第1工程:半導体回路が形成されたウエハ1表面からそのウエハ厚さよりも浅い切込み深さの溝2を形成する。より具体的には、複数の回路を区画するウエハ1の切断位置に沿って所定の深さの溝2をウエハ1表面から形成する(図1参照)。
溝2の形成は、従来より用いられているウエハダイシング装置を用いて、適宜に切込み深さを調整することにより行われる。この際、必要に応じ、従来よりウエハダイシング時に用いられているダイシングテープ等により、ウエハを固定しておいてもよい。ウエハ1の厚さは、何ら限定されるものではないが、通常は350〜800μm程度であり、溝2
の深さは、目的とするチップの厚さに応じて適宜に設定され、通常は20〜500μm程
度である。また溝2の幅Wは、使用するダイシングブレードの幅と等しく通常は10〜100μm程度である。
第2工程:回路面に表面保護シート10を貼着する。具体的には、前記ウエハ1の表面全体を覆う状態に表面保護シート10を接着する(図2参照)。
表面保護シート10は、基材11上に、再剥離性接着剤層12が形成されてなり、所定の用に供した後、容易に剥離できる性質を有する。また再剥離性接着剤層12はエネルギー線硬化型の接着剤からなるものであってもよい。エネルギー線硬化型接着剤は、エネルギー線の照射前には充分な接着力で被着体を保持でき、エネルギー線の照射により硬化し接着力を失い、容易に剥離できる性質を有する。
このような表面保護シート10としては、従来より各種物品の保護、半導体ウエハの加工等に用いられてきた各種の保護シートが用いられる。特に本発明においては、特開2000−68237号公報あるいは特願平11−305673号明細書等において、本願出願人らが提案した表面保護シートが好ましく用いられる。
なお、本発明においては、前記表面保護シート10が、エネルギー線硬化型粘着剤層を有する場合には、
前記回路面に表面保護シート10を貼着し、エネルギー線硬化型粘着剤層を硬化した後に、後述する各工程を実施することが好ましい。半導体ウエハの裏面研削をすることでウエハの厚みを薄くする際には、ウエハには横方向の剪断力が負荷される。したがって、粘着剤層が軟質であると、剪断力によりチップが横方向に移動し、チップの位置ズレが起こることがある。しかし、上記方法により粘着剤層を硬化させておくと、横方向に力が加えられてもチップの位置ズレが起こることは無い。また、横方向の力によっては、チップの剥離・脱落は起きないので、チップの歩留りが低下することもない。
第3工程:半導体ウエハ1の裏面研削をすることでウエハ1の厚みを薄くするとともに、最終的には個々のチップ3への分割を行う。具体的には、前記溝2の底部を除去し、所定の厚さになるまでウエハの裏面を研削して個々のチップ3に分割する(図3参照)。裏面研削は従来より用いられている裏面研削装置により行なわれる。
第4工程:研削面にピックアップ工程用粘着シート20を貼着する。
ピックアップ工程用粘着シート20は、基材21とこの上に形成されたエネルギー線硬化型粘着剤層22とからなる。
エネルギー線硬化型粘着剤層22を構成するエネルギー線硬化型粘着剤としては、従来より公知の種々のエネルギー線硬化性粘着剤成分が特に制限されることなく用いられるが、一般的には、アクリル系粘着剤と、エネルギー線重合性化合物とを主成分としてなる。
エネルギー線硬化性粘着剤に用いられるエネルギー線重合性化合物としては、たとえば特開昭60−196,956号公報および特開昭60−223,139号公報に開示されているような光照射によって三次元網状化しうる分子内に光重合性炭素−炭素二重結合を少なくとも2個以上有する低分子量化合物が広く用いられる。
また、エネルギー線硬化性粘着剤は、側鎖にエネルギー線重合性基を有するエネルギー
線硬化型共重合体から形成されていてもよい。このようなエネルギー線硬化型共重合体は、たとえば、特開平5−32946号公報、特開平8−27239号公報等にその詳細が記載されている。
第5工程:ピックアップ工程用粘着シート20にエネルギー線を照射する。
エネルギー線としては、具体的には電子線、紫外線等が用いられ、特に紫外線が好ましく用いられる。エネルギー線の照射は、基材21の側から行われる。したがって、エネルギー線として紫外線を用いる場合には、基材21は透明である必要がある。
第6工程:表面保護シート10を剥離する(図4参照)。
ピックアップ工程用粘着シート20のエネルギー線硬化型粘着剤層22は、上記第5工程により、エネルギー線照射後には硬化し、横方向の剪断力に対して強い耐性を示す。したがって、ピックアップ工程用粘着シート20のエネルギー線硬化型粘着剤層22を硬化した後に、表面保護シート10を剥離してもチップの位置ズレは起こらず、チップの整列性が保たれる。また、接着力が著しく減少しているため、チップの垂直剥離が容易に行える。なお、表面保護シート10を剥離する際は、ピックアップ工程用粘着シート20側を吸着固定しておくことが好ましい。
次に、本発明に係る第2の製造方法について説明する。
第1工程〜第3工程については、前記第1の製造方法と同一である。
第4工程:研削面にダイシング・ダイボンドシート30を貼着する(図5参照)。
ダイシング・ダイボンドシート30は、基材31とその上に形成された接着剤層32とからなり、接着剤層32は、基材31から剥離可能なように形成されている。接着剤層32は、室温条件または温和な熱圧着条件でチップ3に貼着可能であり、チップ3に貼着後、チップ3をピックアップすると、チップ3の裏面に同伴して基材31から剥離される。
このようなダイシング・ダイボンドシート30としては、従来より半導体ウエハのダイシングおよびダイボンドに用いられてきた各種のシートが特に制限されることなく用いられる。
より具体的には、たとえば特開平2−32181号公報、特開平8−53655号公報、特開平8−239636号公報、特開平9−100450号公報、特開平9−202872号公報等に記載されている、エネルギー線硬化型粘着成分と熱硬化型接着成分とを必須成分とする接着剤層を有するダイシング・ダイボンドシートなどを用いることができる。
上記のようなダイシング・ダイボンドシート30を研削面に貼付した後、接着剤層32を一次硬化する。エネルギー線硬化型粘着成分と熱硬化型接着成分とを必須成分とする接着剤層を有するダイシング・ダイボンドシートにあっては、エネルギー線を照射することで、エネルギー線硬化型粘着成分のみを硬化(一次硬化)させることができる。接着剤層32を一次硬化することで、後述する第5工程におけるチップの位置ズレを防止できる。
なお、図5においては、上記第4工程において、ダイシング・ダイボンドシート30を研削面に貼付した後、表面保護シート10を剥離しているが、本発明に係る第2の製法においては、表面保護シート10を剥離するタイミングは特に限定はされない。後述する第5工程〜第7工程の何れかの段階で表面保護シート10の剥離を行っても良い。なお、上記第4工程において表面保護シート10を剥離する際は、ダイシング・ダイボンドシート30側を吸着固定しておくことが好ましい。
第5工程:チップ間に存在しているダイシング・ダイボンドシート30の接着剤層を切断する(図6参照)。
第5工程においては、接着剤層32を、ダイシングブレード4で、完全に切断(フルカット)する。この際、ダイシング・ダイボンドシート30を吸着テーブル上に固定しておくことが好ましい。ダイシングブレード4の幅W1は、前記した溝2の幅Wよりもやや狭く、具体的には、W1はWの30〜90%程度であることが望ましい。
切込みの深さは、接着剤層32をフルカットできる程度で充分であるが、通常は基材31の一部にまで切込み、接着剤層32の切断を完全に行うことが好ましい。これにより、接着剤層32は、チップ3と略同一の大きさ・形状に切断される。
表面保護シート10が回路面に貼着された状態で第5工程を実施する際には、ダイシングラインの確認のため、透明の表面保護シートを用いることが好ましい。
第6工程:接着剤層32をチップ3とともに、ダイシング・ダイボンドシート30の基材31から剥離する(図7参照)。接着剤層32は、前述したように基材31から剥離可能に形成されている。したがって、チップ3をピックアップすると、チップ裏面に接着剤層32が固着された状態で、基材31から剥離される。
なお、接着剤層32が前述したエネルギー線硬化型粘着成分と熱硬化型接着成分とを必須成分とする接着剤からなる場合には、前記第4工程において、エネルギー線照射により接着剤層32の一次硬化が行われており、接着力が低下しているため、接着剤層32と基材31との間での剥離を良好に行うことができる。
第7工程:該接着剤層32を介して、チップ3を所定の基台上に固着する(図示せず)。上記第6工程により、チップ3の裏面には接着剤層32が形成されている。この接着剤層32を介して、基台上にチップ3を載置後、所要の手段により接着剤層32に接着力を発現させることで、チップ3を基台上に固着できる。
接着剤層32が、前述したエネルギー線硬化型粘着成分と熱硬化型接着成分とを必須成分とする接着剤からなる場合には、加熱することで熱硬化型接着成分の接着性が発現し、チップ3と基台とを強固に接着できる。
次に、本発明に係る第3の製造方法について説明する。
第1工程〜第3工程については、前記第1の製造方法と同一である。
第4工程:研削面にダイボンドシート40を貼着する(図8参照)。
ダイボンドシート40は、基材41とその上に形成された熱可塑性接着剤層42とからなり、熱可塑性接着剤層42は、基材41から剥離可能なように形成されている。熱可塑性接着剤層42は、温和な熱圧着条件でチップ3に貼着可能であり、チップ3に貼着後、チップ3をピックアップすると、チップ3の裏面に同伴して基材41から剥離される。
熱可塑性接着剤層42は、たとえばポリエステル樹脂、ポリ酢酸ビニル、ポリビニルアルコール、ポリビニルブチラール、ポリ塩化ビニル、ポリメタクリレート、ポリアクリレート、ポリスチレン、ポリエチレン、ポリアミド、セルロース、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、各種のホットメルト系接着剤等からなり、好ましくはポリエステル樹脂、ポリイミド樹脂からなる。
上記のようなダイボンドシート40を研削面に熱圧着した後、放冷する。接着剤層42を放冷することで、後述する第5工程におけるチップの位置ズレを防止できる。
なお、図8においては、上記第4工程において、ダイボンドシート40を研削面に貼付
した後、表面保護シート10を剥離しているが、前記第2の製法と同様に、表面保護シート10を剥離するタイミングは特に限定はされない。後述する第5工程〜第7工程の何れかの段階で表面保護シート10の剥離を行っても良い。
第5工程:チップ間に存在しているダイボンドシート40の接着剤層42を切断する(図9参照)。
第5工程においては、接着剤層42を、ダイシングブレード4で、完全に切断(フルカット)する。この際、ダイボンドシート40を吸着テーブル上に固定しておくことが好ましい。ダイシングブレード4の幅W1、切込み深さ等は、前記第2の製法と同様である。
表面保護シート10が回路面に貼着された状態で第5工程を実施する際には、ダイシングラインの確認のため、透明の表面保護シートを用いることが好ましい。
第6工程:接着剤層42をチップ3とともに、ダイボンドシート40の基材41から剥離する(図10参照)。接着剤層42は、前述したように基材41から剥離可能に形成されている。したがって、チップ3をピックアップすると、チップ裏面に接着剤層42が固着された状態で、基材41から剥離される。
第7工程:該接着剤層42を介して、チップ3を所定の基台上に固着する(図示せず)。上記第6工程により、チップ3の裏面には熱可塑性接着剤層42が形成されている。したがって、チップ3を所定の基台上に載置した後、熱圧着することで、チップ3と基台とを強固に接着できる。
[実施例]
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
なお、以下において「チップ整列性の評価」、「チッピングテスト」および「パッケージクラックテスト」は次の方法で行った。
「チップ整列性の評価」
ウエハのオリエンテーションフラットに平行方向(x方向)および垂直方向(y方向)に溝を形成する。x方向の溝とy方向の溝が交差する点のうち、ウエハ中心から上下左右5本目の溝で交差する点(8ヵ所)の溝の位置と、チップに分割された後の前記溝に対応
するチップ間のラインの位置とのズレをウエハダイサー(A-WD-4000B、東京精密社製)のアライメント機能を用いて測定し、x方向およびy方向のズレの最大値を変動値として表わし、チップ整列性を評価した。
「チッピングテスト」
実施例1〜4の接着剤付シリコンチップならびに実施例5〜6および比較例1のシリコンチップの各々50個の側面を光学顕微鏡を用いて、チップ欠けやクラックの有無を観察した。
「パッケージクラックテスト」
実施例1〜4のリードフレームに固着されたシリコンチップを所定の封止樹脂(ビフェニル型エポキシ樹脂)を用いて、高圧封止する。175℃、6時間を要して、その樹脂を硬化させ、100個のパッケージクラックテスト用パッケージを得た。次いで、各々のパッケー
ジを高温高湿下(85℃、85%RH)に168時間放置する。その後、VPS(Vapor Phase Soldering 気相ハンダ付)と同等の環境下(215℃)に1分間放置後、室温に戻した。これを3回行った後、走査型超音波探傷機SAT(Scanning Acoustic Tomography)で封止樹脂のクラ
ックの有無を検査した。検査したパッケージ数(100個)に対し、クラックが発生したパ
ッケージ数の比率をパッケージクラック発生率とした。
また、以下の実施例で使用したウエハダイシング装置、裏面研削装置、表面保護シートは次のとおりである。
ウエハダイシング装置:DAD 2H/6T(ディスコ社製)
裏面研削装置:DFG−850(ディスコ社製)
表面保護シート:Adwill E-6142S(リンテック社製)
[実施例1]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚のブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付し、その表面保護シート面に紫外線照射を行った。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面研削を
行い、チップへ分割した。その後、ダイシング・ダイボンドシート(Adwill LE5000、リ
ンテック社製)を研削面側に貼付し、そのダイシング・ダイボンドシート面に紫外線照射して接着剤層を一次硬化した。その後、表面保護シートを剥離し、ウエハダイシング装置を用い、30μm厚のブレード、切り込み量35μmでシリコンチップの間の接着剤層を切断した。この時点で、チップ整列性の評価を行った。
そして、個々に分割されたシリコンチップをダイシング・ダイボンドシートからピックアップし、接着剤層付シリコンチップをリードフレームのダイパッド部にダイレクトボンディングし、160℃で30分間加熱し、接着剤層を二次硬化してチップを固着した。
[実施例2]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚のブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付し、その表面保護シート面に紫外線照射を行った。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面研削を
行い、チップへ分割した。その後、ダイシング・ダイボンドシート(Adwill LE5000、リ
ンテック社製)を研削面側に貼付し、そのダイシング・ダイボンドシート面に紫外線照射して接着剤層を一次硬化した。その後、ダイシング・ダイボンドシート面側を吸着テーブル上に固定して表面保護シートを剥離し、30μm厚のブレード、切り込み量65μmでチップの間の接着剤層を切断した。この時点で、チップ整列性の評価を行った。
そして、個々に分割されたシリコンチップをダイシング・ダイボンドシートからピックアップし、接着剤層付シリコンチップをリードフレームのダイパッド部にダイレクトボンディングし、160℃で30分間加熱し、接着剤層を二次硬化してチップを固着した。
[実施例3]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚のブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付し、その表面保護シート面に紫外線照射を行った。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面研削を
行い、チップへ分割した。その後、ダイシング・ダイボンドシート(Adwill LE5000、リ
ンテック社製)を研削面側に貼付し、そのダイシング・ダイボンドシート面に紫外線照射して、接着剤層を一次硬化させた。その後、ウエハダイシング装置を用い、30μm厚のブ
レード、切り込み量65μmでチップ間の接着剤層を表面保護シートごと切断した。この時
点で、チップ整列性の評価を行った。
その後、表面保護シートを剥離し、個々に分割されたシリコンチップをダイシング・ダイボンドシートからピックアップし、接着剤層付シリコンチップをリードフレームのダイパッド部にダイレクトボンディングし、160℃で30分間加熱し、接着剤層を二次硬化して
チップを固着した。
[実施例4]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚の
ブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付し、その表面保護シート面に紫外線照射をする。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面研削を行
い、チップへ分割した。その後、ポリイミドからなる熱可塑性接着剤層を有するダイボンドシートを研削面側に貼付し、130℃で熱圧着し、室温まで放冷した。さらにダイシングテープ(Adwill D-650,リンテック社製)をダイボンドシート側に貼付して固定し、ウエハダイシング装置を用い、30μm厚のブレード、切り込み量65μmでチップ間の接着剤層を表面保護シートごと切断した。この時点で、チップ整列性の評価を行った。
そして、個々に分割されたシリコンチップをダイボンドシートからピックアップし、接着剤層付シリコンチップをリードフレームのダイパッド部にダイレクトボンディングした。その後に表面保護シートを剥離し、130℃で加熱し、放冷してチップを固着した。
[実施例5]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚のブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付した。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面研削を行い、チップへ分割した。その後、その表面
保護シート面に紫外線照射を行った。その後、ピックアップ工程用粘着シート(Adwill D-675、リンテック社製)を研削面側に貼付し、そのピックアップ工程用粘着シート面に紫外線照射して粘着剤層を硬化した。その後、表面保護シートを剥離し、この時点で、チップ整列性の評価を行った。
[実施例6]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚のブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付した。その後、表面保護シート面に紫外線照射を行った。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面
研削を行い、チップへ分割した。その後、ピックアップ工程用粘着シート(Adwill D-675、リンテック社製)を研削面側に貼付し、そのピックアップ工程用粘着シート面に紫外線照射して粘着剤層を硬化した。その後、表面保護シートを剥離し、この時点で、チップ整列性の評価を行った。
[比較例1]
直径6インチ、厚み625μmのシリコンウェハをウエハダイシング装置を用い、35μm厚のブレードで、切り込み量150μm、チップサイズ10mm□の条件で溝を形成した。次いで、表面保護シートを、溝を形成した面に貼付した。その後、裏面研削装置を用いて、厚さ80μmになるまでシリコンウエハの裏面研削を行い、チップへ分割した。その後、表面保護
シート面に紫外線照射を行った。その後、ピックアップ工程用粘着シート(Adwill D-675、リンテック社製)を研削面側に貼付し、表面保護シートを剥離した。次いで、ピックアップ工程用粘着シート面に紫外線照射して粘着剤層を硬化し、この時点で、チップ整列性の評価を行った。
Figure 0004394109
本発明に係る半導体装置の第1〜第3の製造方法の第1工程を示す。 本発明に係る半導体装置の第1〜第3の製造方法の第2工程を示す。 本発明に係る半導体装置の第1〜第3の製造方法の第3工程を示す。 本発明に係る半導体装置の第1の製造方法の第6工程を示す。 本発明に係る半導体装置の第2の製造方法の第4工程を示す。 本発明に係る半導体装置の第2の製造方法の第5工程を示す。 本発明に係る半導体装置の第2の製造方法の第6工程を示す。 本発明に係る半導体装置の第3の製造方法の第4工程を示す。 本発明に係る半導体装置の第3の製造方法の第5工程を示す。 本発明に係る半導体装置の第3の製造方法の第6工程を示す。
符号の説明
1…ウエハ
2…溝
3…チップ
4…ブレード
10…表面保護シート
20…ピックアップ工程用粘着シート
30…ダイシング・ダイボンドシート
40…ダイボンドシート

Claims (3)

  1. 半導体回路が形成されたウエハ表面からそのウエハ厚さよりも浅い切込み深さの溝を形成し、
    該回路面に表面保護シートを貼着し、
    上記半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行い、
    研削面に、基材とその上に形成された接着剤層とからなるダイシング・ダイボンドシートを貼着し、該接着剤層を一次硬化し、
    チップ間に存在しているダイシング・ダイボンドシートの接着剤層を切断し、
    該接着剤層をチップとともに、ダイシング・ダイボンドシートの基材から剥離し、
    該接着剤層を介して、チップを所定の基台上に載置して該接着剤層を二次硬化してチップを基台上に固着することを特徴とする半導体装置の製造方法。
  2. 半導体回路が形成されたウエハ表面からそのウエハ厚さよりも浅い切込み深さの溝を形成し、
    該回路面に表面保護シートを貼着し、
    上記半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行い、
    研削面に、基材とその上に形成された熱可塑性接着剤層とからなるダイボンドシートを貼着し、該熱可塑性接着剤層を放冷し、
    チップ間に存在しているダイボンドシートの熱可塑性接着剤層を切断し、
    該熱可塑性接着剤層をチップとともに、ダイボンドシートの基材から剥離し、
    該熱可塑性接着剤層を介して、チップを所定の基台上に載置し、加熱してチップを基台上に固着することを特徴とする半導体装置の製造方法。
  3. 前記表面保護シートが、エネルギー線硬化型粘着剤層を有し、
    前記回路面に表面保護シートを貼着し、エネルギー線硬化型粘着剤層を硬化した後に、半導体ウエハの裏面研削をすることでウエハの厚みを薄くするとともに、最終的には個々のチップへの分割を行うことを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2006291625A 2006-10-26 2006-10-26 半導体装置の製造方法 Expired - Lifetime JP4394109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006291625A JP4394109B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006291625A JP4394109B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000262238A Division JP3906962B2 (ja) 2000-08-31 2000-08-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007036292A JP2007036292A (ja) 2007-02-08
JP4394109B2 true JP4394109B2 (ja) 2010-01-06

Family

ID=37795061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006291625A Expired - Lifetime JP4394109B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4394109B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
JP2011029450A (ja) * 2009-07-27 2011-02-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012160515A (ja) * 2011-01-31 2012-08-23 Disco Abrasive Syst Ltd 被加工物の加工方法
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
CN117476490A (zh) * 2023-10-31 2024-01-30 胜科纳米(苏州)股份有限公司 一种封装芯片的三维截面样品及其制备方法

Also Published As

Publication number Publication date
JP2007036292A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP3906962B2 (ja) 半導体装置の製造方法
JP4409014B2 (ja) 半導体装置の製造方法
JP4975564B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP2009027054A (ja) 半導体装置の製造方法
KR20110101102A (ko) 다이싱·다이 본드 필름
KR101178712B1 (ko) 반도체 제조용 접착제 조성물 및 필름
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
TWI729796B (zh) 半導體裝置之製造方法
JP2006303472A (ja) ダイシング・ダイボンドフィルム
WO2010131575A1 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP4394109B2 (ja) 半導体装置の製造方法
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
TW202125651A (zh) 半導體裝置的製造方法及夾頭
JP2010027686A (ja) 表面保護用シートおよび半導体ウエハの研削方法
JP2005209940A (ja) 半導体装置の製造方法
TWI415198B (zh) 半導體裝置之製造方法
JP2009231779A (ja) 半導体装置の製造方法
JP2001156028A (ja) 半導体装置の製造方法
JP6440657B2 (ja) 電子デバイス用テープ
JP2008098608A (ja) 半導体装置の製造方法
JP2012019204A (ja) 熱硬化型ダイボンドフィルム
JP5270191B2 (ja) 半導体装置の製造方法
JP2006013039A (ja) 半導体チップの製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2022153830A (ja) 支持部材の製造方法、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091014

R150 Certificate of patent or registration of utility model

Ref document number: 4394109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term