DE10146936B4 - Herstellverfahren für eine Chipkomponenten-Baugruppe - Google Patents

Herstellverfahren für eine Chipkomponenten-Baugruppe Download PDF

Info

Publication number
DE10146936B4
DE10146936B4 DE10146936A DE10146936A DE10146936B4 DE 10146936 B4 DE10146936 B4 DE 10146936B4 DE 10146936 A DE10146936 A DE 10146936A DE 10146936 A DE10146936 A DE 10146936A DE 10146936 B4 DE10146936 B4 DE 10146936B4
Authority
DE
Germany
Prior art keywords
chip
chip components
chip component
components
potting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10146936A
Other languages
English (en)
Other versions
DE10146936A1 (de
Inventor
Tomotoshi Tsuchiura Sato
Tomonori Tsukuba Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE10146936A1 publication Critical patent/DE10146936A1/de
Application granted granted Critical
Publication of DE10146936B4 publication Critical patent/DE10146936B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Abstract

Verfahren zum Herstellen einer Chipkomponenten-Baugruppe, bei dem eine Anzahl von Chipkomponenten (5) in einem Stapel aufeinander gestapelt werden und Kontakthöckerelektroden (4) der Chipkomponenten miteinander verbunden werden, um durchgehende Leitungen zu erzielen, mit den folgenden Schritten:
– Zertrennen eines auf einer dünnen Unterlage (2) angeordneten Substrats (3), auf dem die Kontakthöckerelektroden und eine Schaltung ausgebildet sind, in einzelne Chipkomponenten;
– Herstellen einer Schicht aus einem Vergussmaterial (8) auf derjenigen Fläche der Chipkomponenten, die die Kontakthöckerelektroden trägt, vor oder nach dem Zertrennschritt; und
– Aufnehmen der zertrennten Chipkomponenten (5) durch Abziehen jeder Komponente von der dünnen Unterlage und durch Aufkleben der Chipkomponente auf eine andere Chipkomponente mittels des Vergussmaterials;
– wobei die Schritte des Aufnehmens und des Aufklebens wiederholt werden, um eine gewünschte Anzahl von Chipkomponenten aufzustapeln, und danach die in der untersten Lage befindliche Chipkomponente von der dünnen Unterlage abgezogen wird und die Kontakthöckerelektroden der oberen und...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Chipkomponenten-Baugruppe, bei der eine Anzahl von Chipkomponenten in einem Stapel miteinander verbunden und Kontakthöckerelektroden der Chipkomponenten miteinander in Kontakt gebracht werden, um für Leitungsdurchgängigkeit zu sorgen.
  • Innerhalb des 21. Jahrhunderts wird ein Informationsnetz hoher Dichte aufgebaut werden, und Kommunikationseinrichtungen hierfür müssen über stark verbesserte Hochgeschwindigkeitsfunktionen mit gemeinsamer digitaler Verarbeitung von Ton- und Bildsignalen, kleine Grösse, geringes Gewicht und niedrigen Energieverbrauch verfügen. Die durch derartige Informations-Kommunikationseinrichtungen zu handhabende Informationsmenge wird explosionsartig zunehmen. Im Gegensatz hierzu besteht die Tendenz, dass die erforderliche Erhöhung der Arbeitgeschwindigkeit von CPUs zur Ausführung von Informations-Verarbeitungsvorgängen nicht nur durch eine Verbesserung von LSI-Funktionen erzielt werden kann, sondern dass Montagetechniken zunehmend bedeutend werden. Montagetechniken haben die Zunahme der Signalgeschwindigkeit durch technische Verbesserungen hauptsächlich auf Grundlage der DIP-, TSOP-, BGA-Gehäuseformen usw. und durch technologische Verbesserungen durch die Einführung von Leiterbahnplatten hoher Dichte, wie Aufbauplatten, gemeistert.
  • Jedoch ist davon auszugehen, dass die bisherigen technologischen Verbesserungen auf Grundlage eines auf einer Fläche ausgebildeten Schaltungsmusters in einigen Jahren die Verbesserungsgrenze erreichen.
  • Demgemäss wird einer Technologie Aufmerksamkeit geschenkt, bei der Chipkomponenten aufgestapelt werden, die dadurch erhalten werden, dass ein Halbleiterwafer oder ein isolierendes Substrat, das mit einer LSI-Schaltung versehen ist, zerschnitten wird.
  • Herkömmlicherweise wird davon ausgegangen, dass die oben genannte Chipkomponenten-Stapeltechnologie die herkömmliche Stapeltechnologie verwenden wird. Z. B. wird eine Schaltung auf einem Halbleiterwafer oder einem isolierenden Substrat aufgebaut, und danach wird der Wafer oder das Substrat durch eine Trennsäge in einzelne Chipkomponenten zerteilt. Danach werden diese Chipkomponenten ausgerichtet, aufgestapelt und durch einen nichtleitenden Film (NCF = non conductive film) eine nichtleitende Paste (NCP = non conductive paste), einen anisotrop leitenden Film (ACF = anisotropic conductive film) oder eine anisotrop leitende Paste (ACP = anisotropic conductive paste) miteinander verklebt und abgedichtet. Gleichzeitig werden mechanische Befestigung und Durchgängigkeit elektrischer Leitungen der Chipkomponenten erzielt.
  • Jedoch besteht die Tendenz, dass bei der herkömmlichen Technik des Handhabens von Chipkomponenten als Schüttgutkomponenten und Aufstapeln der Komponenten Reibungskräfte und Stösse auf diese ausgeübt werden, was leicht zu Beschädigungen, wie Rissen, in denselben und zu Verwindungen derselben führen kann. Ferner ist es bei einer Verringerung der Grösse der Chipkomponenten schwierig, die sehr kleinen, dünnen Komponenten zu handhaben und korrekt zu positionieren. Z. B. ist es sehr schwierig, ein Verkapselungsmaterial zu übertragen.
  • US 5,426,072 beschreibt ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung aus übereinander gestapelten SOI-Wafern mittels eines Hilfssubstrates. Nachdem durch Zerschneiden oder Sägen eines ersten Wafers erste kleinere Schaltungsbaugruppen hergestellt werden, die jeweils einen Teil des Hilfsubstrates und einen Zwischenverbinder enthalten, wird der an dieser ersten Schaltungsbaugruppe befindliche Teil des temporären Substrates abgelöst und über die erste kleinere Schaltungsbaugruppe eine zweite kleinere Schaltungsbaugruppe gestapelt, wobei die Zwischenverbindungsmittel der zweiten kleineren Schaltungsbaugruppe mit den Zwischenverbindungsmitteln der ersten kleineren Schaltungsbaugruppe elektrisch verbunden werden, und dann wird der an der zweiten kleineren Schaltungsbaugruppe befindliche Teil des Hilfssubstrates abgelöst.
  • US 5,943,563 bezieht sich auf die Herstellung vertikaler Kontakte bei übereinander gestapelten dreidimensionalen Schaltungseinheiten. Bei dem in dieser Druckschrift beschriebenen Herstellungsverfahren wird auf einen gedünnten und in Chips bzw. Schaltungskomponenten zerteilten Wafer, der mittels eines Klebers an einem Träger befestigt ist, ein weiterer Kleber aufgebracht, um eine weitere Komponente auf eine erste Komponente des zerteilten Wafers aufzukleben. Danach wird der Stapel aus den beiden Komponenten unter UV-Lösung des Klebers aufgehoben. Zum Einen beschreibt diese Druckschrift nicht, dass gleiche Schaltungskomponenten, die aus einem Wafer entstanden sind, übereinander gestapelt werden und zum Anderen werden bei dem in dieser Druckschrift beschriebemen Herstellungsverfahren zwei verschiedene Kleber für die Halterung des Wafers bzw. der Schaltungskomponenten verwendet.
  • US 5,846,879 beschreibt ebenfalls die Herstellung von Kontaktstrukturen in aus übereinander gestapelten Chipkomponenten bestehenden Baugruppen. Dabei wird ein Substrat, das einen es senkrecht durchstoßenden Metallstift enthält, gedünnt bis der Metallstift aus der Unterseite des Substrats hervorragt und dadurch beim Übereinanderstapeln der Chipkomponenten elektrischen Kontakt mit aus Metall niedrigen Schmelzpunktes des bestehenden Kontakten auf der Oberseite der darunter liegenden Chipkomponente herstellen kann.
  • US 6,040,204 beschreibt das Stapeln von noch auf Klebefolie haftenden, aber bereits in Chips zerteilten Wafern, wobei beim Teilungsvorgang der Chips die Sägefolie intakt bleibt.
  • US 6,503,778 B1 ist eine ältere Anmeldung im Sinne des § 3 PatG. Ausgehend von den 10A und 10B in Verbindung mit den 17A und 17B wird in dieser Druckschrift ein Verfahren für das Stapeln von vereinzelten Dünnschichtchips auf Waferebene beschrieben. Dabei wird eine Vielzahl von auf einem ersten Stützsubstrat gehaltenen und vereinzelten Chipkomponenten mit einer Vielzahl von auf einem zweiten Halbleitersubstrat befindlichen zweiten Chipkomponenten verbunden. In Spalte 9, Zeilen 35 bis 42 ist ausgeführt, dass ein dazu verwendeter Kleber mit Alkohol entfernt wird.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Herstellverfahren für eine Chipkomponenten-Baugruppe zu schaffen, mit dem selbst kleine, dünne Chipkomponenten einfach gehandhabt werden können, wobei es kaum zu Beschädigungen und Verwindungen derselben kommt, und die Chipkomponenten korrekt aufgestapelt werden.
  • Diese Aufgabe ist durch das Verfahren gemäss dem beigefügten Anspruch 1 gelöst.
  • Gemäss der Erfindung wird ein Substrat in Form eines Halbleiterwafers, ein isolierendes Substrat oder dergleichen, auf dem eine Schaltung ausgebildet ist, zerschnitten, während das Substrat auf einer dünnen Unterlage gehalten wird, woraufhin die durch das Zerschneiden erhaltenen Chipkomponenten gehandhabt werden, während sie durch die dünne Unterlage gehalten werden. D. h., dass im Zustand, in dem das Substrat aus einem Halbleiterwafer, das isolierende Substrat oder dergleichen, auf dem die Schaltung ausgebildet ist, auf der dünnen Unterlage gehalten wird, vor oder nach dem Zerschneiden des Substrats auf das Substrat oder auf die durch Zerschneiden des Substrats erhaltenen Chipkomponenten vor oder nach dem Zerschneiden des Substrats ein Vergussmaterial gegeben wird. Die Chipkomponenten werden durch Abziehen direkt von der dünnen Unterlage aufgenommen und aufeinanderfolgend auf die dünne Unterlage aufgestapelt.
  • Beim erfindungsgemässen Verfahren werden die durch Zerschneiden auf der dünnen Unterlage unterteilten Chipkomponenten im Zustand gehandhabt, in dem sie auf der dünnen Unterlage festgehalten werden. Daher werden, im Vergleich zum Fall, in dem Chipkomponenten im Schüttgutzustand gehalten werden, Prozesse des Ausrichtens, Transportierens usw. für Chipkomponenten überflüssig, und es können auch dünne Chipkomponenten einfach gehandhabt werden. Darüber hinaus werden die Chipkomponenten auf der dünnen Unterlage ausgerichtet, weswegen auch die Prozesse des Ausrichtens und Transportierens der Chipkomponenten im Schüttgutzustand überflüssig werden. Durch diese Anordnung wirken weder externe Kräfte noch Schläge auf die Chipkomponenten, und es kann selbst im Fall dünner Chipkomponenten das Auftreten von Rissen und Verwindungen der Komponenten vermieden werden. Ferner werden Chipkomponenten gehandhabt, die in spezifizierten Positionsbeziehungen auf der dünnen Unterlage gehalten werden. Daher wird die Positionierung einfach, was es ermöglicht, kleine Chipkomponenten mit hoher Genauigkeit zu positionieren und aufeinander zu stapeln.
  • Die Schicht aus dem Vergussmaterial wird vorab auf der dünnen Unterlage hergestellt und auf die Unterseite des Substrats geklebt, das auf dem Vergussmaterial positioniert wird, oder sie wird vor dem Zerschneiden auf der Oberseite des Substrats oder nach dem Zerschneiden auf der Unterseite der Chipkomponenten hergestellt. Das Vergussmaterial besteht z. B. aus einem nichtleitenden Film (NCF), einer nichtleitenden Paste (NCP) einem anisotrop leitenden Film (ACF) oder einer anisotrop leitenden Paste (ACP).
  • Die als erste von der dünnen Unterlage aufgenommene Chipkomponente wird aufgenommen, während sie an einem Einfügeelement haftet, das gleichzeitig als Trägermaterial der Chipkomponenten-Baugruppe dient. Umgekehrt ist es möglich, die gewünschte Anzahl von Chipkomponenten aufzustapeln und danach die Komponenten auf das Einfügeelement zu kleben.
  • Es wird die gewünschte Anzahl von Chipkomponenten auf die dünne Unterlage aufgestapelt, und danach werden sie einem normalen Vorabdruckbondvorgang auf einem Druckbondtisch unterzogen. Es ist auch möglich, Chipkomponenten aufeinander zu stapeln, während sie vorübergehend einem Druckbondvorgang unterzogen werden, wobei abschliessend das normale Druckbonden auf dem Druckbondtisch ausgeführt wird.
  • Die durch das oben angegebene Herstellverfahren erhaltene Chipkomponenten-Baugruppe ist eine solche, bei der eine Anzahl von Chipkomponenten in einem Stapel aufgestapelt ist und die Kontakthöckerelektroden der Chipkomponenten miteinander verbunden sind, um durchgehende Leitungen zu erzielen, wobei die Baugruppe über eine Anzahl aufeinander gestapelter Chipkomponenten, die auf der Hauptfläche dieser Chipkomponenten ausgebildeten Kontakthöckerelektroden, die mit den Elektroden der anderen aufgestapelten Chipkomponenten verbunden sind, und das Vergussmaterial verfügt, das die mehreren aufeinander gestapelten Chipkomponenten miteinander verklebt.
    •
  • Die Erfindung wird aus der nachfolgenden detaillierten Beschreibung und den beigefügten Zeichnungen, die nur zur Veranschaulichung dienen und demgemäss für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.
  • 1 ist eine schematische Seitenansicht, die einen Substrat-Zerschneideprozess bei einem eine Ausführungsform der Erfindung bildenden Herstellverfahren für eine Chipkomponenten-Baugruppe zeigt;
  • 2 ist eine schematische Seitenansicht eines wesentlichen Teils, und sie zeigt einen Zustand, wie er nach dem Zerschneiden des Substrats und dem Abtrennen von Chipkomponenten durch das Verfahren gemäss der vorigen Ausführungsform vorliegt;
  • 3 bis 5 sind schematische Seitenansichten eines wesentlichen Teils zum Veranschaulichen des Prozesses des Aufstapelns der ersten Chipkomponente auf das Einfügeelement durch das Verfahren gemäss der obigen Ausführungsform;
  • 6 ist eine schematische Seitenansicht eines wesentlichen Teils zum Veranschaulichen des Prozesses des Aufstapelns der nächsten Chipkomponente auf die erste Chipkomponente durch das Verfahren gemäss der obigen Ausführungsform;
  • 7 ist eine schematische Seitenansicht eines wesentlichen Teils zum Veranschaulichen des Prozesses des Druckbondens eines Einfügeelements an die Chipkomponente durch das Verfahren der obigen Ausführungsform;
  • 8A und 8B sind schematische, vergrösserte Längsschnitte eines wesentlichen Teils zum Veranschaulichen des Zustands vor dem Druckbonden bzw. des Zustands nach dem Druckbonden zweier Chipkomponenten gemäss dem Verfahren der obigen Ausführungsform;
  • 9 ist eine schematische Ansicht eines wesentlichen Teils zum Veranschaulichen eines Zustands, wie er nach dem Zerschneiden des Substrats und der Abtrennung der Chipkomponenten durch ein Herstellverfahren gemäss einer anderen Ausführungsform der Erfindung für eine Chipkomponenten-Baugruppe erhalten wurde;
  • 10 ist eine schematische Seitenansicht eines wesentlichen Teils zum Veranschaulichen eines Zustands, wie er nach dem Auftragen eines Vergussmaterials auf Chipkomponenten durch das Verfahren der anderen Ausführungsform erhalten wurde;
  • 11 bis 13 sind schematische Seitenansichten eines wesentlichen Teils zum Veranschaulichen des Prozesses des Aufstapelns einer ersten Chipkomponente auf ein Einfügeelement durch das Verfahren gemäss der obigen Ausführungsform;
  • 14 ist eine schematische Seitenansicht eines wesentlichen Teils zum Veranschaulichen des Prozesses des Aufstapelns der nächsten Chipkomponente auf die erste Chipkomponente durch das Verfahren gemäss der obigen Ausführungsform;
  • 15 ist eine schematische Seitenansicht eines wesentlichen Teils zum Veranschaulichen des Prozesses des Aufstapelns von Chipkomponenten durch ein Herstellverfahren gemäss einer anderen Ausführungsform der Erfindung für eine Chipkomponenten-Baugruppe; und
  • 16 ist eine schematische Seitenansicht eines wesentlichen Teils zum Veranschaulichen des Prozesses des Druckbondens einer Chipkomponente auf ein Einfügeelement durch das Verfahren gemäss der obigen Ausführungsform.
  • Nun werden Ausführungsformen der Erfindung konkret und detailliert unter Bezugnahme auf die Zeichnungen beschrieben.
  • Die 1 veranschaulicht den Prozess des Positionierens eines Substrats 3 eines Halbleiterwafers oder dergleichen, an den eine dünne Unterlage 2 mittels eines Vergussmaterials 8 angeklebt ist, auf einem ebenen Tisch 1 und des Zerschneidens des Substrats in Längs- und Querrichtung mittels einer Schneideinrichtung 6, einer Trennsäge oder dergleichen. Wie es in der 2 dargestellt ist, wird das Substrat 3 in einzelne Chipkomponenten 5 zerteilt.
  • Wie es in der 1 dargestellt ist, wird die dünne Unterlage 2 auf dem Tisch 1 positioniert, und das Substrat 3 wird mittels des Vergussmaterials 8 auf der dünnen Unterlage platziert. Als Vergussmaterial 8 wird z. B. ein nichtleitender Film (NCF) verwendet. Dieser NCF wird vorbereitend auf die dünne Unterlage 2 aufgetragen, und das Substrat 3 wird durch Pressbonden mit dem NCF verbunden. Andernfalls wird als Vergussmaterial 8 eine nichtleitende Paste (NCP) verwendet. Die NCP wird vorab auf die dünne Unterlage 2 aufgetragen, und das Substrat 3 wird durch Druckbonden mit der NCP verbunden.
  • Auf dem Substrat 3 sind in Längs- und Querrichtung eine Anzahl von Schaltungen angeordnet, und es sind Kontakthöckerelektroden 4 ausgebildet, die als Anschlüsse der Schaltung dienen.
  • Wie es in der 1 dargestellt ist, wird das Substrat 3 durch die Schneideinrichtung 6, eine Trennsäge oder dergleichen entlang den Grenzen benachbarter Schaltungen in Längs- und Querrichtung zerteilt und in einzelne Chipkomponenten 5 zertrennt, wie in der 2 dargestellt. In diesem Zustand werden die Chipkomponenten 5 mittels des Vergussmaterials 8 auf der dünnen Unterlage 2 gehalten, und sie verbleiben hinsichtlich ihrer Positionsbeziehungen auf dem Substrat 3.
  • Wie es in der 3 dargestellt ist, wird an einer Chipkomponente 5 ein Spannkopf 9 angebracht, an dessen Unterseite ein Einfügeelement 11 angebracht ist, das als Trägermaterial für eine Chipkomponenten-Baugruppe dient. Dieser Spannkopf 9 saugt das Einfügeelement 11 durch Unterdruck an seine Unterseite an, an der z. B. mittels eines Sauglochs 10 Unterdruck herrscht, und er hält das Einfügeelement.
  • Das Einfügeelement 11 ist ebenfalls mit einer Schaltung versehen, und die Unterseite desselben ist mit Kontakthöckerelektroden 12 versehen, die den Kontakthöckerelektroden 4 der Chipkomponente 5 entsprechen. Das Vergussmaterial 8 wird vorab auf die mit den Kontakthöckerelektroden 12 versehene Unterseite des Einfügeelements 11 aufgetragen. Dieses Vergussmaterial 8 besteht aus einem NCF, wie oben beschrieben, und es wird vorab auf die Unterseite des Einfügeelements 11 geklebt.
  • Der Spannkopf 9 bewegt sich ausgehend von der in der 3 dargestellten Position nach unten, wie es in der 4 dargestellt ist, und er drückt das an der Unterseite vorhandene Einfügeelement 11 gegen die Oberseite der Chipkomponente 5. Durch diesen Vorgang wird die Chipkomponente 5 über das auf das Einfügeelement 11 aufgetragene Vergussmaterial 8 an die Unterseite des Einfügeelements 11 geklebt.
  • Als Nächstes bewegt sich der Spannkopf 9 ausgehend von der in der 4 dargestellten Position nach oben, wie es in der 5 dargestellt ist. Dabei wird die Chipkomponente 5 ergriffen, während sie an der Unterseite des Einfügeelements 11 anklebt, und es wird ein Zustand aufrechterhalten, bei dem die Schicht des Vergussmaterials 8 teilweise von der Unterseite der Chipkomponente 5 abgetrennt ist und noch an dieser Unterseite haftet. Anschliessend bewegt sich der Spannkopf 9 in eine Position unmittelbar über derjenigen Chipkomponente 5, die als nächste aufzustapeln ist.
  • Anschliessend bewegt sich der Spannkopf 9 in ähnlicher Weise wie vorstehend angegeben nach oben und unten, um die nächste Chipkomponente 5 unter der an die Unterseite des Einfügeelements 11 angeklebten Chipkomponente 5 aufzustapeln und die Chipkomponenten mittels des Vergussmaterials 8 aneinander zu kleben. Dieser Vorgang wird wiederholt, um die erforderlichen Chipkomponenten 5 aufzustapeln und sie mittels des Vergussmaterials 8 aneinander zu kleben.
  • Nach dem Aufstapeln der erforderlichen Chipkomponenten 5 bewegt sich der Spannkopf 9 zum Druckbondtisch 14, während er den Stapel der Chipkomponenten 5 hält, wie es in der 7 dargestellt ist, und er platziert den Stapel der Chipkomponenten 5 auf dem Druckbondtisch 14. Auf diesem Druckbondtisch 14 werden der Stapel der Chipkomponenten 5 und das Einfügeelement 11 bei einer Heiztemperatur von ungefähr 180°C für ungefähr 20 Sekunden zusammengedrückt, um sie durch Druckbonden miteinander zu verbinden. Der Druck bei Druckbonden beträgt ungefähr 80 g pro Kontakthöckerelektrode 4 mit 100 μm im Quadrat.
  • Durch diesen Druckbondvorgang verschiebt sich ein Abschnitt zwischen den Chipkomponenten 5 vom z. B. in der 8A dar5 gestellten Zustand in einen Zustand, wie er in der 8B dargestellt ist, in dem die Kontakthöckerelektroden 4 miteinander in Kontakt gebracht sind und der NCF des Vergussmaterials 8 ausgehärtet ist. Durch diesen Prozess werden die Kontakthöckerelektroden 4 und 12 der oberen und unteren 0 Chipkomponenten 5 und des Einfügeelements 11 wechselseitig leitend, und es wird der Verguss zwischen den oberen und unteren Chipkomponenten 5 und dem Einfügeelement 11 fertig gestellt. Durch diese Prozesse wird eine Chipkomponenten- Baugruppe fertig gestellt.
  • Die durch die vorstehend angegebenen Prozesse fertig gestellte Chipkomponenten-Baugruppe ist grundsätzlich so aufgebaut, dass die mehreren Chipkomponenten 5 in einem Stapel miteinander verbunden sind und die Kontakthöckerelektroden 4 dieser Chipkomponenten 5 miteinander verbunden sind, um durchgehende Leitungen zu erzielen.
  • Die 9 bis 14 veranschaulichen ein Herstellverfahren gemäss einer anderen Ausführungsform der Erfindung für eine Chipkomponenten-Baugruppe. Wie es schon in der 1 dargestellt ist, wird bei dieser Ausführungsform, ähnlich wie bei der oben genannten Ausführungsform, ein Substrat 3 auf einem Tisch 1, während es auf der dünnen Unterlage 2 gehalten wird, in der Längs- und Querrichtung zerschnitten und in einzelne Chipkomponenten 5 zerteilt.
  • Bei dieser Ausführungsform wird ein Vergussmaterial 8 aus einer NCP auf das Substrat 3 oder die Chipkomponenten 5 vor oder nach dem Schneidprozess aufgetragen. Gemäss den 9 und 10 wird zuallererst, wie es in der 9 dargestellt ist, das Substrat 3 auf dem Tisch 1 in der Längs- und der Querrichtung zerschnitten, während es auf der dünnen Unterlage 2 festgehalten wird, und es wird dadurch in einzelne Chipkomponenten 5 zertrennt. Danach wird, wie es in der 10 dargestellt ist, das Vergussmaterial 8 auf die getrennten Chipkomponenten 5 aufgetragen. Umgekehrt ist es auch möglich, das Vergussmaterial 8 vor dem Zerschneiden auf das Substrat aufzutragen und danach dasselbe durch den Schneidvorgang in einzelne Chipkomponenten 5 zu zertrennen. Das Vergussmaterial 8 wird durch z. B. eine Walze oder eine Spendereinrichtung oder durch Siebdruck oder dergleichen aufgetragen.
  • Anschliessend werden die Chipkomponenten 5 ähnlich wie bei den oben genannten Prozessen durch einen Spannkopf 9 aufgestapelt.
  • D. h., dass, wie es in der 11 dargestellt ist, der Spannkopf 9, an dessen Unterseite ein Einfügeelement 11 angebracht ist, das als Trägermaterial für die Chipkomponenten-Baugruppe dient, auf einer Chipkomponente 5 positioniert wird. Die vorliegende Ausführungsform unterscheidet sich von der vorigen dadurch, dass auf die Unterseite des Einfügeelements 11 kein Vergussmaterial aufgetragen wird.
  • Der Spannkopf 9 bewegt sich ausgehend von der in der 11 dargestellten Position nach unten, wie es in der 12 dargestellt ist, und er drückt das Einfügeelement 11 an seiner Unterseite gegen die Oberseite der Chipkomponente 5. Durch diesen Vorgang wird die Chipkomponente 5 mittels des auf sie aufgetragenen Vergussmaterials 8 auf die Unterseite des Einfügeelements 11 geklebt.
  • Als Nächstes bewegt sich der Spannkopf 9 ausgehend von der in der 12 dargestellten Position nach oben, wie es in der 13 dargestellt ist. Dabei wird die Chipkomponente 5 ergriffen, während sie an der Unterseite des Einfü geelements 11 klebt. Anschliessend bewegt sich der Spannkopf 9 in eine Position unmittelbar über derjenigen Chipkomponente 5, die als nächste aufzustapeln ist.
  • Anschliessend bewegt sich der Spannkopf 9 ähnlich wie vorstehend angegeben nach oben und unten, um die nächste Chipkomponente 5 unter diejenige Chipkomponente 5 zu stapeln, die an die Unterseite des Einfügeelements 11 angeklebt wurde, um die Chipkomponenten durch das Vergussmaterial 8 zusammenzukleben und zu vergiessen. Durch anschliessendes Wiederholen dieses Vorgangs wird die erforderliche Anzahl von Chipkomponenten 5 aufeinander gestapelt, und sie werden mittels des Vergussmaterials 8 miteinander verklebt.
  • Nach dem Aufstapeln der erforderlichen Chipkomponenten 5 bewegt sich der Spannkopf 9, ähnlich wie es unter Bezugnahme auf die 7 beschrieben wurde, zum Druckbondtisch 14, während er die Chipkomponenten 5 hält, und er positioniert den Stapel dieser Chipkomponenten 5 auf dem Druckbondtisch 14 und wendet Wärme und Druck an, um den Druckbondvorgang auszuführen. Durch diese Prozesse wird eine Chipkomponenten- Baugruppe fertig gestellt.
  • Die 15 und 16 veranschaulichen ein Herstellverfahren gemäss einer anderen Ausführungsform der Erfindung für eine Chipkomponenten-Baugruppe. Bei diesem Verfahren, das grundsätzlich der oben angegebenen Ausführungsform ähnlich ist, werden die Chipkomponenten 5 wie bei der vorstehenden Ausführungsform durch das Vergussmaterial 8 auf der dünnen Unterlage 2 miteinander verklebt.
  • Es ist zu beachten, dass bei dieser Ausführungsform die erste Chipkomponente 5 durch den Spannkopf 9 unmittelbar angesaugt und festgehalten wird, was verschieden vom Ankleben von Chipkomponenten 5 an das Einfügeelement 11 ist, das vorab an der Unterseite des Spannkopfs 9 festgehalten wird, wobei anschliessend Chipkomponenten 5 ähnlich wie oben angegeben aufgestapelt werden. Dann bewegt sich der Spannkopf 9; nach dem Aufstapeln der erforderlichen Chipkomponenten 5, zu einem Vorabdruckbond-Tisch 16, während er den Stapel der Chipkomponenten 5 hält und diesen an einem Einfügeelement 11 positioniert, das auf diesem Vorabdruckbond-Tisch 16 platziert ist, wie es in der 16 dargestellt ist. Dann wird auf diesem Vorabdruckbond-Tisch 16 ein Vorabdruckbonden durch Ausüben von Druck und Wärme ausgeführt. An schliessend wird der Stapel der Chipkomponenten 5 auf dem Einfügeelement 11 durch den Spannkopf 9 zum Druckbondtisch transportiert, um das normale Druckbonden auszuführen, was auf ähnliche Weise erfolgt, wie es oben unter Bezugnahme auf die 7 beschrieben ist.
  • Obwohl bei den oben genannten Ausführungsformen ein nichtleitender Film (NCF) oder eine nichtleitende Paste (NCP) als Vergussmaterial 8 verwendet ist, ist es auch möglich, z. B. einen anisotrop leitenden Film (ACF) oder eine anisotrop leitende Paste (ACP) als Vergussmaterial 8 zu verwenden.
  • Wie oben beschrieben, können bei der Chipkomponenten-Baugruppe und dem Herstellverfahren gemäss der Erfindung kleine, dünne Chipkomponenten 5 leicht positioniert und mit hoher Genauigkeit aufeinander gestapelt werden, wobei keine äusseren Kräfte oder Schläge auf sie einwirken. Dies ermöglicht eine einfache Handhabung selbst kleiner, dünner Chipkomponenten sowie ein korrektes Aufstapeln derselben, wobei es kaum zu Beschädigungen oder Verwindungen derselben kommt.

Claims (5)

  1. Verfahren zum Herstellen einer Chipkomponenten-Baugruppe, bei dem eine Anzahl von Chipkomponenten (5) in einem Stapel aufeinander gestapelt werden und Kontakthöckerelektroden (4) der Chipkomponenten miteinander verbunden werden, um durchgehende Leitungen zu erzielen, mit den folgenden Schritten: – Zertrennen eines auf einer dünnen Unterlage (2) angeordneten Substrats (3), auf dem die Kontakthöckerelektroden und eine Schaltung ausgebildet sind, in einzelne Chipkomponenten; – Herstellen einer Schicht aus einem Vergussmaterial (8) auf derjenigen Fläche der Chipkomponenten, die die Kontakthöckerelektroden trägt, vor oder nach dem Zertrennschritt; und – Aufnehmen der zertrennten Chipkomponenten (5) durch Abziehen jeder Komponente von der dünnen Unterlage und durch Aufkleben der Chipkomponente auf eine andere Chipkomponente mittels des Vergussmaterials; – wobei die Schritte des Aufnehmens und des Aufklebens wiederholt werden, um eine gewünschte Anzahl von Chipkomponenten aufzustapeln, und danach die in der untersten Lage befindliche Chipkomponente von der dünnen Unterlage abgezogen wird und die Kontakthöckerelektroden der oberen und unteren Chipkomponente miteinander verbunden werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht aus dem Vergussmaterial (8) vorab auf der dünnen Unterlage (2) hergestellt wird und an die Unterseite des Substrats (3) geklebt wird, das auf diesem Vergussmaterial positioniert wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht aus dem Vergussmaterial (8) vor dem Zertrennen auf der Oberseite des Substrats (3) oder nach dem Zertrennen auf der Unterseite der Chipkomponente (5) hergestellt wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die als Erstes von der dünnen Unterlage (2) aufgenommene Chipkomponente (5) aufgenommen wird, während sie an einem Einfügeelement (11) klebt, das gleichzeitig als Trägermaterial für die Chipkomponenten-Baugruppe dient.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Aufstapeln der Chipkomponenten (5) auf die dünne Unterlage (2) ein Vorabdruckbonden ausgeführt wird und nach dem Aufstapeln der Chipkomponenten ein normales Druckbonden auf einem Druckbondtisch (14) ausgeführt wird.
DE10146936A 2000-09-25 2001-09-24 Herstellverfahren für eine Chipkomponenten-Baugruppe Expired - Fee Related DE10146936B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000290267A JP3822043B2 (ja) 2000-09-25 2000-09-25 チップ部品組立体の製造方法
JP290267/00 2000-09-25

Publications (2)

Publication Number Publication Date
DE10146936A1 DE10146936A1 (de) 2002-04-18
DE10146936B4 true DE10146936B4 (de) 2007-02-15

Family

ID=18773519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146936A Expired - Fee Related DE10146936B4 (de) 2000-09-25 2001-09-24 Herstellverfahren für eine Chipkomponenten-Baugruppe

Country Status (3)

Country Link
US (1) US6482677B2 (de)
JP (1) JP3822043B2 (de)
DE (1) DE10146936B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001017005A1 (fr) * 1999-08-27 2001-03-08 Matsushita Electric Industrial Co., Ltd. Procede et appareil de manipulation de pieces
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP4233802B2 (ja) * 2002-04-26 2009-03-04 東レエンジニアリング株式会社 実装方法および実装装置
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7898095B2 (en) * 2006-03-20 2011-03-01 Tezzaron Semiconductor, Inc. Fiducial scheme adapted for stacked integrated circuits
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
JP5417399B2 (ja) * 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
TW201330217A (zh) 2011-11-11 2013-07-16 Sumitomo Bakelite Co 半導體裝置之製造方法
JP5867259B2 (ja) * 2012-04-17 2016-02-24 住友ベークライト株式会社 積層体の製造方法
US8618648B1 (en) 2012-07-12 2013-12-31 Xilinx, Inc. Methods for flip chip stacking
US9508563B2 (en) * 2012-07-12 2016-11-29 Xilinx, Inc. Methods for flip chip stacking
JP6688543B2 (ja) * 2016-03-30 2020-04-28 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR102188027B1 (ko) * 2019-03-07 2020-12-14 김효갑 다층 연성인쇄회로기판의 제조장치
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5846879A (en) * 1993-05-05 1998-12-08 Siemens Aktiengesellschaft Contact structure for vertical chip connections
US5943563A (en) * 1994-08-03 1999-08-24 Siemens Aktiengesellschaft Method for producing a three-dimensional circuit arrangement
US6040204A (en) * 1997-09-10 2000-03-21 Robert Bosch Gmbh Method of stacking chips with a removable connecting layer
US6503778B1 (en) * 1999-09-28 2003-01-07 Sony Corporation Thin film device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6355501B1 (en) * 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5846879A (en) * 1993-05-05 1998-12-08 Siemens Aktiengesellschaft Contact structure for vertical chip connections
US5943563A (en) * 1994-08-03 1999-08-24 Siemens Aktiengesellschaft Method for producing a three-dimensional circuit arrangement
US6040204A (en) * 1997-09-10 2000-03-21 Robert Bosch Gmbh Method of stacking chips with a removable connecting layer
US6503778B1 (en) * 1999-09-28 2003-01-07 Sony Corporation Thin film device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2002100728A (ja) 2002-04-05
JP3822043B2 (ja) 2006-09-13
US6482677B2 (en) 2002-11-19
US20020042161A1 (en) 2002-04-11
DE10146936A1 (de) 2002-04-18

Similar Documents

Publication Publication Date Title
DE10146936B4 (de) Herstellverfahren für eine Chipkomponenten-Baugruppe
EP0140126B1 (de) Verfahren zur Mikropackherstellung
EP0944922B1 (de) Verfahren zur Herstellung eines Chip-Moduls
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19840210A1 (de) Verfahren zur Handhabung einer Mehrzahl von Schaltungschips
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE112014002322T5 (de) Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren
DE10250778B3 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
WO2006060983A2 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
WO2005083748A1 (de) Vorrichtung zum singulieren und bonden von halbleiterchips und verfahren zum singulieren und bonden
DE10140827B4 (de) Vorrichtung zum Debonden von Dünnwafern
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102005048153B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie
DE102006012755B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
WO2006060976A1 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
EP1490894A1 (de) Verfahren zum verarbeiten von elektrischen bauelementen, insbesondere von halbleiterchips, sowie vorrichtung zum durchf hren des verfahrens
DE102018221148A1 (de) Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
DE102018216282A1 (de) Verfahren zur Herstellung eines MEMS-Sensors
DE102013210850B3 (de) Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
DE19932960C2 (de) Verfahren zur Herstellung eines Chipkartenmoduls, Positioniervorrichtung zur Durchführung eines derartigen Verfahrens und Positionierverfahren
EP1432299A2 (de) Verfahren und Vorrichtung zum partiellen Aufbringen von Klebstoff auf Bauelemente und Bestückvorrichtung zum Bestücken von Bauelementen
DE102004048202B4 (de) Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
DE102004054147A1 (de) Verfahren zum Aufbringen einer Klebestoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130403