DE102004048202B4 - Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten - Google Patents

Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten Download PDF

Info

Publication number
DE102004048202B4
DE102004048202B4 DE102004048202A DE102004048202A DE102004048202B4 DE 102004048202 B4 DE102004048202 B4 DE 102004048202B4 DE 102004048202 A DE102004048202 A DE 102004048202A DE 102004048202 A DE102004048202 A DE 102004048202A DE 102004048202 B4 DE102004048202 B4 DE 102004048202B4
Authority
DE
Germany
Prior art keywords
semiconductor
plastic housing
contact surfaces
wiring structure
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004048202A
Other languages
English (en)
Other versions
DE102004048202A1 (de
Inventor
Edward Dipl.-Ing. Fürgut
Horst Dipl.-Ing. Gröninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004048202A priority Critical patent/DE102004048202B4/de
Priority to PCT/DE2005/001676 priority patent/WO2006034683A2/de
Publication of DE102004048202A1 publication Critical patent/DE102004048202A1/de
Priority to US11/692,943 priority patent/US7485493B2/en
Application granted granted Critical
Publication of DE102004048202B4 publication Critical patent/DE102004048202B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen (1) und zur Bestückung derselben mit Außenkontaktflächen (2), wobei das Verfahren folgende Verfahrensschritte aufweist:
– Herstellen einer Verbundplatte (3) auf einem metallischen Träger (4), der in Zeilen (5) und Spalten (6) angeordnete Halbleiterbauteilpositionen (7) aufweist, wofür Komponenten mehrerer Halbleiterbauteile (1) in eine gemeinsame Kunststoffgehäusemasse (8) zu der Verbundplatte (3) eingebettet werden, und wobei die Verbundplatte (3) auf ihrer Unterseite (9) eine Verdrahtungsstruktur mit Metallkontakten zum Träger (4) hin und auf ihrer Oberseite (10) eine ebene Fläche der gemeinsamen Kunststoffgehäusemasse (8) aufweist;
– Einbringen von Trenngräben (11) in die Kunststoffgehäusemasse (8) der Verbundplatte (3) mittels Laserablation zum Vereinzeln der Halbleiterbauteilpositionen (7), wobei die Trenngräben (11) die Halbleiterbauteilpositionen (7) umgeben, und das Einbringen der Trenngräben (11) in ihrer Tiefe (t) am metallischen Träger (4) endet, wobei ein Stop des Laserabtrags in den Trenngräben (11) der Kunststoffgehäusemasse (8) durch gegenüber dem der Kunststoffgehäusemasse (8)...

Description

  • Die Erfindung betrifft ein Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontaktflächen.
  • Derzeit werden Leadless-Gehäuse, wie beispielsweise TSLP-(thin small leadless package)-Gehäuse mittels eines Trennschleifprozesses vereinzelt. Dazu wird zunächst ein metallischer Träger, auf dem eine Vielzahl von Halbleiterbauteilen auf einer gemeinsamen Platte aus einer Kunststoffgehäusemasse angeordnet sind, chemisch abgeätzt, so dass nun freiliegende Verdrahtungsstrukturen, die ursprünglich auf dem metallischen Träger angeordnet waren, frei zugänglich sind. Dadurch können entsprechende metallische Kontaktflächen der Verdrahtungsstrukturen zu Außenkontaktflächen beschichtet oder mit Außenkontakten bestückt werden.
  • Eine Vielzahl der Halbleiterbauteile wird unter der gemeinsamen sog. "Moldkappe", die im Folgenden Verbundplatte genannt wird, in eine gemeinsame Kunststoffmasse eingebettet. Die Verbundplatte vereinigt die unterschiedlichsten Komponenten der Halbleiterbauteile, wie Halbleiterchips, Verbindungselemente, Außenkontaktflächen usw., in einem plattenförmigen Kunststoffkörper, der anschließend nach dem Bestücken mit den Außenkontaktflächen sägetechnisch in einzelne oberflächenmontierbare Halbleiterbauteile aufgetrennt wird. Dazu wird die Verbundplatte auf eine Sägefolie geklebt und anschließend werden auf dieser Sägefolie mittels einer Wafersäge die Halb leiterbauteile singuliert. Auf der Sägefolie sind die Halbleiterbauteile nach dem Singulieren derart angeordnet, dass sie über die Außenkontaktflächen bzw. die Außenkontakte auf ihre Funktionsfähigkeit getestet werden können, bevor sie von der Sägefolie abgenommen und in entsprechende Transportgurte verpackt werden. Das Vereinzeln von in eine gemeinsame Kunststoffmasse eingebetteten Halbleiterchips durch einen Sägeprozess ist beispielsweise aus der US 6,602,734 B1 bekannt.
  • Ein Verfahren zum Vereinzeln eines Nutzens in Halbleiterbauteile ist aus der US 2003/0199122 A1 bekannt, wobei die vereinzelten Halbleiterbauteile mit Hilfe einer Beschriftung ihrer ursprünglichen Bauteilposition im Nutzen zugeordnet werden können.
  • Dieses Verfahren hat den Nachteil, dass die bekannten Trennschleifprozesse zur Vereinzelung der Halbleiterbauteile aufgrund der hohen Belastung der Kunststoffgehäuse und dem Verschleiß der Sägeblätter während dieser Fertigungsvorgänge diese Trennschleifprozesse prozesstechnisch aufwendig sind. Ein Grund die Ausfallquote nach dem Trennschleifen ist darin zu sehen, dass nicht nur der metallische Träger weggeschliffen wird, sondern auch die angrenzende Verdrahtungsstruktur in Mitleidenschaft gezogen werden kann.
  • Die US 2002/0055238 A1 offenbart das Vereinzeln eines Halbleiterwafers in Halbleiterchips durch Einbringen von Trennspuren und anschließendes Dünnen des Wafers von der Rückseite aus. Das Vereinzeln eines Halbleiterwafers in Halbleiterchips mittels eines wasserstrahlgeführten Laserstrahls ist aus der JP 2003034780 A bekannt. Ein Verfahren zum Vereinzeln eines Nutzens in Halbleiterbauteile ist aus der US 2003/0199122 A1 bekannt.
  • Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem die Fertigung oberflächenmontierbarer Halbleiterbauteile erleichtert wird und die Ausschußrate bei der Fertigung vermindert wird. Ferner ist es Aufgabe der Erfindung, eine Beschriftung der Bauteile in den Bauteilpositionen einer Verbundplatte zu ermöglichen, bevor die Halbleiterbauteile weiter verarbeitet werden.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontaktflächen angegeben. Das Verfahren weist dazu nachfolgende Verfahrensschritte auf.
  • Zunächst wird eine Verbundplatte auf einem perforierten metallischen Träger hergestellt, der in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen aufweist. Der metallische Träger kann auch mehrere Verbundplatten aufweisen. Für eine derartige Verbundplatte werden Komponenten mehrerer Halbleiterbauteile in eine gemeinsame Kunststoffgehäusemasse eingebettet. Dazu weist die Verbundplatte auf ihrer Unterseite eine Verdrahtungsstruktur mit Metallkontakten zum metallischen Träger hin auf. Die Oberseite der Verbundplatte wird von einer ebenen Fläche der gemeinsamen Kunststoffgehäusemasse aller Halbleiterbauteile einer Verbundplatte gebildet.
  • In einem nächsten Schritt werden Trenngräben in die Kunststoffgehäusemasse der Verbundplatte mittels Laserablation zum Vereinzeln der Halbleiterbauteilpositionen eingebracht. Dazu umgeben die Trenngräben die Halbleiterbauteilpositionen. Die Tiefe der mit Laserablation eingebrachten Trenngräben wird durch den metallischen Träger begrenzt. Der Stop des Laserabtrags in den Trenngräben der Kunststoffgehäusemasse wird dabei durch gegenüber denen der Kunststoffgehäusemasse erhöhte Reflexionseigenschaften des metallischen Trägers erreicht.
  • Nach dem Einbringen der Trenngräben kann wiederum mittels Laserablation eine Bauteilbeschriftung auf den Oberseiten der Kunststoffgehäuse in den jeweiligen Bauteilpositionen aufgebracht werden. Nach dem Beschriften der Kunststoffgehäuse der Halbleiterbauteile wird auf die Oberseiten der Kunststoffgehäuse eine gemeinsame Klebstofffolie als Haltestreifen aufgebracht. Nun kann, ohne dass die Halbleiterbauteile einer Verbundplatte auseinander fallen, der metallische Träger unter Beibehaltung der Halbleiterbauteilpositionen auf der Klebstofffolie und unter Freilegen der auf der Unterseite der Verbundplatte angeordneten Metallkontakte, entfernt werden.
  • Die freiliegenden Metallkontakte werden nun mit oberflächenmontierbaren Kontaktaußenflächen verstärkt. Auch dieses Verstärken kann durch eine entsprechende Beschichtung gleichzeitig für die Vielzahl der Metallkontakte der einzelnen Halbleiterbauteile geschehen, ohne dass ein einzelnes Bestücken von einzelnen Außenkontaktflächen in jeder der Metallflächenpositionen erforderlich wird. Nachdem somit Außenkontaktflächen geschaffen sind, kann die Funktionsfähigkeit der Halbleiterbauteile noch auf der Klebstofffolie durch Kontaktieren der aufgebrachten frei zugänglichen Außenkontaktflächen geprüft werden. Anschließend werden die Halbleiterbauteile unter Abnehmen funktionstüchtiger und beschrifteter Halbleiterbauteile von der Klebstofffolie vereinzelt.
  • Dieses Verfahren zum Vereinzeln von Halbleiterbauteilen und zum Aufbringen von Außenkontaktflächen für oberflächenmontierbare Halbleiterbauteile hat den Vorteil, dass fertigungstechnisch unkritische Verfahrensschritte durchgeführt werden können. Anstelle des äußerst kritischen Aussägens von Halbleiterbauteilen auf einer Klebstofffolie wird mit diesem Verfahren, noch während die Halbleiterbauteile auf dem metallischen Träger in Form einer Verbundplatte zusammengehaltenen werden, ein schonender Laserabtrag eingebracht. Die Lasertrenntechnik ermöglicht es, dass die Trennspuren in Form von Trenngräben in ihrer Breite gegenüber den Sägespuren, die von der Dicke der Sägeblätter abhängig sind, vermindert werden können.
  • Weiterhin hat dieses Verfahren den Vorteil, dass die Klebstofffolie für ein gemeinsames Aufbringen einer Vielzahl von Außenkontaktflächen auf die Unterseiten der Halbleiterbauteile genutzt werden kann. Schließlich kann das Einbringen der Trenngräben mittels Laserablation mit dem Beschriften der e benen Oberflächen der Halbleiterbauteile geeignet kombiniert werden. Ein weiterer Vorteil dieses Verfahrens ist es, dass das Einbringen der Trenngräben relativ unabhängig von Wölbungen der Verbundplatte ist. Es ist folglich nicht notwendig, wie bei dem sägetechnischen Trennverfahren, die Verbundplatte auf einer entsprechend formstabilen Sägefolie anzuordnen, die keinerlei oder nur äußerst geringe Verwölbung der Verbundplatte beim Anbringen der Sägefugen toleriert.
  • In einer bevorzugten Ausführungsform der Erfindung werden im Anschluss an das Testen der Funktionsfähigkeit der Halbleiterbauteile und im Anschluss an das Vereinzeln der Halbleiterbauteile diese von der Klebstofffolie in einen Transportgurt verpackt. Ein Beschriften der einzelnen Bauteile entfällt, denn auch dieses ist bereits für viele Bauteile gleichzeitig auf der Oberseite der Verbundplatte bzw. auf einem metallischen Träger geschehen. Sowohl die visuelle Kontrolle als auch die messtechnische Überprüfung der Halbleiterbauteile zeigt, dass die Ausschussrate durch das erfindungsgemäße Verfahren geringer werden konnte und somit eine größere Anzahl an funktionsfähigen Halbleiterbauteilen pro Charge versandt werden können.
  • Die Verdrahtungsstruktur mit Metallkontakten auf der Unterseite der Verbundplatte wird zunächst durch selektive galvanisches Abscheiden von Metallstrukturen auf dem metallischen Träger in einer bevorzugten Ausführungsform der Erfindung hergestellt. Dazu wird vorzugsweise der Träger aus einer Kupferlegierung gebildet, wobei in den jeweiligen vorgesehenen Halbleiterbauteilpositionen nicht nur Metallkontaktflächen abgeschieden werden können, sondern Verbindungsleitungen hergestellt werden können, die eine elek-trische Verbindung zwi schen Metallkontaktflächen und Kontaktflächen der Halbleiterchips über Bonddrähte oder Flipchip-Kontakte ermöglichen.
  • Auf diese Verdrahtungsstruktur wird vorzugsweise in den Halbleiterbauteilpositionen vor dem Aufbringen einer Kunststoffgehäusemasse ein Halbleiterchip aufgebracht und dieser wird über Verbindungselemente mit der Verdrahtungsstruktur elektrisch verbunden. Sowohl die Verdrahtungsstruktur auf dem metallischen Träger als auch der Halbleiterchip sowie seine Verbindungselemente zu der Verdrahtungsstruktur bilden Komponenten eines Halbleiterbauteils einer Halbleiterbauteilposition.
  • Dazu kann der Halbleiterchip mittels Klebetechnik auf die Verdrahtungsstruktur aufgebracht werden. Wenn ein elektrischer Kontakt zu der Verdrahtungsstruktur herzustellen ist, kann diese Klebetechnik auch mit einem Leitklebstoff durchgeführt werden. Andere bevorzugte Möglichkeiten, den Halbleiterchip elektrisch mit der Verdrahtungsstruktur zu verbinden, bilden Löttechniken, wobei sowohl eutektische Löttechniken als auch Diffusionslöttechniken sowie Weichlottechniken, insbesondere mit bleifreien Loten für das Aufbringen der Halbleiterchips auf die Verdrahtungsstruktur zur Verfügung stehen.
  • Als Verbindungselemente zwischen entsprechenden Kontaktflächen des Halbleiterchips und der Verdrahtungsstruktur werden Bonddrähte oder Flipchip-Kontakte eingesetzt. Für das Anbringen von Bonddrähten wird der Halbleiterchip mit seiner Rückseite auf der Verdrahtungsstruktur fixiert und anschließend werden entsprechende Kontaktanschlussflächen der Verdrahtungsstruktur über Bonddrähte mit entsprechenden Kontaktflächen auf der aktiven Oberseite des Halbleiterchips verbunden.
  • Bei Halbleiterchips mit Flipchip-Kontakten werden diese auf entsprechende Kontaktanschlussflächen gelötet, die in Größe, Struktur und Anordnung der Größe und Anordnung der Flipchip-Kontakte des Halbleiterchips angepasst sind.
  • Nachdem die Komponenten, wie die metallischen Kontaktflächen der Verdrahtungsstruktur, die Verdrahtungsstruktur selbst, der Halbleiterchip und die entsprechenden Verbindungen zur Verdrahtungsstruktur hergestellt sind, wird auf eine Vielzahl von Halbleiterbauteilen eine gemeinsame Kunststoffgehäusemasse aufgebracht, um eine Verbundplatte auf dem metallischen Träger herzustellen. Dabei können mehrere Verbundplatten hintereinander auf einem derartigen metallischen Träger positioniert werden, wobei nun die Kunststoffgehäusemasse in einem bevorzugten Durchführungsbeispiel des Verfahrens mittels eines Dispensionsverfahrens aufgebracht wird. Bei diesem Dispensionsverfahren werden die Komponenten in den Halbleiterbauteilpositionen in die Kunststoffgehäusemasse eingebettet.
  • Eine weitere Möglichkeit des Einbettens der Komponenten besteht mit Hilfe von Spritzgussverfahren, bei denen unter hohem Druck die Kunststoffmasse einer Verbundplatte in entsprechende Spitzgussformen eingepresst wird, wobei der hohe Druck dafür sorgt, dass sämtliche Zwischenräume zwischen den Komponenten vollständig von Kunststoffmasse aufgefüllt werden.
  • Nach dem Ausformen des metallischen Trägers mit seinen aufgebrachten Verbundplatten aus der Spritzgussform kann nun das Einbringen der Trenngräben in jeder der Verbundplatten bzw. der Kunststoffmassen der Verbundplatten durchgeführt werden. Nach dem Einbringen der Trenngräben, welche die Halbleiterbauteile umgeben, ist die Laserenergie des Lasergerätes für ein Beschriften der Oberseite der Kunststoffmasse gegenüber der Laserenergie für das Einbringen der Trenngräben herunterzufahren, so dass mit verminderter Laserenergie nun die Beschriftung auf die Vielzahl der entstandenen Halbleiterbauteile, die noch auf dem metallischen Träger fixiert sind, aufgebracht wird.
  • Nach der Beschriftung der Oberflächen folgt das Aufbringen einer Klebstofffolie, wobei diese Klebstofffolie mit einer Perforation versehen wird, bevor sie als Haltestreifen auf die Kunststoffgehäusemasse der Halbleiterbauteilpositionen aufgeklebt wird. Mit Hilfe dieser Perforation der Klebstofffolie kann jedes der Halbleiterbauteile in den Halbleiterbauteilpositionen verbleiben und dennoch gemeinsam mit den anderen Halbleiterbauteilen weiter bearbeitet werden. Dazu erfolgt das Entfernen des metallischen Trägers unter Beibehaltung der Halbleiterbauteilpositionen auf der Klebstofffolie mittels Nassätzen. Neben dem Nassätzen kann der Träger auch durch Plasmaätzen, das als Trockenätzverfahren bekannt ist, entfernt werden oder auch mittels Laserablation abgenommen werden.
  • Bei dem Entfernen des Trägers werden nun mindestens die Metallkontakte auf der Unterseite der Halbleiterbauteile freigelegt. Diese Metallkontakte können über die Verdrahtungsstruktur mit den eingebetteten Verbindungselementen mit dem Halbleiterchip elektrisch in Verbindung stehen. Diese Metallkontakte werden nun zu oberflächenmontierbaren Außenkontaktflächen vorzugsweise mittels Lottechnik verstärkt. Andere Verstärkungsmöglichkeiten bestehen darin, dass die oberflächenmontierbaren Außenkontaktflächen mittels galvano-chemischer Abscheidung aufgebracht werden oder das Verstärken der Metallkontakte zu oberflächenmontierbaren Außenkontaktflächen mittels stromloser Abscheidung von Metallen erfolgt.
  • Zusätzlich zu den Außenkontaktflächen können auf die funktionsfähigen Halbleiterbauteile vor einem Abnehmen von der Klebstofffolie auch Lotkugeln aufgelötet werden. Diese Lotkugeln als Außenkontakte haben den Vorteil, dass sie je nach Aufbau und Strukturierung einen begrenzten Ausgleich zwischen thermischen Ausdehnungskoeffizienten und eine begrenzte Dämpfung von Thermospannung zwischen einem oberflächenmontierbaren Halbleiterbauteil und einer übergeordneten Schaltungsplatine bilden können.
  • Zusammenfassend ist festzustellen, dass mit Hilfe des Lasers der gesamte metallische Träger mit mehreren Verbundplatten zu Halbleiterbauteilen strukturiert werden kann. Dazu wird der "Moldcompound" bzw. die gemeinsame Kunststoffgehäusemasse bis auf den metallischen Träger hinunter in entsprechenden Trenngräben abgetragen, ohne dass der metallische Träger, der eine Kupferlegierung sein kann, beschädigt wird. Ein derartiger sog. "Precut-Laser" kann nach dem Strukturieren mit verringerter Leistung die einzelnen Bauteile bereits beschriften. Anschließend ist es möglich, die in den Halbleiterbauteilpositionen aufgetrennten, doch noch über den metallischen Träger zusammengehaltenen Halbleiterbauteile in der Galvanik durch Abätzen des Trägers voneinander zu trennen, so dass sie nur noch durch die Klebefolie zusammengehalten werden.
  • Danach können die Kontaktflächen der einzelnen Halbleiterbauteile chemisch-metallisch beschichtet werden, um Außenkontaktflächen für die oberflächenmontierbaren Halbleiterbauteile herzustellen. Die Klebefolie mit den anhaftenden Halbleiterbauteilen und ihren Außenkontaktflächen können dann im Prüffeld die Funktionstüchtigkeitsprüfung der Halbleiterbauteile ermöglichen. Danach werden die funktionstüchtigen Bauteile direkt von der Klebstofffolie in einen entsprechenden Transportgurt übertragen.
  • Somit hat das erfindungsgemäße Verfahren die folgenden Vorteile.
    • 1. Eliminieren des Trennschleifprozesses;
    • 2. Reduzieren der Sägespurbreite auf ein Minimum;
    • 3. Einsatz von dünneren und dadurch günstigeren Klebefolien als beim Sägetrennprozess;
    • 4. Eine Handhabung von einzelnen Verbundplatten ist nicht notwendig, da die kleinste Einheit beim Vereinzeln, beim Laminieren der Klebstofffolie und bei der Galvanik die Größe des ursprünglichen Trägers ist;
    • 5. Ein gesonderter Reinigungsschritt wie das sog. "Spincleaning", wie es nach dem Sägen erforderlich ist, kann entfallen;
    • 6. Ein Durchbiegen von Verbundplatten aufgrund der Kunststoffgehäusemasse, dadurch dass als Kunststoffgehäusemasse niederviskose Pressmassen verwendet werden, ist unkritisch bei diesem Verfahren, da direkt nach dem sog. "holden" oder Spritzgießen ein Entlastungsschritt, der sog. "Precut" durchgeführt werden kann; und
    • 7. Ein Singulieren von nicht rechteckigen Halbleiterbauteilen ist möglich.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Draufsicht auf einen metallischen Träger mit 4 aufgebrachten, teilweise in Bauteilpositionen getrennte Verbundplatten mit einer Vielzahl von Halbleiterbauteilpositionen;
  • 2 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt B der 1;
  • 3 zeigt eine schematische Seitenansicht des metallischen Trägers mit aufgebrachten Verbundplatten;
  • 4 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts A der 3;
  • 5 zeigt eine schematische Draufsicht auf eine Klebstofffolie, die auf die Oberseiten der aufgetrennten Verbundplatten aufgebracht ist;
  • 6 zeigt eine schematische Seitenansicht auf die Verbundplatten der Klebstofffolie und auf den metallischen Träger;
  • 7 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts der 6;
  • 8 zeigt eine schematische Draufsicht auf die Klebstofffolie der 5 und auf die Unterseite der aufgetrennten Verbundplatten;
  • 9 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt D der 8;
  • 10 zeigt eine schematische Seitenansicht der Klebstofffolie mit aufgetrennten Verbundplatten;
  • 11 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts der 10.
  • 1 zeigt eine schematische Draufsicht auf einen metallischen Träger 4 mit vier aufgebrachten, teilweise in Halbleiterbauteilpositionen 7 getrennte Verbundplatten 3 mit einer Vielzahl von Halbleiterbauteilpositionen 7. Der Träger 4 weist an seinen Randseiten, die nicht von Verbundplatten 3 bedeckt sind, Perforationen 16 auf, deren Perforationslöcher 17 derart angeordnet sind, dass ein automatischer Transport sowie ein passgenaues Einfügen in entsprechende Haltemechanismen von Fertigungsvorrichtungen möglich ist. Dieser metallische Träger 4 wird auch als Flachleiterrahmen bzw. "Leadframe" aus historischen Gründen bezeichnet, obgleich der metallische Träger 4 keine Flachleiter bzw. "Leads" aufweist.
  • Vielmehr sind auf dem metallischen Träger 4 unter sog. "Moldkappen" in den Halbleiterbauteilpositionen 7 Komponenten von Halbleiterbauteilen 1 in eine Kunststoffgehäusemasse 8 der Verbundplatten 3 eingebettet. Zu diesen eingebetteten Halbleiterbauteilkomponenten gehören ein Halbleiterchip und Verbindungselemente von dem Halbleiterchip zu einer Verdrahtungsstruktur und zu Metallkontakten. Die Metallkontakte sind auf den metallischen Träger galvanisch aufgebracht und von der hier gezeigten Draufsicht auf vier dieser Verbundplatten 3 eines metallischen Trägers 4 nicht sichtbar.
  • Die äußerst rechte Verbundplatte 3 ist in dieser Darstellung bereits durch Einbringen von Trenngräben 11 in Halbleiterbauteilpositionen 7 aufgeteilt, welche in Zeilen 5 und Spalten 6 angeordnete Halbleiterbauteile 1 aufweisen. Die Trenngräben 11 werden in die Kunststoffgehäusemasse 8 durch Laserablation eingebracht und teilen die Verbundplatte 3 in einzelne Halbleiterbauteile 1 auf, die jedoch noch auf dem metallischen Träger 4 fixiert sind. Da die Oberseite 10 der Verbundplatten 3 frei zugänglich ist, ist es möglich, vor oder nach dem Einbringen der Trenngräben 11 eine Beschriftung auf der Oberseite 13 der Kunststoffgehäusemasse 8 in den Halbleiterbauteilpositionen 7 vorzunehmen. Dazu ist in 1 ein Ausschnitt B markiert, der in 2 näher dargestellt wird.
  • 2 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt B der 1. In dem Ausschnitt B sind die Trenngräben 11, die eine Halbleiterbauteilposition 7 umgeben, zu sehen, wobei diese Trenngräben 11 durch Laserablation eingebracht werden und der gleiche Laser jedoch bei geringerer Strahlungsintensität dazu benutzt wird, um die in 2 gezeigte Bauteilbeschriftung 12 auf die Oberseite 13 der Kunststoffgehäusemasse 8 aufzubringen.
  • 3 zeigt eine schematische Seitenansicht des metallischen Trägers 4 mit aufgebrachten Verbundplatten 3. Ferner zeigt 3 einen Ausschnitt A, der in 4 in vergrößerter Form dargestellt wird.
  • 4 zeigt eine vergrößerte schematische Seitenansicht eines Ausschnitts A der 3. In diesem Ausschnitt A sind drei Halbleiterbauteile 1 in Seitenansicht dargestellt, die durch zwei Trenngräben 11 in der Kunststoffgehäusemasse 8 getrennt sind. Die Tiefe t der Trenngräben 11 wird durch den metallischen Träger 4 begrenzt, wobei während der Laserablation aufgrund des höheren Reflektionsvermögens des metallischen Trägers 4, der in dieser Ausführungsform aus einer Kupferlegierung besteht, der Laserabtrag in den Trenngräben 11 begrenzt wird. Dabei entspricht die Dicke d der Halbleiter bauteile 1 der Dicke der auf dem Träger 4 aufgebrachten Verbundplatten 3.
  • Auf die Darstellung der Halbleiterkomponenten, wie einer Verdrahtungsstruktur auf der Unterseite 9 der Verbundplatte 3 sowie eines Halbleiterchips und seiner Verbindungselemente wurde in dieser Darstellung verzichtet, da die 4 lediglich eine vergrößerte schematische Seitenansicht des in 3 gezeigten Ausschnitts A zeigt. Im Prinzip kann diese Technik des Lasertrennens, dessen Ergebnis in 4 gezeigt wird, und der Laserbeschriftung, dessen Ergebnis in 2 gezeigt wird, für die unterschiedlichsten Verbundplatten 3 eingesetzt werden. Eine Verwölbung der Verbundplatte 3 auf dem metallischen Träger 4 ist bei dieser Technik unproblematisch. Die Laserablation kann nämlich in vorteilhafter Weise derartigen Verwölbungen nachgeführt werden. Außerdem können Verspannungen und Verwölbungen, die beim Aufbringen der Kunststoffgehäusemasse 8 auftreten könnten, durch die Trenngräben 11 in vorteilhafter Weise ausgeglichen werden.
  • 5 zeigt eine schematische Draufsicht auf eine Klebstofffolie 14, die auf die Oberseite 13 der Kunststoffgehäusemasse 8 der aufgetrennten Verbundplatten 3 aufgebracht ist. Sowohl die Verbundplatten 3 als auch der metallische Träger 4 sind unterhalb der Zeichenebene und damit unterhalb der Klebstofffolie 14 angeordnet. Diese Klebstofffolie 14 dient gleichzeitig als Haltestreifen 15 für die Weiterverarbeitung der aufgetrennten Halbleiterbauteile 1, wobei diese mit ihren beschrifteten Oberseiten 13 an der Klebstofffolie 14 haften.
  • Die Perforation 16 und die Perforationslöcher 17 werden auf die Haltefolie 15 in Form der Klebstofffolie 14 übertragen, so dass auf der Klebstofffolie 14 die gleichen Justage- und Ausrichtmöglichkeiten für die aufgetrennten Halbleiterbauteilpositionen 7 bestehen, wie auf dem metallischen Träger 4. Demzufolge können auch mehrere metallische Träger 4 auf einer derartigen Klebstofffolie 14 angeordnet werden. Da die Halbleiterbauteile 1 mit ihren Oberseiten 13 durch die Klebstofffolie 14 in ihren Positionen fixiert sind, kann nun der noch vorhandene Träger 4 entfernt werden.
  • 6 zeigt eine schematische Seitenansicht auf die Verbundplatten 3 mit Klebstofffolie 14 und metallischem Träger 4. Ferner zeigt 6 einen Ausschnitt C, der in 7 in vergrößertem Maßstab dargestellt wird.
  • 7 zeigt eine vergrößerte schematische Seitenansicht des Ausschnitts C der 6. Der Verbundkörper 3 ist hier in einzelne Halbleiterbauteile 1 bereits durch die Trenngräben 11 getrennt, wobei auf der Oberseite 13 die in 2 gezeigte Beschriftung der Halbleiterbauteile 1 angeordnet ist und auf der Unterseite 9 der Verbundplatte 3 eine Verdrahtungsstruktur des Halbleiterbauteils 1 angeordnet ist, die durch Abätzen des metallischen Trägers 4 von der Unterseite 9 der Verbundplatte 3 freigelegt werden kann.
  • 8 zeigt eine schematische Draufsicht auf die Klebstofffolie 14 der 5 und auf die Unterseiten 9 der aufgetrennten Verbundplatten 3. Die Halbleiterbauteile 1 sind nach wie vor in Zeilen 5 und Spalten 6 durch die Trenngräben 11 aufgeteilt und liegen nach Entfernen des in 7 gezeigten Trägers 4 völlig frei. Dabei sind auf den Unterseiten 9 der Verbundplatten 3 nun Metallkontakte zugänglich, die in weiteren Schritten mit Außenkontaktflächen 2 bestückt werden können. Dieses Bestücken erfolgt jedoch nicht einzeln, sondern parallel und gleichzeitig für sämtliche auf der Unterseite 9 zugängliche Metallkontakte. Dazu kann in einem galvanischen Bad oder durch stromlose Abscheidung der Metallkontakt verstärkt werden, wobei auch Auflötverfahren einsetzbar sind.
  • 9 zeigt eine vergrößerte schematische Draufsicht auf einen Ausschnitt D der 8. Auch hier begrenzen die Trenngräben 11 ein Halbleiterbauteil 1, wobei auf der hier sichtbaren Unterseite 9 Außenkontaktflächen 2 unterschiedlicher Größen angeordnet sind. In der Mitte des Halbleiterbauteils 1 sind auf der Unterseite 9 größere Kontaktflächen angeordnet als an den Rändern des Halbleiterbauteils. Das zeigt, dass auf den größeren Kontaktflächen im Zentrum, die Teil einer Verdrahtungsstruktur sind, Halbleiterchips angeordnet sind, während die in den Randbereichen angesiedelten Außenkontaktflächen 2 als Signalanschlüsse oder Stromversorgungsanschlüsse zum Halbleiterchip hin dienen.
  • Da sämtliche Außenkontaktflächen 2 auf der Unterseite 9 angeordnet sind, ist dieses ein Halbleiterbauteil 1, das oberflächenmontierbar auf eine übergeordnete Schaltungsplatine angebracht werden kann, wenn diese übergeordnete Schaltungsplatine entsprechende Kontaktflächen gleicher Größe und Anordnung aufweist. Andererseits ist es möglich, auf diese Außenkontaktflächen 2 Außenkontakte in Form von Lotbällen aufzubringen und somit ein Halbleiterbauteil 1 zu schaffen, das über Lotkugeln mit übergeordneten Schaltungsplatinen verbindbar ist.
  • 10 zeigt eine schematische Seitenansicht der Klebstofffolie 14 mit aufgetrennten Verbindungsplatten und einem Ausschnitt E dieser Seitenansicht.
  • 11 zeigt eine vergrößerte schematische Seitenansicht des Ausschnitts E der 10. Auf der Unterseite 9 des Halbleiterbauteils 1 sind die in 9 gezeigten Außenkontaktflächen 2 angeordnet. Die Trenngräben 11 reichen bis zu der Kunststofffolie 14, die gleichzeitig eine Haltefolie 15 darstellt. Auf dieser Kunststofffolie 14 können die Außenkontaktflächen 2, die in 9 gezeigt werden, durch Eintauchen in ein Galvanikbad verstärkt werden. Dabei können sowohl Lotlegierungen als auch andere Edelmetallkontaktlegierungen aufgebracht werden, um einerseits die Metallkontaktflächen der Verdrahtungsstruktur zu verstärken und andererseits diese Metallflächen als Außenkontaktflächen vor Korrosion zu schützen.
  • Da die Außenkontaktflächen nun frei zugänglich sind, kann in dieser Fertigungsphase jedes einzelne Halbleiterbauteil 1 auf seine Funktionsfähigkeit getestet werden, und auch auf der Haltefolie 15 können Halbleiterbauteile, die nicht den Qualitätsanforderungen entsprechen, markiert werden, so dass nur die Halbleiterbauteile 1 von der Klebstofffolie 14 bzw. Haltefolie 15 abgenommen und in einem Transportgurt verpackt werden, die voll funktionstüchtig sind.
    • 1
    Halbleiterbauteil
    2
    Außenkontaktfläche
    3
    Verbundplatte
    4
    metallischer Träger
    5
    Zeilen
    6
    Spalten
    7
    Halbleiterbauteilposition
    8
    Kunststoffgehäusemasse
    9
    Unterseite der Verbundplatte
    10
    Oberseite der Verbundplatte
    11
    Trenngraben
    12
    Bauteilbeschriftung
    13
    Oberseite der Kunststoffgehäusemasse
    14
    Klebstofffolie
    15
    Haltestreifen
    16
    Perforation
    17
    Perforationsloch
    18
    Rand des Trägers
    19
    Rand des Trägers
    d
    Dicke des Hableiterbauteils
    t
    Tiefe des Trenngrabens

Claims (19)

  1. Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen (1) und zur Bestückung derselben mit Außenkontaktflächen (2), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen einer Verbundplatte (3) auf einem metallischen Träger (4), der in Zeilen (5) und Spalten (6) angeordnete Halbleiterbauteilpositionen (7) aufweist, wofür Komponenten mehrerer Halbleiterbauteile (1) in eine gemeinsame Kunststoffgehäusemasse (8) zu der Verbundplatte (3) eingebettet werden, und wobei die Verbundplatte (3) auf ihrer Unterseite (9) eine Verdrahtungsstruktur mit Metallkontakten zum Träger (4) hin und auf ihrer Oberseite (10) eine ebene Fläche der gemeinsamen Kunststoffgehäusemasse (8) aufweist; – Einbringen von Trenngräben (11) in die Kunststoffgehäusemasse (8) der Verbundplatte (3) mittels Laserablation zum Vereinzeln der Halbleiterbauteilpositionen (7), wobei die Trenngräben (11) die Halbleiterbauteilpositionen (7) umgeben, und das Einbringen der Trenngräben (11) in ihrer Tiefe (t) am metallischen Träger (4) endet, wobei ein Stop des Laserabtrags in den Trenngräben (11) der Kunststoffgehäusemasse (8) durch gegenüber dem der Kunststoffgehäusemasse (8) erhöhtes Reflexionsvermögen des metallischen Trägers (4) erreicht wird; – Aufbringen einer Klebstofffolie (14) als Haltestreifen (15) auf die Oberseiten (13) der Kunststoffgehäusemasse (8) der Verbundplatte (3); – Entfernen des metallischen Trägers (4) unter Beibehalten der Halbleiterbauteilpositionen (7) auf der Klebstofffolie (14) und unter Freilegen der auf der Unterseite (9) der Verbundplatte (3) angeordneten Metallkontakte; – Verstärken der Metallkontakte zu oberflächenmontierbaren Außenkontaktflächen (2); – Testen der Funktionsfähigkeit der Halbleiterbauteile (1) auf der Klebstofffolie (14) durch Kontaktieren der aufgebrachten freizugänglichen Außenkontaktflächen (2); – Vereinzeln der Halbleiterbauteile (1) unter Abnehmen funktionstüchtiger beschrifteter Halbleiterbauteile (1) von der Klebstofffolie (14).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Bauteilbeschriftung (12) mittels Laserablation auf die Oberseite (13) der Kunststoffgehäusemasse (8) in den Halbleiterbauteilpositionen (7) aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Verdrahtungsstruktur mit Metallkontakten auf der Unterseite (9) der Verbundplatte (3) durch selektives galvanisches Abscheiden von Metallstrukturen auf dem metallischen Träger (4) vorzugsweise aus Kupfer hergestellt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf die Verdrahtungsstruktur in den Halbleiterbauteilpositionen (7) vor dem Aufbringen einer Kunststoffgehäuse masse (8) ein Halbleiterchip aufgebracht und über Verbindungselemente mit der Verdrahtungsstruktur elektrisch verbunden wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Halbleiterchip mittels Klebetechnik auf die Verdrahtungsstruktur aufgebracht wird.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Halbleiterchip mittels Löttechnik auf die Verdrahtungsstruktur aufgebracht wird.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass Kontaktflächen des Halbleiterchips vor dem Aufbringen einer Kunststoffgehäusemasse (8) über Bonddrähte mit der Verdrahtungsstruktur elektrisch verbunden werden.
  8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass Kontaktflächen des Halbleiterchips vor dem Aufbringen einer Kunststoffgehäusemasse (8) über Flipchip-Kontakte mit der Verdrahtungsstruktur elektrisch verbunden werden.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Komponenten der Halbleiterbauteilpositionen (7) in die Kunststoffgehäusemasse (8) mittels eines Dispens-Verfahrens eingebettet werden.
  10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Komponenten der Halbleiterbauteilpositionen (7) in die Kunststoffgehäusemasse (8) mittels eines Spritzguss-Verfahrens eingebettet werden.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Laserenergie eines Lasergerätes für das Beschriften der Oberseite (13) der Kunststoffmasse (8) gegenüber der Laserenergie für das Einbringen der Trenngräben (11) vermindert wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Klebstofffolie (14) mit einer Perforation (16) versehen wird, bevor sie als Haltestreifen (15) auf die Kunststoffgehäusemasse (8) der Halbleiterbauteilpositionen (7) aufgeklebt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Entfernen des metallischen Trägers (4) unter Beibehalten der Halbleiterbauteilpositionen (7) auf der Klebstofffolie (14) mittels Nassätzen durchgeführt wird.
  14. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das Entfernen des metallischen Trägers (4) mittels Plasmaätzen durchgeführt wird.
  15. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das Entfernen des metallischen Trägers (4) mittels Laserablation durchgeführt wird.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verstärken der Metallkontakte zu oberflächenmontierbaren Außenkontaktflächen (2) mittels Lottechnik erfolgt.
  17. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Verstärken der Metallkontakte zu oberflächenmontierbaren Außenkontaktflächen (2) mittels galvano-chemische Abscheidung erfolgt.
  18. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Verstärken der Metallkontakte zu oberflächenmontierbaren Außenkontaktflächen (2) mittels stromloser Abscheidung erfolgt.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf die Außenkontaktflächen (2) funktionsfähiger Halbleiterbauteile (1) vor dem Abnehmen von der Klebstofffolie (14) Lotkugeln aufgelötet werden.
DE102004048202A 2004-09-30 2004-09-30 Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten Expired - Fee Related DE102004048202B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004048202A DE102004048202B4 (de) 2004-09-30 2004-09-30 Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
PCT/DE2005/001676 WO2006034683A2 (de) 2004-09-30 2005-09-22 Verfahren zur vereinzelung von oberflächenmontierbaren halbleiterbauteilen und zur bestückung derselben mit aussenkontakten
US11/692,943 US7485493B2 (en) 2004-09-30 2007-03-29 Singulating surface-mountable semiconductor devices and fitting external contacts to said devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004048202A DE102004048202B4 (de) 2004-09-30 2004-09-30 Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten

Publications (2)

Publication Number Publication Date
DE102004048202A1 DE102004048202A1 (de) 2006-04-06
DE102004048202B4 true DE102004048202B4 (de) 2008-05-21

Family

ID=36062178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004048202A Expired - Fee Related DE102004048202B4 (de) 2004-09-30 2004-09-30 Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten

Country Status (3)

Country Link
US (1) US7485493B2 (de)
DE (1) DE102004048202B4 (de)
WO (1) WO2006034683A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001601B4 (de) 2006-01-11 2008-06-26 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterwafers mit Rückseitenidentifizierung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020055238A1 (en) * 2000-08-31 2002-05-09 Lintec Corporation Process for producing semiconductor device
JP2003034780A (ja) * 2001-04-23 2003-02-07 Furukawa Electric Co Ltd:The レーザーダイシング用粘着テープ
US6602734B1 (en) * 1999-11-29 2003-08-05 Hitachi, Ltd. Method of manufacturing a semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6291272B1 (en) * 1999-12-23 2001-09-18 International Business Machines Corporation Structure and process for making substrate packages for high frequency application
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
US6566627B2 (en) * 2000-08-11 2003-05-20 Westar Photonics, Inc. Laser method for shaping of optical lenses
DE10158563C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP2004221187A (ja) * 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
US7282395B2 (en) * 2005-12-07 2007-10-16 Freescale Semiconductor, Inc. Method of making exposed pad ball grid array package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602734B1 (en) * 1999-11-29 2003-08-05 Hitachi, Ltd. Method of manufacturing a semiconductor device
US20030199122A1 (en) * 1999-11-29 2003-10-23 Hitachi, Ltd. Method of manufacturing a semiconductor device
US20020055238A1 (en) * 2000-08-31 2002-05-09 Lintec Corporation Process for producing semiconductor device
JP2003034780A (ja) * 2001-04-23 2003-02-07 Furukawa Electric Co Ltd:The レーザーダイシング用粘着テープ

Also Published As

Publication number Publication date
US20070232024A1 (en) 2007-10-04
WO2006034683A2 (de) 2006-04-06
WO2006034683A3 (de) 2006-08-24
DE102004048202A1 (de) 2006-04-06
US7485493B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE10101875B4 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE19626126C2 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102006046789A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10162676A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE102004048202B4 (de) Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
DE102006012755B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102008053645A1 (de) Verfahren zum Herstellen von mehreren Halbleiter-Bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee