WO2020121415A1 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
WO2020121415A1
WO2020121415A1 PCT/JP2018/045537 JP2018045537W WO2020121415A1 WO 2020121415 A1 WO2020121415 A1 WO 2020121415A1 JP 2018045537 W JP2018045537 W JP 2018045537W WO 2020121415 A1 WO2020121415 A1 WO 2020121415A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit modules
circuit
circuit module
module
groove portion
Prior art date
Application number
PCT/JP2018/045537
Other languages
English (en)
French (fr)
Inventor
隆俊 増田
Original Assignee
ウルトラメモリ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラメモリ株式会社 filed Critical ウルトラメモリ株式会社
Priority to JP2019543135A priority Critical patent/JP6844877B2/ja
Priority to CN201880100080.4A priority patent/CN113272938B/zh
Priority to PCT/JP2018/045537 priority patent/WO2020121415A1/ja
Publication of WO2020121415A1 publication Critical patent/WO2020121415A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Definitions

  • the present invention relates to a method for manufacturing a semiconductor module.
  • Volatile memory such as DRAM (Dynamic Random Access Memory) has been known as a storage device.
  • the DRAM is required to have a high capacity of an arithmetic unit (hereinafter, referred to as a logic chip) and a large capacity capable of withstanding an increase in data amount. Therefore, it has been attempted to increase the capacity by miniaturizing the memory (memory cell array, memory chip) and planarly adding cells.
  • this type of large capacity has reached its limit.
  • the outer peripheral side end of the joint surface of each memory with another memory is generally formed by a curved surface that curves outward in the radial direction. Accordingly, even if the joining surfaces of the memories facing each other are joined to each other, the outer peripheral side end portions of the joining surfaces of the respective memories are kept apart from each other. Therefore, the outer peripheral side end portion of the bonding surface of the stacked memories has a configuration that is easily separated as compared with the case where it is formed as a flat surface.
  • An object of the present invention is to provide a semiconductor module manufacturing method capable of suppressing separation of stacked memories from each other.
  • the present invention is a method for manufacturing a semiconductor module in which a plurality of circuit modules each including a substrate and a wiring layer arranged on one surface in the thickness direction of the substrate are laminated, wherein the wiring layer is arranged in the thickness direction.
  • a step of forming a groove portion that penetrates and reaches the middle of the substrate at an outer peripheral side end portion of the circuit module; and a circuit module in which the groove portion is formed as a pair, the wiring layers face each other, and the groove portion The step of aligning in the thickness direction, by joining the wiring layers of the pair of circuit modules, joining the pair of circuit modules, of the surface of the substrate of one of the circuit modules, A step of polishing an opposite surface of the wiring layer, which is the opposite surface to the arrangement surface, beyond the bottom surface of the groove portion, and a step of removing an end portion of the polished one circuit module on the outer peripheral side of the groove portion.
  • a method for manufacturing a semiconductor module including:
  • the groove portion is preferably formed along the outer periphery of the wiring layer.
  • the groove portion is formed radially inward of an outer peripheral end of the wiring layer.
  • the method for manufacturing a semiconductor module in the step of removing the end of one of the circuit modules, a pair of the circuit modules from which the end of the one of the circuit modules has been removed is set as a set, and the polishing of the circuit module is performed.
  • the two opposite side surfaces of the circuit module of one set by polishing the opposite side surface of the other circuit module of the one set of the circuit modules to the bottom surface of the groove.
  • the method further comprises the steps of: and a step of removing an end portion of the polished one set of the circuit modules on the outer peripheral side of the groove portion.
  • the step of joining the two sets of circuit modules to each other further includes joining one or a plurality of other sets of the circuit modules in order to the opposite surface of the other circuit module polished in the step of polishing, and
  • the step of polishing the circuit modules of the set further includes, for each joining of the circuit modules of the other set, the surface opposite to the circuit module arranged on the outermost side along the thickness direction until it exceeds the bottom surface of the groove.
  • the step of polishing and removing the end portion of the circuit module of one set further includes, for each joining of the circuit module of the other set, an end portion of the polished circuit module on the outer peripheral side of the groove portion. It is preferably removed.
  • FIG. 1 is a schematic side view of a semiconductor module according to an embodiment of the present invention.
  • the schematic side view of the circuit module in the manufacturing method of the semiconductor module of one embodiment is shown.
  • the schematic side view of the circuit module in which the groove was formed is shown.
  • a schematic side view of a pair of joined circuit modules is shown.
  • it is a schematic side view of a pair of circuit modules, and is a schematic side view in which an end of one circuit module is removed.
  • the semiconductor module 1 is, for example, a chip that constitutes a stacked DRAM or the like. Specifically, the semiconductor module 1 according to this embodiment constitutes a DRAM or the like in a stacked state.
  • the semiconductor module 1 includes a plurality of circuit modules 10 as shown in FIG.
  • the semiconductor module 1 is configured by stacking a plurality of circuit modules 10.
  • the circuit module 10 is formed in a plate shape.
  • the circuit module 10 includes a substrate 11 and a wiring layer 12.
  • the circuit module 10 is, for example, a memory.
  • the substrate 11 is, for example, a Si substrate.
  • the substrate 11 is formed in a circular shape in plan view, for example.
  • one surface of the substrate 11 in the thickness direction T is described as an arrangement surface, and in the present embodiment, the other surface of the substrate 11 in the thickness direction T (opposite to the arrangement surface). Surface) is described as the opposite surface.
  • the opposite surface of the substrate 11 is configured as a flat surface.
  • the substrate 11 has a thickness of 10 ⁇ m or less.
  • the wiring layer 12 is a layer including a conductor layer (not shown) and a silicon oxide film (not shown).
  • the wiring layer 12 is formed by arranging a silicon oxide film around the conductor layer, for example.
  • the wiring layer 12 is arranged on one surface of the substrate 11 in the thickness direction T.
  • the wiring layer 12 is arranged on the arrangement surface of the substrate 11. Of the surfaces of the wiring layer 12, the surface opposite to the surface facing the substrate 11 is configured as a flat surface.
  • a pair of circuit modules 10 joined to each other with the wiring layers 12 facing each other is set.
  • the surface opposite to the surface facing the substrate 11 is the bonding surface. That is, the outer peripheral side end of the joint surface between the wiring layers 12 is configured as a flat surface. Therefore, the outer peripheral side end portions of the joint surface between the wiring layers 12 of the pair of circuit modules 10 have a configuration in which planes are joined together.
  • the plurality of sets of circuit modules 10 are joined to each other on the opposite surface of the substrate 11 to form the semiconductor module 1.
  • the opposite surface of the board 11 is a bonding surface with the board 11 of the circuit module 10 of the other set. That is, the outer peripheral side end of the opposite surface of the substrate 11 is configured as a flat surface. Therefore, the outer peripheral side end portions of the substrates 11 of the plurality of sets of circuit modules 10 are configured by joining the flat surfaces.
  • the method of manufacturing the semiconductor module 1 according to the present embodiment includes a step of forming the groove 13, a step of aligning, a step of joining a pair of circuit modules 10, a step of polishing one circuit module 10, and a step of Removing the end of the circuit module 10.
  • the method of manufacturing the semiconductor module 1 according to the present embodiment includes a step of joining two sets of circuit modules 10 to each other, a step of polishing one set of circuit modules 10, and an end of one set of circuit modules 10. And a step of removing the portion.
  • the step of forming the groove 13 is executed.
  • the circuit module 10 in which the wiring layer 12 is arranged on the arrangement surface of the substrate 11 is prepared.
  • the outer peripheral side ends of the substrate 11 and the wiring layer 12 of the circuit module 10 are configured as curved surfaces.
  • a groove portion 13 penetrating in the thickness direction T of the wiring layer 12 and reaching the middle of the substrate 11 is formed at the outer peripheral side end portion of the circuit module 10.
  • the groove portion 13 is formed along the outer circumference of the wiring layer 12.
  • the groove portion 13 is formed inside the outer peripheral end of the wiring layer 12 in the radial direction D.
  • the groove portion 13 is formed, for example, by rotating the circuit module 10 in the in-plane direction and cutting the outer peripheral end portion of the circuit module 10 along the outer periphery using the dicing blade 100.
  • the groove 13 is formed so that the depth from the surface of the substrate 11 to the bottom surface B is 20 ⁇ m or more. Further, in the present embodiment, the groove portion 13 is formed at a position separated from the outer peripheral edge of the substrate 11 by 2 mm or more and inward in the radial direction D. Then, in the present embodiment, the groove portion 13 is formed by using the dicing blade 100 having a width of 60 ⁇ m or less. Further, the wiring layer 12 of the circuit module 10 is polished to a predetermined thickness by, for example, CMP (Chemical Mechanical Polishing) before the formation of the groove 13.
  • CMP Chemical Mechanical Polishing
  • the step of aligning is executed.
  • the circuit module 10 in which the groove 13 is formed is used as a pair, the wiring layers 12 are opposed to each other, and the groove 13 is aligned in the thickness direction T.
  • the groove portions 13 of the pair of circuit modules 10 are arranged with the bottom surfaces B facing each other.
  • the wiring layers 12 on the outer peripheral side of the groove portion 13 are arranged at positions facing each other.
  • the step of joining the pair of circuit modules 10 is executed.
  • the wiring layers 12 of the pair of circuit modules 10 are joined.
  • the wiring layers 12 on the inner side of the groove portion 13 in the radial direction D are bonded to each other.
  • the wiring layers 12 outside the groove portion 13 in the radial direction D are also joined to each other.
  • step of polishing one circuit module 10 is executed.
  • one of the surfaces of the substrate 11 of the one circuit module 10 is polished until the opposite surface of the wiring layer 12 opposite to the wiring arrangement surface exceeds the bottom surface B of the groove 13.
  • the step of removing the end of one circuit module 10 is executed.
  • the end of the polished circuit module 10 on the outer peripheral side of the groove 13 is removed.
  • the outer peripheral side end portions of the substrate 11 and the wiring layer 12 of the one circuit module 10 are removed.
  • the outer peripheral side ends of the wiring layer 12 are joined to each other by curved surfaces. Therefore, although the wiring layer 12 of one circuit module 10 is bonded to the wiring layer 12 of the other circuit module 10, it can be separated from the wiring layer 12 of the other circuit module 10.
  • the step of joining the two sets of circuit modules 10 to each other is executed. Specifically, in the step of removing the ends, a pair of the circuit modules 10 from which the ends of one of the circuit modules 10 have been removed is set as one set, and the opposite surfaces of the polished circuit modules 10 are joined to each other. The sets of circuit modules 10 are joined together.
  • the step of polishing the circuit module 10 of one set is executed. Specifically, the opposite surface of the other circuit module 10 of the one set of circuit modules 10 is polished until it exceeds the bottom surface B of the groove 13.
  • the step of removing the end of the circuit module 10 of one set is executed. Specifically, the end portion on the outer peripheral side of the groove portion 13 of the one set of polished circuit modules 10 is removed.
  • the opposite surface of the substrate 11 of the circuit module 10 arranged on the outermost side along the thickness direction T is the groove portion 13 every time the circuit module 10 of the other set is bonded. Is polished until it exceeds the bottom surface B. That is, the opposite surface of one of the circuit modules 10 at both ends in the thickness direction T is polished until it exceeds the bottom surface B of the groove 13.
  • the step of removing the end of the circuit module 10 of one set the end of the polished circuit module 10 on the outer peripheral side of the groove 13 is removed every time the circuit module 10 of the other set is joined.
  • the opposite surfaces of the circuit modules 10 at both ends in the thickness direction T are the bottom surfaces of the groove portions 13. Polished until it exceeds B.
  • the step of removing the end portions of the circuit module 10 of one set the end portions on the outer peripheral side of the groove portions 13 of the polished circuit modules 10 at both ends are removed.
  • the method of manufacturing the semiconductor module 1 according to the first embodiment as described above has the following effects.
  • the method for manufacturing the semiconductor module 1 is the method for manufacturing the semiconductor module 1 in which a plurality of circuit modules 10 each including a substrate 11 and a wiring layer 12 arranged on one surface of the substrate 11 in the thickness direction T are stacked. That is, the step of forming the groove portion 13 penetrating the wiring layer 12 in the thickness direction T and reaching the middle of the substrate 11 at the outer peripheral side end portion of the circuit module 10, and the circuit module 10 in which the groove portion 13 is formed.
  • the wiring layers 12 are opposed to each other, and the step of aligning the groove portion 13 in the thickness direction T and the wiring layers 12 of the pair of circuit modules 10 are joined to join the pair of circuit modules 10 to each other. And a step of polishing the opposite surface of the surface of the substrate 11 of the one circuit module 10 opposite to the arrangement surface on which the wiring layer 12 is arranged until it exceeds the bottom surface B of the groove portion 13, and one of the polished surfaces. A step of removing an end portion of the circuit module 10 on the outer peripheral side of the groove portion 13. As a result, the end portion on the outer peripheral side of the joint surface of the wiring layer 12 can be joined to each other by the flat surfaces.
  • the bonding of the wiring layer 12 can be made stronger than in the case where the outer peripheral side end of the bonded wiring layer 12 remains a curved surface. Therefore, the stacked memories (circuit modules 10) can be prevented from being separated from each other, and the yield of the semiconductor modules 1 can be improved.
  • the groove portion 13 is formed along the outer periphery of the wiring layer 12.
  • the groove portion 13 is formed inside the outer peripheral end of the wiring layer 12 in the radial direction D.
  • the circuit module 10 can be polished in a state where the wiring layers 12 arranged on the outer peripheral side of the groove portion 13 are bonded to each other. Therefore, in polishing the circuit module 10, it is possible to suppress cracks and the like at the ends of the circuit module 10, and it is possible to improve the yield of the semiconductor module 1. Further, even when the substrate 11 is polished until it exceeds the bottom surface B of the groove portion 13, the outer peripheral side end portion of one circuit module 10 is maintained in a state of being bonded to the wiring layer 12 of the other circuit module 10. To be done. Therefore, it is possible to suppress scattering of the outer peripheral side end of the one circuit module 10, and thus it is possible to suppress dust scattering.
  • the pair of circuit modules 10 each having one end removed from the one end in the step of removing the end are set as a set, and the opposite surface of the polished circuit module 10 is set.
  • the opposite surface of the polished circuit module 10 is set.
  • the step of joining the two sets of circuit modules 10 to each other further comprises joining one or a plurality of other sets of circuit modules 10 in sequence to the opposite surface of the other circuit module 10 polished in the step of polishing,
  • the step of polishing the circuit module 10 of the set further includes, for each joining of the circuit module 10 of the other set, the bottom surface B of the groove portion 13 on the opposite surface of the circuit module 10 arranged on the outermost side along the thickness direction T.
  • removing the end of one set of circuit modules 10 further includes, for each joining of the other set of circuit modules 10, the end of the polished circuit module 10 on the outer peripheral side of the groove portion 13. Parts are removed.
  • the circuit modules 10 of any set can be stacked. Even when the number of stacked circuit modules 10 is increased, it is possible to prevent the stacked memories (circuit modules 10) from being separated from each other.
  • the number of circuit modules 10 to be stacked can be set arbitrarily.
  • the semiconductor module 1 can be manufactured by polishing the opposite surfaces of the substrates 11 of the pair of circuit modules 10. ..
  • either of the circuit modules 10 at both ends in the thickness direction T may be polished. In this case, it is possible to bond the opposite surface of the polished circuit module 10 to the opposite surface of the substrate 11 in addition to the opposite surface of the pair of circuit modules 10 to be additionally bonded.
  • the circuit module 10 has been described as a circular shape in plan view, but the invention is not limited to this.
  • the circuit module 10 may be formed in any shape such as a rectangular shape in plan view.
  • the groove portion 13 is formed along the outer peripheral side end portion of the circuit module 10.
  • the semiconductor module 1 may be a general RAM (Random Access Memory) including SRAM and widely non-volatile RAM (for example, MRAM, ReRAM, FeRAM, etc.). Further, it may be a logic element such as MPU, ASIC, or FPGA.
  • RAM Random Access Memory
  • SRAM Random Access Memory
  • non-volatile RAM for example, MRAM, ReRAM, FeRAM, etc.
  • logic element such as MPU, ASIC, or FPGA.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供すること。　半導体モジュール１の製造方法であって、配線層１２を厚さ方向に貫通して基板１１の途中まで到達する溝部１３を回路モジュール１０の外周側端部に形成するステップと、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向において位置合わせするステップと、一対の回路モジュール１０の配線層１２を接合することで、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配置される配置面とは逆の反対面を溝部１３の底面を超えるまで研磨するステップと、研磨された一方の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、を備える。

Description

半導体モジュールの製造方法
　本発明は、半導体モジュールの製造方法に関する。
　従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、ダイ面積の増加等により、この種の大容量化は限界に達してきている。
　そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。例えば、２つのウェハを積層するウェハの製造方法が提案されている（例えば、特許文献１参照）。
特開平１１－２９７６５０号公報
　特許文献１に記載の半導体ウェハの製造方法では、２つのウェハがホットメルト接着剤で接合される。そして、特許文献１に記載の半導体ウェハの製造方法では、２つのウェハのそれぞれが研磨されて薄肉化された後、互いに剥離される。
　ところで、複数積層されたメモリにおいて、積層されたメモリ同士は、より強固に接合されて、容易に分離しないのが好ましい。これに対し、特許文献１に記載の半導体ウェハの製造方法では、２つのウェハは、最終的に剥離されることが前提であるため、容易に分離できないようにすることをしていない。
　また、各メモリにおける他のメモリとの接合面の外周側端部は、一般的に、径方向の外側に向けて湾曲する湾曲面で形成される。これにより、対向するメモリの接合面が互いに接合されたとしても、それぞれのメモリの接合面の外周側端部は、互いに離れた状態のまま維持される。そのため、積層されるメモリの接合面の外周側端部は、平面として形成される場合に比べ、分離されやすい構成となる。
　本発明は、積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供することを目的とする。
　本発明は、基板と、前記基板の厚さ方向の一方の面上に配置される配線層とを備える回路モジュールを複数積層した半導体モジュールの製造方法であって、前記配線層を厚さ方向に貫通して前記基板の途中まで到達する溝部を前記回路モジュールの外周側端部に形成するステップと、前記溝部が形成された回路モジュールを一対として、互いの前記配線層を対向させるとともに、前記溝部を厚さ方向において位置合わせするステップと、一対の前記回路モジュールの前記配線層を接合することで、一対の前記回路モジュールを接合するステップと、一方の前記回路モジュールの前記基板の面のうち、前記配線層の配置される配置面とは逆の反対面を前記溝部の底面を超えるまで研磨するステップと、研磨された一方の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、を備える半導体モジュールの製造方法に関する。
　また、前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周に沿って形成されるのが好ましい。
　また、前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周端よりも径方向内側に形成されるのが好ましい。
　また、半導体モジュールの製造方法は、一方の前記回路モジュールの前記端部を除去するステップにおいて一方の前記回路モジュールの端部が除去された一対の前記回路モジュールを一組として、前記回路モジュールの研磨された前記反対面を互いに接合することで、二組の前記回路モジュールを互いに接合するステップと、一方の組の前記回路モジュールの他方の前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、研磨された一方の組の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、をさらに備えるのが好ましい。
　また、二組の前記回路モジュールを互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の前記回路モジュールの反対面に１又は複数の他の組の前記回路モジュールを順に接合し、一方の組の前記回路モジュールを研磨するステップはさらに、他の組の前記回路モジュールの接合ごとに、厚さ方向に沿って最も外側に配置される前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨し、一方の組の前記回路モジュールの前記端部を除去するステップはさらに、他の組の前記回路モジュールの接合ごとに、研磨された前記回路モジュールの前記溝部よりも外周側の端部を除去するのが好ましい。
　本発明によれば、積層されたメモリ同士が分離するのを抑制可能な半導体モジュールの製造方法を提供することができる。
本発明の一実施形態に係る半導体モジュールの概略側面図を示す。 一実施形態の半導体モジュールの製造方法における、回路モジュールの概略側面図を示す。 一実施形態の半導体モジュールの製造方法において、溝部が形成された回路モジュールの概略側面図を示す。 一実施形態の半導体モジュールの製造方法において、接合された一対の回路モジュールの概略側面図を示す。 一実施形態の半導体モジュールの製造方法において、一対の回路モジュールの概略側面図であって、一方の回路モジュールの端部が除去された概略側面図を示す。
　以下、本発明に係る一実施形態の半導体モジュール１の製造方法について、図１～図５を参照して説明する。
　まず、本実施形態の半導体モジュール１の製造方法によって製造される半導体モジュール１について、図１を参照して説明する。
　半導体モジュール１は、例えば、積層型のＤＲＡＭ等を構成するチップである。具体的には、本実施形態に係る半導体モジュール１は、積層された状態でＤＲＡＭ等を構成する。半導体モジュール１は、図１に示すように、複数の回路モジュール１０を備える。半導体モジュール１は、回路モジュール１０を複数積層されて構成される。
　回路モジュール１０は、板状に形成される。回路モジュール１０は、基板１１と、配線層１２と、を備える。回路モジュール１０は、例えば、メモリである。
　基板１１は、例えば、Ｓｉ基板である。基板１１は、例えば、平面視円形で形成される。本実施形態において、基板１１の厚さ方向Ｔの一方の面は、配置面として説明される、また、本実施形態において、基板１１の厚さ方向Ｔの他方の面（配置面とは逆の面）は、反対面として説明される。基板１１の反対面は、平面として構成される。また、本実施形態において、基板１１は、１０μｍ以下の厚さで構成される。
　配線層１２は、導体層（図示せず）及びシリコン酸化膜（図示せず）を含む層である。配線層１２は、例えば、導体層の周囲にシリコン酸化膜が配置されて形成される。本実施形態において、配線層１２は、基板１１の厚さ方向Ｔの一方の面上に配置される。具体的には、本実施形態において、配線層１２は、基板１１の配置面の上に配置される。配線層１２の面のうち、基板１１に対向する面とは逆の面は、平面として構成される。
　以上の回路モジュール１０によれば、互いに配線層１２を対向させて接合された一対の回路モジュール１０が一組とされる。このとき、配線層１２の面のうち、基板１１に対向する面とは逆の面が接合面となる。即ち、配線層１２同士の接合面の外周側端部は、平面として構成される。したがって、一対の回路モジュール１０の配線層１２同士の接合面の外周側端部は、平面同士を接合した構成になる。そして、複数組の回路モジュール１０が基板１１の反対面で互いに接合されることで、半導体モジュール１は構成される。
　基板１１の反対面は、他方の組の回路モジュール１０の基板１１との接合面となる。即ち、基板１１の反対面の外周側端部は、平面として構成される。したがって、複数組の回路モジュール１０の基板１１同士の外周側端部は、平面同士を接合した構成となる。
　次に、本実施形態に係る半導体モジュール１の製造方法について図２～図５を参照して説明する。本実施形態に係る半導体モジュール１の製造方法は、溝部１３を形成するステップと、位置合わせするステップと、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０を研磨するステップと、一方の回路モジュール１０の端部を除去するステップと、を備える。また、本実施形態に係る半導体モジュール１の製造方法は、二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０を研磨するステップと、一方の組の回路モジュール１０の端部を除去するステップと、をさらに備える。
　まず、溝部１３を形成するステップが実行される。例えば、図２に示すような、基板１１の配置面上に配線層１２を配置した回路モジュール１０が用意される。この回路モジュール１０の基板１１及び配線層１２の外周側端部は、湾曲面として構成される。そして、図３に示すように、配線層１２の厚さ方向Ｔに貫通して基板１１の途中まで到達する溝部１３が回路モジュール１０の外周側端部に形成される。具体的には、溝部１３は、配線層１２の外周に沿って形成される。また、溝部１３は、配線層１２の外周端よりも径方向Ｄ内側に形成される。溝部１３は、例えば、回路モジュール１０を面内方向で回転させるとともに、ダイシングブレード１００を用いて回路モジュール１０の外周端部を外周に沿って削ることで形成される。本実施形態において、溝部１３は、基板１１の表面から底面Ｂまでの深さを２０μｍ以上とするように形成される。また、本実施形態において、溝部１３は、基板１１の外周端から２ｍｍ以上、径方向Ｄの内側に離れた位置に形成される。そして、本実施形態において、溝部１３は、６０μｍ以下の幅のダイシングブレード１００を用いて形成される。また、回路モジュール１０の配線層１２は、溝部１３の形成の前に、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）により所定の厚さまで研磨される。
　次いで、位置合わせするステップが実行される。位置合わせするステップでは、図４に示すように、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向Ｔにおいて位置合わせする。これにより、一対の回路モジュール１０のそれぞれの溝部１３は、底面Ｂを対向させた状態に配置される。また、一対の回路モジュール１０の配線層１２のうち、溝部１３よりも外周側の配線層１２は、互いに対向する位置に配置される。
　次いで、一対の回路モジュール１０を接合するステップが実行される。一対の回路モジュール１０を接合するステップでは、一対の回路モジュール１０の配線層１２が接合される。これにより、溝部１３よりも径方向Ｄの内側の配線層１２が互いに接合される。また、溝部１３よりも径方向Ｄの外側の配線層１２も互いに接合される。
　次いで、一方の回路モジュール１０を研磨するステップが実行される。一方の回路モジュール１０を研磨するステップでは、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配線される配置面とは逆の反対面が溝部１３の底面Ｂを超えるまで研磨される。
　次いで、一方の回路モジュール１０の端部を除去するステップが実行される。一方の回路モジュール１０の端部を除去するステップでは、図５に示すように、研磨された回路モジュール１０の溝部１３よりも外周側の端部が除去される。これにより、一方の回路モジュール１０の基板１１及び配線層１２の外周側端部が除去される。なお、配線層１２の外周側端部は、互いに湾曲面で接合されている。そのため、一方の回路モジュール１０の配線層１２は、他方の回路モジュール１０の配線層１２に接合されているものの、他方の回路モジュール１０の配線層１２から分離され得る。
　次いで、二組の回路モジュール１０を互いに接合するステップが実行される。具体的には、端部を除去するステップにおいて一方の回路モジュール１０の端部が除去された一対の回路モジュール１０を一組として、研磨された回路モジュール１０の反対面を接合することで、二組の回路モジュール１０を互いに接合する。
　次いで、一方の組の回路モジュール１０を研磨するステップが実行される。具体的には、一方の組の回路モジュール１０の他方の回路モジュール１０の反対面が溝部１３の底面Ｂを超えるまで研磨される。
　次いで、一方の組の回路モジュール１０の端部を除去するステップが実行される。具体的には、研磨された一方の組の回路モジュール１０の溝部１３よりも外周側の端部が除去される。
　二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０を研磨するステップと、一方の組の回路モジュール１０の端部を除去するステップと、が繰り返されることで、所定数の組の回路モジュール１０が積層される。具体的には、二組の回路モジュール１０を互いに接合するステップでは、研磨するステップにおいて研磨された他方の回路モジュール１０の反対面に１又は複数の他方の組の回路モジュール１０が順に接合される。
　一方の組の回路モジュール１０を研磨するステップでは、他方の組の回路モジュール１０の接合ごとに、厚さ方向Ｔに沿って最も外側に配置される回路モジュール１０の基板１１の反対面が溝部１３の底面Ｂを超えるまで研磨される。即ち、厚さ方向Ｔ両端のいずれか一方の回路モジュール１０の反対面が、溝部１３の底面Ｂを超えるまで研磨される。
　一方の組の回路モジュール１０の端部を除去するステップでは、他方の組の回路モジュール１０の接合ごとに、研磨された回路モジュール１０の溝部１３よりも外周側の端部が除去される。なお、所定数の組の回路モジュール１０が積層された場合、一方の組の回路モジュール１０を研磨するステップでは、厚さ方向Ｔの両端の回路モジュール１０の基板１１の反対面が溝部１３の底面Ｂを超えるまで研磨される。一方の組の回路モジュール１０の端部を除去するステップでは、研磨された両端の回路モジュール１０の溝部１３よりも外周側の端部が除去される。
　以上のような第１実施形態に係る半導体モジュール１の製造方法によれば、以下の効果を奏する。
（１）半導体モジュール１の製造方法は、基板１１と、基板１１の厚さ方向Ｔの一方の面上に配置される配線層１２とを備える回路モジュール１０を複数積層した半導体モジュール１の製造方法であって、配線層１２を厚さ方向Ｔに貫通して基板１１の途中まで到達する溝部１３を回路モジュール１０の外周側端部に形成するステップと、溝部１３が形成された回路モジュール１０を一対として、互いの配線層１２を対向させるとともに、溝部１３を厚さ方向Ｔにおいて位置合わせするステップと、一対の回路モジュール１０の配線層１２を接合することで、一対の回路モジュール１０を接合するステップと、一方の回路モジュール１０の基板１１の面のうち、配線層１２の配置される配置面とは逆の反対面を溝部１３の底面Ｂを超えるまで研磨するステップと、研磨された一方の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、を備える。これにより、配線層１２の接合面の外周側の端部が平面同士で接合され得る。接合された配線層１２の外周側の端部が湾曲面のままである場合に比べ、配線層１２の接合をより強固にすることができる。したがって、積層されたメモリ（回路モジュール１０）同士が分離するのを抑制することができ、半導体モジュール１の歩留りを向上することができる。
（２）溝部１３を形成するステップにおいて、溝部１３は、配線層１２の外周に沿って形成される。これにより、配線層１２の湾曲面を除去可能にしつつ、配線層１２の湾曲面の除去位置を最適化することができる。即ち、配線層１２の湾曲面以外の平面の除去量を少なくすることができる。
（３）溝部１３を形成するステップにおいて、溝部１３は、配線層１２の外周端よりも径方向Ｄ内側に形成される。これにより、溝部１３よりも外周側に配置される配線層１２同士を接合した状態で回路モジュール１０を研磨することができる。したがって、回路モジュール１０の研磨において、回路モジュール１０の端部の割れ等を抑制することができ、半導体モジュール１の歩留りを向上することができる。また、基板１１が溝部１３の底面Ｂを超えるまで研磨された場合であっても、一方の回路モジュール１０の外周側端部は、他方の回路モジュール１０の配線層１２に接合された状態で維持される。したがって、一方の回路モジュール１０の外周側端部が飛散することを抑制できるので、ゴミの散乱を抑制できる。
（４）半導体モジュール１の製造方法はさらに、端部を除去するステップにおいて一方の回路モジュール１０の端部が除去された一対の回路モジュール１０を一組として、研磨された回路モジュール１０の反対面を接合することで、二組の回路モジュール１０を互いに接合するステップと、一方の組の回路モジュール１０の他方の回路モジュール１０の反対面を溝部１３の底面Ｂを超えるまで研磨するステップと、研磨された一方の組の回路モジュール１０の溝部１３よりも外周側の端部を除去するステップと、をさらに備える。これにより、一組の回路モジュール１０に他の一組の回路モジュール１０を接合できるので、より積層数の多い半導体モジュール１を得ることができる。
（５）二組の回路モジュール１０を互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の回路モジュール１０の反対面に１又は複数の他の組の回路モジュール１０を順に接合し、一方の組の回路モジュール１０を研磨するステップはさらに、他の組の回路モジュール１０の接合ごとに、厚さ方向Ｔに沿って最も外側に配置される回路モジュール１０の反対面を溝部１３の底面Ｂを超えるまで研磨し、一方の組の回路モジュール１０の端部を除去するステップはさらに、他の組の回路モジュール１０の接合ごとに、研磨された回路モジュール１０の溝部１３よりも外周側の端部を除去する。これにより、任意の組の回路モジュール１０を積層することができる。積層された回路モジュール１０が増加した場合であっても、積層されたメモリ（回路モジュール１０）同士が分離するのを抑制することができる。
　以上、本発明の半導体モジュールの製造方法の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
　例えば、上記実施形態において、積層される回路モジュール１０の数は、任意に設定することができる。例えば、２枚の回路モジュール１０を積層する場合、一方の回路モジュール１０を研磨するステップでは、一対の回路モジュール１０の両者の基板１１の反対面が研磨されることで半導体モジュール１が製造され得る。また、二組以上の回路モジュール１０が積層される場合、厚さ方向Ｔの両端のいずれの回路モジュール１０を研磨してもよい。この場合、研磨された回路モジュール１０の基板１１の反対面に、さらに加えて接合される組の回路モジュール１０の反対面を接合することができる。
　また、上記実施形態において、回路モジュール１０は平面視円形として説明されたが、これに制限されない。例えば、回路モジュール１０は、平面視方形等、任意の形状として形成され得る。この場合においても溝部１３は、回路モジュール１０の外周側端部に沿って形成される。
　また、上記実施形態において、半導体モジュール１の一例としてＤＲＡＭを説明したが、これに制限されない。半導体モジュール１は、ＳＲＡＭや広く不揮発性ＲＡＭ（例えばＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ等）を含むＲＡＭ（Random Access Memory）全般であってもよい。また、ＭＰＵ、ＡＳＩＣ、ＦＰＧＡ等の論理素子であってもよい。
　１　半導体モジュール
　１０　回路モジュール
　１１　基板
　１２　配線層
　１３　溝部
　Ｂ　底面
　Ｄ　径方向
　Ｔ　厚さ方向

Claims (5)

  1. 　基板と、前記基板の厚さ方向の一方の面上に配置される配線層とを備える回路モジュールを複数積層した半導体モジュールの製造方法であって、
    　前記配線層を厚さ方向に貫通して前記基板の途中まで到達する溝部を前記回路モジュールの外周側端部に形成するステップと、
    　前記溝部が形成された回路モジュールを一対として、互いの前記配線層を対向させるとともに、前記溝部を厚さ方向において位置合わせするステップと、
    　一対の前記回路モジュールの前記配線層を接合することで、一対の前記回路モジュールを接合するステップと、
    　一方の前記回路モジュールの前記基板の面のうち、前記配線層の配置される配置面とは逆の反対面を前記溝部の底面を超えるまで研磨するステップと、
    　研磨された一方の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
    を備える半導体モジュールの製造方法。
  2. 　前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周に沿って形成される請求項１に記載の半導体モジュールの製造方法。
  3. 　前記溝部を形成するステップにおいて、前記溝部は、前記配線層の外周端よりも径方向内側に形成される請求項１又は２に記載の半導体モジュールの製造方法。
  4. 　一方の前記回路モジュールの前記端部を除去するステップにおいて一方の前記回路モジュールの端部が除去された一対の前記回路モジュールを一組として、前記回路モジュールの研磨された前記反対面を互いに接合することで、二組の前記回路モジュールを互いに接合するステップと、
    　一方の組の前記回路モジュールの他方の前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨するステップと、
    　研磨された一方の組の前記回路モジュールの前記溝部よりも外周側の端部を除去するステップと、
    をさらに備える請求項１乃至３のいずれかに記載の半導体モジュールの製造方法。
  5. 　二組の前記回路モジュールを互いに接合するステップはさらに、研磨するステップにおいて研磨された他方の前記回路モジュールの反対面に１又は複数の他の組の前記回路モジュールを順に接合し、
    　一方の組の前記回路モジュールを研磨するステップはさらに、他の組の前記回路モジュールの接合ごとに、厚さ方向に沿って最も外側に配置される前記回路モジュールの反対面を前記溝部の底面を超えるまで研磨し、
    　一方の組の前記回路モジュールの前記端部を除去するステップはさらに、他の組の前記回路モジュールの接合ごとに、研磨された前記回路モジュールの前記溝部よりも外周側の端部を除去する請求項４に記載の半導体モジュールの製造方法。
PCT/JP2018/045537 2018-12-11 2018-12-11 半導体モジュールの製造方法 WO2020121415A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019543135A JP6844877B2 (ja) 2018-12-11 2018-12-11 半導体モジュールの製造方法
CN201880100080.4A CN113272938B (zh) 2018-12-11 2018-12-11 半导体模块的制造方法
PCT/JP2018/045537 WO2020121415A1 (ja) 2018-12-11 2018-12-11 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/045537 WO2020121415A1 (ja) 2018-12-11 2018-12-11 半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
WO2020121415A1 true WO2020121415A1 (ja) 2020-06-18

Family

ID=71075985

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/045537 WO2020121415A1 (ja) 2018-12-11 2018-12-11 半導体モジュールの製造方法

Country Status (3)

Country Link
JP (1) JP6844877B2 (ja)
CN (1) CN113272938B (ja)
WO (1) WO2020121415A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256844A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
CN104658880A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
US20160276310A1 (en) * 2015-03-18 2016-09-22 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer
US20180138164A1 (en) * 2016-11-14 2018-05-17 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method
US20180226390A1 (en) * 2017-02-03 2018-08-09 Samsung Electronics Co., Ltd. Method of manufacturing substrate structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929210C1 (de) * 1999-06-25 2000-10-26 Infineon Technologies Ag SOI-Substrat und Verfahren zu dessen Herstellung
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
CN105140256B (zh) * 2015-09-28 2018-04-06 上海华力微电子有限公司 一种优化堆栈式cis硅片键合的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256844A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
CN104658880A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
US20160276310A1 (en) * 2015-03-18 2016-09-22 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer
US20180138164A1 (en) * 2016-11-14 2018-05-17 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method
US20180226390A1 (en) * 2017-02-03 2018-08-09 Samsung Electronics Co., Ltd. Method of manufacturing substrate structure

Also Published As

Publication number Publication date
JPWO2020121415A1 (ja) 2021-02-15
CN113272938B (zh) 2024-09-10
JP6844877B2 (ja) 2021-03-17
CN113272938A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
US10741505B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9653430B2 (en) Semiconductor devices having stacked structures and methods for fabricating the same
US11081462B2 (en) Method for manufacturing a bonding structure
US11114401B2 (en) Bonding structure and method for manufacturing the same
US10269760B2 (en) Advanced chip to wafer stacking
JP6798728B2 (ja) 半導体モジュール
JP5657499B2 (ja) 半導体装置及びその製造方法、並びに半導体装置の管理システム
WO2014196105A1 (ja) 半導体装置及びその製造方法
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
JP5157427B2 (ja) 積層型半導体装置、半導体基板及び積層型半導体装置の製造方法。
TWI754993B (zh) 半導體裝置之製造方法
US20190043831A1 (en) Semiconductor device package
US10350711B2 (en) Semiconductor device and manufacturing method thereof
WO2020121415A1 (ja) 半導体モジュールの製造方法
TWI821854B (zh) 半導體製造裝置及半導體裝置之製造方法
TWI832156B (zh) 半導體裝置及半導體裝置之製造方法
WO2020084782A1 (ja) 半導体装置及びその製造方法
US20240063092A1 (en) Bifacial semiconductor wafer
JP2021141239A (ja) 半導体装置の製造方法
JP6662015B2 (ja) 半導体装置および半導体装置の製造方法
WO2020178952A1 (ja) トリミング方法
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
KR100886715B1 (ko) 연마 웨이퍼의 제조 방법 및 이를 이용한 적층 반도체패키지의 제조 방법
JP2013120862A (ja) 半導体装置及びその製造方法
JP2013201224A (ja) 積層用ウェハ、積層型半導体装置、固体撮像装置、および積層型半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019543135

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18943140

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18943140

Country of ref document: EP

Kind code of ref document: A1