CN101371338A - 用于制造和分离半导体器件的方法 - Google Patents

用于制造和分离半导体器件的方法 Download PDF

Info

Publication number
CN101371338A
CN101371338A CNA2005800462508A CN200580046250A CN101371338A CN 101371338 A CN101371338 A CN 101371338A CN A2005800462508 A CNA2005800462508 A CN A2005800462508A CN 200580046250 A CN200580046250 A CN 200580046250A CN 101371338 A CN101371338 A CN 101371338A
Authority
CN
China
Prior art keywords
local
devices
semiconductor structure
mask layer
steps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800462508A
Other languages
English (en)
Other versions
CN101371338B (zh
Inventor
刘明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VERTICLE Inc
Original Assignee
VERTICLE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VERTICLE Inc filed Critical VERTICLE Inc
Publication of CN101371338A publication Critical patent/CN101371338A/zh
Application granted granted Critical
Publication of CN101371338B publication Critical patent/CN101371338B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

一种制造和分离半导体结构的方法，包括以下步骤：(a)局部地形成附着至支撑结构(550)的半导体结构(514)，局部形成半导体结构包括多个局部形成器件，其中，多个局部形成器件(500a，500b，500c)通过至少一个连接层相互连接；(b)在多个局部形成器件的至少一部分上形成局部掩模层；(c)蚀刻连接层以分离器件；以及(d)去除局部掩模层。本发明的优点包括比传统技术更高的产量。此外，可以使用更廉价的设备来分离器件。结果是每单位时间和金钱更高的器件生产率。

Description

用于制造和分离半导体器件的方法
技术领域
本发明涉及一种用于制造和分离半导体器件的方法。具体地，本发明描述了免切割或划片的半导体器件的分离，尤其涉及一种制造用于光电应用的半导体器件的方法。
背景技术
用于制造和分离半导体器件的传统技术包括在晶片衬底上沉积多层来形成多个半导体器件，然后使用机械方法来分离各个器件。通常通过对衬底进行切割或划片来分离各个器件以执行分离。通常通过金刚石锯、金刚石划片器或激光器进行切割，这是由非常昂贵的机器所执行的耗时处理。传统技术存在一些众所周知的问题，包括工艺产量问题、器件性能问题、以及工艺成本问题。
图1A至图1C示出了根据现有技术的传统半导体分离技术。图1A示出了利用机械切割的分离技术。图1B示出了利用机械划片的分离技术。图1C示出了利用激光划片的分离技术。
1.工艺产量问题
根据传统的机械器件分离方法(例如，切割和划片方法、以及激光划片方法)，利用所选方法通过沿着器件之间的栅格线或芯片间隔线进行切割来分离每个单独的器件。由于一次只切割一条芯片间隔线，并且进行顺序切割，所以这是比较慢的工艺。
对于具有硬衬底材料(例如，蓝宝石上的GaN或SiC材料上的GaN)的半导体器件，工艺产量问题变得更加显著。此外，分离产量受到由衬底研磨和抛光引起的任何裂纹或缺损的严重影响。如果切割线穿过缺损区域，则结果是非常低的器件分离产量。
因此，众所周知，器件分离是整个半导体器件制造工艺中最缓慢且低产量的工艺。实际上，所知的基于GaN的半导体制造的后端工艺产量低至小于50％，而前端制造工艺产量一般在90％以上的范围内。
2.器件性能问题
由于切割和划片的物理磨损动作，器件分离之后的器件性能可能显著劣化。例如，发光的LED器件侧壁可能由于器件分离期间的磨损切割动作而损坏，这是器件分离之后光输出减少的主要原因。
在激光划片的情况下，通过以高强度激光束熔化衬底材料来实现器件分离。结果，熔化的衬底材料经常累积在器件的侧壁上，这也导致降低LED器件的光输出。
3.工艺成本问题
通过传统的分离方法，用于具有每晶片约10,000～12,000个器件的GaN/蓝宝石LED器件的平均管芯分离处理时间大约为40分钟至1个小时。这意味着如果机器一天运行24个小时，则一台器件分离机器一天只能处理24～36个晶片(700～1,000个晶片/月)。为了实现商业上需要的制造输出，需要许多机器和大量的资金设备投资。
此外，用于切割机的金刚石切割轮和用于划片机的金刚石针尖是非常昂贵的消耗部件，因此，传统的管芯分离工艺涉及相当大的耗材成本。
在激光划片的情况下，主要的消材是激光源。为了维持恒定的激光束能量，必须定期对激光源气体进行再装载。激光源是激光划片系统中最昂贵的部件之一。
需要可靠的、经济的且始终提高器件特性的用于制造以及然后分离器件的改进技术。
发明内容
本发明提供了一种用于制造以及然后分离半导体器件的改进技术，特别地，提供了制造光电和电子半导体器件的方法。
制造和分离半导体结构的示例性方法包括步骤：(a)局部(partially)地形成附着至支撑结构的半导体结构，局部形成半导体结构包括多个局部形成器件，其中，多个局部形成器件通过至少一个连接层相互连接；(b)在多个局部形成器件的至少一部分上形成局部掩模层；(c)蚀刻连接层以分离器件；以及(d)去除局部掩模层。
制造和分离半导体结构的另一示例性方法包括步骤：(a)局部地形成附着至支撑结构的半导体结构，局部形成半导体结构包括多个局部形成器件；(b)在局部形成半导体结构的表面上形成局部掩模层；以栅格图样形成的掩模层在期望形成每个器件的位置留出开口；(c)在表面没有被掩模层覆盖的开口中的局部形成半导体结构上沉积金属层；(d)完成形成半导体结构；(e)去除掩模层；以及(f)在最接近去除掩模层的位置处分离器件。
本发明的优点包括比传统技术更高的产量。此外，不是很昂贵的设备可用于分离器件。结果获得了每单位时间以及每单位金钱的更高的器件产量。
本发明包括以下优点：
1.工艺产量。新的器件分离工艺不需要任何物理磨损动作或加热以去除材料，来分离互相连接的器件。通过将多个堆叠的晶片浸入处理化学物中，一次可以分离多个晶片。因此，对将被处理的晶片数量没有限制。可获得高达95％的器件分离工艺产量。
2.器件性能。由于新工艺是化学工艺，所以在器件分离之后不存在器件劣化。本发明还减小了在化学退火的干蚀刻工艺期间所累积的应力。
3.成本。本发明不需要昂贵的资金设备投资，仅需要廉价的剥离或蚀刻化学物以及廉价的化学槽。通过使用这种新的管芯分离方法，与传统方法相比生产量可以加倍，并且与传统方法相比，估计每晶片的工艺成本只是其一部分。
附图说明
参照以下附图描述本发明。
图1A至图1C示出了根据现有技术的传统器件分离技术；
图2示出了用于执行根据本发明实施例的方法步骤的流程图；
图3示出了根据本发明实施例的包括生长在蓝宝石衬底上的外延晶片的局部形成半导体结构；
图4示出了根据本发明实施例的其上沉积有金属层的局部形成半导体结构；
图5示出了根据本发明实施例的附着至多孔晶片载体的局部形成半导体结构；
图6示出了根据本发明实施例的用于执行激光剥离以从局部形成半导体结构去除蓝宝石衬底的技术；
图7示出了根据本发明实施例的用于执行激光剥离以从局部形成半导体结构去除蓝宝石衬底的技术，并且还示出了在激光剥离之后滴落在GaN表面上的Ga；
图8示出了根据本发明实施例的用于处理局部形成半导体结构的GaN LED层的技术；
图9示出了根据本发明实施例的局部形成半导体结构；
图10示出了根据本发明实施例的附着有接触焊盘的局部形成半导体结构；
图11示出了根据本发明实施例的用于局部形成半导体结构的器件隔离的技术；
图12示出了根据本发明实施例的用于局部形成半导体结构的钝化沉积的技术；
图13示出了根据本发明实施例的用于局部形成半导体结构的光刻胶掩模的技术；
图14示出了根据本发明实施例的用于分离器件和将器件支撑在支撑带上的技术；
图15示出了根据本发明实施例的多个分离器件；
图16示出了根据本发明实施例的完成的最终器件；
图17示出了用于执行根据本发明实施例的方法步骤的流程图；
图18示出了根据本发明实施例的用于局部形成半导体结构的掩模层；
图19示出了包括生长在蓝宝石衬底上的外延晶片以及根据本发明的实施例图样化的掩模层的局部形成半导体结构；
图20示出了根据本发明实施例的沉积有金属层的局部形成半导体结构；
图21示出了根据本发明实施例的附着至多孔晶片载体的局部形成半导体结构；
图22示出了根据本发明实施例的用于执行激光剥离以从局部形成半导体结构去除蓝宝石衬底的技术；
图23示出了根据本发明实施例的用于执行激光剥离以从局部形成半导体结构去除蓝宝石衬底的技术，并且还示出了在激光剥离之后滴落在GaN表面上的Ga；
图24示出了根据本发明实施例的用于处理局部形成半导体结构的GaN LED层的技术；
图25示出了根据本发明实施例的局部形成半导体结构；
图26示出了根据本发明实施例的附着有接触焊盘的局部形成半导体结构；
图27示出了根据本发明实施例的用于局部形成半导体结构的器件隔离的技术；
图28示出了根据本发明实施例的用于局部形成半导体结构的钝化沉积的技术；
图29示出了根据本发明实施例的用于局部形成半导体结构的Au中间层蚀刻的技术；
图30示出了根据本发明实施例的用于分离器件和将器件支撑在支撑带上的技术；
图31示出了根据本发明实施例的多个完成的器件；以及
图32示出了根据本发明实施例的完成的器件。
具体实施方式
参照具体器件结构和实施例描述本发明。本领域技术人员会认识到，描述是为了示例性的目的，并提供了实现本发明的最佳模式。为了提供最佳模式，描述了多个工艺参数，同时预期这些参数的变化会很好地工作。例如，虽然示例性实施例描述了形成光电半导体器件，但本发明还可应用于形成其它半导体器件。作为进一步地实例，本文详细描述了两种方法。这些方法共有许多公共步骤，并且在其它步骤上不同。第一实施例的描述提供了可等同应用于第二实施例的制造细节。
附图示出了使用形成用于机械支撑并且导电的金属衬底的金属沉积工艺以及使用去除原始衬底的激光剥离(LLO)工艺，来制造垂直结构的基于GaN的LED的过程。本文描述的制造方法不限于LED，而是还可以应用于任何器件结构，特别是可以应用于包括生长在绝缘或半导电衬底上的基于GaN的外延薄膜的器件结构，例如，激光二极管(LD)、异质结双极型晶体管(HBT)、高电子迁移率晶体管(HEMT)。
图2示出了用于执行根据本发明实施例的方法步骤的流程图。该处理包括遮蔽局部形成半导体结构，镀该结构，然后去除掩模以分离器件。参照图3至图16详细描述了此处的步骤。
图3示出了根据本发明实施例的包括生长在蓝宝石衬底502上的外延晶片的局部形成半导体结构。如图3所示，通过适当的外延生长装置(例如，有机金属化学汽相沉积(MOCVD)、分子束外延(MBE)或汽相外延(VPE)等)在蓝宝石衬底502上生长基于GaN的LED结构504。本发明预期在制造该结构的过程中采用附加的缓冲层。
在外延生长之后，使用诸如电子束蒸发或溅射的薄膜沉积方法来沉积p型接触金属506的薄层。p型接触金属可包括以下的一种或多种：Ni/Au、Pd/Ni/Au、Ni/Pd/Au、Pd/Ir/Au、或Pd/Pt/Au。薄膜金属层的示例性厚度分别为：对于Ni/Au为10nm的Ni和20nm的Au，对于Pd/Ni/Au为10nm Pd、20nm的Ni和30nm的Au，对于Pd/Ir/Au为10nm的Pd、20nm的Ir和30nm的Au，对于Ni/Pd/Au为20nm的Ni、20nm的Pd和100nm的Au，以及对于Pd/Pt/Au为10nm的Pd、20nm的Pt和30nm的Au。对于包含Ni的接触，所有p型接触金属在500℃的熔炉中进行退火2分钟，其中对于包含镍的接触金属在氧环境中进行退火，而对于不包含镍的接触金属在氮环境中进行退火。
为了增强p型接触金属薄膜和Au中间层510之间的粘附性，还沉积有粘附层508。通过电子束蒸发器使用沉积在p型接触金属薄膜上的原位Ti或Cr产生粘附层。膜厚大约为30～50nm。为了利用厚且柔软的金属膜支撑(～50μm)制造具有非常薄、硬的GaN外延层(小于5μm)的垂直结构器件，在这两个层之间形成中间层来减小在GaN外延层和金属层之间的界面处所累积的压应力是很有用的。使用电子束蒸发器在Ti或Cr表面上连续沉积大约0.7～1μm厚的金(Au)薄膜，而不用从真空室去除晶片。原位连续层沉积对防止氧化或污染是有用的，这对于Ti或Cr和Au层之间良好的薄膜粘附是有用的。
图4示出了根据本发明实施例的沉积有金属层的局部形成半导体结构。通过电镀或无电镀沉积厚金属支撑层512和514。使用电镀或无电镀是因为它们与其它沉积方法相比是较快且廉价的沉积方法。这对于考虑到成本效率的垂直光器件的批量生产尤其有用。金属支撑层的主要功能是其为不仅为具有薄GaN外延层提供良好的刚性机械支撑的连接层，而且提供良好的导电性和散热的支撑层。为了满足这些要求，在Au/Cr或Au/Ti粘附层上沉积分级(graded)Cu合金层。
参照图4，在本发明的一个方面中，为了提高薄真空蒸发的Au层和Cu合金层之间良好的粘附性，沉积两个Cu层，其中包括Cu合金层之前的Cu走滑层(strike layer)。首先，镀基于硫酸盐的软铜层，以逐渐软化由于厚金属层沉积所累积的应力。将初始软Cu层的厚度设置为直到～10μm。镀速率设为3～5μm/小时，以形成密集和均匀的Cu镀层。选择较慢镀速率的另一个原因是防止在将晶片从支撑晶片载体拆离之后晶片弯曲。由于在GaN外延层504和铜层512之间的界面处所产生的压应力，在将晶片从支撑载体拆离之后晶片易于弯曲。除较慢的镀速率之外，在电镀液中添加有机碱(organic-base)添加剂，并使用基于磺酸盐的电镀液。此外，在低温(5℃)下执行电镀，以使累积的应力最小。
在一个方面中，紧接软Cu层，镀硬Cu层以提供结构硬度。硬Cu镀层的镀速率约为15μm/小时。对于Cu合金镀，包含锡(Sn)和铁(Fe)的金属合金镀液与Cu硫酸盐溶液混合，以提高Cu支撑层的机械强度和导电性。Cu合金支撑层的总厚度为50～60μm。在Cu合金镀的末尾，电镀0.3μm厚的Au层514，以防止Cu合金层氧化。该Au保护层514对于提高各个管芯和在用于封装垂直器件的芯片焊接和丝焊期间使用的金属基环氧树脂之间较好的粘附是有用的。
在通过电镀形成厚Cu金属支撑之后，处理蓝宝石表面。这包括机械抛光以使蓝宝石表面的粗糙度一致。蓝宝石表面粗糙度对于控制激光束能量密度和激光剥离GaN表面的最终表面形态是有用的。激光束能量密度强烈依赖于蓝宝石表面的粗糙度。如果将粗糙的蓝宝石表面用于激光剥离(LLO)工艺，则使用较低的激光束能量。然而，如果表面比较粗糙，则由于在激光剥离之后表面形态复制到GaN表面，所以激光剥离后的表面看起来比较粗糙。另一方面，如果使用抛光的表面，则使用较高的激光束能量。激光剥离后的GaN表面的表面形态类似于抛光的蓝宝石表面的表面形态。然而，较高的激光束能量通常由于过高的激光束能量而导致裂纹生成。为了获得良好的激光剥离结果和GaN表面形态，将蓝宝石表面的表面粗糙度选择为RMS(均方根)值大约为10～20埃。
图5示出了根据本发明实施例的附着至多孔晶片载体516的局部形成半导体结构。在一个方面中，利用具有小孔的不锈钢构造多孔晶片载体516。使用金属晶片载体具有两个原因。首先，由于附着至厚金属衬底的非常薄的外延层在蓝宝石衬底去除之后会弯曲(这给激光剥离后的晶片的连续处理(例如，掩模对准、干蚀刻、薄膜沉积、以及晶片探查)造成巨大的困难)，所以在激光剥离之后维持GaN外延晶片的平坦性是有用的。其次，在晶片探查和管芯隔离蚀刻工艺期间提供了良好的导电和导热性。通过使用金属晶片载体，对于后续的处理，不需要从载体中去除晶片。此外，多孔晶片载体提供了无气泡的晶片结合，这是因为在结合处理期间可以通过孔容易地释放气泡。由于在剥离处理期间溶剂可以容易地穿过孔，因此还促进了蓝宝石/GaN/Cu/Au晶片和晶片载体之间的易于剥离处理。通过使用多孔晶片载体，整个工艺容易且可靠，这产生了制造垂直器件的高制造产量。在一个实例中，晶片载体516的厚度是1/16英寸，直径为2.5英寸。孔的总数为21个，并且通孔直径为20/1000英寸。晶片载体表面被电抛光，以生成镜子似的平坦表面，以用于与结合剂的均匀结合以及用于维持晶片的平坦性。
基于银的导电结合剂用于结合蓝宝石/GaN/Cu/Au和多孔晶片载体。导电结合剂用于为晶片探查和管芯隔离蚀刻工艺提供良好的导电和导热性。在示例性实施例中，使用基于银的导电(conductive，导热)的热塑性环氧树脂结合剂。众所周知，热塑性环氧树脂具有优良的结合强度和良好的耐热性。热塑性环氧树脂结合剂的另一个优点是其可以在溶剂(例如，丙酮)中溶解，这对于剥离工艺是有用的。
在该实施例中，使用片状热塑性环氧树脂，这是因为片状热塑性环氧树脂的厚度比基于液体的结合剂更加均匀，基于液体的结合剂经常导致不均匀的厚度一致性，并且在先前的结合工艺中形成气泡，这是因为基于液体的结合剂的旋涂通常导致在晶片的边缘侧比晶片的中心区域形成更厚的膜。这对于通过多次旋转获得厚粘附层的基于液体的结合剂是非常普通的现象。对于热塑性环氧树脂的结合，在厚金属支撑512、514和多孔晶片载体516之间夹置127μm厚的片状热塑性环氧树脂。在热等静压中，将压力设置为10～15psi，以及将温度维持在200℃以下。结合时间少于1分钟。这种较短的结合时间具有优于基于液体的结合剂(其通常需要多于6小时的固化时间以使结合剂完全固化)的优点。这种较短的结合处理时间还极大地增强了垂直器件制造的生产率。
参照图6,248nm的KrF紫外线(UV)准分子激光器(38ns的脉冲持续时间)用于激光剥离。选择该波长的原因在于激光应该有利地透过蓝宝石，而在GaN外延层中被吸收，以在GaN/蓝宝石的界面处将GaN分解为金属性的Ga和气态的氮(N2)。激光束的大小被选择为7mm×7mm的正方形光束，并具有600～1,200mJ/cm2的光束能量密度。激光束能量密度还依赖于蓝宝石衬底表面的表面粗糙度。为了在激光剥离之后获得平滑的GaN，对RMS(均方根)值为10～20埃的机械抛光的蓝宝石衬底应用高于800mJ/cm2的光束能量。
蓝宝石衬底的表面粗糙度是用于在激光剥离之后获得平滑GaN表面的重要工艺参数。如果在激光剥离期间使用未抛光的蓝宝石表面，则GaN表面很粗糙，这会由于在形成最终的器件之后粗糙表面较差的反射性而导致LED器件较差的光输出。然而，如果使用抛光的表面，则可以获得光滑的GaN表面，因此，可以获得较高的光输出。然而，由于激光束定位在抛光的蓝宝石表面上，所以与具有较小激光束能量的区域相比，以较高的激光束的能量照射的区域可导致GaN表面上的裂纹。因此，选择蓝宝石晶片的最佳表面粗糙度以获得较高产量的激光剥离工艺以及同时获得较好的器件性能是有用的。根据传统技术，通常使用喷砂来获得抛光的蓝宝石表面上的均匀激光束分布，然而，喷砂是不可靠且不可重复的，因此不能总是获得相同表面粗糙度。在本发明中，在激光束和蓝宝石衬底之间放置由对248nm的UV激光透明的材料构成的漫射介质552，以在蓝宝石表面上获得均匀的激光束能量分布，因此，增强了激光束剥离工艺的产量。将漫射介质的RMS(均方根)表面粗糙度设置为小于30μm，并将蓝宝石用于漫射体。
参照图7，在激光剥离之后，由激光剥离期间的GaN分解产生过量Ga滴503，利用HCI溶液(HCI:H2O＝1:1，在室温下)清洁，或者使用HCI蒸气汽化(boiled)30秒。由于Ga在室温下熔化，所以在激光剥离期间形成液态的Ga，因此，可以利用基于氯的酸性溶液进行清洁。
图8示出了在激光剥离之后的局部形成半导体结构。为了露出n型GaN外延层，通过干蚀刻去除任何缓冲层(例如，GaN、AlN、InN、InGaN、和AlGaN)，有利地使用感应耦合等离子活性离子蚀刻(ICP RIE)。露出的n型GaN表面又被进一步蚀刻，以制成原子平坦表面。还对n型GaN表面执行ICP抛光。获得平滑和平坦的n型GaN表面对于形成低电阻金属接触尤其有用。需要注意，ICP RIE工艺中的基于氯的气体混合物对产生平坦的n型GaN表面形态尤其有效。用于这种表面平滑工艺的ICP蚀刻条件如下：
●总流速：100sccm
●磁场强度：15高斯
●衬底温度：70℃
●气体混合物：100％Cl2
●功率/偏压：600W/-300V
●操作压力：30mTorr
ICP抛光之后的最终表面粗糙度小于RMS值的10埃。
参照图9，在GaN表面平滑之后，在本发明的一个方面，GaN表面被进一步蚀刻，以形成球形透镜状表面形态。由于GaN与空气之间反射率的不同，如果GaN表面是平的，则由GaN半导体有源(active)层生成的光子反射回半导体材料。这种内部反射造成较差的光提取，并且即使在半导体有源层中产生大量的光子也会减少器件的光输出。因此，为了通过斯内尔定律减小光子的逃逸角(escaping angle)，制造具有粗糙(textured)的表面形态的GaN表面是有利的。已知球形透镜状比起其他表面粗糙形态是最有效的。通过调节蚀刻条件，ICP RIE被有效地用于制造GaN表面的球形透镜。在ICP蚀刻之后，球形透镜的特征尺寸的直径约为1～5μm。用于表面粗糙工艺的ICP蚀刻条件如下：
●总流速：100sccm
●磁场强度：15高斯
●衬底温度：70℃
●气体混合物：30％ BCl3/60％ Cl2/10％ Ar
●功率/偏压：600W/-300V
●操作压力：30mTorr
应该在表面粗糙蚀刻工艺期间保护n型GaN表面的接触区域更加有用，以维持平坦的n型GaN表面，来形成良好的金属接触。6μm厚的光刻胶(PR)膜用于在ICP蚀刻之前掩蔽n型接触区。在ICP蚀刻之后利用PR去除剂或丙酮去除PR掩模。
参照图10，为了改善垂直器件的电流扩散，在n型GaN LED表面504上形成n型ITO透明接触530。该图示出了与ITO层交界的波状GaN层。ITO的组成是10wt％的SnO2/90wt％的In2O3，并且在室温下使用电子束蒸发器或溅射系统沉积大约75～200nm厚的ITO膜的层。在ITO膜沉积之后，在具有N2环境的管式炉中执行退火5分钟。退火的温度在300℃至500℃的范围内变化。在N2环境中350℃的退火温度下，ITO膜的最小电阻率大约低至10-4Ωcm。在相同的退火温度下，460nm处的透射率大于95％。
在形成ITO透明接触之后，在n型ITO表面上形成包括Ti和Al的n型接触540。由于形成多个接触，所以将它们称作540a、540b、540c等。注意，金属接触形成在器件的角部，而不是器件的中心处。通常，在垂直结构器件的情况下，在中心处形成金属接触，这是因为其对称位置而使中心接触是最有效的电流通路。然而，与传统垂直结构器件相反，在这种新的垂直结构器件中，可以在器件的角部形成接触，这是因为已经在n型金属接触下方形成了ITO透明接触。通过在角部设置金属接触，在器件封装之后不会有由焊盘和接合线所引起的阴影效应，这种效应是当不透明金属接触位于器件中心处时的所发生的情况。因此，通过这种新的器件设计，可以获得更高的光输出。n型接触540包括Ti和Al。n型接触的厚度分别为5nm的Ti和200nm的Al。为了使n型接触金属层和焊盘金属之间较好的结合，在Al的顶部沉积20nm的Cr作为粘附层。对于焊盘金属沉积，在不阻断真空的电子束蒸发室中在Cr的顶部连续地沉积1μm厚的金。为了形成欧姆接触，在N2环境的气氛中，在250℃的熔炉中对n型接触金属退火10分钟。
图11示出了用于器件隔离的技术。在GaN表面清洁之后，利用MICP(磁感应耦合等离子体)干蚀刻技术隔离各个器件。与其他干蚀刻方法相比，MICP可以加速蚀刻速率。这对于防止蚀刻工艺期间的光刻胶燃烧尤其有用。与传统的ICP相比，MICP提供了大约两倍的蚀刻速率。提供快速的蚀刻速率用于处理具有金属支撑的垂直器件，这是因为金属衬底会受到用于去除金属或氧化物掩模的化学物的侵蚀。因此，为了使用用于管芯隔离蚀刻的光刻胶掩模，快速的蚀刻技术是有用的。该隔离沟槽尺寸为30μm宽、3.5μm深。用于器件隔离的MICP干蚀刻条件如下：
●总流速：100sccm
●磁场强度：15高斯
●衬底温度：70℃
●气体混合物：40％ BCl3/40％ Cl2/20％ Ar
●功率/偏压：600W/-300V
●操作压力：30mTorr
●蚀刻深度：3.5μm
●蚀刻掩模：光刻胶(AZ9262)(厚度：24μm)
图12示出了根据本发明实施例的用于局部形成半导体结构的钝化沉积的技术。为了保护器件不受外部危险环境的影响以及通过调节钝化层和GaN之间的反射率来增加光输出，而沉积钝化层536。在一个方面，通过SiO2薄膜钝化垂直器件。在250℃的温度下通过PECVD(等离子体辅助化学气相沉积)沉积该膜。为了最佳的光学反射率和透明度，将膜厚度维持在80nm。
如图13所示，将通过蚀刻方法分离的器件进一步用SiO2钝化层536上的光刻胶(PR)膜538来保护。进一步用PR保护器件的原因是用于分离器件的基于氯的Cu蚀刻剂通常会侵蚀SiO2钝化层和ITO层，这将导致器件分离之后器件的劣化。使用的PR厚度为6μm。在利用BOE(SiO2蚀刻剂)溶液的Au焊盘开口化学工艺期间该PR层也不被影响。
如图14所示，在钝化层沉积和PR涂覆之后，使用溶剂将多孔支撑晶片载体从GaN/金属支撑晶片上去除。通过将GaN/金属晶片在丙酮中浸泡0.5～1小时以溶解来自多孔支撑晶片载体的导电粘附层，来执行剥离工艺。在超声波清洁器中利用异丙醇进一步浸泡和清洁分离的GaN/金属晶片。使用清洗液和干燥剂通过DI水进一步清洁GaN器件表面。将剥离的晶片粘附至安装在刚性耐腐蚀金属或塑料环上的聚合物基支撑膜550，以执行掩模剥离或蚀刻工艺。在一个方面中，在本发明中使用标准蓝色支撑带(blue support tape)或UV支撑膜。
图15示出了根据本发明实施例的多个完成器件。
图16示出了根据本发明实施例的完成器件。
图17是示出用于执行根据本发明实施例的方法步骤的流程图。一般地，可通过在沉积之后遮蔽金属层来执行该实施例。在这种情况下，步骤包括局部地形成粘附至支撑结构的半导体结构，局部形成的半导体结构包括多个局部形成器件。在局部形成半导体结构上沉积金属层。完成形成半导体结构。在金属层的表面上形成掩模层，以多个矩形形成的掩模层在期望每个器件彼此分离的位置处留出路径。去除路径所位于的金属层，掩模层保护矩形下的金属层。接近于去除金属层的位置分离器件。并且，从器件上去除掩模层。该方法还可以包括在工艺的特定步骤之间将金属层固定至晶片载体的步骤。参照图18至图32详细描述这里所阐述的步骤。图17的流程图示出了与图2的流程图相同的步骤，因此，将上述描述应用于在图17的流程图中所阐述的多个步骤。
图18示出了根据本发明实施例的用于局部形成半导体结构的局部掩模层520。示例性图样是露出将成为半导体器件的区域的一系列栅格线或芯片间隔线(路径)。在构造器件时掩模层用于器件之间的分离，使得在构造之后可将它们分离。
图19示出了根据本发明的实施例的包括生长在蓝宝石衬底上的外延晶片的局部形成半导体结构。对于通过预图样化分离方法而进行分离的半导体器件，如图19所示，在Au中间层沉积之后，在Au表面上形成掩模图样。以栅格图样形成的掩模层留出期望形成每个器件的开口。在一个方面，通过在整个表面上设置均匀的掩模层，然后曝光并洗掉不想要的掩模部分来制备掩模。与传统的旋涂薄膜光刻胶平版印刷方法(<10μm)相反，使用干膜层压型厚膜光刻胶(>50mm)以在GaN/p型金属/Cr或Ti/Au层下形成厚金属支撑膜(>50mm)。利用热和压力将厚膜光刻胶层压物置于Au中间层表面。使用具有50μm宽的器件芯片间隔宽度来执行照相平版印刷工艺。在图样化和显影之后，在Au表面上形成网孔结构光刻胶厚膜的网络。该工艺可覆盖具有器件间隙和器件高度(小至30μm宽和30μm高)的器件。厚膜光刻胶保持到器件制造工艺的结束。
图20示出了根据本发明实施例的沉积有金属层的局部形成半导体结构。其制造步骤类似于参照图4描述的步骤。
图21示出了根据本发明实施例的附着至多孔晶片载体的局部形成半导体结构。其制造步骤类似于参照图5描述的步骤。
图22示出了根据本发明实施例的用于执行激光剥离以从局部形成半导体结构去除蓝宝石衬底的技术。其制造步骤类似于参照图6描述的步骤。
图23示出了根据本发明实施例的用于执行激光剥离以从局部形成半导体结构去除蓝宝石衬底的技术，并且还示出了在激光剥离之后滴落在GaN表面上的Ga。其制造步骤类似于参照图7描述的步骤。
图24示出了根据本发明实施例的用于处理局部形成半导体结构的GaN LED层的技术。其制造步骤类似于参照图8描述的步骤。
图25示出了根据本发明实施例的局部形成半导体结构。其制造步骤类似于参照图9描述的步骤。
图26示出了根据本发明实施例的附着有接触焊盘的局部形成半导体结构。其制造步骤类似于参照图10描述的步骤。
图27示出了根据本发明实施例的用于局部形成半导体结构的器件隔离的技术。其制造步骤类似于参照图11描述的步骤。
图28示出了根据本发明实施例的用于局部形成半导体结构的钝化沉积的技术。其制造步骤类似于参照图12描述的步骤。
图样方法不包括蚀刻方法的如图13所示的沉积光刻胶层的步骤。这是因为在图样方法中阐述的器件分离步骤包括去除器件之间的图样520，而不是蚀刻金属层510、512、514。
图29示出了根据本发明实施例的用于局部形成半导体结构的Au中间层蚀刻。在器件隔离蚀刻期间或使用诸如氯化钾的特定金蚀刻化学物来去除Au中间层510。一旦沿着芯片间隔去除了Au中间层，然后就可通过洗掉残留的掩模520来分离器件。
图30示出了根据本发明实施例的用于分离器件以及将器件支撑在支撑带上的技术。该图示出了从留出多个矩形金属部分的金属层中剥离或去除原始光刻胶掩模520，其中，矩形金属部分是在去除原始光刻胶掩模之后在支撑带上支撑的各个器件。支撑带对于剥离化学物是惰性的。结果是容易地分离器件，而较少损坏器件或不会损坏器件。
图31示出了根据本发明实施例的多个完成的器件。
图32示出了根据本发明实施例的完成的器件。
本发明的优点包括比传统技术更高的产量。此外，可以使用较廉价的设备来分离器件，结果是每单位时间和金钱更高的器件生产率。
已经公开了示例性实施例和最佳模式，可以对公开的实施例进行修改和变化，而都应该落在由以下权利要求所限定的本发明的主题和精神内。

Claims (27)

1.一种制造和分离半导体结构的方法，包括以下步骤：
(a)局部地形成附着至支撑结构的半导体结构，所述局部形成半导体结构包括多个局部形成器件，其中，所述多个局部形成器件通过至少一个连接层相互连接；
(b)在所述多个局部形成器件的至少一部分上形成局部掩模层；
(c)蚀刻所述连接层以分离所述多个器件；以及
(d)去除所述局部掩模层。
2.根据权利要求1所述的方法，进一步在所述步骤(a)和所述步骤(b)之间包括以下步骤：在所述多个局部形成器件的至少一部分上沉积氧化物钝化层。
3.根据权利要求1所述的方法，其中，所述步骤(a)包括以下步骤：在所述多个器件上形成器件掩模层，局部蚀刻所述多个器件之间的所述半导体结构直到所述至少一个连接层并去除所述器件掩模。
4.根据权利要求1所述的方法，进一步包括以下步骤：处理所述多个器件的GaN层以在其上产生波状。
5.根据权利要求1所述的方法，进一步包括以下步骤：将所述多个器件单独安装在对基本蚀刻化学物为惰性并适合于管芯扩展和连续封装工艺的聚合物基本支撑膜上。
6.根据权利要求5所述的方法，其中，在化学蚀刻之前利用化学惰性氧化物层和聚合物层保护所述半导体器件。
7.根据权利要求6所述的方法，其中，所述氧化物层保留在所述器件表面上，而所述聚合物保护层在器件分离工艺之后被剥离。
8.根据权利要求5所述的方法，其中，所述蚀刻化学物是包含氯的溶液。
9.根据权利要求6所述的方法，其中，蚀刻方法是化学喷射或浸入蚀刻溶液中。
10.根据权利要求6所述的方法，其中，利用诸如氯酸钾的金蚀刻剂蚀刻掉Au层。
11.一种制造半导体器件的方法，包括以下步骤：
(a)局部地形成附着至支撑结构的半导体结构，所述局部形成半导体结构包括多个局部形成器件；
(b)在所述多个局部形成器件上沉积金属层；
(c)完成形成所述半导体结构；
(d)在所述金属层的表面上形成掩模层，以多个矩形形成的所述掩模层在期望所述多个器件中的每个彼此分离的位置处留出路径；
(e)去除所述路径位于的所述金属层，所述掩模层保护所述矩形下的所述金属层；
(f)接近于去除所述金属层的位置分离所述多个器件；以及
(g)从所述多个器件上去除所述掩模层。
12.根据权利要求11所述的方法，进一步在所述步骤(b)和所述步骤(c)之间包括以下步骤：将所述金属层固定至晶片载体；以及在所述步骤(c)和所述步骤(d)之间包括以下步骤：从所述晶片载体上去除所述金属层。
13.一种制造和分离半导体结构的方法，包括以下步骤：
(a)局部地形成附着至支撑结构的半导体结构，所述局部形成半导体结构包括多个局部形成器件；
(b)在所述多个局部形成器件的至少一部分上形成局部掩模层；以栅格图样形成的所述局部掩模层在期望形成所述多个器件中的每个的位置处留出开口；
(c)在表面没有被所述局部掩模层覆盖的开口中的所述局部形成半导体结构上沉积金属层；
(d)完成形成所述半导体结构；
(e)去除所述局部掩模层；以及
(f)接近于去除了所述局部掩模层的位置分离所述多个器件。
14.根据权利要求13所述的方法，进一步在所述步骤(c)和所述步骤(d)之间包括以下步骤：将所述金属层固定至晶片载体；以及在所述步骤(d)和所述步骤(e)之间包括以下步骤：从所述晶片载体上去除所述金属层。
15.根据权利要求13所述的方法，进一步在所述步骤(d)和所述步骤(e)之间包括以下步骤：在所述多个局部形成器件的至少一部分上沉积氧化物钝化层。
16.根据权利要求13所述的方法，其中，所述步骤(d)包括以下步骤：在所述多个器件上形成器件掩模层，局部蚀刻所述多个器件之间的所述半导体结构直至所述局部掩模层并去除所述器件掩模。
17.根据权利要求13所述的方法，进一步包括以下步骤：处理所述器件的GaN层以在其上产生波状。
18.根据权利要求13所述的方法，进一步包括以下步骤：将所述多个器件单独安装在对基本剥离化学物为惰性并适合于管芯扩展和连续封装工艺的聚合物基本支撑膜上。
19.根据权利要求17所述的方法，其中，在化学蚀刻之前利用化学惰性氧化物层保护所述半导体器件。
20.根据权利要求17所述的方法，所述剥离化合物是包括氯基酸性化学物的溶液，例如，包含(OH)-的化学物。
21.根据权利要求18所述的方法，蚀刻方法是化学喷射或浸入蚀刻溶液中。
22.根据权利要求18所述的方法，其中，利用诸如氯酸钾的金蚀刻剂蚀刻掉Au层。
23.一种根据权利要求1所述的方法制造的半导体器件。
24.一种根据权利要求11所述的方法制造的半导体器件。
25.一种根据权利要求13所述的方法制造的半导体器件。
26.一种根据包括以下步骤的方法所制造的半导体器件：
(a)局部地形成附着至支撑结构的半导体结构，所述局部形成半导体结构包括多个局部形成器件，其中，所述多个局部形成器件通过至少一个连接层相互连接；
(b)在所述多个局部形成器件的至少一部分上形成局部掩模层；
(c)蚀刻所述连接层以分离所述器件；以及
(d)去除所述局部掩模层。
27.一种根据包括以下步骤的方法所制造的半导体器件：
(a)局部地形成附着至支撑结构的半导体结构，所述局部形成半导体结构包括多个局部形成器件；
(b)在所述多个局部形成器件的至少一部分上形成局部掩模层，以栅格图样形成的所述局部掩模层在期望形成所述多个器件的每个的位置处留出开口；
(c)在表面没有被所述局部掩模层覆盖的开口中的所述局部形成半导体结构上沉积金属层；
(d)完成形成所述半导体结构；
(e)去除所述局部掩模层；以及
(f)接近于去除了所述局部掩模层的位置分离所述多个器件。
CN2005800462508A 2004-11-15 2005-11-15 用于制造和分离半导体器件的方法 Expired - Fee Related CN101371338B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62837804P 2004-11-15 2004-11-15
US60/628,378 2004-11-15
PCT/US2005/041467 WO2006055601A2 (en) 2004-11-15 2005-11-15 Method for fabricating and separating semiconductor devices

Publications (2)

Publication Number Publication Date
CN101371338A true CN101371338A (zh) 2009-02-18
CN101371338B CN101371338B (zh) 2010-07-21

Family

ID=36407706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800462508A Expired - Fee Related CN101371338B (zh) 2004-11-15 2005-11-15 用于制造和分离半导体器件的方法

Country Status (7)

Country Link
US (1) US7459373B2 (zh)
EP (1) EP1815503A4 (zh)
JP (1) JP2008521220A (zh)
KR (1) KR101192598B1 (zh)
CN (1) CN101371338B (zh)
TW (1) TWI389334B (zh)
WO (1) WO2006055601A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142523B2 (ja) * 2003-06-04 2013-02-13 チェオル ユー，ミュング 縦型構造複合半導体装置
JP5336075B2 (ja) * 2004-04-28 2013-11-06 バーティクル，インク 縦構造半導体装置
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
TWI308396B (en) * 2005-01-21 2009-04-01 Epistar Corp Light emitting diode and fabricating method thereof
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
WO2008019377A2 (en) * 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
JP2010510661A (ja) * 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 複数の抽出器による高い光抽出効率の発光ダイオード（ｌｅｄ）
KR20080064611A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 금속층 상에 형성된 금속 산화물의 식각 방법
US8192815B2 (en) 2007-07-13 2012-06-05 Apple Inc. Methods and systems for forming a dual layer housing
US7951722B2 (en) * 2007-08-08 2011-05-31 Xilinx, Inc. Double exposure semiconductor process for improved process margin
US8646637B2 (en) * 2008-04-18 2014-02-11 Apple Inc. Perforated substrates for forming housings
DE102008038852B4 (de) * 2008-06-03 2024-02-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8367304B2 (en) * 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
US20100159273A1 (en) * 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US20110089039A1 (en) * 2009-10-16 2011-04-21 Michael Nashner Sub-Surface Marking of Product Housings
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
JP5507197B2 (ja) * 2009-10-23 2014-05-28 スタンレー電気株式会社 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
JP5421071B2 (ja) * 2009-11-05 2014-02-19 スタンレー電気株式会社 光半導体装置の製造方法
DE102009056386B4 (de) 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR20110085609A (ko) * 2010-01-21 2011-07-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8628836B2 (en) 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
US8489158B2 (en) 2010-04-19 2013-07-16 Apple Inc. Techniques for marking translucent product housings
US8426236B2 (en) 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
US8912033B2 (en) * 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
JP5878330B2 (ja) * 2011-10-18 2016-03-08 株式会社ディスコ レーザー光線の出力設定方法およびレーザー加工装置
US9236271B2 (en) * 2012-04-18 2016-01-12 Globalfoundries Inc. Laser-initiated exfoliation of group III-nitride films and applications for layer transfer and patterning
US8879266B2 (en) 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
DE102014116141B4 (de) * 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
DE102017104752B4 (de) 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding
CN114746964A (zh) * 2019-11-18 2022-07-12 古河电气工业株式会社 超导线圈及其制造方法以及超导线圈用超导扁线材
CN116581159B (zh) * 2023-05-12 2024-05-17 苏州汉骅半导体有限公司 垂直型功率器件及其制备方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453722A (en) * 1965-12-28 1969-07-08 Texas Instruments Inc Method for the fabrication of integrated circuits
US4999694A (en) 1989-08-18 1991-03-12 At&T Bell Laboratories Photodiode
US5331180A (en) 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH10254370A (ja) 1997-03-10 1998-09-25 Canon Inc 表示パネル及びそれを用いた投射型表示装置
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP4352473B2 (ja) 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6130016A (en) * 1999-04-09 2000-10-10 Advanced Micro Devices, Inc. Method for forming semiconductor structures using a calibrating reticle
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
JP3893874B2 (ja) * 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP3748364B2 (ja) 2000-06-20 2006-02-22 株式会社タクマ 飛灰溶融炉
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US6518198B1 (en) 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
JP2002176226A (ja) 2000-09-22 2002-06-21 Toshiba Corp 光素子およびその製造方法
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6653662B2 (en) 2000-11-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same, and method for driving the same
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6649494B2 (en) 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
US6864158B2 (en) 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP4148664B2 (ja) 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
US6765232B2 (en) 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US6498113B1 (en) 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
JP2003031844A (ja) * 2001-07-11 2003-01-31 Sony Corp 半導体発光素子の製造方法
US6656756B2 (en) 2001-08-24 2003-12-02 Telecommunication Laboratories, Chunghwa Telecom Co., Ltd. Technique for a surface-emitting laser diode with a metal reflector
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
DE10232582A1 (de) * 2001-09-13 2003-04-10 Beatriz Koennemann Verfahren zur Herstellung von Chips aus Wafern geringer Dicke
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US6617261B2 (en) 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6455340B1 (en) 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US6943379B2 (en) 2002-04-04 2005-09-13 Toyoda Gosei Co., Ltd. Light emitting diode
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
US6744196B1 (en) 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
US20040219443A1 (en) * 2003-05-01 2004-11-04 Spears Kurt E. Method for wafer dicing
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
JP5142523B2 (ja) 2003-06-04 2013-02-13 チェオル ユー，ミュング 縦型構造複合半導体装置
EP1664393B1 (en) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. METHOD OF PROducING GALLIUM NITRIDE LEDs
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050189551A1 (en) 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
JP5336075B2 (ja) 2004-04-28 2013-11-06 バーティクル，インク 縦構造半導体装置
TWI433343B (zh) 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US7829909B2 (en) 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法

Also Published As

Publication number Publication date
KR20070085374A (ko) 2007-08-27
EP1815503A4 (en) 2012-08-01
TW200633263A (en) 2006-09-16
US20060105542A1 (en) 2006-05-18
KR101192598B1 (ko) 2012-10-18
US7459373B2 (en) 2008-12-02
WO2006055601B1 (en) 2008-09-04
TWI389334B (zh) 2013-03-11
CN101371338B (zh) 2010-07-21
EP1815503A2 (en) 2007-08-08
WO2006055601A3 (en) 2008-07-24
WO2006055601A2 (en) 2006-05-26
JP2008521220A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
CN101371338B (zh) 用于制造和分离半导体器件的方法
CN101901858B (zh) 垂直结构半导体器件
CN101027777B (zh) 具有改善的光输出的垂直结构半导体器件
JP5859053B2 (ja) 金属支持膜を使用した縦方向デバイスの製作方法
TWI450413B (zh) 發光二極體及其製造方法
JP5142523B2 (ja) 縦型構造複合半導体装置
KR100921457B1 (ko) 수직 구조의 발광 다이오드 및 그 제조방법
CN105140354A (zh) 一种GaN基发光二极管芯片的制备方法
KR20110131477A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
KR20110131478A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151119

Address after: Seoul, South Kerean

Patentee after: Verticle Inc.

Address before: American California

Patentee before: Verticle Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20151115

EXPY Termination of patent right or utility model