KR20110131478A - 질화물 반도체 발광다이오드 및 이의 제조방법 - Google Patents

질화물 반도체 발광다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR20110131478A
KR20110131478A KR1020100050933A KR20100050933A KR20110131478A KR 20110131478 A KR20110131478 A KR 20110131478A KR 1020100050933 A KR1020100050933 A KR 1020100050933A KR 20100050933 A KR20100050933 A KR 20100050933A KR 20110131478 A KR20110131478 A KR 20110131478A
Authority
KR
South Korea
Prior art keywords
layer
gan
light emitting
emitting diode
nitride semiconductor
Prior art date
Application number
KR1020100050933A
Other languages
English (en)
Inventor
유명철
오세종
Original Assignee
(주)버티클
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)버티클 filed Critical (주)버티클
Priority to KR1020100050933A priority Critical patent/KR20110131478A/ko
Publication of KR20110131478A publication Critical patent/KR20110131478A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0091—Processes for devices with an active region comprising only IV-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

본 발명은 질화물 반도체 발광다이오드 및 이의 제조방법에 관한 것으로, 보다 상세하게는 요철 형성 공정이 간단하고, 발광 효율이 좋은 질화물 반도체 발광다이오드 및 이의 제조방법에 관한 것이다.
이를 위해 본 발명의 일실시예에 따른 질화물 반도체 발광다이오드 제조방법은 기판 상에 n-GaN을 포함하는 n-GaN층을 형성하는 단계; 상기 n-GaN층 상에 AllnGaN을 포함하는 활성층을 형성하는 단계; 상기 활성층 상에 p-GaN층을 형성하는 단계; 상기 p-GaN층 상에 제1 타입의 전기적 콘택트층을 형성하는 단계; 상기 제1 타입의 전기적 콘택트층 상에 금속 지지층을 형성하는 단계; 상기 n-GaN층으로부터 상기 기판을 제거하는 단계; 상기 기판이 제거된 상기 n-GaN층의 표면에 파우더가 분사되어 요철을 형성하는 단계; 요철이 형성된 상기 n-GaN층 상에 투명 전극층을 형성하는 단계; 및 상기 투명 전극층 상에 제2 타입의 전기적 콘택트층을 형성하는 단계; 를 포함한다.
이러한 구성에 의하면, 파우더 분사를 통해 매우 간단하게 요철을 형성시킬 수 있으므로, 종래보다 제조비용 및 제조시간이 많이 소요되지 않는 효과가 있다. 또한, 투명 전극층에 의해 전류 확산 특성이 좋아지므로, 광 손실이 감소하여 대면적/대용량의 고휘도 질화물 반도체 발광다이오드를 구현할 수 있으며, 전체적인 성능이 향상되는 효과가 있다.

Description

질화물 반도체 발광다이오드 및 이의 제조방법{NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF}
본 발명은 질화물 반도체 발광다이오드 및 이의 제조방법에 관한 것으로, 보다 상세하게는 요철 형성 공정이 간단하고, 발광 효율이 좋은 질화물 반도체 발광다이오드 및 이의 제조방법에 관한 것이다.
일반적으로 발광다이오드(LED: Light Emitting Diode)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 최근 들어서는 질화물 반도체 물질계로 제조된 발광다이오드(이하, 질화물 반도체 발광다이오드)가 실용화되고 있다.
한편, 질화물 반도체 발광다이오드의 성능을 높이기 위해서는 발생된 빛이 질화물 반도체 발광다이오드의 외부로 빠져나오는 적출 효율(extraction efficiency)이 높아야 한다. 이를 위해서는 활성층에서 발생된 빛이 질화물 반도체 발광다이오드 내부에서만 반사되는 즉, 내부 전반사(total internal reflection)되는 비율을 줄여 질화물 반도체 발광다이오드의 적출 효율을 높여야 한다.
일반적으로 서로 다른 굴절률을 지닌 물질층들의 계면에서는 각 물질층의 굴절율에 따른 광의 진행이 제한을 받는다. 평탄한 계면의 경우, 굴절률이 큰(n=2.5) 반도체층으로부터 굴절률이 작은 공기층(n=1)으로 광이 진행되는 경우 소정 각도(θ) 이하의 각도로 평탄한 계면에 입사해야 한다. 소정 각도 이상으로 입사하는 경우에는 평탄한 계면에서 전반사가 되어 측방향으로 진행하여 트랩(trap)됨으로써 광 추출 효율이 크게 감소하게 된다. 다시 말해, 반도체층의 표면이 평행하기 때문에 활성층에서 발산된 빛의 많은 양이 내부에서 전반사를 일으켜 질화물 반도체 발광다이오드의 외부로 잘 빠져나가지 못하게 되는 문제점이 있다. 따라서, 활성층에서 생성된 빛이 전반사되어 질화물 반도체 발광다이오드 내부에 갇혀 손실되지 않도록 반도체층과 빛과의 입사각을 변화시키려는 노력이 계속되어 왔으며, 일예로 계면에 요철 구조를 도입하는 방법이 시도되었다.
도 1은 종래 기술에 의한 PSS(paterned sapphire substrate)구조를 포함하는 질화물 반도체 발광다이오드를 나타낸 도면이다.
도 1을 참조하면, 질화물 반도체 발광다이오드(10)는 사파이어 기판(11), 상기 사파이어 기판(11) 상에 순차적으로 적층되는 GaN 버퍼층(12), GaN층(13), n-GaN층(14), MQW(multi quantum wall)구조의 활성층(15), p-GaN층(16) 및 p-전극층(17, 18)을 포함한다. 상기 p-전극층(17, 18)은 메쉬형(mesh) p-전극(16) 및 p-전극 패드(17)로 구성된다. 상기 n-GaN층(13)의 일부 영역 상부에는 n-전극층(19)이 형성되어 있다. 여기서, 상기 사파이어 기판(11)에는 요철 구조가 형성되어 있다. 그리고 상기 GaN 버퍼층(12)은 상기 사파이어 기판(11)의 요철 구조에 대응되는 형태로 상기 사파이어 기판(11) 상에 형성되어 있으며, 상기 GaN층(13)이 상기 GaN 버퍼층(12)의 요철 구조상에 도포되면서 평탄하게 형성된다. 이와 같은 구조의 상기 질화물 반도체 발광다이오드(10)는 상기 활성층(15)에서 발생된 빛을 트랩시키지 않고 상기 사파이어 기판(11) 방향으로 스캐터링(scattering)시킬 수 있는 장점이 있다.
그러나, 상기 사파이어 기판(10)에 요철 구조를 형성시키기 위해서는 습식 또는 건식 식각 공정이 요구되어 복잡한 동시에, 그만큼 제조비용 및 제조시간이 많이 소요되고, 수율이 낮으며, 현재로서는 저렴한 표면 요철 형성 공정이 없는 실정이다. 또한, 이러한 종래 질화물 반도체 발광다이오드(10)에서는 n-전극층(19)을 형성하기 위해서 상기 n-전극층(19)의 면적보다 크게 활성층(15)과 p-GaN층(16)의 일부 영역을 제거하여 n-GaN층(14)의 일부 상면을 노출시켜야 하므로, 발광 면적이 감소되어 발광 효율이 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 질화물 반도체 발광다이오드의 요철 형성 공정이 간단하고, 발광 효율이 좋은 제조방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명은, 금속 지지층; 상기 금속 지지층 상에 형성된 제1 타입의 전기적 콘택트층; 상기 제1 타입의 전기적 콘택트층 상에 형성된 p-GaN을 포함하는 p-GaN층; 상기 p-GaN층 상에 형성된 AllnGaN을 포함하는 활성층; 상기 활성층 상에 형성된 n-GaN을 포함하는 n-GaN층; 상기 n-GaN층 상에 형성된 투명 전극층; 및 상기 투명 전극층 상에 형성된 제2 타입의 전기적 콘택트층; 을 포함하고, 상기 n-GaN층의 표면에는 파우더가 분사되어 요철이 형성된 질화물 반도체 발광다이오드를 제공한다.
이때, 상기 제2 타입의 전기적 콘택트층의 상면은 상기 투명 전극층의 상면보다 면적이 작다.
또한, 본 발명은 기판 상에 n-GaN을 포함하는 n-GaN층을 형성하는 단계; 상기 n-GaN층 상에 AllnGaN을 포함하는 활성층을 형성하는 단계; 상기 활성층 상에 p-GaN층을 형성하는 단계; 상기 p-GaN층 상에 제1 타입의 전기적 콘택트층을 형성하는 단계; 상기 제1 타입의 전기적 콘택트층 상에 금속 지지층을 형성하는 단계; 상기 n-GaN층으로부터 상기 기판을 제거하는 단계; 상기 기판이 제거된 상기 n-GaN층의 표면에 파우더가 분사되어 요철을 형성하는 단계; 요철이 형성된 상기 n-GaN층 상에 투명 전극층을 형성하는 단계; 및 상기 투명 전극층 상에 제2 타입의 전기적 콘택트층을 형성하는 단계; 를 포함하는 질화물 반도체 발광다이오드 제조방법을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 파우더 분사를 통해 매우 간단하게 요철을 형성시킬 수 있으므로, 종래보다 제조비용 및 제조시간이 많이 소요되지 않는 효과가 있다. 또한, 투명 전극층에 의해 전류 확산 특성이 좋아지므로, 광 손실이 감소하여 대면적/대용량의 고휘도 질화물 반도체 발광다이오드를 구현할 수 있으며, 전체적인 성능이 향상되는 효과가 있다.
도 1은 종래 기술에 의한 PSS(paterned sapphire substrate)구조를 포함하는 질화물 반도체 발광다이오드를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 질화물 반도체 발광다이오드의 제조방법을 도시하는 흐름도이다.
도 3은 본 발명의 일실시예에 따른 사파이어 기판의 상단에 GaN 또는 AlN 버퍼층 및 AlGaN 버퍼층이 형성된 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 p-콘택트층 및 반사층을 형성하기 위한 p-GaN 에피택셜층의 상단 상의 p-콘택트층 및 ITO 투명 콘택트/DBR층의 적층을 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 ITO 와 금 (gold) 중간층 사이의 접착을 강화하기 위한 접착층을 설명하기 위한 도면이다.
도 6은 본 발명의 일실시예에 따른 GaN LED 층과 후속적으로 적층된 하드 구리층 사이의 응력 경감을 위해 전자도금 또는 무전해 (electro-less) 도금 방식을 사용하는 소프트 구리층 적층을 설명하기 위한 도면이다.
도 7은 본 발명의 일실시예에 따른 기계적 견고함 및 더 높은 전기적, 열적 도전성을 제공하기 위해 전자도금 또는 무전해 도금 방식을 사용하는 하드 구리층 적층을 설명하기 위한 도면이다.
도 8은 본 발명의 일실시예에 따른 레이저 리프트-오프 이전에 도전성 접착 글루를 사용하여 다공성 지지 웨이퍼 캐리어에 접착되는, 구리로 전자도금 또는 무전해 도금된 GaN LED 웨이퍼를 설명하기 위한 도면이다.
도 9는 본 발명의 일실시예에 따른 레이저 리프트-오프 프로세스 동안 균일한 레이저빔 에너지 분포를 획득하기 위해 확산 매체를 사용하여 사파이어 기판을 통해 인가되는 엑시머 레이저빔을 설명하기 위한 도면이다.
도 10은 본 발명의 일실시예에 따른 레이저 리프트-오프 후의 사파이어 기판 제거 및 Ga 드롭 세정을 설명하기 위한 도면이다.
도 11은 본 발명의 일실시예에 따른 n-콘택트층 형성 이전에 건식 에칭 및 GaN 표면 평탄화 에칭에 의한 GaN/AlGaN 버퍼층 제거를 설명하기 위한 도면이다.
도 12는 본 발명의 일실시예에 따른 GaN LED층에 파우더가 분사되어 요철이 형성된 구조를 설명하기 위한 도면이다.
도 13은 본 발명의 일실시예에 따른 GaN LED 층의 상단 상의 n-타입 ITO 투명 콘택트층 형성을 설명하기 위한 도면이다.
도 14는 본 발명의 일실시예에 따른 n-ITO 층 상의 n-콘택트층 형성 및 금 패드 금속화를 설명하기 위한 도면이다.
도 15는 본 발명의 일실시예에 따른 기계적 스크라이빙(scribing) 도는 레이저 스크라이빙과 같은 건식 에칭 또는 기계적 방법에 의한 장치 분리를 설명하기 위한 도면이다.
도 16은 본 발명의 일실시예에 따른 보호 SiO2 패시베이션층 적층을 설명하기 위한 도면이다.
도 17은 본 발명의 일실시예에 따른 지지 웨이퍼 캐리어 제거 및 최종적 장치 구조를 설명하기 위한 도면이다.
도 18은 본 발명의 일실시예에 따른 다이싱(dicing) 또는 레이저 스크라이빙에 의해 장치 분리를 설명하기 위한 도면이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2는 본 발명의 일실시예에 따른 질화물 반도체 발광다이오드의 제조방법을 도시하는 흐름도이고, 도 3 내지 도 18은 도 2의 각 단계에 따른 질화물 반도체 발광다이오드(LED)의 구조를 나타낸 도면이다.
도 2를 참조하면, 먼저 에피택셜 웨이퍼로 예시적 프로세스를 개시한다(S202). 즉, 도 3에 도시된 바와 같이 질화물 반도체 발광다이오드(도 18 참조, 500)를 제조하기 위하여 사파이어 기판(502) 상에 버퍼층(505)이 적층되는데, 상기 버퍼층(505)은 GaN 및 AlN 중 하나 이상을 포함하는 제1 버퍼층(504) 및 AlGaN을 포함하는 제2 버퍼층(506)을 포함한다.
상기 버퍼층(505) 상에는 GaN LED층(515)이 적층되고, 상기 GaN LED층(515)은 적층되는 순서로 n-GaN층(508), 다중 퀀텀 월(MQW; multi-quantum well)층(510), 선택적인 p-AlGaN층(512) 및 p-GaN층(514)을 포함한다.
제1 버퍼층(504)이 공통 버퍼층에 존재하는 통상적인 기술과는 달리, 본 발명은 제1 버퍼층(504)에 부가하여 제2 버퍼층(506)을 이용하는 것이 바람직하지만, 두층(504, 506)을 모두 요구하는 것은 아니다. AlGaN층(506)은 열장벽 면에서 유용하다. 레이저 리프트-오프 프로세스(S220)에서 GaN LED층(515)과 접착 본딩층 간의 인터페이스의 온도가 250℃ 이상 증가할 수도 있음이 실험적으로 밝혀졌다. 따라서, 중합체 기반 접착층(도 5, 520 참조)은 열화될 수도 있고, 열 증가에 의해 레이저 리프트-오프 단계(S220)에서 GaN LED층(515)과 반응할 수도 있으며, 이것은 디-본딩 프로세스(S232)에서 열적으로 열화된 접착제를 제거하기 어렵게 한다. 본 발명에서, AlGaN을 이용하는 것은 본딩 접착 열화를 감소시키게 하고, 따라서 장치 제조 수율을 개선시킨다. 또한, 총 GaN LED층(515) 두께는 GaN/접착 인터페이스에서의 온도 증가를 최소화하는 특정한 두께로 설정된다. 유용하게는, GaN LED층(515)의 두께는 200℃ 이하의 인터페이스 온도를 유지하기 위해 5㎛ 보다 두껍게 선택된다. 이를 달성하기 위해, n-GaN층은 GaN 또는 AlN 버퍼층의 상단 상에 4㎛ 보다 더 두껍게 성장한다.
도 4는 전자빔 증발 또는 스퍼터링과 같은 박막 적층법을 사용하여 적층된 1 타입의 전기적 콘택트층(본 발명에서는 p-콘택트층)을 형성하기 위해 GaN LED층의 상단 상의 p-콘택트층 및 ITO 투명 콘택트/DBR층의 적층 구조를 나타낸 도면이다.
일예로, p-콘택트층(516)은 Ni/Au, Pd/Ni/Au, Ni/Pd/Au, 또는 Pd/Ir/Au 를 포함할 수도 있다. 이때, 박막 금속층 두께는 각각 Ni/Au에 대해서는 10nm Ni 및 20nm Au, Pd/Ni/Au 에 대해서는 10nm Pd, 20nm Ni, 30nm Au, Pd/Ir/Au에 대해서는 10nm Pd, 20nm Ir, 30 nm Au, Ni/Pd/Au 에 대해서는 20nm Ni, 20nm Pd, 100nm Au 일 수 있다.
박막 ITO(Indium Tin Oxide)층(518)은 DBR(Distributed Bragg Reflector)을 형성하기 위해 전자빔 증발 또는 스퍼터링을 사용하여 적층된다. 양호한 광학 반사도를 획득하는 것은 수직구조 장치에서 광 추출을 증가시키기 위해 중요하다. 일반적으로, 표면 발산 레이저와 같은 광자 복구를 요구하는 장치에 대해 산화물 기반 DBR이 사용된다. 그러나, 이러한 산화물 기반 DBR 재료는 절연체이다. 따라서, 도전성 금속 기판을 갖는 이러한 특정 수직 장치에 대해 도전성 DBR 재료를 이용하는 것이 유용하다. ITO는 금속 기판을 갖는 수직 장치에서 반사 DBR 재료에 대한 최적의 재료로 고려되지만, 다른 선택도 예상된다. ITO의 반사도는 90% 보다 높고, 금속 박막의 최상의 반사도는 약 50 내지 60% 이다. 일 양태에서, ITO 박막 두께는 최적의 반사도를 획득하기 위해 75 내지 150nm의 범위에서 선택된다. 460nm 에 대한 투과도는 300℃ 내지 500℃ 사이의 어닐링 온도에서 85% 보다 높다. 전술한 단계 S202 후에는 이와 같은 p-콘택트층 형성(S204), 합금(S206)을 거쳐 ITO 투명 콘택트층/DBR층(518)이 적층되는 것이다(S208).
도 5는 본 발명의 일실시예에 따른 ITO층(518)과 금(Au) 중간층(522) 사이에 접착을 강화하기 위한 접착층(520)의 적층 구조를 나타낸 도면이다.
전술한 단계 S208 후에는 합금(S210)을 거쳐 접착층(520)이 적층된다(S212). 여기서, 금 중간층(522)을 제공하는 이유는 금속 중간층이 비금속 ITO 표면상에 직접적으로 두꺼운 전자도금층을 적층하는 것보다 더 양호한 전자도금 특성을 나타내기 때문이다. 진공 챔버로부터 웨이퍼를 제거하지 않고 전자빔 증발기를 사용하여 약 1㎛ 두께의 금 박막이 ITO 표면상에 연속적으로 적층된다. 산화 또는 오염을 방지하기 위해 인시츄 연속 적층이 유용하며, 이것은 ITO와 Au층 사이의 양호한 박막 접착을 형성하기 위해 중요하다. ITO와 Au 사이의 접착을 개선하기 위해, 30 내지 50nm 두께의 Cr 또는 Ti 접착층이 ITO 와 Au층 사이에 적층된다.
도 6 및 도 7에서는 전자도금 또는 무전해 도금에 의해 두꺼운 금속 지지층(524, 526)이 적층된다(S214). 30㎛를 넘는 두께의 금속층을 형성하는데 있어서 다른 적층 방법에 비해 통상적으로 더 빠르고 저비용이기 때문에 전자도금 또는 무전해 도금이 사용된다. 이것은 비용 효율 측면에서 대량 생산에 더 유용하다. 금속 지지층의 주요 기능은, 지지층이 얇은 GaN LED(515)에 대해 더 양호한 견고한 기계적 지지를 제공하고, 양호한 전기적 도전성 및 열 손실을 제공하는 것이다. 이러한 요건들을 충족시키기 위해서 Au/Cr 또는 Au/Ti 접착층 상에 그레이드된 Cu 합금층(524)이 적층되는 것이 바람직하다.
Au층(522)과 Cu 합금층(524) 사이에 양호한 접착을 형성하기 위해 제 1 Cu 스트라이크층이 Cu 합금층(524) 이전에 적층된다. 일 양태에서, 초기에, 두꺼운 금속층에 기인하여 형성되는 응력을 점진적으로 완화하기 위해 황산염 기반 소프트 구리층이 도금된다. 초기의 소프트 Cu 합금층(524) 두께는 약 10㎛ 로 설정된다. 도금율은 3 내지 5㎛/시로 설정되어 조밀하고 균일한 Cu 도금층을 형성한다. 저속의 도금율을 선택하는 또 다른 이유는, 이하 설명하는 지지 웨이퍼캐리어로부터 웨이퍼를 디-본딩한 후 웨이퍼 보잉(bowing)을 방지하기 위한 것이다. GaN LED층(515)과 구리층(524 내지 526) 사이의 인터페이스에서 형성되는 압축응력에 기인하여, 웨이퍼는 디-본딩 후 보잉할 수도 있다. 저속 도금율에 부가하여, 전자도금 용매에 유기 기반 접착제가 추가될 수 있고, 술포네이트(sulphonate) 기반 도금 용매가 사용된다. 또한, 전자도금은 응력 형성을 최소화하기 위해 저온(5℃)에서 수행된다.
소프트 Cu층(524) 다음으로, 구조적 견고성을 제공하기 위해 시안화물(cyanide) 또는 산 기반 배쓰를 사용하여 하드 Cu층(526)이 도금된다. 하드 Cu 도금의 도금율은 약 15㎛/시 이다. Cu 합금 도금에 있어서, tin(Sn) 및 철(Fe)을 함유한 금속합금 도금 용매에 Cu 황산염 용매가 혼합되어 Cu 지지층의 기계적 강도 및 전기적 도전성을 개선한다. Cu 합금 지지층(522)의 총 두께는 약 50 내지 60㎛ 이다. Cu 합금 도금의 종료시에, 0.3㎛ 두께의 Au층이 전자도금되어 산화로부터 Cu 합금 지지층을 보호한다. Au 보호층(528)은 다이 본딩 및 와이어 본딩 프로세스(S438)에서 개별적 다이와 금속 기반 에폭시 사이의 양호한 접착을 형성시킨다.
두꺼운 Cu 금속 지지층(526)이 전자도금에 의해 형성된 후, 사파이어 기판(502)의 표면이 기계적으로 연마되어 사파이어 기판(502)의 표면을 균일하게 한다(S216). 사파이어 기판(502)의 표면 평탄도는 레이저빔 에너지 밀도 분포 및 레이저 리프트된 GaN 표면의 최종 표면 형태를 제어하기 위해 중요하다. 레이저빔 에너지 밀도는 사파이어 기판(502)의 표면의 표면 거칠기에 크게 의존한다. LLO 프로세스에 거친 사파이어 기판(502)의 표면이 사용되면 낮은 레이저빔 에너지가 요구된다. 그러나, 표면이 거칠면, 레이저 리프트-오프 후 사파이어 기판(502)의 표면 형태가 모사되기 때문에 레이저 리프트된 GaN 표면은 거칠게 된다. 한편, 연마된 표면이 사용되면, 더 높은 레이저빔 에너지가 요구된다. 레이저 리프트된 GaN 표면의 표면 형태는 연마된 사파이어 기판(502)의 표면 형태와 매우 유사하다. 그러나, 더 높은 레이저빔은 통상적으로 과도한 레이저빔 에너지에 기인한 크랙 현상을 유발한다. 최적의 레이저 리프트-오프 결과 및 GaN 표면 형태를 획득하기 위해, 사파이어 기판(502)의 표면의 표면 거칠기는 RMS 값에서 대략 10 내지 20옹스트롬으로 선택된다.
도 8에 도시된 바와 같이, 사파이어/GaN/Cu/Au 웨이퍼는 도전성 열가소성 에폭시(530) 를 사용하여 다공성 웨이퍼 캐리어(532)에 본딩된다(S218). 다공성 웨이퍼 캐리어(532)는 홀을 가진 스테인리스강으로 제조된다. 금속 웨이퍼 캐리어를 사용하는 이유는, 유도 결합 플라즈마(ICP; inductively coupled plasma) 에칭, 웨이퍼 프로빙 및 다이 분리 동안 전기적, 열적 전도를 제공하기 위해서이다. 금속 웨이퍼 캐리어를 사용함으로써, 후 제조 프로세스를 위해 캐리어로부터 웨이퍼를 제거할 필요성이 적어진다. 또한, 다공성 웨이퍼 캐리어(532)는, 기포가 본딩 프로세스 동안 홀을 통해 쉽게 배출될 수 있기 때문에 기포가 없는 웨이퍼 본딩을 제공한다. 또한, 디-본딩 프로세스(S232)에서 용매가 홀을 통해 관통할 수 있기 때문에, 사파이어/GaN/Cu/Au 웨이퍼와 다공성 웨이퍼 캐리어(532) 사이의 용이한 디-본딩을 제공한다. 다공성 웨이퍼 캐리어(532)를 사용함으로써, 전체 프로세스는 용이하고, 신뢰할 수 있고, 단순하며, 이것은 높은 제조 수율을 유도한다. 다공성 웨이퍼 캐리어(532)의 예시적인 두께는 1/16 인치이고, 직경은 2.5 인치이다. 홀의 예시적인 총 수는 21 개 이고, 관통 홀 직경은 20/1000인치이다. 예시적인 다공성 웨이퍼 캐리어(532)의 표면은 전자 연마되어, 접착제에 대한 균일한 본딩을 위한 평탄한 표면과 같은 미러를 형성한다.
은 기반 도전성 접착체가 사용되어 사파이어/GaN/Cu/Au와 다공성 웨이퍼 캐리어(532)를 본딩시킨다. 도전성 접착체는 웨이퍼프로빙 및 다이 분리 에칭 프로세스에 대해 양호한 전기적, 열적 도전성을 제공하기 위해 사용된다. 열가소성 에폭시는 양호한 접착 강도 및 양호한 열 저항성을 갖는다. 열가소성 에폭시의 또 다른 이점은, 아세톤과 같은 용매에 매우 쉽게 분해될 수 있어서, 디-본딩 프로세스에 유용하다는 것이다.
본 발명에서는, 시트 형 에폭시의 막 두께가 액체 기반 접착제의 막 두께보다 더 균일하기 때문에 시트 형 열가소성 에폭시가 이용된다. 액체 기반 접착체의 스핀 코팅은 일반적으로 웨이퍼의 중심 영역보다 웨이퍼의 주변에 더 두꺼운 막 형성을 유도하기 때문에, 액체 기반 접착제는 이전의 본딩 프로세스에서 불균일한 두께 균일성 및 기포 형성을 유발한다. 이것은, 액체 기반 접착제가 다수의 스피닝에 의해 두꺼운 접착층을 획득하는데 있어서 통상적인 현상이다. 열가소성 에폭시의 본딩에 있어서, 127㎛ 두께의 시트 형 열가소성 에폭시가 금속 지지부와 다공성 웨이퍼 캐리어 사이에 샌드위치된다. 압력은 약 10 내지 15psi 이고, 온도는 열간등압 성형기(hot iso-static press) 에서 200℃ 미만으로 유지된다. 이러한 조건에서, 본딩 시간은 1분 미만이다. 이러한 단기의 본딩 시간은, 접착제의 완전한 양생을 위해 6시간을 넘는 양생 시간을 요구할 수도 있는 액체 기반 접착제에 대해 명확한 이점을 가진다. 또한, 단기 본딩 프로세스는 수직 장치 제조의 생산성을 크게 강화시킨다.
도 9를 참조하면, 레이저 리프트-오프(S220)를 위해 248nm KrF 자외선(UV) 엑시머 레이저(38ns 의 펄스 기간)가 사용된다. 이러한 파장을 선택하는 이유는, GaN/사파이어 인터페이스에서 GaN을 금속성 Ga와 가스성 질소(N2)로 분해하기 위해, 레이저가 사파이어 기판(502)을 통과하고 GaN LED층(515)에서는 흡수되어야 하기 때문이다. 레이저빔 크기는 7mm X 7mm 사각빔으로 선택되고, 600 내지 1,200mJ/cm2 사이의 빔 전력 밀도를 갖는다. 또한, 레이저빔 에너지 밀도가 사파이어 기판(502)면의 표면 거칠기에 의존하는 것이 제안된다. 레이저 리프트-오프 후 평탄한 GaN 표면을 획득하기 위해, RMS 값에서 10 내지 20옹스트롬으로 기계적 연마된 사파이어 기판(502)에 대해 800mJ/cm2 보다 높은 빔 에너지가 사용된다.
사파이어 기판(502)의 표면 거칠기는 레이저 리프트-오프 후 평탄한 GaN 표면을 획득하기 위해 중요한 프로세스 파라미터이다. 연마되지 않은 사파이어 기판(502)의 표면이 레이저 리프트-오프(S220)에서 사용되면, GaN 표면은 거칠게 되고, 이것은 최종 장치를 형성한 후 거친 표면의 열악한 반사도에 기인하여 LED 장치의 열악한 광 출력을 유발시킨다. 그러나, 연마된 표면이 사용되면, 평탄한 GaN 표면이 획득될 수 있고, 따라서, 더 높은 광 출력을 획득할 수 있다. 그러나, 레이저빔은 연마된 사파이어 기판(502)면 상에 위치되기 때문에, 더 높은 레이저빔 전력으로 발산된 영역은 더 낮은 레이저빔 에너지로 발산된 영역에 비해 GaN 표면상에서 크랙될 수도 있다. 따라서, 높은 수율의 레이저 리프트-오프 프로세스 및 높은 장치 성능을 동시에 획득하기 위해 사파이어 웨이퍼의 최적의 표면 거칠기를 선택하는 것이 중요하다. 통상적인 기술에 따르면, 모래 송풍이 통상적으로 사용되어 연마된 사파이어 기판(502)의 표면상에 균일한 레이저빔 분포를 획득하지만, 모래 송풍은 신뢰할 수 없고 반복적일 수 없어서 동일한 표면 거칠기를 일관되게 획득할 수 없다. 본 발명에서는, 248nm UV 레이저에 투명한 재료로부터 생성되는 확산 매체(552)가 레이저빔과 사파이어 기판(502) 사이에 배치되어 사파이어 기판(502)의 표면상에서 균일한 레이저빔 에어지 분포를 획득하고, 따라서 레이저 리프트-오프 프로세스 수율을 강화시킨다. 확산 매체(552)의 rms(root mean square) 표면 거칠기는 30㎛으로 설정되고 사파이어가 확산기로 사용된다.
도 10에 따르면, 레이저 리프트-오프(S220) 후, 초과적인 Ga 드롭(503)이 레이저 리프트-오프(S220)에서의 GaN 분해로부터 유도되고, HCl 용액(실온에서, HCl:H2O = 1:1)으로 세정되거나 HCl 증기를 사용하여 30초 동안 비등된다. Ga는 실온에서 용융되기 때문에, Ga 는 레이저 리프트-오프(S220)에서 액체상태로 형성되고, 따라서 염소 기반 산성액으로 용이하게 세정될 수 있다(S222).
도 11을 참조하면, n-GaN층(508)을 노출시키기 위해, 버퍼층(505; 예를 들어, GaN 또는 AlN 및 AlGaN 버퍼층(504, 506))이 건식 에칭, 바람직하게는 유도 결합 반응성 이온 에칭(ICP RIE)에 의해 제거된다(S224). 또한, 자동적인 평탄면을 형성하기 위해, ICP 연마가 n-GaN층(508)의 표면상에서 수행된다. 광 출력은 더 높은 반사적 표면에 따라 증가될 수 있기 때문에, 평탄한 표면은 후속적으로 적층되는 반사 구조로부터 높은 반사도를 생성하는데 중요하다.
도 12는 본 발명의 일실시예에 따른 GaN LED층에 파우더가 분사되어 요철이 형성된 구조를 설명하기 위한 도면이다.
도 12를 참조하면, GaN LED층(515)의 n-GaN층(508)의 표면상에는 고압으로 잘 정제된 철재 그릿트(Grit), 철재볼, 철재 와이어 컷트와 규사, 다이아몬드 알갱이, 사파이어 알갱이 등의 파우더가 분사된다(S225). 이러한 파우더의 분사로 n-GaN층(508)의 표면에는 요철(C)이 형성되므로, 빛의 난반사를 일으켜 휘도를 향상시킬 수 있다. 즉, 난반사를 이용한 임계각 극복을 통하여 전반사 발생 빈도가 감소되므로, 광 적출 효율이 향상된다. 이에 관해 도 12의 A를 참조하여 상세히 살펴보면 다음과 같다. A에서 θ1, θ2, θ3은 활성층(510)에서 생성된 빛의 경로 중 그 일부를 예시적으로 나타낸 것이다. 종래에는 전반사에 의해 외부로 탈출하지 못하는 빛이 있었지만, 본 발명에서 A의 θ1, θ2, θ3은 요철(C)에 의해 외부와의 입사각이 달라져서 내부로 전반사 되지 않고 쉽게 공기 중으로 방출되므로, 전반사로 인한 손실이 감소된다. 활성층(510)에서 생성된 빛은 n-GaN층(508) 표면에 형성된 요철(C)에 의해 입사각이 달라져서 외부로 탈출(도 12의 θ2, θ3)하거나 요철(C) 안에 갇혔다가 요철(C)에 반사되다가(난반사) 외부로 탈출(도 12의 θ1)하기 때문에 전반사로 인한 빛의 손실을 줄일 수 있어 광 적출 효율이 향상되는 것이다. 특히, 요철이 일정한 패턴을 가졌던 종래와 달리 본 발명에서의 요철(C)은 불규칙적인 패턴(다양한 각을 갖는 표면)을 가지므로, 질화물 반도체 발광다이오드(500)의 적출 효율을 보다 향상시킬 수 있다. 그리고 이를 위한 공정이 파우더 분사(S225)인 보다 단순한 공정을 거치므로, 종래에 비해 요철을 매우 간단하게 형성시킬 수 있어 제조비용 및 제조시간이 많이 소요되지 않는 장점이 있다. 이때, 본 발명에서의 파우더는 직경 0.1 내지 1um의 크기로 미세하다.
도 13을 참조하면, 전류 확산을 개선시키기 위해, 투명성 및 전도성을 동시에 가지고 있는 투명 전극층(본 발명에서는 n-타입 ITO 투명 콘택트층(534))이 GaN LED(515) 표면상에 형성된다(S226). ITO 혼합물은 10wt%의 SnO2, 90wt%의 In2O3이고, 실온에서 전자빔 증발 또는 스퍼터링 시스템을 사용하여 약 75 내지 200nm 두께의 ITO 막의 층이 적층된다. ITO 막 적층 후 N2 분위기의 튜브 도가니에서 5분 동안 어닐링이 수행된다. 어닐링 온도는 300℃ 내지 500℃ 사이에서 변화한다. ITO 막의 최소 저항율은 N2 분위기의 350℃ 어닐링 온도에서 약 10-4Ωcm 미만이다. 460nm 에 대한 투과도는 350℃ 초과의 어닐링 온도에서 85% 초과이다. 이때, 상기 활성층(510)에서 발생된 빛의 적출 효율을 높이도록 상기 n-콘택트층(540)의 상면은 상기 n-타입 ITO 투명 콘택트층(534)의 상면보다 면적이 작은 것이 바람직하다. 상기와 같이, 투명 전극층에 의해 전류 확산 특성이 좋아지므로, 광 손실이 감소하여 대면적/대용량의 고휘도 질화물 반도체 발광다이오드를 구현할 수 있으며, 전체적인 성능이 향상되는 효과가 있다. 여기서, 상기 투명 전극층은 전술한 n-타입 ITO 투명 콘택트층(534) 외에 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 및 인듐-아연계 산화물(IZO)로 구성된 그룹으로부터 선택된 산화물로 이루어진 적어도 한 개의 층으로 형성될 수도 있으며, 투명성과 전도성을 가지고 있으면 그 밖의 다양한 물질로도 가능하다.
도 14를 참조하면, ITO 투명 콘택트층(534) 형성(S226) 후, n-ITO 표면상에 Ti 및 Al로 구성된 제2 타입의 전기적 콘택트층(본 발명의 일실시예에서는 n-콘택트층(540))이 형성된다. n-콘택트층(540)의 두께는 각각 Ti에 대해서는 5nm 및 Al에 대해서는 200nm이다. n-콘택트층(540)과 패드 금속(542) 사이의 양호한 접착을 형성하기 위해, 20nm의 Cr이 접착층으로서 Al의 상단 상에 적층된다. 패드 금속 적층에 있어서, 500nm의 금이 진공을 파괴하지 않으면서 전자빔 증발 챔버에서 Cr의 상단 상에 연속적으로 적층된다. 옴 콘택트를 형성하기 위해, n-콘택트층(540)이 N2 분위기에서 10분 동안 250℃의 도가니에서 어닐링된다.
도 15를 참조하면, GaN 표면을 세정한 후, 개별적인 장치들이 MICP(magnetized inductively coupled plasma) 건식 에칭 기술에 의해 분리된다. MICP는 다른 건식 에칭 방법에 비해 에칭 속도를 가속화할 수 있다. 이것은 에칭 프로세스 동안 포토레지스트 마스크의 버닝을 방지할 수 있다. MICP는 일반적으로, 통상적인 ICP에 비해 약 2배의 에칭 속도를 제공한다. 금속 또는 산화물 마스크를 제거하기 위해 설계된 화학물에 의해 금속 기판이 손상될 수 있기 때문에, 금속 지지부를 갖는 수직 장치의 프로세스에 대해 고속의 에칭 속도가 추천된다. 따라서, 다이 분리 에칭을 위한 포토레지스트 마스크를 사용하기 위해, 고속 에칭 기술이 제안된다. 분리 트렌치 치수는 폭 30㎛ 및 깊이 3.5㎛이고, 에칭 깊이는 에피택셜 웨이퍼 두께에 의존한다. 장치 분리를 위해 제안된 MICP 건식 에칭 조건은 총 유속: 100sccm, 자기장의 강도: 15가우스, 기판 온도: 70℃, 가스 혼합: 40%BCl3/40%Cl2/20%Ar, 전력/바이어스전압: 600W/-300V, 동작 압력: 30mTorr, 에칭 깊이 속도: 0.4 ㎛/분, 에칭 마스크: 포토레지스트(AZ 9262)(두께: 24㎛)이다.
또한, 기계적 다이싱 또는 레이저 스크라이빙에 의해 다이 분리가 수행된다(S228). 장치 분리를 위한 다이싱 트렌치는 레이저 스크라이빙의 경우 폭이 50㎛이고, 기계적 다이싱의 경우 40㎛이다. 트렌치 깊이는 2 경우 모두에서 대략 10㎛ 깊이이다.
도 16을 참조하면, 패시베이션층(536)이 장치의 노출부 상에 적층된다(S230). 장치를 외부의 해로운 환경으로부터 보호하고 패시베이션층(536)과 GaN 사이의 변조 반사율에 의한 광 출력을 증가시키기 위해, SiO2 박막(536)으로 패시베이션된다. 막은 250℃ 미만에서 PECVD(Plasma Assisted Chemical Vapor Deposition)으로 적층된다. 막 두께는 최적의 반사율을 위해 80nm로 유지된다.
도 17을 참조하면, 패시베이션 적층(S230) 후, 다공성 지지 웨이퍼 캐리어가 용매를 사용하여 GaN/금속 지지 웨이퍼로부터 제거된다. 디-본딩 프로세스(S232)는 아세톤에서 0.5 내지 1시간 동안 GaN/금속 웨이퍼의 침수(S234)를 포함하여, 도전성 접착층을 다공성 지지 웨이퍼 캐리어로부터 분해한다(S236). 분리된 GaN/금속 웨이퍼는 자외선 세정기에서 이소프로판올로 더 침수되고 세정된다. GaN 장치 표면은 린스 및 건조기를 사용하여 DI 워터로 더 세정된다.
도 18을 참조하면, 웨이퍼로부터 개별 장치를 분리하기 위해, Nd;YAG 레이저를 사용하는 레이저 스크라이빙에 의해 장치를 다이스 아웃한다. 금속 기판을 갖춘 수직 장치를 가진 웨이퍼가 다공성 진공 처크 상에 배치된다. Nd;YAG 레이저는 MICP로 형성된 30㎛ 폭의 트렌치에 포커스 온된다. 레이저 스크라이빙이 완료된 후, 분리된 칩들은 끈적한 웨이퍼 그립 테이프에 전달된다. 픽(pick) 및 배치 프로세스 이전에, 분리된 칩들은 제1 웨이퍼 그립으로부터 다른 웨이퍼 그립(560)으로 옮겨져(flip) GaN 표면이 장치의 상단 상에 배치된다.
전술한 바에 의하면, p-GaN층(514) 보다 더 높은 캐리어 농도를 갖는 n-GaN층(508)을 통한 더 용이한 전류 확산에 기인한 더 높은 광 출력이 가능하다. 즉, n-GaN층(508)의 전자 농도(캐리어 농도)는 1019/cm3 범위로 알려져 있으며, 이것은 p-GaN층(514)에서의 홀 농도(약 1017/cm3) 보다 크기에서 100배이다. 따라서, p-n 접합으로 전류의 유입시 n-GaN층(508)을 통해 더 많은 광자가 생성될 수 있다. n-사이드 업 구조를 갖는 새로운 수직 장치의 광 출력은 동일한 GaN/InGaN 에피택셜층으로 생성된 p-사이드 업 구조를 갖는 측면 장치의 광출력보다 2 또는 3배 증가된다. 그리고 금속 기판에 기인한 더 높은 열이 방출된다. 다시 말해, 수직구조의 질화물 반도체 발광다이오드(500)의 금속 기판은 더 우수한 전기적, 열적 도전성을 제공하며, 이것은 장치 효율 및 신뢰도, 즉, 장치 수명 면에서 유용하다. 또한, 측면구조에 비해 수직구조에서는 1개의 금속 콘택트 패드만이 요구되어 장치 치수가 감소하기 때문에 더 많은 수의 장치를 획득할 수 있다. 절연 기판을 갖는 측면 장치에서는 2개의 콘택트를 요구하는 반면, 수직구조는 상단 측에 1개의 콘택트만을 요구한다. 그 결과, 측면 장치에 비해 약 1.5 내지 2배 더 많은 장치가 획득될 수 있다. 또, 더 높은 전력 효율을 획득할 수 있다. 즉, 본 발명에서는 전류 편중(current crowding) 이 없으며, 따라서 광 출력이 전류 유입에 따라 선형이다. 반면, 측면 장치의 최대 광 출력은 전류 편중 효과 때문에 더 빨리 포화(saturation) 된다. 이것은 고체상태 조명을 위한 백색 LED 와 같은 고 전력 장치에 있어서 중요하다. 또, 측면 장치에 비해 높은 정전기적 방전(ESD) 환경에 견딜 수 있다. 측면 장치의 ESD 저항은 약 100 V 인 반면, 일반적으로 금속 기판을 갖춘 본 발명에서의 ESD 저항은 10,000 V 보다 높다. 이것은 자동차 애플리케이션에서 사용되는 장치들에 있어서, 장치들이 높은 전압 환경에 자주 노출되기 때문에 중요하다. 그리고 전자 도금과 같은 금속 적층에 의해 GaN LED층(515)에 직접 접착되는 금속 기판의 더 높은 접착력에 기인하여, 레이저빔에 의한 고 에너지 충격파 동안 지지 기판과 GaN LED 층(515) 사이의 디-본딩이 현저하게 억제될 수 있다. 그 결과, 레이저 리프트-오프 프로세스에서 크랙 개시가 최소 범위로 유지될 수 있다. 그 결과, 지지부와 GaN LED층(515)사이의 열악한 접착력에 기인하여 LLO 동안 크랙 개시 및 생성의 더 높은 확률을 초래하는 에폭시 또는 글루 본딩과 같은 이전의 중합체 기반 본딩 프로세스에 비해 레이저 리프트-오프(LLO) 생산 속도가 더 높다. 또, 새로운 본 발명은 종전의 웨이퍼 본딩 또는 글루 본딩 기반 LLO 프로세스에 비해 더 로버스트하고 신뢰할 수 있는 LLO 프로세스를 보장한다. 전체 웨이퍼 스케일의 레이저 리프트-오프 프로세스를 달성함으로써, 본 발명은 수직 구조 장치의 대량 생산을 위한 실제적인 생산 기술을 제공한다. 그리고, 전 제조 프로세스에 대한 감소된 수의 마스크가 요구된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
500: 질화물 반도체 다이오드

Claims (4)

  1. 금속 지지층;
    상기 금속 지지층 상에 형성된 제1 타입의 전기적 콘택트층;
    상기 제1 타입의 전기적 콘택트층 상에 형성된 p-GaN을 포함하는 p-GaN층;
    상기 p-GaN층 상에 형성된 AllnGaN을 포함하는 활성층;
    상기 활성층 상에 형성된 n-GaN을 포함하는 n-GaN층;
    상기 n-GaN층 상에 형성된 투명 전극층; 및
    상기 투명 전극층 상에 형성된 제2 타입의 전기적 콘택트층; 을 포함하고,
    상기 n-GaN층의 표면에는 파우더가 분사되어 요철이 형성된
    질화물 반도체 발광다이오드.
  2. 제 1 항에 있어서,
    상기 제2 타입의 전기적 콘택트층의 상면은 상기 투명 전극층의 상면보다 면적이 작은
    질화물 반도체 발광다이오드.
  3. 기판 상에 n-GaN을 포함하는 n-GaN층을 형성하는 단계;
    상기 n-GaN층 상에 AllnGaN을 포함하는 활성층을 형성하는 단계;
    상기 활성층 상에 p-GaN층을 형성하는 단계;
    상기 p-GaN층 상에 제1 타입의 전기적 콘택트층을 형성하는 단계;
    상기 제1 타입의 전기적 콘택트층 상에 금속 지지층을 형성하는 단계;
    상기 n-GaN층으로부터 상기 기판을 제거하는 단계;
    상기 기판이 제거된 상기 n-GaN층의 표면에 파우더가 분사되어 요철을 형성하는 단계;
    요철이 형성된 상기 n-GaN층 상에 투명 전극층을 형성하는 단계; 및
    상기 투명 전극층 상에 제2 타입의 전기적 콘택트층을 형성하는 단계; 를 포함하는
    질화물 반도체 발광다이오드 제조방법.
  4. 제 3 항에 있어서,
    상기 제2 타입의 전기적 콘택트층의 상면은 상기 투명 전극층의 상면보다 면적이 작은
    질화물 반도체 발광다이오드 제조방법.
KR1020100050933A 2010-05-31 2010-05-31 질화물 반도체 발광다이오드 및 이의 제조방법 KR20110131478A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100050933A KR20110131478A (ko) 2010-05-31 2010-05-31 질화물 반도체 발광다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050933A KR20110131478A (ko) 2010-05-31 2010-05-31 질화물 반도체 발광다이오드 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20110131478A true KR20110131478A (ko) 2011-12-07

Family

ID=45499840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050933A KR20110131478A (ko) 2010-05-31 2010-05-31 질화물 반도체 발광다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20110131478A (ko)

Similar Documents

Publication Publication Date Title
KR101264322B1 (ko) 수직 구조 반도체 장치
CN101188265B (zh) 半导体发光元件及其制造方法
US9530936B2 (en) Light emitting diode having vertical topology and method of making the same
US20080254561A2 (en) Method of fabricating vertical structure compound semiconductor devices
JP5281545B2 (ja) 半導体発光素子の製造方法
US8791480B2 (en) Light emitting device and manufacturing method thereof
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
JP2007227939A (ja) 発光素子及びその製造方法
TW201340403A (zh) 具有凹槽電極與光提取結構的發光二極體晶粒及其製作方法
CN109346564B (zh) 一种倒装发光二极管芯片的制作方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR20060134491A (ko) 질화물 반도체 발광 다이오드 및 그 제조 방법
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
JP5281536B2 (ja) 半導体発光装置の製造方法
KR20110131477A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
KR20110131478A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
JP4179942B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN100461471C (zh) 高亮度的发光元件及其制造方法
CN103733359A (zh) 半导体发光器件制造方法和以该方法制造的半导体发光器件
JP5851866B2 (ja) 半導体発光素子及びその製造方法
KR20090103217A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application