JP2008521220A - 機能が向上された厚い超伝導フィルム - Google Patents

機能が向上された厚い超伝導フィルム Download PDF

Info

Publication number
JP2008521220A
JP2008521220A JP2007541453A JP2007541453A JP2008521220A JP 2008521220 A JP2008521220 A JP 2008521220A JP 2007541453 A JP2007541453 A JP 2007541453A JP 2007541453 A JP2007541453 A JP 2007541453A JP 2008521220 A JP2008521220 A JP 2008521220A
Authority
JP
Japan
Prior art keywords
layer
semiconductor structure
partially formed
partially
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007541453A
Other languages
English (en)
Other versions
JP2008521220A5 (ja
Inventor
チェオル ユー，ミュン
Original Assignee
バーティクル，インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バーティクル，インク filed Critical バーティクル，インク
Publication of JP2008521220A publication Critical patent/JP2008521220A/ja
Publication of JP2008521220A5 publication Critical patent/JP2008521220A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

以下のステップからなる半導体構造を加工し、分離する方法：（ａ）支持構造に取着された半導体構造を部分的に形成するステップで、この部分的に形成された半導体構造は、複数の部分的に形成された素子で構成され、部分的に形成された素子は、少なくとも１つの結合層によって互いに取着されており、（ｂ）少なくとも部分的に形成された素子の一部に部分的にマスク層を形成するステップ、（ｃ）素子を分離するために結合層にエッチングするステップ、（ｄ）部分的にマスク層を除去するステップ。本発明の有利な点は、従来の技術より高い生産能力を有する。加えて、高価でない装置が素子を分離するために使用することができる。結果として、単位時間及びドル当たりより多い素子の生産ができる。
【選択図】図１６

Description

本発明は、半導体素子を加工し、分離する方法に関する。特に、本発明は、ダイシングやスクライビングを使用しない半導体素子分離について記述し、特に、光電子応用のために半導体素子を加工する方法に関する。
半導体素子を作製し、分離する従来の技術は、ウェハ基材に非常に多くの半導体素子を形成する層を積層し、その後、個々の素子を分離する機械的技術を用いることを含む。この分離技術は、一般的に個々の素子を分離するのに基材をダイシングし、スクライビングすることによって行われる。ダイシングは、一般的にダイアモンドソー、ダイヤモンドスクライバー又はレーザーを用いる。これは非常に高価な装置を用い、時間を消費する工程である。従来の技術には、生産工程上の問題、素子性能の問題、加工コストの問題を含むいくつかのよく知られた問題が存在する。
図１Ａ−Ｃは、先行技術に係る従来の半導体素子の分離技術を表す。図１Ａは、機械的ダイシングによる分離技術を表す。図１Ｂは、機械的スクライビングによる分離技術を表す。図１Ｃは、レーザースクライビングによる分離技術を表す。
１．生産工程上の問題
ダイシング及びスクライビング方法やレーザースクライビング方法等の従来の機械的素子分離方法によれば、それぞれ個々の素子は、選択された方法を用いて素子間のグリッドライン又はストリートラインに沿ってカットされ分離される。これは、それぞれのストリートラインが順次１回に１つカットされるため、処理速度が遅い。
生産工程上の問題は、サファイヤ上のＧａＮ又はＳｉＣ素材上のＧａＮのような硬い基材材料を有する半導体素子にとってより重要となる。さらに、分離収率は、研削及び研磨する基材によって発生したいくつかのクラック又は欠損によって強い影響を受ける。もし、カッティングラインが欠損部を通過する場合、結果はとても低い素子分離収率となる。
結果として、素子分離は、全体の半導体素子加工工程の間で最も面倒で低い歩留まりを有する工程であることが知られている。実際問題として、初期段階の加工工程の歩留まりが一般的に９０％以上の範囲であるのに対し、ＧａＮベースの半導体加工の最終段階の工程の歩留まりは５０％以下程度の低さであると知られている。
２．素子性能の問題
ダイシングやスクライビングの物理的摩耗作用のため、素子分離後の素子能力は、極めて劣化されうる。例えば、光を発するＬＥＤ素子の側壁は、素子分離の間の研磨カット作用のため損傷を受け、素子分離後の光出力低下の主要な要因となる。
レーザースクライビングの場合では、素子分離は、高強度のレーザービームを用いて基材材料を溶解させることによって達成される。結果として、溶解した基材材料は、しばしば装置の側壁に蓄積し、同様にＬＥＤ素子の光出力を低下させる。
３．加工コストの問題
ウェハ当たり約１０，０００〜１２，０００の素子を有するＧａＮ／サファイアＬＥＤ素子の平均ダイ分離工程の時間は、従来の分離方法を使用するとおおよそ４０分から１時間である。これは、装置を２４時間／日稼働させたとして、１つの素子分離装置は、１日に２４から３６ウェハ（７００〜１０００ウェハ／月）しか扱うことができないことを意味する。商業的に望まれる高い生産能力を獲得するためには、多くの装置及び多大な資本設備投資が必要とされる。
加えて、ダイシング装置のダイアモンドカッティングホイール及びスクライビング装置のダイアモンドチップは、とても高価な消費部品であり、そのため、従来のダイ分離工程には莫大な消費部品のコストが含まれる。
レーザースクライビングの場合、主要な消費部品は、レーザー源である。一定のレーザビームのエネルギーを維持するため、レーザー源のガスは規則的に再充填されなければならない。レーザー源は、レーザースクライブリングシステムで最も高価な構成部品の一つである。
必要とされるものは、信頼性があり、経済的で、継続的に高い素子特性を促進する改良された素子加工、分離技術である。
本発明は、半導体素子を加工し、そして分離する改良技術を提供し、特に、光電子及び電子的半導体素子の加工方法を用いるものである。
典型的な半導体構造を加工し分離する方法は、以下のステップからなる。
（ａ）支持構造に取着された半導体構造を部分的に形成する。この部分的に形成された半導体構造は、複数の部分的に形成された素子で構成され、部分的に形成された素子は、少なくとも１つの結合層によって互いに取着されている。
（ｂ）少なくとも部分的に形成された素子の一部に部分的にマスク層を形成する。
（ｃ）素子を分離するために結合層をエッチングする。
（ｄ）部分的にマスク層を除去する。
他の典型的な半導体構造を加工し分離する方法は、以下のステップからなる。
（ａ）部分的に、支持構造に取着された半導体構造を形成し、部分的に形成された半導体構造は、複数の部分的に形成された素子を含む。
（ｂ）部分的に形成された半導体構造の表面にマスク層を形成し、該マスク層はそれぞれの素子が形成されるように開口を残してグリッドパターンに形成される。
（ｃ）表面がマスク層によって覆われていない開口内の部分的に形成された半導体構造の上に金属層を積層する。（ｄ）半導体構造を形成し、仕上げる。
（ｅ）マスク層を除去する。マスク層が除去された近傍で素子を分離する。
本発明の有利な点は、従来の技術より高い生産能力を有することである。加えて、廉価な装置が素子の分離に使用できる。その結果、単位時間及びドル当たりのより多くの良好な素子の生産が得られる。
本発明の有利な点は、以下を含む。
１．歩留まり。新規な素子分離工程は、相互に結合された素子を分離するために材料を除去する。そのためには、いかなる物理的な研磨作業や熱を必要としない。複数のウェハは、複数の積層されたウェハを処理薬品に浸すことによってすぐに分離される。さらに、処理されるウェハの数に限定はない。素子分離工程の歩留まりは９５％の高さを得られる。
２．素子性能。新規な工程は化学的工程で素子分離後の、素子の劣化を伴わない。本発明は化学的アニーリングによってドライエッチング工程中に発生した応力の積み重なりを緩和できる。
３．コスト。本発明は、高価な資本設備投資を必要としない。剥離及びエッチングのために廉価な化学品が、廉価な化学浴とともに唯一必要とされる。この新規なダイ分離方法を使用すれば、処理能力は、従来の方法と比較して数倍であり、ウェハ当たりの工程コストは、従来の方法と比較してかなり低減できると試算できる。
本発明は、特定の素子構造及び実施形態を参照して記述される。本技術分野の当業者は、本記述が説明目的のものであり、本発明を実施するための最適例を提供するものであることを認識できるであろう。非常に多くの工程要素が、ベストモードを提供する目的で記述されている。そして、これらの要素の変更も有効に機能することが期待される。例えば、典型的な実施形態が光電子半導体素子を形成する方法として記載されているが、本発明は同様に他の半導体素子を形成するのに適用することができる。さらなる実施例として、２つの方法がここに詳細に記載されている。方法は、多くの共通するステップを共有し、他のステップで異なる。最初の実施形態の記述は、第２の実施形態に等しく適用できる詳細な加工方法を提供する。
図面は、機械的支持及び電気伝導率を得るための金属基材を形成するための金属積層工程及び元の基材を除去するレーザーリフトオフ（ＬＬＯ）を使用した垂直構造のＧａＮベースＬＥＤを加工する工程を示している。ここに記載された加工方法はＬＥＤに限定するものではなく、いかなる素子構造、特にレーザーダイオード（ＬＤ）、ヘテロ結合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）のような絶縁基材又は半導体基材に成長したＧａＮベースエピタキシャル薄膜を含む素子構造にも適用されうる。
図２は、本発明の実施形態に係る方法を実施するステップを示すフローチャートを表す。本工程は、部分的に形成した半導体構造をマスキングし、構造をメッキし、そしてその後、素子を分離するためマスキングを除去することを含む。ここに説明するステップは、図３−１６を参照して詳細に記述される。
図３は、本発明の実施形態に係るサファイア基材５０２に成長したエピタキシャルウェハを含む部分的に形成した半導体構造を表す。図３に示されるように、ＧａＮベースＬＥＤ構造５０４は、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、又は気相成長（ＶＰＥ）等の適切なエピタキシャル成長装置を用いてサファイア基材５０２の上に成長される。
エピタキシャル成長の後、ｐ−接点金属５０６の薄膜が電子ビーム蒸着やスパッタリング等の薄膜積層方法を使用して積層される。ｐ−接点金属は、以下の１つ又はそれ以上を含む。Ｎｉ／Ａｕ、Ｐｄ／Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｐｄ／Ｉｒ／Ａｕ、又はＰｄ／Ｐｔ／Ａｕ。一般的な薄膜金属層の厚さは、それぞれ、１０ｎｍＮｉと２０ｎｍのＮｉ／Ａｕ、１０ｎｍＰｄと２０ｎｍＮｉとＰｄ／Ｎｉ／Ａｕの３０ｎｍＡｕ、１０ｎｍＰｄ、２０ｎｍＩｒとＰｄ／Ｉｒ／Ａｕの３０ｎｍＡｕ、２０ｎｍＮｉと２０ｎｍＰｄ、Ｎｉ／／Ｐｄ／Ａｕの１００ｎｍＡｕ、１０ｎｍＰｄ、２０ｎｍＰｔ及びＰｄ／Ｐｔ／Ａｕの３０ｎｍＡｕである。全てのｐ−接点金属は、Ｎｉを含んでいる金属接点は酸素雰囲気下、Ｎｉを含まない金属接点は窒素雰囲気下で５００℃の炉内で２分間アニールされる。
接着層５０８は、ｐ−接点金属薄膜とＡｕ中間層５１０間の接着を高めるために積層される。接着層は、電子ビーム蒸着を用いて、ｐ−接点金属薄膜に積層されたままの状態でＴｉ又はＣｒを使用して作成される。フィルムの厚さは、約３０〜５０μｍである。厚く柔らかい金属フィルム支持材（〜５０ｎｍ）を備えた薄くて硬いＧａＮエピ層（５μｍ以下）を有する垂直構造の素子を加工するため、ＧａＮエピ層と金属層の接触面に蓄積する圧縮応力を減少させるのに、これら２つの層の間に中間層を形成することが有効である。約０．７〜１μｍの厚さの金（Ａｕ）薄膜は、真空チャンバーからウェハを移動することなく電子ビーム蒸着を使用してＴｉ又はＣｒ表面に連続して積層される。その場で連続的に積層すること、酸化又は汚染を防ぐのに有効であり、それは、Ｔｉ又はＣｒとＡｕ層の間の良好な薄膜接着剤を作成するのに有効である。
図４は、本発明の実施形態に係る積層された金属層を有する部分的に形成された半導体構造を表す。厚い金属支持層５１２及び５１４は、電気めっき又は非電気めっきによって積層される。電気めっき又は非電気めっきは、他の積層方法と比較して早く安価な積層方法であるので使用される。これは、コスト効果の観点から垂直光素子の大量生産に特に有効である。金属支持層の主要な機能は、支持層が薄いＧａＮエピ層のため良好な堅さの機械的支持材を有する結合層を提供するだけでなく、良好な伝導体及び熱拡散もまた提供することである。こうした要求を達成するため、傾斜銅合金層（graded Cu alloy layer）がＡｕ／Ｃｒ又はＡｕ／Ｔｉ接着層に積層される。
図４を参照すると、本発明の１つの特徴として、薄い真空蒸着されたＡｕ層及びＣｕ合金層との間の良好な接着を促進するためにＣｕ合金層の前にＣｕストライク層を含む２つのＣｕ層が積層される。最初は、厚い金属層の積層のため、徐々にストレスを和らげるのに硫酸系軟銅層（sulfate-based soft copper)がめっきされる。最初の軟銅層の厚さは〜１０ｎｍ以下に設定される。メッキ速度は、銅めっき層の密度を高く均一に形成するために３〜５μｍ／時に設定する。ゆっくりしためっき速度を選択する他の理由は、支持ウェハキャリアからウェハを剥離した後ウェハの湾曲を防止するためである。圧縮応力は、ＧａＮエピタキシャル層５０４と銅層５１２の間の接触面に蓄積するため、ウェハは、ウェハを支持キャリアから剥離した後湾曲する傾向がある。ゆっきりしためっき速度に加えて、有機物質ベースの添加剤が電気めっき溶液に加えられ、硫酸系めっき溶液が使用される。さらに、電気めっきは、蓄積される応力を最小化するために低温度（５℃）で実施される。
１側面では、軟銅層の次に、構造的な硬度を得るために硬銅層がめっきされる。硬銅めっきのめっき速度は１５μｍ／時である。銅合金めっきのためのスズ（Ｓｎ）及び鉄（Ｆｅ）を含む金属合金めっき溶液は、銅支持層の機械的強さ及び伝導率を改善するため硫酸銅が混合される。銅合金支持層の総厚は５０〜６０μｍである。銅合金めっきの最後に、０．３μｍ厚のＡｕ層５１４が、酸化から銅合金層を保護するために電気めっきされる。このＡｕ保護層５１４は、垂直素子のパッケージングの為ダイボンディングとワイヤーボンディングの工程の間に使用された、個々のダイ及び使用された金属ベースエポキシ間の良好な接着を促進するために有効である。
厚いＣｕ金属支持が電子めっきによって形成された後、サファイア表面が処理される。これは、サファイア表面の均一な粗度を形成するための機械的な研磨を含む。サファイアの表面の粗度は、レーザービームエネルギー密度及びレーザーリフトされたＧａＮ表面の最終表面の形態をコントロールするのに有効である。レーザービームエネルギー密度は、サファイア表面の表面粗度に強く依存している。粗いサファイア表面がレーザーリフトオフ（ＬＬＯ）プロセスに使用されるときは、低いレーザービームのエネルギーが使用される。しかしながら、表面が粗いと、レーザーリフトオフの後、表面の形態がＧａＮ表面に複製されるため、レーザーリフトされた表面は粗くなると思われる。一方で、研磨された表面が使用された場合は、高レーザービームエネルギーが使用される。レーザーリフトされたＧａＮ表面の表面形態は、研磨されたサファイア表面のそれに類似する。しかし、高レーザービームは、一般に過度のレーザービームエネルギーのため、結果として亀裂の発生を招く。良好なレーザリフトオフの結果およびＧａＮ表面の形態を得るために、サファイア表面の表面粗度は、二乗平均平方根（ＲＭＳ）で約１０〜２０オングストロームが選択される。
図５は、本発明の実施形態に係る多孔ウェハキャリア５１６に貼付された部分的に形成された半導体構造を示す。１形態において、多孔ウェハキャリア５１６は、小さな孔を有するステンレススチールから構成される。金属ウェハキャリアを使用する理由は２つある。第１に、厚い金属基材に貼付されたとても薄いエピ層は、サファイア基材を除去した後に湾曲する傾向があり、それは、マスクの配置、ドライエッチング、薄膜の積層、及びウェハの検査等の、レーザーリフトされたウェハの連続工程で大きな困難を引き起こすので、レーザーリフトオフの後に、ＧａＮエピウェハの平坦性を維持するのに有効である。第２に、ウェハ検査及びダイ分離エッチング工程の間に良好な電気特性と熱伝導性を提供する。金属ウェハキャリアを使用することによって、後工程のためにキャリアからウェハを除去する必要がなくなる。加えて、気泡は、結合工程の間に孔を通して容易に除去できるので、多孔（perforated）ウェハキャリアは気泡のないウェハ結合を提供することができる。溶液は、剥離工程の間に、孔を通じて容易に浸透するので、サファイア／ＧａＮ／Ｃｕ／Ａｕウェハとウェハキャリアの間の剥離工程を容易に促進する。多孔ウェハキャリアを使用することにより、全体の工程が、容易かつ信頼性があり、垂直素子の加工のために、高い加工生産能力をもたらす。１例を挙げれば、ウェハキャリア５１６の厚さは、１／１６インチであり、直径は２．５インチである。ホールの総数は、２１であり、スルーホールの直径は、２０／１０００インチである。ウェハキャリアの表面は、接着剤による接着を均一化し、ウェハの平坦化を維持するため平坦表面のような鏡面を作成するため電気研磨される。
銀ベースの伝導性接着剤が、サファイア／ＧａＮ／Ｃｕ／Ａｕと多孔ウェハキャリアを貼着するために使用される。伝導性接着剤は、ウェハ検査とダイ分離エッチング工程のため良好な電気特性と熱伝導性を提供するために使用される。典型的な実施形態では、銀ベースの伝導性の熱可塑性プラスチックエポキシ接着剤が使用される。熱可塑性エポキシは優秀な接着強度と良好な熱抵抗を有することで知られている。熱可塑性エポキシの他の有利な点は、剥離工程に有効なアセトン等の溶液に可溶であることである。
この実施形態では、シートタイプの熱可塑性プラスチックエポキシのフィルム厚さは液体ベースの接着剤よりも均一であるので、シートタイプの熱可塑性エポキシが使用される。液体ベースの接着剤のスピンコーティングは、一般的にウェハの中心領域のフィルムの形成よりもウェハの周辺端部に厚いフィルムの形成を招くので、液体ベースの接着剤は、結果として接着の前工程でしばしば不均一な厚さや気泡の形成を招く。これは複数のスピニングによって厚い接着層を得るために液体ベースの接着剤にとって極めて普通の現象である。熱可塑性エポキシの結合のため、１２７μｍの厚さのシートタイプの熱可塑性プラスチックエポキシが厚い金属支持材５１２、５１４と多孔ウェハキャリア５１６の間に挟まれる。圧力は、１０〜１５ｐｓｉに設定され、温度は熱間等方圧（hot iso-static press）で２００℃以下に維持される。接着時間は１分以下である。この短い接着時間は、一般的に接着剤の完全な硬化に６時間以上必要とする液体ベースの接着剤より有利な点を有する。また短時間の結合工程は垂直素子加工の生産性を著しく高める。
図６を参照すると、２４８ｎｍＫｒＦ紫外線エキシマーレーザー（＋３８ｎｓの持続（duration）時間）がレーザーリフトオフに使用される。この波長を選択する理由は、ＧａＮ／サファイアの界面でＧａＮを金属Ｇａと気体窒素（Ｎ２）に分解するため、ＧａＮエピタキシャル層に吸収されるが、レーザーはサファイアを有効に通過する。レーザービームサイズは７ｍｍ×７ｍｍ平方ビームが選択され、６００〜１２００ｍＪ／ｃｍ２の間のビーム出力密度を有する。レーザービームエネルギー密度は、サファイア基材表面の表面粗度に依存する。レーザーリフトオフの後に滑らかなＧａＮ表面を得るために、８００ｍＪ／ｃｍ２より高いビームエネルギーが、ＲＭＳ（二乗平均平方根）値で１０〜２０オングストロームの機械的に研磨されたサファイア基材に使用される。
サファイア基材の表面粗度は、レーザーリフトオフ後の滑らかなＧａＮ表面を得るための重要な工程要素である。もし、レーザーリフトオフ中に非研磨サファイア表面が使用された場合、ＧａＮ表面は粗く、最終素子を形成した後、表面からの乏しい反射率のため、ＬＥＤ素子の出力は弱いものとなる。しかしながら、もし研磨表面が使用されれば、滑らかなＧａＮ表面が獲得され、それによって、高い光出力が獲得される。しかし、レーザービームは研磨サファイア表面の局部に集中するので、高レーザービーム出力で照射された領域は、低いレーザビームエネルギーが当てられた領域のＧａＮ表面とを比較してクラッキングを招く可能性がある。それゆえ、同時に高い生産能力のレーザーリフトオフ工程と高い素子能力を得るために、サファイアウェハの最適な表面粗度を選択することが有効である。従来の技術によると、サンドブラストが研磨されたサファイア表面に均一なレーザービームを配分するために使用される。しかしながら、サンドブラストは信頼性が低く、一定の表面粗度を継続的に得る反復可能性がない。本発明では、２４８ｎｍＵＶレーザーを透過する素材で構成された拡散媒体５５２が、サファイア表面に均一なレーザービームエネルギー配分を獲得するために、レーザービームとサファイア基材の間に設置される。拡散媒体の表面粗度のＲＭＳ（二乗平均平方根）が３０μｍ以下で設定され、サファイアは拡散（デフューザー）に使用される。
図７を参照すると、レーザーリフトオフの間のＧａＮ分解の結果、過剰なＧａドロップ５０３が生成し、レーザーリフトオフの後、ＨＣｌ溶液（室温で、ＨＣｌ：Ｈ２Ｏ＝１：１）を用いて洗浄されるか、３０秒間ＨＣｌ蒸気を使用して曝される。Ｇａは室温で溶解するので、Ｇａはレーザーリフトオフの間、液体状態に形成される。それゆえ、塩素ベースの酸性溶液で洗浄することが好ましい。
図８は、レーザーリフトオフ後の部分的に形成された半導体構造を示す。ｎ型ＧａＮエピタキシャル層を露出するために、バッファー層（例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ及びＡｌＧａＮ）は、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ ＲＩＥ）を使用した効果的なドライエッチングによって除去される。露出されたｎ−ＧａＮ表面は、さらに超平坦面を作成するためにさらにエッチングされ、ＩＣＰ研磨はｎ−ＧａＮ表面にも行われる。滑らかで平坦なｎ−ＧａＮ表面を獲得することは、低抵抗金属接点を形成するために特に効果的である。ＩＣＰ ＲＩＥプロセスの塩素ベースの混合ガスは、平坦なｎ−ＧａＮ表面形態を作製するのに特に効果的であるという点が注目される。表面を滑らかに加工するためのＩＣＰエッチング条件は、以下の通りである。
・総流量 ： １００ sccm
・磁界強度 ： １５ gauss
・基材温度 ： ７０℃
・ガス混合 ： １００％Ｃｌ2
・電力／バイアス 電圧： ６００Ｗ／−３００Ｖ
・動作圧力 ： ３０mTorr
ＩＣＰ研磨後の表面の粗度は、ＲＭＳ値で１０オングストローム以下である。
図９を参照すると、ＧａＮ表面の平滑化の後に、本発明の一側面によると、ＧａＮ表面はさらに、球形レンズ型の表面形態を形成するためにエッチングされる。ＧａＮと空気間の反射係数の相違のため、もしＧａＮ表面が平坦であれば、ＧａＮ半導体活動層から発生した光子は、半導体素材にはね返される。この内面の反射は、弱い光しか抽出することができず、多数の光子が半導体活動層で発生されるが、素子の光出力は減少する。それゆえ、スネルの法則によって光子の脱出角度（escaping angle）を減少させるため、きめ（textured）のある表面形態を有するＧａＮ表面を加工することが有益である。球面レンズの形態は他のきめのある表面形態に対して最も効果的であることが知られている。ＩＣＰ ＲＩＥは、エッチング条件を調節することによってＧａＮ表面の球面レンズを加工するのに効果的に使用される。ＩＣＰエッチング後の球面レンズの特徴的な大きさは、約１〜５μｍである。表面テクスチャリング工程のＩＣＰエッチング条件は以下の通りである。
・総流量 ： １００ sccm
・磁界強度 ： １５ gauss
・基材温度 ： ７０℃
・ガス混合 ： ３０％ＢＣｌ３／６０％Ｃｌ２／１０％Ａｒ
・電力／バイアス 電圧： ６００Ｗ／−３００Ｖ
・動作圧力 ： ３０mTorr
良好な金属接点を形成し平坦なｎ−ＧａＮ表面を維持するために、表面テクスチャリングエッチングの工程中、ｎ−ＧａＮ表面の接触領域を保護することがさらに効果的である。６μｍの厚さのフォトレジスト（ＰＲ）フィルムは、ＩＣＰエッチングの前にｎ−接点領域をマスクするために使用される。ＰＲマスクは、ＩＣＰエッチングをした後に、ＰＲ除去剤又はアセトンで除去される。
図１０を参照すると、垂直素子の電流拡散を改善するため、ｎ型ＩＴＯの透明な接点５３０は、ｎ−ＧａＮ ＬＥＤ表面５０４に形成される。この特徴は、ＩＴＯ層を有する波状のＧａＮ層の界面を表す。ＩＴＯの構成は、１０ｗｔ％ＳｎＯ２／９０ｗｔ％Ｉｎ２Ｏ３であり、約７５〜２００ｎｍの厚さのＩＴＯフィルム層は、室温で電気ビームエバポレーター又はスパッタリングシステムを使用して積層される。アニールは、Ｎ２環境で５分間、チューブ型加熱炉内のＩＴＯフィルム積層の後に行われる。アニールの温度は３００℃から５００℃の間で変化する。ＩＴＯの最小抵抗率は、Ｎ２環境で３５０℃のアニール温度で約１０−４Ωｃｍより低い。４６０ｎｍでの透過率は、同様のアニール温度で９５％をこえる。
ＩＴＯの透明な接点の形成の後に、ｎ接点５４０が、Ｔｉ及びＡｌで構成されたｎ−ＩＴＯ表面に形成される。複数の接点が形成されているので、それらは、５４０ａ、５４０ｂ、５４０ｃ等として参照されている。ｎ−接点は、素子の中央ではなく素子の隅に形成される。一般に金属接点は、その左右対称の構成のため中央接点が最も効果的な電流通路となることから、垂直構造素子の場合には中央に形成される。しかしながら、一般的な垂直構造素子に対して、ｎ−型金属接点の下に既に形成されたＩＴＯ透明接点のために、この新規な垂直構造素子のコーナーに接点を形成することが可能である。コーナーの金属接点に置き換えることによって、不透明な金属接点が素子の中央に配置されたときのように、素子をパッケージングした後は、結合パッド及びボンドワイヤからの干渉効果（shadowing effect）がない。それゆえ、高い光出力がこの新規な素子設計によって獲得される。ｎ−接点５４０はＴｉ及びＡｌで構成される。ｎ接点金属の厚さはそれぞれ５ｎｍのＴｉ及び２００ｎｍのＡｌである。ｎ−接点金属層とパッド金属の間の良好な接着を形成するために、２０ｎｍＣｒが接着層として、Ａｌの表面に積層される。パッド金属の積層のために、１μｍの厚さの金が、真空状態を解除することなく電子ビーム蒸発室で連続的にＣｒの表面に積層される。抵抗接点を形成するために、ｎ接点金属は、Ｎ２環境の雰囲気の加熱炉内で１０分間２５０℃でアニールがされる。
図１１は、素子分離のための技術を表す。ＧａＮ表面のクリーニングの後、個々の素子はＭＩＣＰ（磁気誘導結合プラズマ）ドライエッチング技術によって分離される。ＭＩＣＰは他のドライエッチング方法と比較してエッチング速度を加速させることができる。これは、エッチング工程中のフォトレジストの燃焼を防止するために有効である。ＭＩＣＰは、従来のＩＣＰと比較して２倍のエッチング速度を提供する。金属基材が金属又は酸化マスクを除去するために設計された薬品によって攻撃を受けうるので、早いエッチング速度が金属支持材を有する垂直素子の処理のために提案される。それゆえ、ダイ分離エッチングにフォトレジストマスクを使用するためには、早いエッチング技術が有効である。分離トレンチの形状は、３０μｍ幅で３．５μｍ深さである。素子分離のためのＭＩＣＰドライエッチング条件は以下の通りである。
・総流量 ： １００ sccm
・磁界強度 ： １５ gauss
・基材温度 ： ７０℃
・ガス混合 ： ４０％ＢＣｌ３／４０％Ｃｌ２／２０％Ａｒ
・電力／バイアス 電圧： ６００Ｗ／−３００Ｖ
・動作圧力 ： ３０mTorr
・エッチング深さ：３．５μｍ
・エッチングマスク：フォトレジスト（ＡＺ９２６２）（厚さ：２４μｍ）
図１２は、本発明の実施形態に係る部分的に形成された半導体構造の表面安定化処理層の技術を表す。外部の有害な環境から素子を保護し、及び表面保護層とＧａＮとの間の反射係数を調整することによって光出力を増加させるために、表面安定化層５３６が積層される。１形態において、垂直素子はＳｉＯ２薄膜を用いて表面安定化がなされる。該薄膜は２５０℃でＰＥＣＶＤ（プラズマ化学気相成長法）で積層される。該薄膜の厚さは、最適な反射係数及び透明性のために８０ｎｍに維持される。
図１３に示されるように、エッチング方法によって分離される素子は、さらに、ＳｉＯ２表面保護処理層５３６上のフォトレジスト（ＰＲ）フィルム５３８によって保護される。ＰＲによって素子をさらに保護する理由は、素子を分離するのに使用される塩素ベースのＣｕエッチング液が、ＩＴＯ層だけでなく、ＳｉＯ２保護処理層をしばしば攻撃するからであり、これは素子分離後の素子分解を結果として引き起こしうる。使用されるＰＲの厚さは、６μｍである。このＰＲ層は、またＡｕパッド開口のＢＯＥ（ＳｉＯ２エッチング液）溶液を用いた化学的工程の間、影響を受けない。
図１４に示されたように、表面安定化処理層の積層及びＰＲコーティングの後、多孔支持ウェハキャリアは溶液を使用したＧａＮ／金属支持ウェハから除去される。剥離工程は、多孔支持ウェハキャリアから導電性接着剤層を溶解するため、０．５から１時間アセトン中にＧａＮ／金属ウェハを浸漬することによって行われる。分離されたＧａＮ／金属ウェハはさらに超音波クリーナ内のイソプロパノールに浸漬され洗浄される。ＧａＮ素子表面は、さらにすすぎ、乾燥剤を使用してＤＩウォーターで洗浄される。剥離されたウェハは、マスクを剥がし、又はエッチング工程を行うために腐食抵抗性金属又はプラスチックリングに取着されたポリマーベースの支持フィルム５５０に取着される。１形態によれば、標準のブルー支持テープ又はＵＶ支持フィルムは本発明に使用される。
図１５は、本発明の実施形態に係る複数の最終素子を示す。
図１６は、本発明の実施形態に係る最終素子を示す。
図１７は、本発明の実施形態に係る方法を行うステップのフローチャートを示す。全体的に、この実施形態は、積層の後金属層をマスクすることによって行われる。この場合に、ステップは、支持構造に取着された半導体構造を部分的に形成することを含み、部分的に形成された半導体構造は複数の部分的に形成された素子で構成される。部分的に形成された半導体構造の上に金属層を積層する。半導体構造の形成の最終仕上げをする。金属層の表面にマスク層を形成し、マスク層は、それぞれの素子が互いから分離されるようにした複数の矩形内に残存するラインに形成される。ラインに配置された金属層を除去し、マスク層は、矩形の下の金属層を保護する。金属層が除去された近傍の素子を分離する。そして、素子からマスク層を除去する。この方法は、ある工程のステップ間に金属層をウェハキャリアに固定するステップを含む。ここに説明されるステップは、図１８〜３２を参照して詳細に記述される。図１７のフローチャートは、図２のフローチャートと共通する多くのステップを示し、そのため上記で説明された記述は図１７のフローチャートに説明された多くのステップに適用できる。
図１８は、本発明の実施形態にかかる部分的に形成された半導体構造を用いて使用するための部分的なマスク層５２０を表す。典型的なパターンは、半導体素子になる領域を露出する一連のグリッドライン、又はストリートライン（又は線）である。マスキング層は、構築の後、それらが分離されるように、それらが構成された素子間の分離を提供する。
図１９は、本発明の実施形態に係るサファイア基材上に成長したエピタキシャルウェハを含む部分的に形成された半導体構造を示す。プレパターンによる分離方法によって分離されている半導体素子のために、マスクパターンは、図１９に示されるように、Ａｕ中間層の積層の後、Ａｕ表面に形成される。マスク層は、それぞれの素子が形成されるべきグリッドパターンの開口に形成される。１実施形態では、マスクは全体表面の上に均一なマスク層を形成することにより、及びマスクの所望されない部分を露出して洗浄することによって準備される。従来のスピンコートの薄膜フォトレジストリソグラフィー方法（＜１０μｍ）に対して、ドライフィルムラミネートタイプの厚いフィルムフォトレジスト（＞５０ｍｍ）は、ＧａＮ／ｐ−金属／Ｃｒ又はＴｉ／Ａｕ層の下の厚い金属支持フィルム（＞５０ｍｍ）を形成するために使用される。厚いフィルムフォトレジストラミネートは、熱と圧力を用いてＡｕ中間層に適用される。フォトリソグラフィー工程は、５０μｍの素子通路の幅を有するマスクパターンを使用して行われる。パターンニングと現像の後、メッシュ構造のフォトレジストの厚いフィルムの網状構造を、Ａｕ表面に形成する。この工程は、３０μｍ幅及び３０μｍ高さほどの素子ギャップ及び素子高さを有する素子を被覆する。この厚いフィルムフォトレジストは、素子加工工程の最後まで残る。
図２０は、本発明の実施形態に係る積層された金属層を有する部分的に形成された半導体構造を示す。加工工程は、図４を参照して記述されたものと同様である。
図２１は、本発明の実施形態に係る多孔ウェハキャリアに取着された部分的に形成された半導体構造を示す。加工ステップは図５を参照して記述されたものと同様である。
図２２は、本発明の実施形態に係る部分的に形成された半導体構造からサファイア基材を除去するためにレーザーリフトオフを行うための技術を示す。加工ステップは図６を参照して記述されたものと同様である。
図２３は、本発明の実施形態に係る部分的に形成された半導体構造からサファイア基材を除去するためレーザーリフトオフを行うための技術を示し、レーザーリフトオフの後のＧａＮ表面のＧａドロップをも示す。加工ステップは図７を参照して記載されたものと同様である。
図２４は、本発明の実施形態に係る部分的に形成された半導体構造のＧａＮ ＬＥＤ層を取り扱うための技術を示す。加工ステップは図８に参照して記述されたものと同様である。
図２５は、本発明の実施形態に係る部分的に形成された半導体構造を表す。加工ステップは、図９を参照して記述されたものと同様である。
図２６は、本発明の実施形態に係る部分的に形成された半導体構造の素子分離のための技術を表す。加工ステップは、図１０を参照して記述されたものと同様である。
図２７は、本発明の実施形態に係る部分的に形成された半導体構造の素子分離の技術を示す。加工ステップは、図１１を参照して記述されたものと同様である。
図２８は、本発明の実施形態に係る部分的に形成された半導体構造の表面安定化処理の積層のための技術を示す。加工ステップは、図１２を参照して記述されたものと同様である。
パターン方法は、エッチング方法として図１３に示されるようなフォトレジスト層を積層するステップを含まない。これは、金属層５１０、５１２、５１４をエッチングするよりむしろ、素子の間のパターン５２０の除去を含むパターン法で説明される素子分離ステップだからである。
図２９は本発明の実施形態に係る部分的に形成された半導体構造のＡｕ中間層エッチングを表す。ＡＵ中間層５１０は、素子分離エッチング中か、若しくは塩化カリウムのような特別な金エッチング化学薬品を使用して除去される。Ａｕ中間層が通路に沿って除去されると、その後、素子は、未処置のマスク５２０を洗浄することによって分離される。
図３０は、本発明の実施形態に係る支持テープの素子を分離し、支持するための技術を示す。この図は、複数の矩形金属セクションに残された金属層から剥離又は除去された最初のフォトレジストマスク５２０を示し、それは、最初のフォトレジストマスクの除去の後に支持テープに支持された個々の素子である。支持テープは、剥離用化学薬品に挿入される。その結果、素子にほとんど損傷なく容易に分離される。
図３１は、本発明の実施形態に係る複数の最終素子を示す。
図３２は、本発明の実施形態に係る最終素子を示す。
本発明の有利な点は、従来の技術より高い生産能力を有することである。加えて、高価でない装置が素子の分離に使用される。結果として単位時間当たり及びドル当たりの素子の生産能力が高い。
典型的な実施形態及びベストモードが開示されているが、以下のクレームで定義された本発明の目的及び思想内にある限り、開示された実施形態に修正及び変更することができる。
本発明は、以下の図面を参照して詳述される。
図１Ａ−Ｃは、先行技術に係る従来の素子分離技術を表す。 図２は、本発明の実施形態に係る方法を実施するステップを示すフローチャートを示す。 図３は、本発明の実施形態に係るサファイア基材に成長したエピタキシャルウェハを含む部分的に形成した半導体構造を表す。 図４は、本発明の実施形態に係る積層された金属層を有する部分的に形成された半導体構造を表す。 図５は、本発明の実施形態に係る多孔ウェハキャリアに貼付された部分的に形成された半導体構造を示す。 図６は、本発明の実施形態に係る部分的に形成された半導体構造からサファイア基材を除去するためレーザーリフトオフを行う技術を表す。 図７は、本発明の実施形態に係る、部分的に形成された半導体構造からサファイア基材を除去するためレーザーリフトオフを行う技術と、レーザーリフトオフの後のＧａＮ表面のＧａドロップを表す。 図８は、本発明の実施形態に係る部分的に形成された半導体構造のＧａＮ ＬＥＤ層を処理する技術を表す。 図９は、本発明の実施形態に係る部分的に形成された半導体構造を表す。 図１０は、本発明の実施形態に係る取着された接点パッドを有する部分的に形成された半導体構造を表す。 図１１は、本発明の実施形態に係る部分的に形成された半導体構造の素子分離の技術を表す。 図１２は、本発明の実施形態に係る部分的に形成された半導体構造の表面安定化処置の積層技術を示す。 図１３は、本発明の実施形態に係る部分的に形成された半導体構造のフォトレジストのマスキングの技術を表す。 図１４は、本発明の実施形態に係る支持テープ上で、素子を分離し、素子を支持する技術を表す。 図１５は、本発明の実施形態に係る複数の分離素子を表す。 図１６は、本発明の実施形態に係る完成した最終素子を表す。 図１７は、本発明の実施形態に係る方法を行うステップを示すフローチャートを表す。 図１８は、本発明の実施形態に係る部分的に形成された半導体構造と共に使用するマスキング層を表す。 図１９は、本発明の実施形態に係るサファイア基材とパターン化したマスク層に成長させたエピタキシャルウェハを含む部分的に形成された半導体構造を表す。 図２０は、本発明の実施形態に係る積層された金属層を有する部分的に形成された半導体構造を表す。 図２１は、本発明の実施形態に係る有孔ウェハキャリアに取着された部分的に形成された半導体構造を表す。 図２２は、本発明の実施形態に係る部分的に形成された半導体構造からサファイア基材を除去するためレーザーリフトオフを行う技術を表す。 図２３は、本発明の実施形態に係る部分的に形成された半導体構造からサファイア基材を除去するためレーザーリフトオフを行う技術と、レーザーリフトオフの後のＧａＮ表面のＧａドロップを表す。 図２４は、本発明の実施形態に係る部分的に形成された半導体構造のＧａＮ ＬＥＤ層を処理する技術を表す。 図２５は、本発明の実施形態に係る部分的に形成された半導体構造を表す。 図２６は、本発明の実施形態に係る接点パッドを有する部分的に形成された半導体構造を表す。 図２７は、本発明の実施形態に係る部分的に形成された半導体構造の素子分離の技術を表す。 図２８は、本発明の実施形態に係る部分的に形成された半導体構造の表面安定化処理の積層技術を示す。 図２９は、本発明の実施形態に係る部分的に形成された半導体構造のＡｕ中間層のエッチング技術を表す。 図３０は、本発明の実施形態に係る支持テープ上の素子を分離し、支持する技術を示す。 図３１は、本発明の実施形態に係る複数の完成された素子を示す。 図３２は、本発明の実施形態に係る完成された素子を示す。

Claims (27)

  1. 以下のステップからなる半導体構造を加工し、分離する方法。
    （ａ）支持構造に取着された半導体構造を部分的に形成するステップで、この部分的に形成された半導体構造は、複数の部分的に形成された素子で構成され、部分的に形成された素子は、少なくとも１つの結合層によって互いに取着されており、
    （ｂ）少なくとも部分的に形成された素子の一部に部分的にマスク層を形成するステップ、
    （ｃ）素子を分離するために結合層にエッチングするステップ、
    （ｄ）部分的にマスク層を除去するステップ。
  2. さらに、ステップ（ａ）とステップ（ｂ）の間に、少なくとも部分的に形成された素子に酸化物安定化処理層を積層するステップを含む請求項１記載の方法。
  3. ステップ（ａ）は、素子の上に素子マスク層を形成し、少なくとも１つの結合層まで素子の間の半導体構造を部分的にエッチングし、そして、素子マスクを除去するステップを含む請求項１記載の方法。
  4. さらに、凹凸を形成するために素子のＧａＮ層を処理するステップを含む請求項１記載の方法。
  5. さらに、ベースエッチング化学薬品に挿入し、ダイ膨張及び連続パッケージング工程のために最適化するポリマーベースの支持フィルムに素子を別々に取着するステップを含む請求項１記載の方法。
  6. 半導体素子は、化学的に挿入した酸化物層および化学的エッチングの前のポリマー層によって保護される請求項５記載の方法。
  7. 素子分離工程後のポリマー保護層が剥離される間に、酸化層は素子表面に残っている請求項６記載の方法。
  8. エッチング化学薬品は塩素を含む溶液である請求項５記載の方法。
  9. エッチング方法は、化学ジェットスプレー又は、エッチング溶液への浸漬である請求項６記載の方法。
  10. Ａｕ層は、塩化カリウムのような、金エッチング液を用いてエッチング除去される請求項６記載の方法。
  11. 以下のステップからなる半導体構造を加工する方法。
    （ａ）支持構造に取着された半導体構造を部分的に形成するステップで、この部分的に形成された半導体構造は、複数の部分的に形成された素子で構成されており、
    （ｂ）部分的に形成された半導体構造に金属層を積層するステップ、
    （ｃ）半導体を形成し最終処理をするステップ、
    （ｄ）金属層の表面にマスク層を形成するステップで、マスク層は、素子のそれぞれが互いから分離される複数の矩形のラインに形成されており、
    （ｅ）ラインが配置された金属層を除去するステップで、マスク層は矩形の下の金属層を保護し、
    （ｆ）金属層が除去される近傍の素子を分離するステップ、
    （ｆ）素子からマスク層を除去するステップ。
  12. さらに、ステップ（ｂ）と（ｃ）の間に金属層をウェハキャリアに固定するステップ、ステップ（ｃ）と（ｄ）の間にウェハキャリアから金属層を除去するステップを含む請求項１１記載の方法。
  13. 以下のステップからなる半導体構造を加工し、分離する方法。
    （ａ）部分的に、支持構造に取着された半導体構造を形成するステップで、部分的に形成された半導体構造は、複数の部分的に形成された素子で構成され、
    （ｂ）部分的に形成された半導体構造の表面に部分的なマスク層を形成するステップで、それぞれの素子が形成される開口の残るグリッドパターンに形成され、
    （ｃ）表面が部分的なマスク層によって覆われていない開口に部分的に形成された半導体構造の上の金属層を積層するステップ、
    （ｄ）半導体構造を形成し、表面処理をするステップ、
    （ｅ）部分的なマスク層を除去するステップ、
    （ｆ）部分的なマスク層が除去された近傍の素子を分離するステップ。
  14. さらに、ステップ（ｃ）と（ｄ）の間に金属層をウェハキャリアに固定するステップと、ステップ（ｄ）と（ｅ）の間にウェハキャリアから金属層を除去するステップを含む請求項１３記載の方法。
  15. さらに、ステップ（ｄ）と（ｅ）との間に、少なくとも部分的に形成された素子の一部に酸化表面安定化層を積層するステップを含む請求項１３の方法。
  16. ステップ（ｄ）が、素子の上に素子マスク層を形成し、部分的マスク層まで素子の間の半導体構造を部分的にエッチングし、素子マスクを除去するステップを含む請求項１３記載の方法。
  17. さらに、凹凸を形成するため素子のＧａＮ層を処理するステップを含む請求項１３記載の方法。
  18. さらに、ベース剥離化学薬品に挿入し、ダイ膨張及び連続パッケージング工程のために最適化するポリマーベースの支持フィルムに素子を別々に取着するステップを含む請求項１３記載の方法。
  19. 半導体素子が、化学的エッチングの前に化学的に挿入された酸化物層によって保護されている請求項１７記載の方法。
  20. 剥離化学薬品は、（ＯＨ）−を含む化学薬品のような塩素ベースの酸化化学薬品を含む溶液である請求項１７記載の方法。
  21. エッチング方法が、化学的ジェットスプレー又はエッチング溶液への浸漬である請求項１８記載の方法。
  22. Ａｕ層は、塩化カリウムのような金エッチング溶液によりエッチング除去される請求項１８記載の方法。
  23. 請求項１記載の方法によって作成される半導体素子。
  24. 請求項１１記載の方法によって作成される半導体素子。
  25. 請求項１３記載の方法によって作成される半導体素子。
  26. 以下のステップで構成される方法によって作製される半導体素子。
    （ａ）支持構造に取着された半導体構造を部分的に形成するステップで、この部分的に形成された半導体構造は、複数の部分的に形成された素子で構成され、部分的に形成された素子は、少なくとも１つの結合層によって互いに取着されており、
    （ｂ）少なくとも部分的に形成された素子の一部に部分的にマスク層を形成するステップ、
    （ｃ）素子を分離するために結合層をエッチングするステップ、
    （ｄ）部分的にマスク層を除去するステップ。
  27. 以下のステップで構成される方法によって作製される半導体素子。
    （ａ）支持構造に取着された半導体構造を部分的に形成するステップで、部分的に形成された半導体構造は、複数の部分的に形成された素子で構成され、
    （ｂ）部分的に形成された半導体構造の表面に部分的なマスク層を形成するステップで、部分的なマスク層は、それぞれの素子が形成される開口が残されたグリッドパターンに形成され、
    （ｃ）表面が部分的なマスク層によって覆われていない開口に部分的に形成された半導体構造の上に金属層を積層するステップ、
    （ｄ）半導体構造を形成し、表面処理をするステップ、
    （ｅ）部分的なマスク層を除去するステップ、
    （ｆ）部分的なマスク層が除去された近傍の素子を分離するステップ。
JP2007541453A 2004-11-15 2005-11-15 機能が向上された厚い超伝導フィルム Pending JP2008521220A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62837804P 2004-11-15 2004-11-15
PCT/US2005/041467 WO2006055601A2 (en) 2004-11-15 2005-11-15 Method for fabricating and separating semiconductor devices

Publications (2)

Publication Number Publication Date
JP2008521220A true JP2008521220A (ja) 2008-06-19
JP2008521220A5 JP2008521220A5 (ja) 2009-01-15

Family

ID=36407706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007541453A Pending JP2008521220A (ja) 2004-11-15 2005-11-15 機能が向上された厚い超伝導フィルム

Country Status (7)

Country Link
US (1) US7459373B2 (ja)
EP (1) EP1815503A4 (ja)
JP (1) JP2008521220A (ja)
KR (1) KR101192598B1 (ja)
CN (1) CN101371338B (ja)
TW (1) TWI389334B (ja)
WO (1) WO2006055601A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066051A (ja) * 2009-09-15 2011-03-31 Canon Inc 機能性領域の移設方法、及び機能性領域を持つ基板構造体
JP2011091241A (ja) * 2009-10-23 2011-05-06 Stanley Electric Co Ltd 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
JP2011100817A (ja) * 2009-11-05 2011-05-19 Stanley Electric Co Ltd 光半導体装置の製造方法
US20220406504A1 (en) * 2019-11-18 2022-12-22 Furukawa Electric Co., Ltd. Superconducting coil, method for producing same, and superconducting rectangular wire for superconducting coil

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP5336075B2 (ja) * 2004-04-28 2013-11-06 バーティクル，インク 縦構造半導体装置
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
TWI308396B (en) * 2005-01-21 2009-04-01 Epistar Corp Light emitting diode and fabricating method thereof
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP2010500764A (ja) * 2006-08-07 2010-01-07 セミ−フォトニクス カンパニー リミテッド 複数の半導体ダイを分離する方法
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
KR20090082923A (ko) * 2006-11-15 2009-07-31 더 리전츠 오브 더 유니버시티 오브 캘리포니아 다중 추출기를 통하여 광을 고효율로 추출하는 발광 다이오드
KR20080064611A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 금속층 상에 형성된 금속 산화물의 식각 방법
US8192815B2 (en) 2007-07-13 2012-06-05 Apple Inc. Methods and systems for forming a dual layer housing
US7951722B2 (en) * 2007-08-08 2011-05-31 Xilinx, Inc. Double exposure semiconductor process for improved process margin
US8646637B2 (en) * 2008-04-18 2014-02-11 Apple Inc. Perforated substrates for forming housings
DE102008038852B4 (de) * 2008-06-03 2024-02-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8367304B2 (en) 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
US20100159273A1 (en) 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
US8663806B2 (en) * 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
US20110089039A1 (en) * 2009-10-16 2011-04-21 Michael Nashner Sub-Surface Marking of Product Housings
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
DE102009056386B4 (de) 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR20110085609A (ko) * 2010-01-21 2011-07-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
US8489158B2 (en) 2010-04-19 2013-07-16 Apple Inc. Techniques for marking translucent product housings
US8426236B2 (en) 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
US8912033B2 (en) * 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
JP5878330B2 (ja) * 2011-10-18 2016-03-08 株式会社ディスコ レーザー光線の出力設定方法およびレーザー加工装置
US9236271B2 (en) * 2012-04-18 2016-01-12 Globalfoundries Inc. Laser-initiated exfoliation of group III-nitride films and applications for layer transfer and patterning
US8879266B2 (en) 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
CN104217929A (zh) * 2014-10-11 2014-12-17 王金 一种外延片及其加工方法
DE102014116141B4 (de) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
DE102017104752B4 (de) 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding
CN116581159B (zh) * 2023-05-12 2024-05-17 苏州汉骅半导体有限公司 垂直型功率器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001274507A (ja) * 2000-03-28 2001-10-05 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
WO2003088320A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film
WO2003088318A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
JP2005012188A (ja) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453722A (en) * 1965-12-28 1969-07-08 Texas Instruments Inc Method for the fabrication of integrated circuits
US4999694A (en) 1989-08-18 1991-03-12 At&T Bell Laboratories Photodiode
US5331180A (en) 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH10254370A (ja) 1997-03-10 1998-09-25 Canon Inc 表示パネル及びそれを用いた投射型表示装置
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP4352473B2 (ja) 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6130016A (en) * 1999-04-09 2000-10-10 Advanced Micro Devices, Inc. Method for forming semiconductor structures using a calibrating reticle
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
JP3748364B2 (ja) 2000-06-20 2006-02-22 株式会社タクマ 飛灰溶融炉
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US6518198B1 (en) 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
JP2002176226A (ja) 2000-09-22 2002-06-21 Toshiba Corp 光素子およびその製造方法
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6653662B2 (en) 2000-11-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same, and method for driving the same
US6864158B2 (en) 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6649494B2 (en) 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
JP4148664B2 (ja) 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
US6765232B2 (en) 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
US6498113B1 (en) 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
JP2003031844A (ja) * 2001-07-11 2003-01-31 Sony Corp 半導体発光素子の製造方法
US6656756B2 (en) 2001-08-24 2003-12-02 Telecommunication Laboratories, Chunghwa Telecom Co., Ltd. Technique for a surface-emitting laser diode with a metal reflector
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
DE10232582A1 (de) * 2001-09-13 2003-04-10 Beatriz Koennemann Verfahren zur Herstellung von Chips aus Wafern geringer Dicke
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US6617261B2 (en) 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6455340B1 (en) 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US6943379B2 (en) 2002-04-04 2005-09-13 Toyoda Gosei Co., Ltd. Light emitting diode
US6818532B2 (en) 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
US6744196B1 (en) 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
US20040219443A1 (en) * 2003-05-01 2004-11-04 Spears Kurt E. Method for wafer dicing
KR20060059891A (ko) 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
WO2005008740A2 (en) * 2003-07-14 2005-01-27 Allegis Technologies, Inc. Methods of processing of gallium nitride
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US20050189551A1 (en) 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
JP5336075B2 (ja) 2004-04-28 2013-11-06 バーティクル，インク 縦構造半導体装置
TWI433343B (zh) 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
US7829909B2 (en) 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001274507A (ja) * 2000-03-28 2001-10-05 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
WO2003088320A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film
WO2003088318A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
JP2005012188A (ja) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066051A (ja) * 2009-09-15 2011-03-31 Canon Inc 機能性領域の移設方法、及び機能性領域を持つ基板構造体
JP2011091241A (ja) * 2009-10-23 2011-05-06 Stanley Electric Co Ltd 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
JP2011100817A (ja) * 2009-11-05 2011-05-19 Stanley Electric Co Ltd 光半導体装置の製造方法
US20220406504A1 (en) * 2019-11-18 2022-12-22 Furukawa Electric Co., Ltd. Superconducting coil, method for producing same, and superconducting rectangular wire for superconducting coil

Also Published As

Publication number Publication date
CN101371338A (zh) 2009-02-18
TW200633263A (en) 2006-09-16
EP1815503A2 (en) 2007-08-08
WO2006055601B1 (en) 2008-09-04
EP1815503A4 (en) 2012-08-01
WO2006055601A3 (en) 2008-07-24
KR101192598B1 (ko) 2012-10-18
US20060105542A1 (en) 2006-05-18
CN101371338B (zh) 2010-07-21
WO2006055601A2 (en) 2006-05-26
KR20070085374A (ko) 2007-08-27
TWI389334B (zh) 2013-03-11
US7459373B2 (en) 2008-12-02

Similar Documents

Publication Publication Date Title
JP2008521220A (ja) 機能が向上された厚い超伝導フィルム
JP5336075B2 (ja) 縦構造半導体装置
TWI450413B (zh) 發光二極體及其製造方法
KR100880631B1 (ko) 금속 지지막을 사용한 수직 디바이스 및 그 제조방법
KR100921457B1 (ko) 수직 구조의 발광 다이오드 및 그 제조방법
JP2007526618A (ja) 縦型構造複合半導体装置
KR20110131477A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
KR20110131478A (ko) 질화물 반도체 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111004

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306