JP2011091241A - 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法 - Google Patents
光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011091241A JP2011091241A JP2009244320A JP2009244320A JP2011091241A JP 2011091241 A JP2011091241 A JP 2011091241A JP 2009244320 A JP2009244320 A JP 2009244320A JP 2009244320 A JP2009244320 A JP 2009244320A JP 2011091241 A JP2011091241 A JP 2011091241A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- metal support
- semiconductor element
- temperature
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 259
- 230000003287 optical effect Effects 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 117
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000013078 crystal Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052802 copper Inorganic materials 0.000 claims abstract description 49
- 239000010949 copper Substances 0.000 claims abstract description 49
- 238000007747 plating Methods 0.000 claims abstract description 34
- 238000009826 distribution Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 20
- 239000010980 sapphire Substances 0.000 claims description 20
- 230000005496 eutectics Effects 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 33
- 239000010931 gold Substances 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 24
- 238000005755 formation reaction Methods 0.000 description 24
- 238000001878 scanning electron micrograph Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000001953 recrystallisation Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 238000007789 sealing Methods 0.000 description 10
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 8
- 238000001816 cooling Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011362 coarse particle Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】 高品質の光半導体装置を製造する。
【解決手段】 （ａ）成長基板を準備する工程と、（ｂ）成長基板上に半導体層を形成する工程と、（ｃ）半導体層上に、メッキ法を用いて銅で形成される金属支持体を形成する工程と、（ｄ）成長基板を半導体層から分離し除去する工程と、（ｅ）金属支持体を形成する銅の結晶粒と空孔の密度分布を均一化する熱処理工程とを有する光半導体素子の製造方法を提供する。
【選択図】 図１
【解決手段】 （ａ）成長基板を準備する工程と、（ｂ）成長基板上に半導体層を形成する工程と、（ｃ）半導体層上に、メッキ法を用いて銅で形成される金属支持体を形成する工程と、（ｄ）成長基板を半導体層から分離し除去する工程と、（ｅ）金属支持体を形成する銅の結晶粒と空孔の密度分布を均一化する熱処理工程とを有する光半導体素子の製造方法を提供する。
【選択図】 図１
Description
本発明は、光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法に関する。
近年、光半導体素子は高効率化によりその用途が広がり、液晶ディスプレイのバックライト等表示機器の光源のみならず一般照明や車両用灯具等の照明機器分野にも使用されている。
たとえば、携帯電話用液晶バックライトの光源として用いる場合、光半導体素子は２０ｍＡ程度の電流で駆動される。しかし一般照明や車両用灯具等の照明機器分野で使用される場合には高い出力が要求され、駆動電流はたとえば１Ａとなる。駆動電流の増加とともに光半導体素子の発熱量も増大するため、高出力が求められる光半導体素子及びそれを用いた光半導体装置では、放熱のための対策を行っている。
光半導体層上に熱伝導性のよい金属板を形成し、熱伝導性の悪い成長基板、たとえばサファイヤ基板を除去することで放熱性を向上させた光半導体素子の発明が知られている（たとえば、特許文献１参照）。
図９は、金属板の形成された光半導体素子、及び光半導体装置の製造工程を示すフローチャートである。
まず「半導体層形成」工程において、成長基板上に半導体層を形成する。半導体層の形成には、たとえば有機金属気相成長法(metal organic chemical vapor deposition; MOCVD)が用いられる。次に「金属支持体形成」工程において、半導体層上に金属膜を成膜し、金属膜上にメッキ法で金属板（メッキ膜）を形成する。「成長基板除去」工程では、成長基板を除去し半導体層を露出させる。そして「ｎ電極形成」工程において露出した半導体層上にｎ電極を形成し、「チップ化」工程で半導体層及び金属板を分割し、個々の光半導体素子にチップ化する。以上の工程を経て光半導体素子が製造される。
更に、光半導体装置として利用するために、「ダイボンディング」、「ワイヤボンディング」及び「樹脂封止」を行い、光半導体素子をパッケージ化する。「ダイボンディング」工程において、製造された光半導体素子の金属板を、導電性接着剤を介し一対のステムの片方に固定する。「ワイヤボンディング」工程においては、ｎ電極と他方のステムとを金（Ａｕ）ワイヤで電気的に接続する。最後に「樹脂封止」工程において、ステムの少なくとも一部、光半導体素子及びＡｕワイヤを光透過性の樹脂で封止する。このようにして光半導体装置が製造される。
「ダイボンディング」工程の導電性接着剤には、たとえば熱伝導性及び電気伝導性のよいＡｕＳｎはんだ（Ａｕ ８０ｗｔ％）が用いられ、ＡｕＳｎはんだをステムまたは光半導体素子に塗布後、リフロー炉で約３１５℃に加熱することで、ＡｕＳｎ共晶接合を行う。このとき光半導体素子の半導体層と金属板との間の熱膨張係数の相違、及び金属板内部の密度不均一に起因して半導体層が力を受け、半導体層が割れるという問題があった。
ＡｕＳｎはんだのＡｕ組成を、たとえば１０ｗｔ％とすると、共晶温度を約２１０℃まで低くすることができる。この場合、上記の半導体層が割れるという問題は生じにくい。半導体層と金属板との間の熱膨張係数の相違はそのままであっても、Ａｕ組成を下げれば、金属板の熱膨張量が半導体層に割れを生じさせない範囲の温度で、共晶接合が完了するためである。
しかし低Ａｕ組成のＡｕＳｎはんだを使用して光半導体装置を製造した場合、たとえば製造された光半導体装置をプリント基板等にはんだ付けする際の加熱（たとえば２５０℃）によって、光半導体素子がステムから剥離するという不良が発生する。低Ａｕ組成のＡｕＳｎはんだは、２５０℃の温度では再溶融を起こし、光半導体素子とステムとの接合強度が著しく弱まることが原因である。
本発明の目的は、高品質の光半導体装置の製造に使用可能な光半導体素子、及びその製造方法を提供することである。
また、高品質の光半導体装置の製造方法を提供することである。
本発明の一観点によれば、（ａ）成長基板を準備する工程と、（ｂ）前記成長基板上に半導体層を形成する工程と、（ｃ）前記半導体層上に、メッキ法を用いて銅で形成される金属支持体を形成する工程と、（ｄ）前記成長基板を、前記半導体層から分離し除去する工程と、（ｅ）前記金属支持体を形成する銅の結晶粒と空孔の密度分布を均一化する熱処理工程とを有する光半導体素子の製造方法が提供される。
また、本発明の他の観点によれば、（ａ）成長基板を準備する工程と、（ｂ）前記成長基板上に半導体層を形成する工程と、（ｃ）前記半導体層上に、メッキ法を用いて銅で形成される金属支持体を形成する工程と、（ｄ）前記成長基板を、前記半導体層から分離し除去する工程と、（ｅ）前記金属支持体を形成する銅の結晶粒と空孔の密度分布を均一化する熱処理工程と、（ｆ）Ａｕ組成が７８〜８０ｗｔ％のＡｕＳｎはんだを用い、導電部材上に前記金属支持体を共晶接合する工程とを有する光半導体装置の製造方法が提供される。
更に、本発明の他の観点によれば、メッキ法で形成された銅からなる金属支持体と、前記金属支持体上に形成された半導体層とを有し、前記金属支持体と前記半導体層との界面から厚さ方向に５μｍの範囲における、前記金属支持体の結晶粒の粒径が３μｍ以下である光半導体素子が提供される。
本発明によれば、高品質の光半導体装置の製造に使用可能な光半導体素子、及びその製造方法を提供することができる。
また、高品質の光半導体装置の製造方法を提供することができる。
図１〜図４（Ｂ）を参照して、実施例による光半導体素子及び光半導体装置の製造方法について説明する。
図１は、実施例による光半導体素子及び光半導体装置の製造方法を示すフローチャートである。実施例による光半導体素子の製造方法は、「半導体層形成」工程、「金属支持体形成」工程、「成長基板除去」工程、「ｎ電極形成」工程、「チップ化」工程、及び「熱処理」工程を含む。実施例による光半導体装置の製造方法は、更に「ダイボンディング」工程、「ワイヤボンディング」工程、及び「樹脂封止」工程を含む。
図９に示したフローチャートとは、「チップ化」工程の後に「熱処理」工程を備える点において相違する。「熱処理」工程は、「成長基板除去」工程と「ｎ電極形成」工程との間、または「ｎ電極形成」工程と「チップ化」工程との間に実施してもよい。更に、たとえば「成長基板除去」工程後と「チップ化」工程後の双方で行う等、少なくとも一回実施すればよい。
図２（Ａ）〜（Ｆ）を参照して、実施例による光半導体素子の製造方法を詳説する。
図２（Ａ）は、「半導体層形成」工程を示す概略的な断面図である。本工程においては、ＡｌｘＩｎｙＧａｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表されるＩＩＩ族窒化物半導体膜を成長させることが可能な成長基板、たとえばＣ面サファイア基板１０を準備し、ＭＯＣＶＤを用いてサファイア基板１０上に、ＡｌｘＩｎｙＧａｚＮからなるｎ型半導体層２１、活性層２２及びｐ型半導体層２３が積層された半導体膜２０を結晶成長させる。
まず、サファイア基板１０をＭＯＣＶＤ装置に投入し、水素雰囲気中で１０００℃、１０分の加熱（サーマルクリーニング）を行う。次に、約５００℃でトリメチルガリウム（ＴＭＧ）を１０．４μｍｏｌ／ｍｉｎ、ＮＨ３を３．３ＬＭにて３分間供給し、サファイア基板１０上に低温バッファ層（ＧａＮ層）を形成する。続いてサファイア基板１０を１０００℃まで昇温して３０秒間保持することにより、形成された低温バッファ層を結晶化させ、更にそのままの温度でＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを２０分間供給し、低温バッファ層上に厚さ約１μｍの下地ＧａＮ層を形成する。その後、１０００℃でＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＳｉＨ４２．７×１０−９μｍｏｌ／ｍｉｎを１２０分間供給し、下地ＧａＮ層上に厚さ約７μｍのｎ−ＧａＮ層（ｎ型半導体層２１）を成長させる。
ｎ型半導体層２１上に、ＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を有する活性層２２を形成する。たとえばＩｎＧａＮ／ＧａＮを１周期として５周期分の成長を行わせる。ＩｎＧａＮ井戸層は、温度約７００℃でＴＭＧ３．６μｍｏｌ／ｍｉｎ、トリメチルインジウム（ＴＭＩ）１０μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを３３秒間供給し、厚さ約２．２ｎｍに形成する。ＧａＮ障壁層は、温度約７００℃でＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを３２０秒間供給し、厚さ約１５ｎｍに形成する。
続いて温度を８７０℃に昇温し、ＴＭＧ８．１μｍｏｌ／ｍｉｎ、トリメチルアルミニウム（ＴＭＡ）７．５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）２．９×１０−７μｍｏｌ／ｍｉｎを５分間供給して、活性層２２上に厚さ約４０ｎｍのｐ−ＡｌＧａＮクラッド層を成長させる。そしてそのままの温度で、ＴＭＧ１８μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、Ｃｐ２Ｍｇ２．９×１０−７μｍｏｌ／ｍｉｎを７分間供給し、ｐ−ＡｌＧａＮクラッド層上に厚さ約１５０ｎｍのｐ−ＧａＮ層（ｐ型半導体層２３）を成長させる。
このようにしてサファイア基板１０上に、ｎ型半導体層２１、活性層２２及びｐ型半導体層２３がこの順に積層された半導体膜２０を形成する。
図２（Ｂ）は、「金属支持体形成」工程を示す概略的な断面図である。本工程においては、まず半導体膜２０のｐ型半導体層２３上に、電子ビーム蒸着法により、順にＰｔ／Ａｇ／Ｔｉ／Ｐｔ／Ａｕで構成される金属下地層（ｐ電極）３１を形成する。そして半導体膜２０及び金属下地層３１が形成されたサファイア基板１０をメッキ浴内に浸し、電解メッキ法を用いて銅メッキによる金属支持体３０を、厚さ約１５０μｍとなるように積層する。
具体的には、メッキ用導電膜表面を希硫酸溶液に浸し、メッキ開始面となるＡｕ表面を酸活性する。続いて銅メッキ層の拡散を防ぐ目的で、硫酸ニッケルと塩化ニッケルの混合浴にてニッケルメッキ層を２μｍ成膜する。次に主となる支持体部として、硫酸銅浴にて銅メッキを１５０μｍ成膜する。その際に、メッキの剛性や平坦性等の機械的特性を調整するための添加剤として、有機物ベースの平滑剤、光沢剤を用いてもよい。銅メッキ層を成膜する際の電流密度は３〜８Ａ／ｄｍ２としたが、メッキ平坦性と均一な分布のために、電流密度を４〜６Ａ／ｄｍ２とすることがより好ましい。更に、再度ニッケル浴にてニッケルメッキ層を２μｍ成膜する。そして最終面に金メッキを３００ｎｍ成膜し、銅メッキ表面の酸化防止とする。
図２（Ｃ）は、「成長基板除去」工程を示す概略的な断面図である。本工程においては、成長基板（サファイア基板１０）を除去し、半導体膜２０のｎ型半導体層２１表面を露出させる。
サファイア基板１０の除去は、たとえばエキシマレーザ（波長２６６ｎｍ）によるレーザリフトオフ(laser lift off; LLO)法を用いて行う。サファイア基板１０側からレーザビームを照射し、サファイア基板１０と半導体膜２０との界面にあるＧａＮをガリウム（Ｇａ）と窒素（Ｎ２）とに分解することで、サファイア基板１０を半導体膜２０から剥離する。エキシマレーザに代えてＮｄ：ＹＡＧレーザ等を使用することもできる。
サファイア基板１０の除去は、研削・研磨や反応性イオンエッチング(reactive ion etching; RIE)等を用いて行ってもよい。また成長基板としてサファイア基板でなく、ＳｉやＳｉＣ等、特定の溶液に溶解するものを用いれば化学的な処理を施して成長基板の除去を行うことも可能である。
図２（Ｄ）は、「ｎ電極形成」工程を示す概略的な断面図である。本工程において、サファイア基板１０が除去され露出したｎ型半導体層２１表面の所定の位置に、フォトリソグラフィ及び電子ビーム蒸着法を用いて、Ｔｉ／Ｐｔ／Ａｕからなるｎ電極４０を形成する。たとえばｎ電極４０のＴｉ層は厚さ１０Å、Ｐｔ層は厚さ１０００Å、Ａｕ層は厚さ１５０００Åである。
図２（Ｅ）は、「チップ化」工程を示す概略的な断面図である。本工程において、ウエハを個々の光半導体素子に区画しチップ化する。チップ化は、半導体膜２０、金属下地層３１、金属支持体３０の所定領域を除去することで行う。半導体膜２０の除去（ストリートライン形成）は、フォトリソグラフィで光半導体素子となる領域を保護した後、エッチングを用いて行う。エッチングは、ＫＯＨやＮａＯＨ等のアルカリ溶液に浸すウエットエッチング、ＲＩＥによるドライエッチング等のエッチング手法の単数または複数を組み合わせて行うことが可能である。エッチングの後、露出した金属下地層３１の表面から、たとえばＮｄ：ＹＡＧレーザを照射して金属下地層３１及び金属支持体３０を切断し、個々の光半導体素子に分割する。
図２（Ｆ）は、「熱処理」工程を示す概略的な断面図である。本工程においては、まずチップ化された光半導体素子をホットプレート上で加熱する。たとえば大気中にて昇温速度約２５℃／秒で１２０℃まで加熱後、約９０秒間保持する。その後、光半導体素子をホットプレート上から除き、金属製の台上に載置することで急冷（約２５℃／秒）する。なお、熱処理工程については後に詳述する。
こうして、たとえば金属支持体３０とｎ電極４０との間への電圧の印加により、活性層２２が発光する光半導体素子が製造される。
図３（Ａ）は、「ダイボンディング」工程を示す概略的な断面図である。本工程においては、チップ化された光半導体素子を一対の金属製のステム５０の一方５０ａに、ＡｕＳｎはんだ（導電性接着剤）６０を介して固定する。光半導体素子の金属支持体及び／またはステム５０ａの表面にＡｕＳｎはんだ６０を塗布し、電気炉で加熱することにより共晶接合を行う。実施例においては、ＡｕＳｎはんだ６０にＡｕ組成が約８０ｗｔ％のものを使用し、３１５℃で９０秒間加熱（リフロー）することにより共晶を行った。３１５℃までは約１００℃／秒で昇温し、９０秒経過後は約１０℃／秒で降温した。
ダイボンディングに使用するＡｕＳｎはんだ６０は、Ａｕ７８〜８０ｗｔ％の組成を有するものが好ましい。これよりＡｕ組成の低いものは、共晶後の強度が比較的弱く剥離しやすい。また、低Ａｕ組成のＡｕＳｎはんだは繰り返しの温度変化に弱い。
光半導体装置は、ダイボンディング後も、後述する封止樹脂の熱硬化の際や、完成した光半導体装置をプリント基板や製品に組み付けるはんだ付けの際にも高温にさらされる。特に、光半導体装置をはんだ付けする場合、２００℃〜２８０℃、通常は２５０℃での加熱が必要となる。低Ａｕ組成のＡｕＳｎはんだは、２５０℃では実装はんだ時にＡｕＳｎ共晶部分が再溶融を起こすため、光半導体素子の接合強度が著しく弱まり、光半導体素子がステム５０ａから剥離するなどの不良が発生しやすい。更に、光半導体装置の使用条件によっては、駆動時に光半導体素子の温度がたとえば１５０℃まで上昇することから、低Ａｕ組成のＡｕＳｎはんだは光半導体装置を使用する際にも好適とはいえない。一方、Ａｕ組成７８〜８０ｗｔ％のＡｕＳｎはんだは共晶温度が約２８６℃と高く、後の工程での溶融が起こりにくく、接合強度、温度変化への耐性ともに優れている。
図３（Ｂ）は、「ワイヤボンディング」工程を示す概略的な断面図である。本工程においては、光半導体素子のｎ電極と他方のステム５０ｂとをＡｕワイヤ７０で電気的に接続する。
図３（Ｃ）は、「樹脂封止」工程を示す概略的な断面図である。本工程においては、光半導体素子、Ａｕワイヤ７０、及びステム５０（ステム５０ａ、５０ｂ）の一部をエポキシ樹脂８０で覆い、封止する。封止は、樹脂封止用の型にエポキシ樹脂の前駆体を充填し、光半導体素子及びＡｕワイヤ７０のついたステム５０を差し込み、電気炉にてエポキシ樹脂８０を熱硬化（１５０℃で３５分）させて行う。なお、封止にはエポキシ樹脂のほか、アクリル樹脂、シリコーン樹脂を用いることもできる。
このようにして、実施例による光半導体装置が製造される。
図４（Ａ）及び（Ｂ）を参照して、熱処理工程について詳説する。
図４（Ａ）は、図２（Ｆ）を参照して説明した熱処理工程、及び図３（Ａ）を参照して説明したダイボンディング工程における温度変化を示すグラフである。グラフの横軸は時間を単位「秒」で示し、縦軸は温度を単位「℃」で示す。
熱処理工程においては、図２（Ｆ）を参照して説明したように、光半導体素子の金属支持体をホットプレート上に載置し、昇温速度約２５℃／秒で１２０℃まで加熱する。加熱時間は、たとえば約４秒である。光半導体素子は１２０℃で９０秒間保持された後、降温速度約２５℃／秒で冷却される。冷却時間は、たとえば約４秒である。なお、本例においては、１２０℃まで加熱を行ったが、加熱温度には幅をもたせることができ、少なくとも１００℃〜１４０℃においては、後述の効果を得ることができるであろう。
ダイボンディング工程においては、図３（Ａ）を参照して説明したように、光半導体素子の金属支持体及び／またはステムの表面にＡｕＳｎはんだを塗布し、電気炉で加熱（リフロー）することにより共晶接合を行う。約１００℃／秒で約３秒間昇温し３１５℃とした後、３１５℃の状態を９０秒間保持する。その後、電気炉から取り出すことで約１０℃／秒で約３０秒間降温する。
図４（Ｂ）は、熱処理工程の他の例を示すグラフである。グラフの横軸は時間を単位「秒」で示し、縦軸は温度を単位「℃」で示す。図４（Ａ）に示す例には、光半導体素子の温度を上昇させ、保持し、下降させるという処理を一度だけ行ったが、本図に示すように、保持温度を変えて、上昇、保持、下降の処理を複数回繰り返してもよい。この場合、図示するように、保持温度は低温から徐々に上げていくのが好ましい。
一度めの処理は、たとえば光半導体素子（金属支持体）をホットプレート上に載置し、約３秒間加熱する。光半導体素子の温度は、約２５℃／秒で上昇し、１００℃となる。続いて光半導体素子を１００℃の状態で９０秒間保持する。その後、光半導体素子をホットプレート上から除き、金属製の台上に載置して約２５℃／秒で急冷（約３秒間）する。
二度めの処理は、光半導体素子を約２５℃／秒で約４秒間昇温させ、１２０℃とした後、その温度で９０秒間保持し、約２５℃／秒で約４秒間降温させる。
三度めの処理は、光半導体素子を約２５℃／秒で約５秒間昇温させ、１４０℃とした後、その温度で９０秒間保持し、約２５℃／秒で約５秒間降温させる。
ここで、一度めの処理と二度めの処理との間の時間間隔（インターバル）は、たとえば５秒間であり、二度めの処理と三度めの処理との間の時間間隔は、たとえば５秒間である。
なお、ダイボンディング工程における温度変化は、図４（Ａ）に示す例と等しい。
実施例による光半導体素子及び光半導体装置の製造方法の特徴は熱処理工程にある。この処理を施すことにより、ダイボンディング工程のリフロー後も、半導体膜に割れを発生させることなく、光半導体装置を製造可能となる。
図１〜図４（Ｂ）を参照して説明した実施例による製造方法によれば、以下に示すように、高品質の光半導体素子及び光半導体装置を製造することができる。
図５（Ａ）、（Ｂ）及び図６を用いて、比較例について説明し、実施例による方法で製造された素子及び装置を、比較例と比べる。本願発明者らは、実施例による光半導体素子の製造方法から「熱処理」工程を除いた方法で素子を作製した。便宜上、これを比較例による光半導体素子と呼ぶ。
図５（Ａ）、（Ｂ）を参照して、それぞれ第１、第２の比較例について説明する。
図５（Ａ）を参照する。第１の比較例とは、比較例による光半導体素子に、実施例による光半導体装置の製造方法の「ダイボンディング工程」と等しい温度変化を与えた場合をいう。「チップ化」工程の後、チップ化された素子を、ホットプレートで約１００℃／秒で約３秒間昇温し３１５℃（ＡｕＳｎはんだの共晶温度以上）とした後、３１５℃の状態を９０秒間保持し、その後、約１０℃／秒で約３０秒間降温した場合が第１の比較例である。ここでＡｕ組成７８〜８０ｗｔ％のＡｕＳｎはんだの共晶温度は、約２８６℃である。実際の製造工程では、光半導体素子を搭載する光半導体装置の周辺部材（たとえばステム、封止樹脂）の形状や材質により共晶温度よりも高い温度で加熱しないと、ＡｕＳｎ共晶を得られない場合がある。そのため、本例では一般的な条件である３１５℃でダイボンディング工程を再現した。図５（Ａ）には、素子に与える温度変化を、横軸に時間を単位「秒」で、縦軸に温度を単位「℃」で表した。
本願発明者らが、第１の比較例による光半導体素子を２０個製造し、半導体膜を検査したところ、２０個すべての素子について半導体膜が割れているのが確認された。
図５（Ｂ）を参照する。第２の比較例は、比較例による光半導体素子に与える温度変化が、第１の比較例と異なる。第２の比較例においては、第１の比較例よりも遅い昇温速度で、具体的には図５（Ｂ）に示すように約０．７℃／秒で、約４２０秒間かけて３１５℃まで昇温する。その後は３１５℃の状態を９０秒間保持し、約１０℃／秒で約３０秒間降温する。
本願発明者らは、第２の比較例による光半導体素子についても２０個を製造し、半導体膜を検査した。２０個すべての素子について半導体膜が割れているのが確認された。
図６に、実施例と比較例に関する金属支持体のＳＥＭ像及び半導体膜との界面付近の断面模式図をまとめた。本図を参照して、実施例による製造方法で製造された光半導体素子及び装置を、第１及び第２の比較例による光半導体素子と比較する。
図６においては、左列から右列に向かって順に、金属支持体形成（銅メッキ）及び成長基板除去工程直後、第１の比較例、第２の比較例、実施例による光半導体素子、実施例による光半導体装置に関する資料を表す。また、上段から下段に向かって順に、金属支持体（銅メッキ）の裏面ＳＥＭ像、断面ＳＥＭ像、半導体膜との界面付近（界面から４〜５μｍまで）の断面模式図を表す。なお、たとえば「金属支持体と半導体膜との界面」という場合の「金属支持体」は「金属支持体３０」のほか「金属下地層３１」も含む。
なお、中段の断面ＳＥＭ像においては、写真の上端が半導体膜との界面を示す。また、実施例による光半導体装置に関しては、裏面ＳＥＭ像を撮影するため、実施例による光半導体素子に「ダイボンディング工程」と等しい温度変化を与えたのみで、実際には「ダイボンディング工程」以降の工程は実施しなかった。
「銅メッキ・基板除去直後」の列を参照する。本列は、実施例、比較例の双方の光半導体素子に共通する資料である。裏面ＳＥＭ像、断面ＳＥＭ像を見ると、金属支持体（銅メッキ）の結晶粒が不均一に存在しているのがわかる。本願発明者らは、この状態を下段の断面模式図で表した。すなわち銅メッキで金属支持体を形成し、成長基板を除去した直後においては、銅の結晶粒と空孔（結晶粒間の空隙）の密度分布が場所により不均一である。
「第１の比較例」の列を参照する。裏面ＳＥＭ像、断面ＳＥＭ像から、第１の比較例においては、金属支持体の銅の結晶粒の大きさにばらつきがあり、特に金属下地層から金属支持体界面付近に粗大な結晶粒が多く見られることがわかる。これはダイボンディング工程において、結晶粒成長しやすい環境にあった一部の結晶粒が過剰成長した結果であると考えられる。また裏面ＳＥＭ像に、ピントが合っていない領域が多くあることから、金属支持体の裏面には大きな凹凸が存在していることがわかる。これは銅結晶粒の密度分布の不均一によるものと推測される。このような凹凸は薄い半導体膜を歪ませ、半導体膜に割れを生じさせる一因となると考えられる。断面模式図には、結晶粒と空孔の不均一な密度分布をひきずったまま、粗大結晶粒が形成された様子を表現した。
「第２の比較例」の列を参照する。裏面ＳＥＭ像、断面ＳＥＭ像が示すように、第２の比較例においては、金属支持体全域にわたってかなり大きな結晶粒が分布している。これは長い加熱時間の間に、マイグレーションや再結晶により空孔が排斥され、金属支持体全体にわたって結晶粒成長が過剰に進んだためと考えられる。断面模式図には、ダイボンディング工程において、十分な結晶粒の移動と、結晶粒成長によって粗大粒子が多く形成された様子を表した。
「実施例（光半導体素子）」の列を参照する。本列は、実施例による光半導体素子に係る資料である。裏面ＳＥＭ像、断面ＳＥＭ像から、実施例による光半導体素子の金属支持体においては、細かい結晶粒がほぼ均一に分布しているのがわかる。結晶粒の粒径は約１μｍである。ここで、粒径とは、ＳＥＭ像観察結果から測定した結晶粒の最大幅（結晶粒を内部に含む最小の円の直径）をいう。実施例による光半導体素子の金属支持体においては、半導体膜との界面から膜厚方向（界面と直交する方向）に５μｍの範囲における、すべての結晶粒の粒径が３μｍ以下であり、粒径３μｍより大きい結晶粒は存在しなかった。また、半導体膜との界面から膜厚方向に５μｍの範囲において、半導体膜との界面に沿う方向の定方向最大径は２μｍ以下であった。
「銅メッキ・基板除去直後」の列の断面ＳＥＭ像と比較すると、半導体膜と金属支持体との界面から、厚さ方向に離れた領域でも細かい結晶粒が均一に分布しているのが明瞭に確認される。これは金属支持体形成時（銅メッキ時）、または熱処理工程の昇温時もしくは保持時に粗大に成長途中だった結晶粒が、熱処理工程の冷却過程で分離したためと考えられる。断面模式図には、成長途中だった結晶粒が、熱処理工程の冷却により微細化し、最終的に銅の結晶粒と空孔の密度分布が均一化した様子を表した。
「実施例（光半導体装置）」の列を参照する。本列は、実施例による光半導体素子に、実施例による光半導体装置の製造方法の「ダイボンディング工程」と等しい温度変化を与えた装置に係る資料である。裏面ＳＥＭ像、断面ＳＥＭ像から、粗大な結晶粒の成長はなく、半導体膜と金属支持体との界面付近で、結晶粒と空孔の密度が均一に分布しているのが認められる。「実施例（光半導体素子）」の列の断面ＳＥＭ像と比較すると、半導体膜と金属支持体との界面から厚さ方向に約１０μｍ離れた領域の結晶粒がやや大きくなっているが、後述するように、半導体膜の割れに大きく影響すると考えられる界面付近（界面〜５μｍ）の結晶粒の粒径は、温度変化を与える前とほとんど変化していない。断面模式図には、過剰な結晶粒成長が抑制され、適度な空孔密度分布が実現されている様子を表した。
本願発明者らが、実施例による光半導体素子を２０個準備し、これらに「ダイボンディング工程」と等しい温度変化を与えたところ、半導体膜に割れを生じたものはなかった。このことから実施例による光半導体素子を用いると、Ａｕ組成７８〜８０ｗｔ％のＡｕＳｎはんだを用いてダイボンディングを行えることがわかる。また、Ａｕ組成７８〜８０ｗｔ％のＡｕＳｎはんだを使用できるため、たとえば光半導体装置をプリント基板等にはんだ付けする際の温度（たとえば２５０℃）にさらしても、光半導体素子の剥がれといった不良を生じない。
実施例による製造方法で製造した光半導体素子及び光半導体装置の半導体膜に割れが生じなかった事実に関し、本願発明者らはその理由を次のように考えた。
まず、図７（Ａ）〜図７（Ｆ）を用いて、第１及び第２の比較例の半導体膜に割れが発生した理由を考察する。
図７（Ａ）を参照する。金属支持体３０形成（銅メッキ）後、成長基板（サファイア基板１０）を除去すると、半導体膜２０に内在していた応力が解放され、本図に示すように、ウエハが半導体膜２０側に凸になるような形で反る。ウエハが反ったままでは均一な処理が行えないため、以後の各工程では各種装置にウエハを取り付ける際、ウエハが平坦になるように力を加えて変形させる。銅等の金属に力を加えて変形させると、金属に内部歪みが発生する。内部歪みを含む金属を加熱すると、内部歪みが導入される前の状態に戻ろうとする現象、すなわち回復、再結晶、結晶粒成長が順に起こるとされている。
回復とは、結晶粒がそのままの形で内部歪みを解放していく過程をいう。再結晶とは、内部歪みをもつ結晶粒が内部歪みのない新しい結晶粒に置換されていくことをいう。結晶粒成長とは、再結晶後の結晶粒をさらに加熱し続けた場合に、隣接する結晶粒の粒界が消滅することで大きくなる現象をいう。回復、再結晶、結晶粒成長を生じさせる温度や、必要な加熱時間は、金属の種類だけでなく、加工の度合い（内部歪みの量）や密度、粒度、純度等にも影響を受ける。
図７（Ｂ）を参照する。図７（Ｂ）は、図６の「銅メッキ・基板除去直後」の列下段の断面模式図と等しい図である。前述のように、銅メッキで金属支持体３０を形成し、成長基板１０を除去した直後においては、銅の結晶粒と空孔の密度分布が場所により不均一であり、銅結晶粒が密に集合した領域と、空孔を多く含む疎な領域が混在する。
図７（Ｃ）を参照する。図７（Ｃ）は、１２０℃付近における、金属支持体３０（銅結晶粒）の状態を示す概略的な断面図である。１２０℃は、金属支持体を構成する銅の再結晶温度である。再結晶温度は一般に「１時間加熱したときに再結晶が完了する温度」と定義されている。たとえばダイボンディング工程の昇温過程において加熱される光半導体素子の金属支持体３０においては、約１２０℃の温度で、領域によって、再結晶、粗大結晶粒の形成が開始され進行する。
図７（Ｄ）を参照する。図７（Ｄ）は、図６の「第１の比較例」の列下段の断面模式図と等しい図である。たとえばダイボンディング工程において、図７（Ｂ）に示す、銅の結晶粒と空孔の密度分布が不均一な金属支持体３０をもつ光半導体素子を、３１５℃（ＡｕＳｎの共晶温度以上）まで比較的短時間で加熱すると、前述のように、再結晶及び結晶粒成長が起きやすい領域では結晶粒成長が過剰に進み、粗大な結晶粒が形成される。第１の比較例の金属支持体には、半導体膜との界面に接して、粒径が４μｍ以上の粗大粒子が存在していた。
図７（Ｅ）を参照する。図７（Ｅ）は、図６の「第２の比較例」の列下段の断面模式図と等しい図である。たとえばダイボンディング工程において、図７（Ｂ）に示す、銅の結晶粒と空孔の密度分布が不均一な金属支持体３０をもつ光半導体素子を、３１５℃まで比較的時間をかけて加熱すると、前述のように、空孔が少なく、粗大粒子の多い結晶粒分布が形成される。第２の比較例の金属支持体には、半導体膜との界面に接して、粒径５μｍ以上の粗大粒子、領域によっては粒径７μｍ以上の粗大粒子が存在していた。
図７（Ｆ）を参照する。金属支持体３０を構成する銅の熱膨張係数は、半導体膜２０（ＧａＮ）のそれに比べて約３．３倍大きい。このためダイボンディング工程における加熱で、半導体膜２０は、その面内方向において引っ張られる向きの力を受ける。殊に比較例、特に第２の比較例のような態様で、半導体膜２０との界面付近の金属支持体が粗大粒子で構成されている場合には、空孔密度は低くなり銅密度が高くなる。このような状態において熱膨張が生じると、銅の結晶粒同士が押し合い、半導体膜２０がのびる方向に大きな力が加わる。このため半導体膜２０には、ダイボンディング工程において、割れが発生すると考えられる。
また半導体膜２０の表面には、貫通転位に起因する、断面が三角形状のピットが存在する。ピットは結晶欠陥に起因しているため、ピット及びその周辺の半導体膜２０は、比較的弱い結晶で形成されている。半導体膜２０がのびる方向に引っ張られた場合、ピットが広がり、ピットを起点にして一層半導体膜２０は割れやすくなると考えられる。ピットはサファイア等の異種基板と半導体膜との格子不整合によって発生するため、異種基板を成長基板として用いるＡｌＩｎＧａＮ系の光半導体素子においては、特に半導体膜２０が割れやすくなる。
次に、図８（Ａ）〜図８（Ｃ）を用いて、実施例による半導体装置の半導体膜に割れが発生しない理由を考察する。
図８（Ａ）を参照する。図８（Ａ）は、図６の「実施例（光半導体素子）」の列下段の断面模式図と等しい図である。前述のように、実施例による光半導体素子の金属支持体３０においては、銅の結晶粒と空孔の密度分布が均一化している。これは熱処理工程の存在によるものと考えられる。
図８（Ｂ）を参照する。図８（Ｂ）は、図６の「実施例（光半導体装置）」の列下段の断面模式図と等しい図である。ダイボンディング工程の温度変化を経た後でも、金属支持体３０における過剰な結晶粒成長が抑制され、適度な空孔密度分布が実現されている。
図８（Ｃ）を参照する。図８（Ａ）に示すような結晶粒と空孔の密度が適度かつ均一に分布している光半導体素子においては、ダイボンディング工程における加熱で銅の結晶粒が熱膨張しても、その膨張が結晶粒間の空孔に向かうため、金属支持体３０全体での膨張量が小さくなる。すなわち実施例による光半導体素子のように、熱処理を施されて製造された光半導体素子においては、金属支持体３０の実質的な熱膨張率が小さい。このため、金属支持体３０の熱膨張率と半導体膜２０のそれとの差が小さくなり、ダイボンディング工程で加熱（たとえば３１５℃で実施されるＡｕＳｎはんだの共晶接合）を行っても、半導体膜２０に割れが生じないと考えられる。
高Ａｕ組成のＡｕＳｎはんだによる共晶結合後も半導体膜に割れが生じるほどの過剰な結晶粒成長や、密度分布の不均一のない、実施例による光半導体装置は、量産性及び信頼性に優れている（歩留まりが向上されている）と考えられる。
実施例による光半導体素子の製造方法は、熱処理工程を含む。熱処理工程においては、加熱時及び保持時に、結晶粒のマイグレーションにより、結晶粒と空孔の密度分布が均一化される。そして冷却時に、結晶粒が微細化する。銅の結晶粒と空孔の密度分布は、このとき一層均一化される。
熱処理工程加熱時における昇温速度は、１５〜３５℃／秒の範囲で調整することが好ましい。これより速く昇温すると、金属支持体内部で銅結晶粒の十分なマイグレーションが生じず、結晶粒と空孔の密度分布を均一化することが困難である。昇温速度がこれより遅い場合は、結晶粒成長の進行しやすい領域で粗大結晶粒が形成され、ダイボンディング工程において半導体膜の割れが発生しやすくなる。
また、熱処理工程保持時における保持温度は再結晶温度の前後２０℃が好ましいと考えられる。保持時間は５分以下であれば可能であるが、１分〜３分であることがより好ましい。再結晶温度は材料の種類だけでなく、加工度や密度等の状態によっても変動し、このため、たとえばメッキ法で形成された金属支持体では、再結晶温度付近での保持時間が一定である場合でも、領域によって再結晶や結晶粒成長の進行度に差ができる。保持温度や保持時間がこれらを下回ると、マイグレーションが十分に起こらず、密度分布が均一な金属支持体が形成されにくくなる。他方、保持温度や保持時間がこれらを上回ると、マイグレーションや結晶粒成長が過剰に進行し、密度が高く、粗大結晶粒の多い金属支持体が形成されやすくなって、ダイボンディング工程で半導体膜が割れやすくなる。
なお、図４（Ｂ）を参照して説明した、保持温度を変え、温度上昇、保持、温度下降の処理を複数回繰り返す熱処理工程を採用すると、再結晶や結晶粒成長の進行度に差のあったそれぞれの領域に、最適な結晶粒径及び空孔密度分布を実現することが可能である。
降温速度の好ましい範囲は、１５〜３５℃／秒である。このような比較的速い降温速度で、たとえば室温まで冷却することにより、粗大結晶粒への変化途中にある結晶粒が収縮することで再分離すると考えられる。降温速度がこれよりも遅いと、冷却中にも結晶粒が成長することがある。これよりも速い場合には、急激な収縮により、半導体膜の割れや金属支持体の変形が起きる可能性がある。
このような熱処理工程を実施することで、金属支持体を、粗大結晶粒のない、かつ結晶粒と空孔の密度が均一に分布した状態とすることが可能である。
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。
たとえば、実施例においては金属支持体を銅で形成したが、１ｗｔ％以下の微量の添加物を含む銅で形成した場合であっても、実施例と同じ条件で同様の結果を得ることができるであろう。したがって、本明細書及び特許請求の範囲においては、１ｗｔ％以下の微量の添加物を含む銅についても銅と表現される。
更に、実施例における熱処理工程では、金属支持体を昇温後、室温付近まで降温したが、０℃以上５０℃以下の範囲まで降温すれば、実施例と同様の効果が得られるであろう。
また、実施例においては熱処理工程を、昇温過程、保持過程、降温過程で構成したが、保持過程を省略してもよい。
更に、ｎ電極形成工程でアロイ（合金化）を施す場合においては、ｎ電極形成工程前にも熱処理工程を行うことができる。
また、実施例のｎ電極形成工程においては、ｎ電極を、成長基板除去後に、成長基板が除去されることにより露出したｎ型半導体層の表面に形成したが、半導体層形成工程後、金属支持体形成工程前に、ｐ型半導体層及び活性層を一部除去して露出したｎ型半導体層上に形成することもできる。この場合、たとえば金属支持体形成後、該金属支持体の所望領域を電気分解する、あるいは、ｎ電極及び／またはｐ電極を囲う絶縁膜を形成後、メッキ法により金属支持体を形成する、などの適宜な方法により、ｐ電極とｎ電極上に金属支持体を、ｎ電極とｐ電極との絶縁を確保して形成する。
更に、実施例のワイヤボンディング工程、樹脂封止工程は、素子タイプ、用途等に応じて任意に施される。
また、実施例においては、金属製のステム上に光半導体素子をダイボンディングしているが、ステムタイプに限らず、たとえば樹脂基板上に形成された金属パタン上などの、適宜な給電用の導電部材上にダイボンディングすることができる。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
光半導体素子、光半導体素子の製造、光半導体装置の製造全般に利用可能である。殊に、高出力で使用する、一般照明、車両用灯具、液晶表示装置の大型バックライト等に使われる光半導体素子、光半導体素子の製造、光半導体装置の製造に好適に利用できる。
１０ サファイア基板
２０ 半導体膜
２１ ｎ型半導体層
２２ 活性層
２３ ｐ型半導体層
３０ 金属支持体
３１ 金属下地層
４０ ｎ電極
５０、５０ａ、５０ｂ ステム
６０ ＡｕＳｎはんだ
７０ Ａｕワイヤ
８０ エポキシ樹脂
２０ 半導体膜
２１ ｎ型半導体層
２２ 活性層
２３ ｐ型半導体層
３０ 金属支持体
３１ 金属下地層
４０ ｎ電極
５０、５０ａ、５０ｂ ステム
６０ ＡｕＳｎはんだ
７０ Ａｕワイヤ
８０ エポキシ樹脂
Claims (12)
- （ａ）成長基板を準備する工程と、
（ｂ）前記成長基板上に半導体層を形成する工程と、
（ｃ）前記半導体層上に、メッキ法を用いて銅で形成される金属支持体を形成する工程と、
（ｄ）前記成長基板を、前記半導体層から分離し除去する工程と、
（ｅ）前記金属支持体を形成する銅の結晶粒と空孔の密度分布を均一化する熱処理工程と
を有する光半導体素子の製造方法。 - 前記工程（ｅ）において、前記金属支持体を、１００〜１４０℃に昇温した後、５０℃以下に降温する請求項１に記載の光半導体素子の製造方法。
- 前記工程（ｅ）において、前記金属支持体を昇温する速度が、１５〜３５℃／秒である請求項２に記載の光半導体素子の製造方法。
- 前記工程（ｅ）において、前記金属支持体を降温する速度が、１５〜３５℃／秒である請求項２または３に記載の光半導体素子の製造方法。
- 前記工程（ｅ）において、前記金属支持体を１００〜１４０℃に昇温した後、該温度範囲で５分以下の時間保持し、その後５０℃以下に降温する請求項２〜４のいずれか１項に記載の光半導体素子の製造方法。
- 前記工程（ｅ）において、前記金属支持体を１００〜１４０℃に昇温した後、該温度範囲で１〜３分間保持し、その後５０℃以下に降温する請求項５に記載の光半導体素子の製造方法。
- 前記工程（ｅ）において、前記金属支持体を１００〜１４０℃に昇温した後、５０℃以下に降温する過程を複数回繰り返す請求項２〜６のいずれか１項に記載の光半導体素子の製造方法。
- 前記工程（ａ）で準備する成長基板がサファイア基板である請求項１〜７のいずれか１項に記載の光半導体素子の製造方法。
- 前記工程（ｂ）において、ＡｌｘＩｎｙＧａｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表されるＩＩＩ族窒化物半導体で、前記半導体層を形成する請求項１〜８のいずれか１項に記載の光半導体素子の製造方法。
- 前記工程（ｄ）と（ｅ）との間、前記工程（ｅ）の後のいずれかに、
（ｆ）前記工程（ｄ）で前記成長基板の除去された面の半導体層上に、電極を形成する工程
を有する請求項１〜９のいずれか１項に記載の光半導体素子の製造方法。 - （ａ）成長基板を準備する工程と、
（ｂ）前記成長基板上に半導体層を形成する工程と、
（ｃ）前記半導体層上に、メッキ法を用いて銅で形成される金属支持体を形成する工程と、
（ｄ）前記成長基板を、前記半導体層から分離し除去する工程と、
（ｅ）前記金属支持体を形成する銅の結晶粒と空孔の密度分布を均一化する熱処理工程と、
（ｆ）Ａｕ組成が７８〜８０ｗｔ％のＡｕＳｎはんだを用い、導電部材上に前記金属支持体を共晶接合する工程と
を有する光半導体装置の製造方法。 - メッキ法で形成された銅からなる金属支持体と、
前記金属支持体上に形成された半導体層と
を有し、
前記金属支持体と前記半導体層との界面から厚さ方向に５μｍの範囲における、前記金属支持体の結晶粒の粒径が３μｍ以下である光半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009244320A JP5507197B2 (ja) | 2009-10-23 | 2009-10-23 | 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法 |
| US12/911,022 US8460957B2 (en) | 2009-10-23 | 2010-10-25 | Optical semiconductor device, method for manufacturing optical semiconductor device, and method for manufacturing optical semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009244320A JP5507197B2 (ja) | 2009-10-23 | 2009-10-23 | 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011091241A true JP2011091241A (ja) | 2011-05-06 |
| JP5507197B2 JP5507197B2 (ja) | 2014-05-28 |
Family
ID=43897644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009244320A Expired - Fee Related JP5507197B2 (ja) | 2009-10-23 | 2009-10-23 | 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8460957B2 (ja) |
| JP (1) | JP5507197B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013122978A (ja) * | 2011-12-09 | 2013-06-20 | Toshiba Corp | 半導体発光素子の製造方法 |
| CN113380928A (zh) * | 2014-10-22 | 2021-09-10 | 安相贞 | 半导体装置的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8211781B2 (en) * | 2008-11-10 | 2012-07-03 | Stanley Electric Co., Ltd. | Semiconductor manufacturing method |
| JP2015535212A (ja) | 2012-08-17 | 2015-12-10 | ザ・リージエンツ・オブ・ザ・ユニバーシテイ・オブ・コロラド、ア・ボデイー・コーポレイト | 補体活性化を検出するための組成物および方法 |
| CN103681486B (zh) * | 2013-12-06 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种柔性显示基板的制造方法 |
| CN111670488B (zh) | 2018-02-01 | 2021-08-17 | 新唐科技日本株式会社 | 半导体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001160590A (ja) * | 1999-11-30 | 2001-06-12 | Fujitsu Ltd | 配線の形成方法及び半導体装置の製造方法 |
| JP2003064459A (ja) * | 2001-05-31 | 2003-03-05 | Nippon Mining & Metals Co Ltd | 銅および銅合金、その熱処理方法ならびに熱処理装置 |
| JP2005307274A (ja) * | 2004-04-21 | 2005-11-04 | Ebara Corp | 基板処理装置 |
| JP2006516066A (ja) * | 2002-09-30 | 2006-06-15 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構成素子及び製造方法 |
| JP2007081089A (ja) * | 2005-09-14 | 2007-03-29 | Showa Denko Kk | 窒化物系半導体発光素子 |
| JP2007299935A (ja) * | 2006-04-28 | 2007-11-15 | Showa Denko Kk | 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ |
| JP2008521220A (ja) * | 2004-11-15 | 2008-06-19 | バーティクル，インク | 機能が向上された厚い超伝導フィルム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562648B1 (en) * | 2000-08-23 | 2003-05-13 | Xerox Corporation | Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials |
| US7029939B2 (en) * | 2001-06-18 | 2006-04-18 | Toyoda Gosei Co., Ltd. | P-type semiconductor manufacturing method and semiconductor device |
| JP3896044B2 (ja) | 2002-07-11 | 2007-03-22 | シャープ株式会社 | 窒化物系半導体発光素子の製造方法およびその製品 |
| US7202141B2 (en) * | 2004-03-29 | 2007-04-10 | J.P. Sercel Associates, Inc. | Method of separating layers of material |
| US7261776B2 (en) * | 2004-03-30 | 2007-08-28 | American Superconductor Corporation | Deposition of buffer layers on textured metal surfaces |
| JP4489618B2 (ja) * | 2005-03-14 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4845790B2 (ja) * | 2007-03-30 | 2011-12-28 | 三洋電機株式会社 | 半導体レーザ素子およびその製造方法 |
| US7825007B2 (en) * | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
| JP5403754B2 (ja) * | 2010-01-21 | 2014-01-29 | スタンレー電気株式会社 | 半導体発光装置の製造方法 |
-
2009
- 2009-10-23 JP JP2009244320A patent/JP5507197B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-25 US US12/911,022 patent/US8460957B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001160590A (ja) * | 1999-11-30 | 2001-06-12 | Fujitsu Ltd | 配線の形成方法及び半導体装置の製造方法 |
| JP2003064459A (ja) * | 2001-05-31 | 2003-03-05 | Nippon Mining & Metals Co Ltd | 銅および銅合金、その熱処理方法ならびに熱処理装置 |
| JP2006516066A (ja) * | 2002-09-30 | 2006-06-15 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構成素子及び製造方法 |
| JP2005307274A (ja) * | 2004-04-21 | 2005-11-04 | Ebara Corp | 基板処理装置 |
| JP2008521220A (ja) * | 2004-11-15 | 2008-06-19 | バーティクル，インク | 機能が向上された厚い超伝導フィルム |
| JP2007081089A (ja) * | 2005-09-14 | 2007-03-29 | Showa Denko Kk | 窒化物系半導体発光素子 |
| JP2007299935A (ja) * | 2006-04-28 | 2007-11-15 | Showa Denko Kk | 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013122978A (ja) * | 2011-12-09 | 2013-06-20 | Toshiba Corp | 半導体発光素子の製造方法 |
| US9040322B2 (en) | 2011-12-09 | 2015-05-26 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor light emitting element |
| CN113380928A (zh) * | 2014-10-22 | 2021-09-10 | 安相贞 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110095330A1 (en) | 2011-04-28 |
| US8460957B2 (en) | 2013-06-11 |
| JP5507197B2 (ja) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5199057B2 (ja) | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 | |
| JP5191866B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子 | |
| JP5507197B2 (ja) | 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法 | |
| US8927348B2 (en) | Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp | |
| US8878189B2 (en) | Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same | |
| JP5237763B2 (ja) | 半導体素子の製造方法 | |
| US8530256B2 (en) | Production process for semiconductor device | |
| US8932891B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
| KR20130029455A (ko) | ＧａＮ계 반도체 디바이스의 제조방법 | |
| JP2007305999A (ja) | 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法 | |
| JP2007134388A (ja) | 窒化物系半導体素子とその製造方法 | |
| JP5237764B2 (ja) | 半導体素子の製造方法 | |
| EP2802002B1 (en) | Method for the manufacturing of a substrate having a hetero-structure | |
| JP2009054693A (ja) | 発光ダイオードの製造方法 | |
| JP2006179898A (ja) | 窒化ガリウム半導体及びその製造方法 | |
| CN103797598A (zh) | Led发光元件保持基板用包覆材料及其制造方法 | |
| JP5519347B2 (ja) | 半導体素子の製造方法 | |
| JP5620724B2 (ja) | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 | |
| CN1630111A (zh) | 垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法 | |
| JP2017059598A (ja) | ウェーハ及び半導体装置 | |
| US8901598B2 (en) | Light emitting device | |
| CN1617363A (zh) | 导电和绝缘准氮化镓基生长衬底及其低成本的生产技术和工艺 | |
| JP5207944B2 (ja) | 半導体発光素子の製造方法 | |
| JP5237765B2 (ja) | 半導体素子の製造方法 | |
| JP5421071B2 (ja) | 光半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5507197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |