CN1630111A - 垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法 - Google Patents
垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法 Download PDFInfo
- Publication number
- CN1630111A CN1630111A CNA2004100738411A CN200410073841A CN1630111A CN 1630111 A CN1630111 A CN 1630111A CN A2004100738411 A CNA2004100738411 A CN A2004100738411A CN 200410073841 A CN200410073841 A CN 200410073841A CN 1630111 A CN1630111 A CN 1630111A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor chip
- wafer
- stacked
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000010923 batch production Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 230000012010 growth Effects 0.000 claims description 86
- 238000013517 stratification Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 229910052594 sapphire Inorganic materials 0.000 claims description 18
- 239000010980 sapphire Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000005457 optimization Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 238000007738 vacuum evaporation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000008901 benefit Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000005253 cladding Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Devices (AREA)
Abstract
垂直结构的半导体芯片(或器件)具备所有倒装焊半导体芯片的优点。本发明展示低成本和高产率的批量生产垂直结构的半导体芯片(包括GaN基，GaInP基，和GaInPN基LEDs)的方法。本发明的批量生产方法包括下述工艺步骤：外延生长第一类型限制层于生长衬底上，层叠反射/欧姆层于第一类型限制层上，层叠导电的支持衬底于反射/欧姆层上，剥离生长衬底，第一类型限制层暴露，外延生长包括发光层和第二类型限制层的外延层于暴露的第一类型限制层上，层叠第二电极于第二类型限制层上，切割外延晶片为半导体芯片。本发明的最重要的特点是：即使使用硅(Si)晶片作为生长衬底，也可以生长高质量的GaN基LEDs，而目前硅晶片的最大的直径是12英寸，因而GaN基LEDs的生产成本被极大的降低。
Description
技术领域
本发明揭示垂直结构的半导体芯片或器件(包括高亮度GaN基，GaInP基，和GaInPN基LED，特别是功率型高亮度LED)及其低成本和高产率的批量生产方法，属于半导体光电子技术领域。
背景技术
大量的努力被投注于垂直结构的半导体芯片或器件，包括GaN基，GaInP基，和GaInPN基半导体发光二极管(LED)，及其批量生产方法。垂直结构的半导体芯片具备如下优点：
(1)传统倒装焊半导体芯片的所有优点，例如优良的热导率，但是没有传统倒装焊工艺的缺点，例如复杂的工艺，很低的产率，和昂贵的设备；(2)两个电极在垂直结构的半导体芯片的两侧，因此电流分布更均匀，电流密度更大，发光亮度更高，防静电能力更强。
美国专利6320206揭示使用激光剥离GaN基LED的蓝宝石生长衬底的技术生产垂直结构的半导体芯片。但是，LED的光电特性取决于外延层的质量，而化学剥离工艺过程(例如蚀刻)，机械剥离工艺过程(例如研磨)，和激光剥离工艺过程都会影响外延层的质量。另外，在激光剥离工艺过程中，往往需要激光扫描数次，才能剥离生长衬底，因此不但产率低也增加了损伤外延层质量的机会。同时，激光剥离设备昂贵。
美国专利6679947揭示一种剥离蓝宝石生长衬底，然后外延生长GaN生长衬底，最后在GaN生长衬底上外延生长LED的方法。但是，使用该方法外延生长GaN生长衬底太昂贵，另外，如此生长的LED不具备倒装焊半导体芯片的优点。
美国专利6492625揭示一种保持生长衬底的表面温度均匀的装置和方法。在外延生长过程中，保持生长衬底的表面温度均匀是非常重要的。生长衬底的表面温度的不均匀性会造成波长和光强的不均匀。在最坏的情况下，生长衬底的边缘会向上翘起，不能很好的接触金属有机物化学气相淀积炉(MOCVD)的加热底盘，因而影响外延层的质量的均匀性。因此位于外延晶片边缘的LED芯片达不到与外延晶片中央的LED芯片相同的质量。
在大约1050摄氏度外延生长GaN外延层时，外延层和生长衬底之间的热涨系数的不同并不造成应力。当外延生长结束，温度降到约20摄氏度室温时，温度差达到大约1000摄氏度，这时外延层和生长衬底之间的热涨系数的不同造成应力，该应力影响GaN外延层的质量。
因此，需要即能够低成本高产率的批量生产垂直结构的高亮度半导体芯片又能够避免上面提到的缺点的工艺方法。
发明内容
本发明揭示垂直结构的高亮度半导体芯片或器件和低成本高产率的批量生产方法。虽然本发明使用功率型高亮度GaN基LED作为具体实施实例，但是同样的方法可以应用于其他半导体芯片或器件。
本发明的目的和能达到的各项效果如下：
(1)本发明的目的是提供低成本高产率的批量生产垂直结构的高亮度半导体芯片或器件(包括高亮度GaN基，GaInP基，和GaInPN基LED，特别是功率型高亮度LED)的方法。本发明的批量生产方法是在剥离生长衬底后，再生长包括发光层在内的外延层，因此剥离工艺过程不会影响外延层的质量和光电特性。
(2)本发明提供波长和光强更均匀的外延晶片。本发明的一些具体实施实例使用铜片或导电硅(Si)晶片作为支持衬底，具有低溶点的第二中间媒介层，例如锡(Sn)，镉(Cd)，或铟(In)等金属薄膜，层叠在支持衬底和第一类型限制层之间。当继续在第一类型限制层上生长外延层时，第二中间媒介层熔化，第一类型限制层漂浮在支持衬底上，因此第一类型限制层和支持衬底之间的热涨系数的不同并不造成支持衬底的边缘向上翘起，支持衬底很好的接触MOCVD的加热底盘，因而支持衬底和第一类型限制层的表面温度很均匀，外延层的质量很均匀，即外延晶片的波长和光强更均匀。另外，当外延生长结束，温度降到约200摄氏度(In的溶点为197摄氏度)时，第二中间媒介层凝固，温度继续降到约20摄氏度室温，在大约180摄氏度的温度差的范围，外延层和生长衬底之间的热涨系数的不同造成应力，但此应力及该应力对外延层的质量的影响不大。
(3)本发明的一些具体实施实例中，被剥离的生长衬底可以重新使用，因而降低成本。
(4)本发明的一些具体实施实例使用硅(Si)晶片作为GaN基LED的生长衬底，使用硅晶片带来巨大的好处：硅晶片的尺寸大，目前最大为12英寸，一片12英寸的硅晶片的可利用面积等同于36片2英寸的蓝宝石晶片，而且生产大尺寸蓝宝石晶片技术上很困难。目前外延设备厂Veeco(EMCORE)的金属有机物化学气相淀积炉(MOCVD)E300GaNzilla稍加改变即可用于生产12英寸的晶片，而且均匀性好。外延生长，光刻，层叠电极等工艺的生产率极大的提高。另外，硅晶片的价格比蓝宝石生长衬底低，成本进一步降低。
(5)两个电极在垂直结构的半导体芯片的两侧，第二电极具有优化的图形使得电流分布更均匀，电流密度更大，较高的电流密度使光输出增强，发光层的材料被更充分的利用，LED的亮度提高，防静电能力更强。
(6)垂直结构的半导体芯片具备传统倒装焊半导体芯片的所有优点，例如优良的热导率，但是没有传统倒装焊工艺的缺点，例如复杂的工艺，很低的产率，和昂贵的设备。
(7)本发明提供具备更高的光取出效率的垂直结构的半导体芯片。
附图说明
图1a至图1d是传统的激光剥离法生产垂直结构的半导体芯片或器件的工艺流程图。
图2a至2d是本发明的生产垂直结构的半导体芯片或器件的工艺流程的实施实例。
图2e至2f是本发明的不包括层叠反射/欧姆层的垂直结构的半导体芯片的实施实例的截面图。
图2g是本发明的包括层叠反射/欧姆层的垂直结构的半导体芯片的实施实例的截面图。
图2h是本发明的以砷化镓(GaAs)为生长衬底的GaInP基的垂直结构的LED的实施实例的截面图。
图3a至3d是本发明的生产以硅为生长衬底的垂直结构的半导体芯片或器件(包括LED)的工艺流程图。
图3e是本发明的生产以硅为生长衬底的垂直结构的半导体芯片或器件(包括LED)的没有缓冲层的工艺流程图。
图4a是本发明的具有纹理的第一类型限制层的表面的顶视图。
图4b和图4c分别是本发明的具有不同纹理的第一类型限制层的截面图。
图5a至图5k是本发明的垂直结构的半导体芯片或器件的图形化的第二电极的实施实例的顶视图。
图5a和5b是分别具有一个和二个打线焊点的条-环-图形的第二电极的顶视图。
图5c和5d是分别具有一个和二个打线焊点的格-环-图形的第二电极的顶视图。
图5e和5f是分别具有一个和二个打线焊点以及多个横条的的格-环-图形的第二电极的顶视图。
图5g和5h是分别具有一个和二个打线焊点以及一个横条的的格-图形的第二电极的顶视图。
图5i和5j是分别具有一个和二个打线焊点以及多个横条的的格-图形的第二电极的顶视图。
图5k是多环-叉-图形的第二电极的顶视图。
本发明的新颖性特征是在权利要求中提出，本发明和它的特征及效益将在下面的详细描述中更好的展示。
具体实施实例和发明的详细描述
本发明进一步的目的和效果将会从以下的描述和图显现出来。虽然本发明的具体化实施实例将会在下面被描述，熟练的技术人员将会认识到其他的垂直结构的半导体芯片或器件，其他的第二电极的图形，和其他的生产工艺能够实现本发明的原理。因此下列各项描述只是说明本发明的原理，而不是局限本发明于下列各项描述。
注意下列各项：
(1)图2至图4展示GaN，GaInP，和GaInNP基LED作为本发明的具体实施实例。但是相同的生产工艺可以应用于其他的垂直结构的半导体芯片或器件。
(2)本发明的垂直结构的半导体芯片或器件的发光层的材料可以是下列任何二种以上元素，铝(Al)，镓(Ga)，砷(As)，铟(In)，磷(P)，氮(N)，的组合，例如，GaN，GaP，GaInN，GaInP，AlGaN，AlGaInN，AlGaInP，GaInNP，和AlGaInNP；其中GaInNP和AlGaInNP已经被应用于白光LED。
(3)本发明的垂直结构的半导体芯片或器件的发光层的结构可以是单量子阱或多量子阱。
(4)本发明的垂直结构的半导体芯片或器件的具体实施实例的反射/欧姆层也可以是分布布拉格反射器(DBR)。
图1是传统的激光剥离法生产垂直结构的半导体芯片或器件包括GaN基LED的工艺流程图。牺牲层102生长在生长衬底101和外延层103之间。层叠反射/欧姆层104于外延层103。层叠导电的支持衬底于反射/欧姆层104上。激光照射在牺牲层102使之熔化，从而剥离生长衬底101，外延层103暴露，层叠第二电极106于外延层103。
图2a至2h展示本发明的低成本高产率的批量生产垂直结构的半导体芯片或器件的工艺流程的具体实施实例。
第一个具体实施实例：图2a至2g，蓝宝石晶片作为生长衬底的垂直结构的GaN基LED。
第一中间媒介层202选取何种结构和材料取决于生长衬底201的材料和剥离的方法。对于GaN基LED，蓝宝石晶片是使用最多的生长衬底。下面展示本发明的两种剥离的方法。
第一种剥离方法：利用机械研磨/抛光剥离蓝宝石生长衬底201和第一中间媒介层202，其中第一中间媒介层202包括一或多层缓冲层。第一类型限制层203外延生长在缓冲层上，通常第一类型限制层203是N类型。为降低第一类型限制层203和反射/欧姆层205之间的热涨系数的不同所造成的应力，在第一类型限制层203的表面蚀刻出纹理结构204(详见图4)。反射/欧姆层205可由真空蒸发法层叠在具有纹理结构204的第一类型限制层203上。
图2b中，第二中间媒介层206层叠在反射/欧姆层205和支持衬底207之间。第二中间媒介层206的结构和材料取决于反射/欧姆层205的材料(图2e至图2g展示几个反射/欧姆层的具体实施实例)。第二中间媒介层206包括一层或数层金属薄膜。支持衬底207导电和良热导，层叠在第二中间媒介层206上，层叠的方法包括电镀，化学镀，晶片键合，和真空蒸发法。支持衬底207的材料包括铜薄膜和硅晶片等。
图2c中，蓝宝石生长衬底201和第一中间媒介层202被剥离。剥离方法为机械研磨/抛光。第一类型限制层203暴露。
图2d中，包含发光层208和第二类型限制层209的外延层生长在第一类型限制层203上。为得到更好的外延层质量，首先在第一类型限制层203上生长一层新的第一类型限制层，然后在其上生长外延层。发光层208亦可以是多量子阱(MQW)。第二中间媒介层206中至少有一层金属薄膜的熔点低于生长外延层的温度，因而至少有一层金属薄膜在生长外延层时熔化，因而支持衬底207很好的接触MOCVD的加热底盘，温度分布均匀，生长的外延层的质量均匀。熔化的金属薄膜在生长外延层结束后冷却时凝固，因此在外延层和支持衬底207之间的应力为最小。电流扩散层210层叠在第二类型限制层209和具有优化的图形的第二电极211之间(图5展示第二电极的优化图形的具体实施实例)。最后，支持衬底207及其上的外延层被切割为垂直结构的半导体芯片。
第二种剥离方法：利用加热/分离方法剥离蓝宝石生长衬底。第一中间媒介层202包括：(1)低熔点金属薄膜，例如，Cd，锡，或In薄膜；(2)高熔点金属薄膜例如，钛(Ti)薄膜；(3)缓冲层，例如，AlN和GaN；(4)上述三种结构的组合。第一类型限制层203生长在缓冲层上。当选In作为第一中间媒介层202的低熔点金属薄膜，第二中间媒介层206所选的材料的熔点要高于In，例如选锡或Cd，以便在利用加热/分离方法剥离蓝宝石生长衬底时，只有In熔化。加热蓝宝石生长衬底到大约200摄氏度，In熔化，即可分离蓝宝石生长衬底和第一类型限制层203。分离后，蚀刻直到第一类型限制层203暴露。其后的工艺过程，例如，生长外延层，层叠电流扩散层210，层叠具有优化的图形的第二电极等，与第一种剥离方法中对应的工艺过程相同。
第二种剥离方法的另一优点是剥离的蓝宝石生长衬底可以反复使用，降低成本。因此，昂贵的GaN晶片可以用作生长衬底，以便减小晶格失配的不良效应。
支持衬底207的全部底面作为第一电极。
注意：因为如下原因，采用以上方法生长的外延层具有优良质量：
(1)首先在第一类型限制层203上生长一层新的第一类型限制层，然后在其上生长发光层208，以便降低晶格失配造成的缺陷；(2)剥离蓝宝石生长衬底的工艺过程在生长发光层208之前，因此剥离工艺不影响发光层质量；(3)在生长发光层的工艺过程中，第二中间媒介层中至少有一层金属薄膜熔化，所以生长衬底的边缘不会向上翘起，很好的与MOCVD的加热底盘206接触，温度分布均匀，生长的外延层的质量均匀；(4)熔化的金属薄膜在冷却到约200摄氏度时固化，因此使得外延层和支持衬底207之间的由于热涨系数的不同造成的应力为最小；(5)第一类型限制层203表面的纹理结构204最小化和局部化第一类型限制层203和反射/欧姆层之间的应力。
图2e展示本发明的一个具体实施实例，第二中间媒介层206只有低熔点金属薄膜，例如，Cd，锡，或In，而没有反射/欧姆层。该金属薄膜层叠在支持衬底207和第一类型限制层之间。
图2f展示本发明的另一个具体实施实例，第二中间媒介层206包括：(1)低熔点金属薄膜，例如，Cd，锡，或In，层叠在支持衬底207上；和(2)高熔点高反射率金属薄膜，例如，金(Au)，铑(Rh)，镍(Ni)，铂(Pt)，和它们的合金，层叠在低熔点金属薄膜和第一类型限制层之间。高熔点高反射率金属薄膜的熔点比生长外延层的温度高。高熔点高反射率金属薄膜起到反射层的作用。
图2g展示本发明的另一个具体实施实例，反射/欧姆层205的材料包括银(Ag)和鋁，这些金属的熔点低于生长外延层的温度，因此需要熔点高于生长外延层的温度的金属薄膜206a，例如，钛，铜(Cu)，和镍薄膜。第二中间媒介层206还包括低熔点金属薄膜206b，例如，In，Cd，和锡薄膜，层叠在支持衬底207和金属薄膜206a之间。
第二个具体实施实例：图2h，GaAs晶片作为生长衬底的垂直结构的GaInP基LED。
对于垂直结构的高亮度GaInP基LED，生长衬底201可以是N类型GaAs晶片。不再需要第一中间媒介层。N类型限制层直接生长在N类型GaAs晶片。其后的工艺过程，例如，层叠反射/欧姆层，层叠第二中间媒介层，层叠支持衬底，剥离生长衬底，生长外延层，层叠电流扩散层，层叠具有优化的图形的第二电极等，与生产垂直结构的高亮度GaN基LED的方法中对应的工艺过程相同。N类型GaAs生长衬底可以用研磨/抛光，蚀刻，或它们的组合来剥离。
图3a至3e展示本发明的其他具体实施实例：硅晶片作为生长衬底的垂直结构的GaN基LED。
第三个具体实施实例：图3a至3d，低成本高产率的批量生产以硅晶片作为生长衬底的垂直结构的GaN基LED的工艺流程。
对于垂直结构的GaN基LED，第一中间媒介层302是包括AlN和GaN的缓冲层，该缓冲层生长在硅晶片的(111)晶面。为生长AlN层，第一，化学清洗硅晶片301。第二，在1100-1250摄氏度生长厚度为50-300纳米的有平滑表面的AlN单晶缓冲层。第三，在1050摄氏度生长GaN缓冲层于AlN缓冲层。最后，在GaN缓冲上生长第一类型限制层303。
其他的工艺流程包括，蚀刻第一类型限制层303的表面而形成纹理结构，层叠反射/欧姆层305，层叠第二中间媒介层306，层叠支持衬底307，剥离硅生长衬底301和第一中间媒介层302，生长一层新的第一类型限制层在第一类型限制层303上，生长发光层308和第二类型限制层309在新的第一类型限制层上，层叠电流扩散层310，层叠具有优化的图形的第二电极311等，与图2中生产垂直结构的高亮度以蓝宝石为生长衬底的GaN基LED的方法中对应的工艺过程相同。
图2和图3中的工艺过程的区别是剥离生长衬底的方法：硅生长衬底301和AlN/GaN缓冲层可以利用选择性蚀刻剥离，选择性蚀刻硅和AlN/GaN是成熟的技术。
传统的在硅生长衬底上外延生长GaN基LED有一个不足之处：由于GaN和硅生长衬底的热胀率的不同，在拉应力下，GaN外延层变形。但是，采用本发明的工艺过程，在生长外延层之前，硅生长衬底和AlN/GaN缓冲层已经被剥离，该不足之处已不存在。
第四个具体实施实例：图3e，低成本高产率的批量生产以硅晶片作为生长衬底的垂直结构的GaN基LED的另一个工艺流程。
以一个N类型AlGaN层(例如，Al0.07Ga0.93N，电子密度每立方厘米3×10的17次方)作为第一类型限制层303，该限制层可以直接在1000摄氏度下生长在硅生长衬底301上。其他的工艺流程包括，蚀刻第一类型限制层303的表面而形成纹理结构，层叠反射/欧姆层，层叠第二中间媒介层，层叠支持衬底，剥离硅生长衬底，生长一层新的第一类型限制层在第一类型限制层303上，生长发光层和第二类型限制层在新的第一类型限制层上，层叠电流扩散层，层叠具有优化的图形的第二电极等，与图3a至图3d的工艺流程相同。
图4a展示由蚀刻形成的第一类型限制层203和303的表面纹理结构400的顶视图。表面纹理结构400具有不同的类型：平台类型和井类型。
图4b展示平台类型的表面纹理结构400的一个具体实施实例的截面图。表面纹理结构400包括平台402a和凹分隔401a，平台402a具有与半导体芯片相同的尺寸和位置，凹分隔401a具有与行距相同的尺寸和位置，行距是半导体晶片上半导体芯片之间的空间。凹分隔401a的深度为几个纳米到几个微米。
图4c展示井类型的表面纹理结构400的一个具体实施实例的截面图。表面纹理结构400包括井402b和凸分隔401b，井402b具有与半导体芯片相同的尺寸和位置，凸分隔401b具有与行距相同的尺寸和位置，行距是半导体晶片上半导体芯片之间的空间。凸分隔401b的高度为几个纳米到几个微米。
表面纹理结构400将会局部化和最小化由于第一类型限制层和反射/欧姆层之间的热胀率的不同产生的应力。选择平台类型或井类型的表面纹理结构取决于两个接触表面的热胀率。
图5a至5k展示本发明的图2至图3中的第二电极的优化图形的具体实施实例。
图5a展示条-环-图形的第二电极的顶视图。条-环-图形第二电极包括打线焊点501在条503的中心。环502包围条503。确定两个条之间的距离以便电流的分布更均匀。
图5b展示条-环-图形的第二电极的顶视图。两个打线焊点504在对角。对于功率型高亮度LED，需要多个打线焊点。
图5c展示格-环-图形的第二电极。格具有一个水平条506和一个打线焊点505。环507包围格。
图5d展示图5c的格-环-图形的第二电极，但是具有两个打线焊点508。
图5e至图5f展示格-环-图形的第二电极的分别具有一个或两个打线焊点509和512的具体实施实例。环511包围具有多个水平条510的格。
图5g和图5h展示格-图形的第二电极。该第二电极分别具有一个或两个打线焊点513和515，并具有一个水平条514。水平条514也可以在垂直条的端点。
图5i和图5j展示格-图形的第二电极。该第二电极分别具有一个或两个打线焊点516或518，并具有多个水平条517。
图5k展示多环-叉-图形的第二电极。多环520包围叉521。打线焊点519位于叉521的中心。
注意：在图5a至5k中，(1)确定条，格，和环之间的距离以便电流的分布更均匀，条，格，和环的尺寸的确定应当使得条，格，和环即可承受大电流又不会遮挡额外的光。(2)每一个第二电极即可层叠在外延层上也可层叠在电流扩散层上。(3)每一个第二电极即可以有一个打线焊点，也可以有多个打线焊点。(4)第二电极使得电流更均匀地分布在整个半导体芯片，因此更有效的利用发光层的材料，电流密度更高，因此半导体芯片的亮度更高。
虽然上面包含许多具体的描述，但是这些描述并没有限制本发明的范围，而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权力要求和它们的合法等同物决定，而不是由上述具体化的详细描述和实施实例决定。
Claims (10)
1.一种低成本和高产率的批量生产垂直结构的半导体芯片或器件的方法包括下述工艺步骤：
-提供一个生长衬底；
-外延生长第一类型限制层于所述的生长衬底上；
-层叠第二中间媒介层于所述的第一类型限制层上；
-层叠导电的支持衬底于所述的第二中间媒介层上，因此形成键合晶片；所述的导电的支持衬底的暴露的一面作为第一电极；
-从键合晶片上剥离所述的生长衬底，使得第一类型限制层暴露；
-外延生长包括发光层和第二类型限制层的外延层于所述的暴露的第一类型限制层上；
-层叠具有优化图形的第二电极于所述的第二类型限制层上，所述的第二电极具有至少一个打线焊点。
2.权力要求1的低成本和高产率的批量生产垂直结构的半导体芯片或器件的方法，进一步包括工艺步骤：(1)层叠第一中间媒介层在所述的生长衬底上，生长所述的第一类型限制层在所述的第一中间媒介层上；(2)从键合晶片上剥离所述的生长衬底后，剥离所述的第一中间媒介层，使得所述的第一类型限制层暴露。
其中，所述的第一中间媒介层的材料是从一组材料中选出，该组材料包括，但不限于：(甲)金属层，该金属层包括，但不限于：(a)熔点低于所述的外延层的生长温度的金属层，包括镉，锡，和铟；(b)熔点高于所述的外延层的生长温度的金属层，包括金和钛；(c)低熔点金属层和高熔点金属层的组合。(乙)一层或多层缓冲层，该缓冲层的材料是从一组材料中选出，该组材料包括，但不限于：AlN，GaN，InN，AlGaN，AlInN，和GaInN；(丙)所述的缓冲层和金属层的组合。
其中，所述的生长衬底的材料是从一组材料中选出，该组材料包括，但不限于：蓝宝石晶片(sapphire wafer)，硅晶片(Si wafer)，碳化镓晶片(GaN wafer)，砷化镓晶片(GaAs wafer)。
3.权力要求2的低成本和高产率的批量生产垂直结构的半导体芯片或器件的方法，其中，所述的剥离生长衬底的方法包括，但不限于：(1)蚀刻；(2)机械研磨/抛光；(3)加热所述的键合晶片直到所述的第一中间媒介层的低熔点金属层熔化，分离所述的生长衬底和所述的第一类型限制层；(4)上述剥离方法的组合。
其中，剥离所述的第一中间媒介层的方法包括，但不限于：(1)蚀刻；(2)机械研磨/抛光；(3)上述剥离方法的组合。
其中，层叠导电的支持衬底于所述的第二中间媒介层上的方法包括，但不限于：
(1)晶片键合；(2)电镀或化学镀；(3)真空蒸发。
4.权力要求1的低成本和高产率的批量生产垂直结构的半导体芯片或器件的方法，进一步包括工艺步骤：(1)在层叠所述的第二中间媒介层的工艺步骤之前，层叠反射/欧姆层在所述的第一类型限制层上；然后层叠所述的第二中间媒介层于反射/欧姆层上。
5.垂直结构的半导体芯片或器件包括：
-导电的支持衬底，该衬底的一面是第一电极；
-第一类型限制层，该层层叠在所述的支持衬底的另一面上；
-发光层，该层生长在所述的第一类型限制层上；
-第二类型限制层，该层生长在所述的发光层上；
-具有优化图形的第二电极层叠在所述的第二类型限制层上，其中所述的优化图形的第二电极包括至少一个打线焊点。
6.权力要求5的垂直结构的半导体芯片或器件，其中，所述的支持衬底的材料是从一组材料中选出，该组材料包括，但不限于：铜，导电硅(Si)，和碳化硅(SiC)。
7.权力要求5的垂直结构的半导体芯片或器件，进一步包括第二中间媒介层，该层层叠在所述的支持衬底和所述的第一类型限制层之间。所述的第二中间媒介层包括熔点低于外延层生长温度的金属层，所述的金属层的材料是从一组材料中选出，该组材料包括，但不限于：锡，镉，铟，和它们的合金。
8.权力要求5的垂直结构的半导体芯片或器件，其中，所述的发光层的材料是从一组材料中选出，该组材料包括，但不限于：元素鋁(Al)，砷(As)，镓(Ga)，铟(In)，磷(P)，和氮(N)的化合物，所述的化合物包括，GaN，GaP，GaInN，GaInP，GaInNP，AlGaN，AlGaP，AlGaInN，AlGaInP，和AlGaInNP。
9.权力要求5的垂直结构的半导体芯片或器件，进一步包括反射/欧姆层，所述的反射/欧姆层层叠在所述的第一类型限制层上。其中所述的反射/欧姆层是从一组材料中选出，该组材料包括，但不限于：銀，铝，金，钛，和镍。
10.权力要求5的垂直结构的半导体芯片或器件，其中所述的第二电极的优化图形的从一组图形中选出，该组图形包括，但不限于：条-环-图形，格-环-图形，格-图形，和多环-叉-图形；所述的第二电极的图形具有一个或多个打线焊点。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/862,086 US7148075B2 (en) | 2004-06-05 | 2004-06-05 | Vertical semiconductor devices or chips and method of mass production of the same |
| US10/862,086 | 2004-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1630111A true CN1630111A (zh) | 2005-06-22 |
| CN100578825C CN100578825C (zh) | 2010-01-06 |
Family
ID=34862176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200410073841A Expired - Fee Related CN100578825C (zh) | 2004-06-05 | 2004-09-06 | 垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7148075B2 (zh) |
| CN (1) | CN100578825C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386898C (zh) * | 2005-06-27 | 2008-05-07 | 金芃 | 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管 |
| CN100418241C (zh) * | 2005-12-10 | 2008-09-10 | 金芃 | 垂直结构的半导体芯片或器件的批量生产方法 |
| CN101488539B (zh) * | 2008-01-17 | 2010-12-08 | 晶元光电股份有限公司 | 发光元件 |
| CN101442096B (zh) * | 2006-08-23 | 2011-11-02 | 三星Led株式会社 | 垂直的氮化镓基发光二极管及其制造方法 |
| CN105529382A (zh) * | 2016-01-20 | 2016-04-27 | 华灿光电(苏州）有限公司 | 一种红黄光的发光二极管外延片及芯片的制备方法 |
| CN106784185A (zh) * | 2016-12-22 | 2017-05-31 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN106784223A (zh) * | 2016-12-22 | 2017-05-31 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN108198875A (zh) * | 2013-11-11 | 2018-06-22 | 密歇根大学董事会 | 装配薄膜光电子器件的工艺 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070093037A1 (en) * | 2005-10-26 | 2007-04-26 | Velox Semicondutor Corporation | Vertical structure semiconductor devices and method of fabricating the same |
| DE102007002416A1 (de) | 2006-04-13 | 2007-10-18 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers |
| US20090242929A1 (en) * | 2008-03-31 | 2009-10-01 | Chao-Kun Lin | Light emitting diodes with patterned current blocking metal contact |
| KR101064082B1 (ko) * | 2009-01-21 | 2011-09-08 | 엘지이노텍 주식회사 | 발광 소자 |
| CN101877377B (zh) * | 2009-04-30 | 2011-12-14 | 比亚迪股份有限公司 | 一种分立发光二极管的外延片及其制造方法 |
| RU2459691C2 (ru) * | 2010-11-29 | 2012-08-27 | Юрий Георгиевич Шретер | Способ отделения поверхностного слоя полупроводникового кристалла (варианты) |
| US9324905B2 (en) | 2011-03-15 | 2016-04-26 | Micron Technology, Inc. | Solid state optoelectronic device with preformed metal support substrate |
| KR102002898B1 (ko) * | 2012-09-04 | 2019-07-23 | 삼성전자 주식회사 | 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자 |
| DE202018102407U1 (de) * | 2018-04-30 | 2019-07-31 | Tridonic Jennersdorf Gmbh | Flexibles optisches Bauelement mit strukturierter Oberfläche |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320206B1 (en) | 1999-02-05 | 2001-11-20 | Lumileds Lighting, U.S., Llc | Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks |
| JP3568112B2 (ja) | 1999-12-27 | 2004-09-22 | 豊田合成株式会社 | 半導体基板の製造方法 |
| US6492625B1 (en) | 2000-09-27 | 2002-12-10 | Emcore Corporation | Apparatus and method for controlling temperature uniformity of substrates |
| TW550834B (en) * | 2002-02-15 | 2003-09-01 | United Epitaxy Co Ltd | Light emitting diode and its manufacturing method |
| US20040021142A1 (en) * | 2002-07-30 | 2004-02-05 | Li-Hsin Kuo | Light emitting diode device |
| JP2004266039A (ja) * | 2003-02-28 | 2004-09-24 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
-
2004
- 2004-06-05 US US10/862,086 patent/US7148075B2/en not_active Expired - Fee Related
- 2004-09-06 CN CN200410073841A patent/CN100578825C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386898C (zh) * | 2005-06-27 | 2008-05-07 | 金芃 | 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管 |
| CN100418241C (zh) * | 2005-12-10 | 2008-09-10 | 金芃 | 垂直结构的半导体芯片或器件的批量生产方法 |
| CN101442096B (zh) * | 2006-08-23 | 2011-11-02 | 三星Led株式会社 | 垂直的氮化镓基发光二极管及其制造方法 |
| CN101488539B (zh) * | 2008-01-17 | 2010-12-08 | 晶元光电股份有限公司 | 发光元件 |
| CN108198875A (zh) * | 2013-11-11 | 2018-06-22 | 密歇根大学董事会 | 装配薄膜光电子器件的工艺 |
| CN105529382A (zh) * | 2016-01-20 | 2016-04-27 | 华灿光电(苏州）有限公司 | 一种红黄光的发光二极管外延片及芯片的制备方法 |
| CN106784185A (zh) * | 2016-12-22 | 2017-05-31 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN106784223A (zh) * | 2016-12-22 | 2017-05-31 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN106784223B (zh) * | 2016-12-22 | 2019-05-14 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
| CN106784185B (zh) * | 2016-12-22 | 2019-05-14 | 天津三安光电有限公司 | 发光二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100578825C (zh) | 2010-01-06 |
| US20050269575A1 (en) | 2005-12-08 |
| US7148075B2 (en) | 2006-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431714B2 (en) | Engineered substrates for semiconductor devices and associated systems and methods | |
| JP6546432B2 (ja) | 縦方向構造を有するｌｅｄの製作方法 | |
| CN100578825C (zh) | 垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法 | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| TWI500183B (zh) | 發光二極體的製造方法 | |
| JP2013070111A (ja) | 半導体発光素子 | |
| JP4852755B2 (ja) | 化合物半導体素子の製造方法 | |
| CN100403562C (zh) | 垂直结构的半导体芯片或器件 | |
| KR20070013291A (ko) | 수직 구조 반도체 장치 | |
| JP2007258700A (ja) | 垂直型発光素子及びその製造方法 | |
| CN1688030A (zh) | 生长于硅衬底上的垂直结构的半导体芯片或器件 | |
| CN1858921A (zh) | 倒装芯片发光二极管及其制造方法 | |
| JP6715773B2 (ja) | 波長変換発光デバイスを形成する方法 | |
| CN1860599A (zh) | 半导体器件的制造 | |
| CN111462651B (zh) | 用于表面贴装微型led流体组装的发光显示基板及制备方法 | |
| JP2009054693A (ja) | 発光ダイオードの製造方法 | |
| KR100774198B1 (ko) | 수직형 발광 소자 | |
| CN1794425A (zh) | 改进的侧向外延法 | |
| CN1893135A (zh) | 纵向结构发光二极管及其制造方法 | |
| KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| US20110024775A1 (en) | Methods for and devices made using multiple stage growths | |
| JP3925341B2 (ja) | 結晶成長基板及び半導体発光素子の製造方法 | |
| JP2007165612A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| CN1617363A (zh) | 导电和绝缘准氮化镓基生长衬底及其低成本的生产技术和工艺 | |
| CN1619844A (zh) | GaN基LED倒扣焊组合和灯具及晶片水平的倒扣焊工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INVENLUX OPTOELECTRONICS (CHINA) CO., LTD. Free format text: FORMER OWNER: JIN PENG Effective date: 20110311 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 NO. 112, 33/F, YANDONGYUAN, PEKING UNIVERSITY, HAIDIAN DISTRICT, BEIJING TO: 314305 NO. 1, YINTAN ROAD, ECONOMIC DEVELOPMENT ZONE, DAQIAO NEW DISTRICT, HAIYAN COUNTY, ZHEJIANG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110311 Address after: 314305 No. 1, Silver Beach Road, economic development zone, Haiyan New District, Haiyan County, Zhejiang Patentee after: InvenLux Photoelectronics (China) Co., Ltd. Address before: 100871 Beijing Haidian District City 33 floor, No. 112 Yan Dong Yuan Peking University Patentee before: Jin Pi |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Vertical structure semiconductor chip or device (including high brightness LED) and batch production method thereof Effective date of registration: 20130108 Granted publication date: 20100106 Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Jiaxing branch Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000017 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20130423 Granted publication date: 20100106 |
|
| RINS | Preservation of patent right or utility model and its discharge | ||
| PD01 | Discharge of preservation of patent |
Date of cancellation: 20130716 Granted publication date: 20100106 |
|
| RINS | Preservation of patent right or utility model and its discharge | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20130702 Granted publication date: 20100106 Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Jiaxing branch Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000017 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Vertical structure semiconductor chip or device (including high brightness LED) and batch production method thereof Effective date of registration: 20130822 Granted publication date: 20100106 Pledgee: Haiyan Hangzhou Bay Bridge New Area Development Co., Ltd. Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000603 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100106 Termination date: 20130906 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20150813 Granted publication date: 20100106 Pledgee: Haiyan Hangzhou Bay Bridge New Area Development Co., Ltd. Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000603 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model |