JP2009054693A - 発光ダイオードの製造方法 - Google Patents
発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP2009054693A JP2009054693A JP2007218297A JP2007218297A JP2009054693A JP 2009054693 A JP2009054693 A JP 2009054693A JP 2007218297 A JP2007218297 A JP 2007218297A JP 2007218297 A JP2007218297 A JP 2007218297A JP 2009054693 A JP2009054693 A JP 2009054693A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- type
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】本発明は、放熱性に優れるとともに、一度に多数個の発光ダイオードを散らばった状態で製造するのではなく、多数個の発光ダイオードを整列させた状態で製造し、チップ化することができる発光ダイオードの製造方法を提供することを目的とする。
【解決手段】基板上にn型半導体層21、発光層22、p型半導体層23からなる化合物半導体層20、反射性p型オーミック電極30、シード層73、メッキ層70とを順次積層する工程と、前記メッキ層70に仮貼り付け基板を貼り付ける工程と、光取り出し面20aを露出させる工程と、n型オーミック電極10を形成する工程と、前記仮貼り付け基板を取り除く工程と、前記メッキ層70にレーザー光92を照射して再融着部59を形成した後、前記再融着部59に沿って前記メッキ層70を分割する工程と、を具備してなることを特徴とする発光ダイオード100の製造方法により、上記課題を解決できる。
【選択図】図9
Description
(1) 基板上にn型半導体層、発光層、p型半導体層からなる化合物半導体層を形成するとともに、前記化合物半導体層の上に反射性p型オーミック電極とシード層とを順次積層する工程と、前記シード層の上にメッキ層を形成するとともに、前記メッキ層に仮貼り付け基板を貼り付ける工程と、前記n型半導体層から前記基板を取り除いて、前記n型半導体層の光取り出し面を露出させる工程と、前記光取り出し面にn型オーミック電極を形成する工程と、前記仮貼り付け基板を取り除く工程と、前記メッキ層にレーザー光を照射して再融着部を形成した後、前記再融着部に沿って前記メッキ層を分割する工程と、を具備してなることを特徴とする発光ダイオードの製造方法。
(2)前記化合物半導体層の上に反射性p型オーミック電極とシード層とを順次積層する工程において、前記化合物半導体層に離間溝を設けて前記化合物半導体層を複数に分割するとともに、各化合物半導体層の上に反射性p型オーミック電極を形成した後、平坦化用のレジスト層を前記離間溝に形成して、前記反射性p型オーミック電極の上面と前記レジスト層の上面とを平坦化し、この平坦化された面の上に前記シード層を形成するとともに、前記n型半導体層から前記基板を取り除いて、前記n型半導体層の光取り出し面を露出させる工程の後において、前記レジスト層を除去することを特徴とする(1)に記載の発光ダイオードの製造方法。
(3)前記メッキ層の膜厚が40〜80μmであることを特徴とする(1)または(2)のいずれか1項に記載の発光ダイオードの製造方法。
(4)前記n型半導体層上にn型オーミック電極を形成する工程において、前記光取り出し面に前記n型半導体層中のドーパント元素と同一の元素を含有するエッチングガスによるドライエッチングを施した後、前記光取り出し面にn型電極を形成することを特徴とする(1)〜(3)のいずれか1項に記載の発光ダイオードの製造方法。
(5)前記n型半導体層から前記基板を取り除いて、前記n型半導体層の光取り出し面を露出させる工程と前記光取り出し面にn型オーミック電極を形成する工程との間において、前記離間溝の底面および側面に化合物半導体層の保護用の絶縁膜を形成することを特徴とする(1)〜(4)のいずれか1項に記載の発光ダイオードの製造方法。
(6)前記離間溝の底面および側面に化合物半導体層の保護用の絶縁膜を形成した後、前記光取り出し面にn型オーミック電極を形成する工程の前において、前記光取り出し面を粗面化することを特徴とする(1)〜(5)のいずれか1項に記載の発光ダイオードの製造方法。
(実施形態1)
図1は、本発明の実施形態である発光ダイオードの一例を示す断面概略図である。図1に示す発光ダイオードは、上下電極構造の一例を示している。
また、メッキ層70の側面には再融着部59が形成されている。
n型オーミック電極10はこの3層構造に限らず、たとえば、Ti膜、Al膜、Ti膜及びAu膜が積層されてなる4層構造でもよい。
このn型オーミック電極10は、後述するように、光取り出し面20aをドライエッチングした後にCr膜13、Ti膜12及びAu膜11を順次積層することによって形成され、これによりアニール処理を施すことなくn型半導体層21との間でオーミック接触が得られるようになっている。
また、反射性p型オーミック電極30は、化合物半導体層20に接するオーミックコンタクト層31と、オーミックコンタクト層31に接する反射層32と、反射層32に接する相互拡散防止層33とから構成されている。反射層32を備えることによって反射性p型オーミック電極30は、発光層22から発した光を光取り出し面20a側に反射させることができる。
この反射性p型オーミック電極30は、後述するように、オーミックコンタクト層31をRFスパッタリング法により積層し、反射層32及び相互拡散防止層33は、たとえばDCスパッタリング法により積層することによって形成される。これにより、アニール処理を施すことなく化合物半導体層20との間でオーミック接触が得られるようになっている。
Ti膜74の厚みは、例えば100〜300nm程度がよく、Ta膜75の厚みは、例えば200〜700nm程度がよく、Cu膜76の厚みは、例えば100〜500nm程度がよい。シード層73全体の厚みは、例えば400〜1500nm程度がよい。
なお、シード層73は、Cuからなる単層膜として形成してもよい。
Cuは、熱伝導性が高い点においも、上下電極構造の発光ダイオード100の基体の材質として好ましい。熱伝導性が高いCuからなるメッキ層70を備えることによって、発光層22で発生した熱を外部に容易に放出することができ、発光ダイオード100の放熱効率を高めることができる。
さらに、Cuは、電気抵抗が低い点において、上下電極構造の発光ダイオード100の基体の材質として好ましい。Cuからなるメッキ部70は、シード層73を介して反射性p型オーミック電極30と接合されているので導電端子として用いることができ、p型端子と接続するワイヤーを用いなくても良いので、発光ダイオードランプとしての生産性を高めることができる。
化合物半導体層20としては、GaN系単結晶、GaP系単結晶、GaAs系単結晶、ZnO系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶またはSiC単結晶からなる基板に対してエピタキシャル成長可能な点において、GaN系単結晶またはZnO系単結晶がより好ましく、GaN系単結晶が更に好ましい。
下地層にはn型不純物を1×1017〜1×1019/cm3の範囲内であればドープしても良いが、アンドープ(<1×1017/cm3)の方が良好な結晶性の維持という点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeであり、より好ましくはSiである。
また、nコンタクト層にはn型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、n型オーミック電極9との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeであり、より好ましくはSiである。
nコンタクト層を構成するGaN系半導体は、下地層と同一組成であることが好ましく、nコンタクト層と下地層との合計の膜厚を1〜20μm、好ましくは2〜15μm、さらに好ましくは3〜12μmの範囲に設定することが好ましい。nコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
nクラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。nクラッド層のn型ドープ濃度は1×1017〜1×1020/cm3が好ましく、より好ましくは1×1018〜1×1019/cm3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
また、発光層22は、ダブルへテロ(以下、DH)、単一量子井戸(以下、SQW)または多重量子井戸(以下、MQW)のいずれの構造であってもよい。
SQWの場合には、発光層22の膜厚は特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚、たとえば、1〜10nmが好ましく、より好ましくは2〜6nmである。発光層22の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層22は、上記のような単一量子井戸(SQW)構造の他に、上記Ga1−SInSNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlcGa1−cN(0≦c<0.3)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
pクラッド層としては、発光層22のバンドギャップエネルギーより大きくなる組成であり、発光層22へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。pクラッド層が、このようなAlGaNからなると、発光層7へのキャリアの閉じ込めの点で好ましい。pクラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。pクラッド層のp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
次に、本発明の実施形態である発光ダイオードの製造方法について説明する。
本発明の実施形態である発光ダイオード100の製造方法は、化合物半導体層20を形成する工程と、離間溝25を形成する工程と、反射性p型オーミック電極30を形成する積層工程と、レジスト層81(平坦化用のレジスト層)を形成する工程と、シード層73を形成する工程と、メッキ層70を形成する工程と、仮貼り付け基板86を貼り付ける工程と、光取り出し面20aを露出させる工程と、レジスト層81を除去する工程と、絶縁膜35を形成する工程と、光取り出し面20aを粗面化する工程と、n型オーミック電極10を形成する工程と、仮貼り付け基板86を取り除く工程と、再融着部59を形成する工程と、分割工程と、を具備している。
以下、各工程について説明する。
図2に示すように、基板1上に、n型半導体層21、発光層22及びp型半導体層23を順次積層して化合物半導体層20を形成する。
また、基板1上に化合物半導体層20を形成する際には、あらかじめ基板1上にバッファ層を形成することが望ましい。すなわち、基板1としてサファイア基板を用い、n型半導体層21としてGaNを形成する場合には、基板1とn型半導体層21との格子定数が10%以上も異なる。この場合に、バッファ層として、基板1とn型半導体層21との中間の格子定数を有するAlNやAlGaNなどを用いることで、n型半導体層21を構成するGaNの結晶性を向上させることができる。
化合物半導体層20の成長方法は特に限定されず、スパッタリング法、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)などGaN系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはMOCVD法である。
また、MOCVD法では、キャリアガスとして水素(H2)または窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si2H6)を、Ge原料としてゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)などの有機ゲルマニウム化合物を利用することができる。
MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては、たとえば、ビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)などを用いればよい。
図3(a)に示すように、通常のフォトリソグラフィ技術によってパターニングすることにより、離間溝25を化合物半導体層20に形成する。離間溝25は、発光ダイオード100の外形を決定する領域であり、発光ダイオード100を区画して平面視略格子状に形成する。このようにして、化合物半導体層20を複数に分割する。
図3(b)に示すように、分割後の化合物半導体層20のp型半導体層23上に、それぞれオーミックコンタクト層31、反射層32及び相互拡散防止層33を順次積層して反射性p型オーミック電極30を形成する。
スパッタリング用ガスとしては、He、Ne、Ar、Kr、Xeなどを使用できる。入手の容易さからArとするのが望ましい。これらの内の一つのガスをチャンバー内に導入し、0.1〜10Paにしたのち放電を行う。好ましくは0.2〜5Paの範囲に設定する。供給する電力は0.2〜2.0kWの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
図4(a)に示すように、離間溝25にレジスト層81を形成する。レジスト材料を離間溝25に充填した後、露光・現像処理を行って固化する。その結果、レジスト層81が離間溝25に対応して平面視略格子状に形成される。このレジスト層81は、次の工程で形成するシード層73が、離間溝25に成膜されることを防止するための保護層として機能する。なお、レジスト材料としては公知のものを使用することができる。レジスト層81の高さは、離間溝25の深さと等しくなるように形成する。
さらに、図4(b)に示すように、レジスト層81の表面81a上および反射性p型オーミック電極30の表面30a上に、Ti膜74とTa膜75とCu膜76とを順次積層してシード層73を形成する。
Ti膜74の厚みは、例えば100〜300nm程度がよく、Ta膜75の厚みは、例えば200〜700nm程度がよく、Cu膜76の厚みは、例えば100〜500nm程度がよい。シード層73全体の厚みは、例えば400〜1500nm程度がよい。
シード層73の形成方法としては、蒸着法、スパッタ法などを挙げることができる。
次に、図5(a)に示すように、シード層73全面にメッキ層70を形成する。メッキ層70の形成は、シード層73に電流を流しつつ電気メッキ法で行うとよい。このときのメッキ層70の厚みは、40〜80μmとすることが好ましく、60μmとすることがより好ましい。
電気メッキ処理は、脱脂、酸処理、中和、水洗、電気メッキ、水洗という一連の処理である。脱脂、酸処理、中和、水洗の処理は、必要に合わせ適宜条件を選択して行う。
メッキ層の材料としては、Cuなどを用いることができる。
まず、熱発泡テープ85を仮貼り付け基板86に貼り付ける。次に、図5(b)に示すように、この熱発泡テープ85の他面側をメッキ層70に張り合わせる。
熱発泡テープ85としては、一般に使用されているものを用いることができ、たとえば、リバアルファー(日東電工(株)製)を挙げることができる。
仮貼り付け基板86を付けることにより、発光ダイオード基板の取り扱いが容易となり、後の製造工程を行うことを容易にすることができる。仮貼り付け基板86を付けない場合には、メッキ層70が薄く、強度不足のうえ、変形しやすいので、取り扱いが困難となる。
さらに、図5(b)に示すように、レーザー90を基板1側から基板1と化合物半導体層20との界面近傍に照射する。その結果、界面部分のバッファ層を熱分解させることができ、図6(a)に示すように基板1を化合物半導体層20、反射性p型オーミック電極、シード層73、メッキ層70を積層した仮貼り付け基板86から剥離させることができる。
レーザー90は、一般的に用いられるものを使用することができる。
次に、図6(b)に示すように、離間溝25に形成したレジスト層81を除去する。NMP等の通常のレジスト除去の溶剤で除去することができる。
次に、図7(a)に示すように、離間溝25によって素子状に分割された化合物半導体層20の各側面(分割面)20bに、保護用の絶縁膜35を形成する。
具体的には、図7(a)に示すように、絶縁膜35を、離間溝25の底面25aおよび側面25bと、各化合物半導体層20の光取り出し面20aの外周部分を覆うように形成する。
絶縁膜35の材料としてはSiO2などを挙げることができ、その成膜方法としては、CVD法やスパッタ法などの手段を挙げることができる。
化合物半導体層20の全体に絶縁膜35を形成した後、光取り出し面20aの外周部分にレジスト層を形成し、ドライエッチングすることで、上記の絶縁膜35を形成できる。また、先に光取り出し面20aの中央部分にレジスト層を形成した後、化合物半導体層20全体に絶縁膜35を形成し、前記レジスト層を除去することにより、上記絶縁膜35を形成しても良い。
次に、図7(b)に示すように、化合物半導体層20の光取り出し面20aを粗面化する。
粗面化とは、表面に微小な凹凸が形成されることをいい、化学的にあるいは機械的に形成することができる。
具体的には、加熱KOH溶液に化合物半導体層20の光取り出し面20aを浸漬する。このことにより、光取り出し面20aの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層20の光取り出し面20aを粗面化することができる。
下地層の除去と表面粗面化には、PEC(photo electrochemical etch)を使用することもできる。また、下地層の除去及び光取り出し面20aの粗面化はドライエッチングすることにより行うこともできる。
また、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にSi等がドープされている場合には下地層の除去操作は不要となる。
化合物半導体層20の光取り出し面20aを、n型半導体層21中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングした後、図8(a)に示すように、光取り出し面20aにn型オーミック電極10を形成する。
たとえば、メッキ層70、シード層73、反射性p型オーミック電極30及び化合物半導体層20を熱発泡テープ85で固定した仮貼り付け基板86を、プラズマドライエッチング装置のチャンバー内に収納し、n型半導体層21中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバー内に供給し、化合物半導体層20の上方においてプラズマを発生させ、エッチングガスを含むプラズマによって光取り出し面20aをドライエッチングする。
また、反応ガスを導入した際のチャンバー内の圧力は、例えば0.2〜2Paの範囲にすることが好ましく、エッチングガスの流量は15sccm〜50sccmの範囲が好ましく、プラズマのパワーは120W程度が好ましく、バイアスは50W程度が好ましく、処理時間は150秒程度がよい。
このようなエッチング処理を行うことによって、n型半導体層21の表面近傍にエッチングガスに含まれるSiが打ち込まれて、表面近傍のSi濃度が高められる。
なお、n型オーミック電極10としては、この3層構造に限らず、Ti膜、Al膜、Ti膜及びAu膜が積層されてなる4層構造を用いてもよい。
n型オーミック電極10の形成方法としては、たとえば、スパッタリング法や蒸着法などを挙げることができる。
このようにして、n型半導体層21の表面をプラズマで処理してから、Cr膜またはTi膜などを積層することによって、n型オーミック電極10を構成するCr膜またはTi膜とn型半導体層21とをオーミック接触させることができる。この場合、n型オーミック電極10の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、アニールにより反射膜のAg合金がマイグレーションを起こしてしまうので好ましくない。
図8(b)に示すように、熱発泡テープ85に熱を加え、仮貼り付け基板86を取り除く。
たとえば、オーブンあるいはホットプレート等で所定の温度に加熱することにより、熱発泡テープ85は発泡を開始し、たやすく仮貼り付け基板86を取り除くことができる。
次に、図9(a)に示すように、レーザースクライブ法を用いて、レーザー92を照射することにより、メッキ層70に再融着部59を形成する。
まず、たとえば、粘着テープなどで耐熱基板に光取り出し面20a側を固定する。なお、耐熱基板は、メッキ層70を貫いたレーザー92が下のステージを焼くことを防止するために配置する。
再融着部59は、各発光ダイオードを分離するように、平面視略格子状に形成される。
また、レーザー92としては、266から1064nmの波長範囲の市販のものを用いて、その出力を上げて利用する。
メッキ層70側に粘着テープを貼り付けて、再融着部59に機械的応力を付加することにより、図9(b)に示すように、再融着部59で1個1個の発光ダイオード100へと容易に分割することができる。また、粘着テープが全面に貼り付けられているので、散らばることはなく、1個1個の発光ダイオードを整列させた状態で取り扱うことができ、発光ダイオードランプの製造を容易にすることができる。
以下、本発明の実施形態の効果について説明する。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
「化合物半導体層を形成する工程」
サファイアからなる基板上に、AlNからなる厚さ40nmのバッファ層を形成し、バッファ層上に、厚さ2μmのアンドープGaN下地層、厚さ2μmのSiドープn型GaNコンタクト層及び厚さ20nmのn型In0.1Ga0.9Nクラッド層(n型半導体層)、厚さ15nmのSiドープGaN障壁層および厚さ2nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重井戸構造の発光層、厚さ10nmのMgドープp型Al0.1Ga0.9Nクラッド層及び厚さ200nmのMgドープp型Al0.02Ga0.98Nコンタクト層(p型半導体層)を順に積層し、化合物半導体層を得た。
通常のフォトリソグラフィ技術によってパターニングすることにより、平面視略格子状となる離間溝を形成した。レジストAZ4330によるフォトリソグラフィ処理の後、BCl3−Cl2の混合ガスによるドライエッチングにより離間溝形成加工を行う。
「反射性p型オーミック電極を形成する積層工程」
p型半導体層上に、厚さ2nmのPtからなるオーミックコンタクト層、厚さ100nmのAg合金からなる反射層及び厚さ50nmのPtからなる相互拡散防止層を順次積層し、次いで、フォトリソグラフィ技術によってパターニングすることにより、反射性p型オーミック電極を形成した。オーミックコンタクト層をp型半導体層上に形成するにあたり、RF放電によるスパッタリング成膜法で形成した。また、反射層及び相互拡散防止層はDCスパッタリング法で形成した。
レジスト(商品名:AZ5200NJ)を離間溝に充填した後、露光・現像し、レジスト層を形成した。
レジスト層の露出面全面と、Pt膜からなる拡散防止層の底面全面に、厚さ200nmのTi膜と厚さ400nmのTa膜と厚さ300nmのCu膜とをスパッタリング法により順次積層してシード層を形成した。
シード層に電流を流しつつ電気メッキ法によって、シード層を覆うようにメッキ層を厚さ60μm程度に形成した。電気メッキの条件は、2.5A/dm2×1.83hrとした。
まず、熱発泡テープの一面側を仮貼り付け基板に貼り付けた後、この熱発泡テープの他面側をメッキ層に張り合わせる。
熱発泡テープとしては、リバアルファー(日東電工(株)製)を用いた。
接合した2枚の基板を、レーザー照射装置に設置し、レーザーリフトオフ法によってn型半導体層からバッファ層及びサファイア基板を取り除いた。
具体的には、化合物半導体層とサファイア基板との接合付近に焦点を合わせ、レーザーを照射し、基板全面を走査した。その結果、サファイア基板を容易に取り外すことができた。ArF(193nm)エキシマレーザーを用いた。
離間溝に形成したレジスト層を除去した。NMP等の通常のレジスト除去方法を用いた。
前記基板をチャンバーに搬入し、減圧状態とした後、離間溝によって複数に分割された化合物半導体層の各側面に、厚さ460nmのSiO2からなる絶縁膜をCVD法で形成した。
「光取り出し面を粗面化する工程」
前記基板をチャンバーから取り出し、n型半導体層の光取り出し面を加熱したKOH溶液に浸漬することにより、光取り出し面を粗面化した。
n型半導体層の光取り出し面に、SiCl4によるドライエッチングを行った。具体的には、化合物半導体層を含むメッキ基板をプラズマドライエッチング装置のチャンバーに収納し、反応ガスとしてSiCl4ガスをチャンバー内に供給し、化合物半導体層の上方においてプラズマを発生させ、光取り出し面をエッチングした。
反応ガスを導入した際のチャンバー内の圧力を0.5Paに設定し、エッチングガスの流量を30sccmに設定し、プラズマのパワーを120Wに設定し、バイアスを50Wに設定し、処理時間を150秒に設定した。
さらに、ドライエッチング処理後のn型半導体層の上に、厚さ40nmのCr膜、厚さ100nmのTi膜及び厚さ1000nmのAu膜を蒸着法によって順次積層してn型オーミック電極を形成した。
前記基板をオーブンに搬入し、150℃で1分間加熱した。熱発泡テープは発泡し、たやすく仮貼り付け基板を取り除くことができた
レーザースクライブ法を用いて、離間溝の中心線上にメッキ層側からレーザーを照射して走査することにより、絶縁膜に格子状の再融着部を形成した。レーザーの照射強度を調整して、レーザーによって形成した再融着部の深さは、メッキ層を貫く程度とした。
メッキ層側に粘着テープを貼り付けて、再融着部に機械的応力を付加することにより、再融着部で各発光ダイオードへと容易に分割することができた。また、粘着テープが全面に貼り付けられているので、散らばることはなく、1個1個の発光ダイオードを整列させた状態で取り扱うことができ、発光ダイオードランプを容易に製造することができた。
Claims (6)
- 基板上にn型半導体層、発光層、p型半導体層からなる化合物半導体層を形成するとともに、前記化合物半導体層の上に反射性p型オーミック電極とシード層とを順次積層する工程と、
前記シード層の上にメッキ層を形成するとともに、前記メッキ層に仮貼り付け基板を貼り付ける工程と、
前記n型半導体層から前記基板を取り除いて、前記n型半導体層の光取り出し面を露出させる工程と、
前記光取り出し面にn型オーミック電極を形成する工程と、
前記仮貼り付け基板を取り除く工程と、
前記メッキ層にレーザー光を照射して再融着部を形成した後、前記再融着部に沿って前記メッキ層を分割する工程と、
を具備してなることを特徴とする発光ダイオードの製造方法。 - 前記化合物半導体層の上に反射性p型オーミック電極とシード層とを順次積層する工程において、
前記化合物半導体層に離間溝を設けて前記化合物半導体層を複数に分割するとともに、各化合物半導体層の上に反射性p型オーミック電極を形成した後、
平坦化用のレジスト層を前記離間溝に形成して、前記反射性p型オーミック電極の上面と前記レジスト層の上面とを平坦化し、この平坦化された面の上に前記シード層を形成するとともに、
前記n型半導体層から前記基板を取り除いて、前記n型半導体層の光取り出し面を露出させる工程の後において、前記レジスト層を除去することを特徴とする請求項1に記載の発光ダイオードの製造方法。 - 前記メッキ層の膜厚が40〜80μmであることを特徴とする請求項1または請求項2のいずれか1項に記載の発光ダイオードの製造方法。
- 前記n型半導体層上にn型オーミック電極を形成する工程において、前記光取り出し面に前記n型半導体層中のドーパント元素と同一の元素を含有するエッチングガスによるドライエッチングを施した後、前記光取り出し面にn型電極を形成することを特徴とする請求項1〜3のいずれか1項に記載の発光ダイオードの製造方法。
- 前記n型半導体層から前記基板を取り除いて、前記n型半導体層の光取り出し面を露出させる工程と前記光取り出し面にn型オーミック電極を形成する工程との間において、
前記離間溝の底面および側面に化合物半導体層の保護用の絶縁膜を形成することを特徴とする請求項1〜4のいずれか1項に記載の発光ダイオードの製造方法。 - 前記離間溝の底面および側面に化合物半導体層の保護用の絶縁膜を形成した後、前記光取り出し面にn型オーミック電極を形成する工程の前において、
前記光取り出し面を粗面化することを特徴とする請求項1〜5のいずれか1項に記載の発光ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218297A JP4951443B2 (ja) | 2007-08-24 | 2007-08-24 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218297A JP4951443B2 (ja) | 2007-08-24 | 2007-08-24 | 発光ダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009054693A true JP2009054693A (ja) | 2009-03-12 |
JP4951443B2 JP4951443B2 (ja) | 2012-06-13 |
Family
ID=40505533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007218297A Active JP4951443B2 (ja) | 2007-08-24 | 2007-08-24 | 発光ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4951443B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011103328A (ja) * | 2009-11-10 | 2011-05-26 | Stanley Electric Co Ltd | 半導体発光素子およびその製造方法 |
JP2011138839A (ja) * | 2009-12-26 | 2011-07-14 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子及びその製造方法 |
JP2011187737A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体発光装置および半導体発光装置の製造方法 |
JP2011187556A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
WO2011118489A1 (ja) | 2010-03-24 | 2011-09-29 | 住友ベークライト株式会社 | 発光素子の製造方法およびそれを用いてなる発光素子 |
JP2012209599A (ja) * | 2012-07-30 | 2012-10-25 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
JP2014532307A (ja) * | 2011-09-30 | 2014-12-04 | マイクロリンク デバイシズ,インコーポレーテッド | エピタキシャルリフトオフによって製造される発光ダイオード |
JP2015501530A (ja) * | 2011-10-06 | 2015-01-15 | コーニンクレッカ フィリップス エヌ ヴェ | 半導体発光デバイスの表面処理 |
KR101861633B1 (ko) * | 2011-06-14 | 2018-05-28 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
KR20210036475A (ko) * | 2019-09-26 | 2021-04-05 | 주식회사 소프트에피 | 반도체 발광부를 이송하는 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969623A (ja) * | 1995-09-01 | 1997-03-11 | Nichia Chem Ind Ltd | n型窒化物半導体の電極 |
JP2003338468A (ja) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2004179302A (ja) * | 2002-11-26 | 2004-06-24 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP2004363532A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electro Mech Co Ltd | 垂直構造窒化ガリウム系発光ダイオードの製造方法 |
JP2007081332A (ja) * | 2005-09-16 | 2007-03-29 | Showa Denko Kk | 窒化物系半導体発光素子及びその製造方法 |
JP2007529879A (ja) * | 2004-03-18 | 2007-10-25 | 松下電器産業株式会社 | 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置 |
-
2007
- 2007-08-24 JP JP2007218297A patent/JP4951443B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969623A (ja) * | 1995-09-01 | 1997-03-11 | Nichia Chem Ind Ltd | n型窒化物半導体の電極 |
JP2003338468A (ja) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2004179302A (ja) * | 2002-11-26 | 2004-06-24 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP2004363532A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electro Mech Co Ltd | 垂直構造窒化ガリウム系発光ダイオードの製造方法 |
JP2007529879A (ja) * | 2004-03-18 | 2007-10-25 | 松下電器産業株式会社 | 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置 |
JP2007081332A (ja) * | 2005-09-16 | 2007-03-29 | Showa Denko Kk | 窒化物系半導体発光素子及びその製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011103328A (ja) * | 2009-11-10 | 2011-05-26 | Stanley Electric Co Ltd | 半導体発光素子およびその製造方法 |
JP2011138839A (ja) * | 2009-12-26 | 2011-07-14 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子及びその製造方法 |
CN102142361A (zh) * | 2009-12-26 | 2011-08-03 | 丰田合成株式会社 | Iii族氮化物类化合物半导体元件及其制造方法 |
US9252335B2 (en) | 2010-03-05 | 2016-02-02 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element and method for manufacturing same |
JP2011187556A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
JP2011187737A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体発光装置および半導体発光装置の製造方法 |
WO2011118489A1 (ja) | 2010-03-24 | 2011-09-29 | 住友ベークライト株式会社 | 発光素子の製造方法およびそれを用いてなる発光素子 |
CN102822997A (zh) * | 2010-03-24 | 2012-12-12 | 住友电木株式会社 | 发光元件的制造方法及用该方法制成的发光元件 |
KR101861633B1 (ko) * | 2011-06-14 | 2018-05-28 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
JP2014532307A (ja) * | 2011-09-30 | 2014-12-04 | マイクロリンク デバイシズ,インコーポレーテッド | エピタキシャルリフトオフによって製造される発光ダイオード |
JP2015501530A (ja) * | 2011-10-06 | 2015-01-15 | コーニンクレッカ フィリップス エヌ ヴェ | 半導体発光デバイスの表面処理 |
US9484497B2 (en) | 2011-10-06 | 2016-11-01 | Koninklijke Philips N.V. | Surface treatment of a semiconductor light emitting device |
US10002988B2 (en) | 2011-10-06 | 2018-06-19 | Lumileds Llc | Surface treatment of a semiconductor light emitting device |
JP2012209599A (ja) * | 2012-07-30 | 2012-10-25 | Toshiba Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
KR20210036475A (ko) * | 2019-09-26 | 2021-04-05 | 주식회사 소프트에피 | 반도체 발광부를 이송하는 방법 |
KR102275366B1 (ko) | 2019-09-26 | 2021-07-12 | 주식회사 소프트에피 | 반도체 발광부를 이송하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4951443B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278317B2 (ja) | 発光ダイオードの製造方法 | |
JP4951443B2 (ja) | 発光ダイオードの製造方法 | |
JP5232975B2 (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
JP5310371B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5074138B2 (ja) | 発光ダイオードの製造方法 | |
EP1922766B1 (en) | Iii-nitride light-emitting device with double heterostructure light-emitting region | |
JP4137936B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP2009105123A (ja) | 発光ダイオードおよびその製造方法 | |
JP4367531B2 (ja) | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 | |
JP2009099675A (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP2010141188A (ja) | 半導体発光素子及びその製造方法 | |
JP2004281863A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2007081312A (ja) | 窒化物系半導体発光素子の製造方法 | |
WO2010109801A1 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
KR20100058018A (ko) | 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자 | |
JP4799975B2 (ja) | 窒化物系半導体発光素子及びその製造方法 | |
KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
KR101480551B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
JP2010287681A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2010087218A (ja) | Iii族窒化物半導体からなる発光素子およびその製造方法 | |
JP4799974B2 (ja) | 窒化物系半導体発光素子及びその製造方法 | |
JP4791119B2 (ja) | 窒化物系半導体発光素子の製造方法 | |
JPH10178201A (ja) | 半導体発光素子の製造方法 | |
JP2013128150A (ja) | Iii族窒化物半導体からなる発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4951443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |