KR20210036475A - 반도체 발광부를 이송하는 방법 - Google Patents

반도체 발광부를 이송하는 방법 Download PDF

Info

Publication number
KR20210036475A
KR20210036475A KR1020190118466A KR20190118466A KR20210036475A KR 20210036475 A KR20210036475 A KR 20210036475A KR 1020190118466 A KR1020190118466 A KR 1020190118466A KR 20190118466 A KR20190118466 A KR 20190118466A KR 20210036475 A KR20210036475 A KR 20210036475A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
growth
semiconductor
growth substrate
Prior art date
Application number
KR1020190118466A
Other languages
English (en)
Other versions
KR102275366B1 (ko
Inventor
황성민
임원택
조인성
김두수
Original Assignee
주식회사 소프트에피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 소프트에피 filed Critical 주식회사 소프트에피
Priority to KR1020190118466A priority Critical patent/KR102275366B1/ko
Publication of KR20210036475A publication Critical patent/KR20210036475A/ko
Application granted granted Critical
Publication of KR102275366B1 publication Critical patent/KR102275366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 성장 기판 위에 복수 개의 반도체 발광부를 형성하는 단계; 복수 개의 반도체 발광부를 덮도록 제1 고정물을 성장 기판 위에 형성하는 단계; 복수 개의 반도체 발광부의 상면이 노출되도록 제1 고정물의 일부 제거하는 단계; 제2 고정물이 마련된 캐리어를 성장 기판의 반대 측에서 복수 개의 반도체 발광부에 부착하는 단계; 성장 기판을 제거하는 단계; 그리고 복수 개의 반도체 발광부의 상면 측이 제2 고정물에 부착된 상태가 되도록 제1 고정물을 제거하는 단계;를 포함하는 반도체 발광부를 이송하는 방법에 관한 것이다.

Description

반도체 발광부를 이송하는 방법{METHOD OF TRRANSFERRING LIGHT EMITTING PORTION}
본 개시(Disclosure)는 전체적으로 반도체 발광부를 이송하는 방법에 관한 것으로, 특히 미니 엘이디(폭이 100㎛ 정도), 마이크로 엘이디폭이 100㎛ 미만의 소자)를 패널에 부착하되, 대부분의 공정이 웨이퍼 레벨에서 이루어지는, 반도체 발광부를 이송하는 방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자(LED, LD)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제8,349,116호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 발광소자(200)를 이송용 캐리어(100)를 이용하여 기판(300)으로 전사(transfer)하는 과정이 제시되어 있다. 210은 접합층, 220은 전극층, 250은 마이크로 LED 발광부, 260은 유전체 보호막, 310은 전기적 접점이다.
도 2는 미국 등록특허공보 제8,794,501호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저, 지지용 캐리어 내지 지지 기판(400)에, 웨이퍼 상태의 마이크로 LED 발광부(250)를 부착한 다음(a), 레이저 리프트-오프, 습식 식각 등의 방법으로 성장 기판(240)을 제거하고(b), 연마, 습식 식각, 건식 식각 등의 방법으로 반도체 하부층(230)을 제거함으로써, 마이크로 LED 발광부(250)를 개별화하는 기술이 제시되어 있다. 이러한 상태에서, 필요한 공정을 거친 다음, 도 1에 제시된 것과 같은 이용송 캐리어(100)를 이용하여 마이크로 LED 발광부(250)를 기판(300)으로 이송시켜 반도체 발광소자 패널을 제조하게 된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자 패널을 제조하는 방법에 있어서, 성장 기판 위에 제거층을 형성하는 단계; 제거층 위에 반도체 발광부를 성장시키는 단계; 반도체 발광부를 성장 기판으로 분리하는 단계;로서, 반도체 발광부가 복수의 반도체 발광부로 개별화되어 있는 상태에서, 성장 기판과 각 반도체 발광부 사이의 제거층을 일부 제거하여 제거층이 일부만 남겨진 상태에서 복수의 반도체 발광부를 성장 기판으로부터 분리하는 단계: 그리고 복수의 반도체 발광부의 일부 또는 전부를 도통하도록 기판에 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법이 제공된다.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자용 웨이퍼에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개수를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼가 제공된다.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 성장 기판 위에 복수 개의 반도체 발광부를 형성하는 단계; 복수 개의 반도체 발광부를 덮도록 제1 고정물을 성장 기판 위에 형성하는 단계; 복수 개의 반도체 발광부의 상면이 노출되도록 제1 고정물의 일부 제거하는 단계; 제2 고정물이 마련된 캐리어를 성장 기판의 반대 측에서 복수 개의 반도체 발광부에 부착하는 단계; 성장 기판을 제거하는 단계; 그리고 복수 개의 반도체 발광부의 상면 측이 제2 고정물에 부착된 상태가 되도록 제1 고정물을 제거하는 단계;를 포함하는 반도체 발광부를 이송하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제8,349,116호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제8,794,501호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면,
도 3은 본 개시에 따라 반도체 발광부를 제조하는 방법의 일 예를 나타내는 도면,
도 4는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 5는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 9 내지 도 11은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예들을 나타내는 도면,
도 12 내지 도 15는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 예들을 나타내는 도면,
도 16 및 도 17은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 18은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 반도체 발광부를 선택적으로 이송하는 방법의 예들을 나타내는 도면,
도 20은 도 4에 제시된 방법에 따라 실제 성장된 반도체 발광부의 예들을 나타내는 사진들,
도 21은 본 개시에 따른 반도체 발광부가 성장된 단면 구조의 일 예와 종래의 선택성장을 이용하는 반도체 발광부가 성장된 단면 구조의 일 예를 비교하여 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광부의 상세 구조의 일 예를 나타내는 도면,
도 23은 본 개시에 따라 제조된 반도체 발광부의 다양한 형태를 예시하는 도면,
도 24는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 25는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 26은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 27은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 28은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 29는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 30은 본 개시에 따라 캐리어를 제조하는 방법의 일 예를 나타내는 도면,
도 31은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 32는 본 개시에 따라 영구자석(30M)을 만드는 방법의 일 예를 나타내는 도면,
도 33은 본 개시에 따라 제조된 반도체 발광부를 찍은 사진들,
도 34는 본 개시에 대한 실험 데이터를 나타내는 그래프들,
도 35는 본 개시에 이용될 수 있는 전자소자의 일 예를 나타내는 도면,
도 36은 본 개시에 따라 캐리어를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 37은 도 36에 제시된 캐리어를 이용하는 일 예를 나타내는 도면,
도 38은 본 개시에 따른 반도체 발광부의 다른 예들을 나타내는 도면,
도 39는 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 예들을 나타내는 도면,
도 40은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예들을 도면,
도 41은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예를 도면,
도 42는 도 41에 제시된 성장 방지막 패턴을 이용하여 성장된 반도체 발광부를 나타내는 도면,
도 43 내지 도 45는 성장 방지막 패턴의 다양한 예들을 나타내는 도면,
도 46 및 도 47은 미국 공개특허공보 제2019/0181122호에 제시된 반도체 발광부 내지는 반도체 발광소자를 이송하는 방법의 일 예를 나타내는 도면,
도 48 및 도 49는 본 개시된 따라 반도체 발광부 또는 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따라 반도체 발광부를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저, 성장 기판(10; 예: 사파이어 기판)을 준비한다(단계①). 성장 기판(10)은 사파이어(Al2O3), SiC, Si 등의 물질로 이루어질 수 있으며, 반도체의 성장이 가능하다면 특별한 제한은 없다. 이하, 반도체로 3족 질화물 반도체를 예로 하고, 성장 기판(10)으로 사파이어 기판을 예로 하여 설명한다. 다음으로, 반도체의 안정적 성장을 위한 버퍼층 내지 씨앗층(20; 예: AlN)을 성장 기판(10) 위에 준비한다(단계②). 버퍼층(20)은 GaN, AlGaN, AlN, CrN 등의 물질로 이루어질 수 있으며, 성장 기판(10)과 반도체의 격자 상수 및 열팽창 계수의 차이를 극복하고 양질의 반도체를 성장시킬 수 있는 물질이라면 특별한 제한은 없다. 마지막으로, 반도체 발광부(30; 예: LED)를 버퍼층(20) 위에 형성한다(단계③). 예를 들어, 반도체 발광부(30)는 n형 반도체층(Si-doped GaN), 활성층(예: InGaN/GaN 다중양자우물구조), p형 반도체층(Mg-doped GaN)으로 이루어질 수 있다. 반도체 발광부(30)는 PN 접합을 이용하고, 전자와 정공의 재결합을 이용해 빛을 발광하는 구조라면 특별한 제한은 없다. 버퍼층(20)과 반도체 발광부(30)는 MOCVD와 같은 증착법을 통해 성장될 수 있다.
도 4는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 성장 기판(10; 예: 사파이어 기판)을 준비한다(단계①; 도 3 참조). 다음으로, 성장 기판(10) 위에 버퍼층(20)을 형성한다(단계②; 도 3 참조). 다음으로, 버퍼층(20) 위에 반도체 성장 방지막(21; 예: SiO2)을 형성한다(단계④). 다음으로, 반도체 성장 방지막(21)에 복수의 반도체 성장용 개구(22)를 형성한다(단계⑤). 복수의 반도체 성장용 개구(22)는 반도체 성장 방지막(21)을 포토리소그라피 공정과 식각(습식 또는 건식)을 통해 패터닝하여 버퍼층(20)을 노출시킴으로써 형성될 수 있다. 또한 복수의 반도체 성장용 개구(22)를 가지는 반도체 성장 방지막(21)은 복수의 반도체 성장용 개구(22)에 대응하도록 포토레지스트(PR)를 형성한 다음, 반도체 성장 방지막(21)을 증착하고, 포토레지스트를 제거함으로써 형성할 수 있다. 반도체 성장 방지막(21)은 SiO2, SiNx과 같은 유전체 물질로 이루어질 수 있으며, 반도체의 성장이 억제되는 물질이라면 특별히 제한이 있는 것은 아니다. 복수의 반도체 성장용 개구(22)를 가지는 반도체 성장 방지막(21)을 먼저 형성하고, 버퍼층(20)을 형성하는 것도 가능하다. 복수의 반도체 성장용 개구(22)의 형상으로, 6각형, 4각형(예: 사다리꼴, 마름모꼴) 등을 예로 들 수 있으며, 반도체층의 성장이 가능하다면 특별히 제한이 있는 것은 아니다. 예시와 같이, C면 사파이어를 성장 기판(10)으로 할 때, 각 반도체 성장용 개구(22)의 면이 a축 방향을 가지도록 6각형, 4각형 등으로 구성할 수 있다. 성장용 개구(22)의 면이 a축 방향이면, 즉, 성장용 개구(22)에 의해 노출된 성장 기판(10)의 면이 a축 방향이며, 3족 질화물 반도체층(예: GaN)의 각 면은 m면이 형성된다. 3족 질화물 반도체층(예: GaN)의 m면은 m축 방향으로 성장이 잘 되지 않는 특성이 있으며, 따라서 성장되는 반도체 발광부(30)의 측면들(즉, 반도체 발광부(30)의 횡당면)이 성장용 개구(22)의 형상과 동일한 형상을 가질 수 있다. 나아가, 성장 조건의 조정을 통해, 반도체 발광부(30) 상면의 면적을 성장용 개구(22)의 면적보다 작게 만들 수도 있으며, 이를 통해 각 반도체 발광부(30)가 접합(coalesce)되지 않는 것을 확실히 보장하는 것이 가능해지고, 성장용 개구(22)를 보다 밀하게 배치하는 것이 가능해진다. 이 경우에, 반도체 발광부(30)의 측면이 경사져서 광추출 효율을 높이는 것도 가능하다. 또한 반도체 발광부(30)의 횡단면이 대칭 형상을 가지게 형성함으로써, 이후 공정에서 반도체 발광부(30)의 방향을 특별히 고려할 필요가 없으므로, 공정(예: 팹 공정)의 편의도 도모할 수 있는 이점을 가진다. 정리하면, 성장용 개구(22)의 방위를 조절함으로써, 반도체 발광부(30)의 형상을 제어할 수 있으며, 이를 통해 반도체 발광부(30)의 예측하지 못한 성장(abnormal growth)을 억제할 수 있게 된다. 더 바람직하게는, 반도체 발광부(30)의 측면이 성장의 속도가 빠르지 않은 방위 내지 면을 가지도록 성장용 개구(22)를 설계함으로써, 전술한 이점을 가지게 하는 것이 가능하다. 복수의 반도체 성장용 개구(22)의 크기 및 간격은 성장될 반도체 발광부(30)의 크기에 따라 달라질 수 있으며, 예를 들어, 반도체 발광부(30)가 50㎛의 폭을 가진다면 마찬가지로 50㎛의 폭을 가지도록 형성된다. 간격은 이웃한 반도체 성장용 개구(22)에서 성장된 반도체 발광부(30)가 서로 접합(coalesce)되지 않는 폭인 것이 바람직하다. 마지막으로, 반도체 발광부(30)를 형성한다(단계③'). 반도체 성장 방지막(21)이 형성되어 있으므로, 반도체 발광부(30)의 성장은 복수의 반도체 성장용 개구(22)에서만 주로 이루어진다. 반도체 발광부(30)를 위에서 본 형상은 복수의 반도체 성장용 개구(22)의 형상에 의해 영향을 받아서, 6각형, 4각형(사다리꼴, 마름모꼴) 등으로 형성될 수 있다. 이러한 형상을 가짐으로써, 단순히 직사각형 내지 정사각형 형상을 가지는 경우에 비해 광취출 효율을 높이는 것이 가능해진다. 3족 질화물 반도체는 C면 사파이어 위에서 성장되는 경우에, 상면은 동일하게 C면이지만, 도 4에 표시된 형태로 m축과 a축 방향을 가진다(도 5 참조).
도 5는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 성장 기판(10; 예: 사파이어 기판)을 준비한다(단계①; 도 3 참조). 다음으로, 성장 기판(10) 위에 버퍼층(20; 예: AlN)을 형성한다(단계②; 도 3 참조). 다음으로, 버퍼층(20) 위에 식각 방지막(23; 예: SiO2)을 형성한다(단계: ⑤'). 식각 방지막(23)은 반도체 성장 방지막(22)과 동일한 방법으로 형성될 수 있다. 다음으로, 버퍼층(20)과 성장 기판(10)을 건식 식각과 같은 방법을 통해 제거하며, 이때 식각 방지막(23)이 형성된 영역은 제거되지 않고 유지된다. 제거되어 노출된 성장 기판(10)의 영역(11)이 반도체 성장 방지 영역으로 기능한다. 식각 방지막(23)은 습식 식각과 같은 방법으로 제거된다. 남겨진 버퍼층(20)의 형상은 도 5에 제시된 성장 방지용 개구(22)와 동일한 형태를 가질 수 있으며, 특별히 제한이 있는 것은 아니다. 마지막으로, 버퍼층(20) 위에 반도체 발광부(30)를 형성한다(단계③"). 성장 기판(10)의 노출된 영역(11)이 반도체 성장 방지막(21)과 같은 기능을 하므로, 반도체 발광부(30)의 성장은 남겨진 버퍼층(20) 위에서만 주로 이루어진다. 반도체 발광부(30)를 위에서 본 형상은 도 4에 제시된 반도체 발광부(30)의 형상과 동일하다.
도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저, 도 3에 제시된 방법에 따라 제조된 반도체 발광부(30)를 준비한다(단계③). 다음으로, 식각(예: ICP 에칭)을 통해 에피 레벨의 반도체 발광부(30)를 칩 레벨의 반도체 발광부(30)로 개별화한다(단계⑦). 여기에는, 건식 식각, 습식 식각 등의 방법이 사용될 수 있으며, 칩 레벨의 반도체 발광부(30)를 결과할 수만 있다면 특별한 제한은 없다. 개별화의 과정에서 버퍼층(20)은 일부 남겨져도 좋지만, 후속 공정을 고려하면 제거되는 것이 바람직하다. 마지막으로, 습식 식각을 통해, 반도체 발광부(30)와 성장 기판(10) 사이에 위치하는 버퍼층(20: 예 AlN)의 일부를 제거한다(단계⑧). 식각의 정도는 반도체 발광부(30)가 성장 기판(10)에 여전히 고정되어 있는 한편, 후속 공정에서 반도체 발광부(30)가 성장 기판(10)으로부터 쉽게 분리될 수 있는 정도로 한다. 이러한 의미에서 버퍼층(20)을 제거층이라 할 수 있으며, 제거층은 성장 기판(10)과 반도체 발광부(30)의 사이에서 습식 식각을 통해 그 일부가 제거될 수 있다면 반드시 성장 기판(10)에 접하여 형성되어야 하는 것은 아니다. 예를 들어, AlN가 버퍼층(20)으로 사용되는 경우에, 습식 식각 용액으로 KOH(Potassium hydroxide), AZ400K, KOH: ethylene glycol(혼합용액), H3PO4 (Phosphoric acid) 등이 사용될 수 있으며, KOH 용액의 경우에 온도는 20~80℃ 정도가 적당하며, 필요시 에틸렌글리콜 용액을 첨가하여 80~200℃의 온도에서도 공정이 가능하다. 에칭 시간은 에칭 용액의 온도에 매우 의존적이다. 수분에서 수십 시간 동안 가능하다. 식각되고 남은 버퍼층(20)의 폭이 반도체 발광부(30)의 폭의 20% 이하가 되도록 식각 조건을 조절할 수 있다. 필요에 따라, 반도체 발광부(30)에 전극(50)을 형성하는 공정이 행해진다(단계⑨). 이 공정은 반도체 발광부(30)가 래터럴 칩(Lateral Chip), 플립 칩(Flip Chip), 수직형 칩(Vertical Chip)이냐에 따라 달라질 수 있으며, 이에 따라 전극의 갯수도 달라질 수 있다.
도 7은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 도 4에 제시된 방법에 따라 제조된 반도체 발광부(30)를 준비한다(단계③'). 다음으로, 반도체 식각 방지막(21)을 제거한다(단계⑦'). 제거 과정에서 버퍼층(20)이 제거될 수 있음은 물론이다. 마지막으로, 습식 식각을 통해, 반도체 발광부(30)와 성장 기판(10) 사이에 위치하는 버퍼층(20: 예 AlN)의 일부를 제거한다(단계⑧). 도 6에 제시된 예와 달리 에피 성장의 과정에서 반도체 발광부(30)가 이미 개별화되어 있으므로, 단계⑦은 필요하지 않다. 필요에 따라, 반도체 발광부(30)에 전극(50)을 형성하는 공정이 행해진다(단계⑨).
도 8은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 도 5에 제시된 방법에 따라 제조된 반도체 발광부(30)를 준비한다(단계③"). 다음으로, 습식 식각을 통해, 반도체 발광부(30)와 성장 기판10) 사이에 위치하는 버퍼층(20: 예 AlN)의 일부를 제거한다(단계⑧). 도 6에 제시된 예와 달리 에피 성장의 과정에서 반도체 발광부(30)가 이미 개별화되어 있으므로, 단계⑦은 필요하지 않으며, 성장 기판(10)의 노출 영역(11)이 구비되어 있어 식각액의 침투가 용이한 이점을 추가로 가진다. 필요에 따라, 반도체 발광부(30)에 전극(50)을 형성하는 공정이 행해진다(단계⑨).
도 9 내지 도 11은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예들을 나타내는 도면으로서, 도 6 내지 도 10에 제시된 예들과 달리, 단계⑧에 앞서 단계⑨가 행해진다. 이를 통해, 전극(50)을 형성하는 단계(단계⑨)에서 얇아진 버퍼층(20)으로 인해 성장 기판(10)과 반도체 발광부(30)가 분리되어 공정 불량을 일으키는 것을 방지할 수 있게 된다. 다만, 도 10에 제시된 예와 관련하여, 전극(50)을 형성하는 단계(단계⑨)가 반도체 식각 방지막(21; 도 4 참조)을 제거하는 단계(단계⑦')에 앞서 행해질 수도 있다.
도 12 내지 도 15는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 예들을 나타내는 도면으로서, 도 9에 제시된 반도체 발광소자를 예로 하여 설명한다. 도 10 및 도 11에 제시된 반도체 발광소자에 적용될 수 있음은 물론이다.
먼저, 도 12에 제시된 바와 같이 적어도 반도체 발광부(30)를 고정물(60)로 덮어 고정한다(단계⑩; 고정물(60)이 전극(50)을 노출하도록 반도체 발광부(30)를 감싸는 것도 가능하다). 전술한 바와 같이, 전극(50)은 형성되지 않은 상태일 수 있다. 고정물(60)은 반도체 공정에서 널리 이용되는 에폭시, 폴리이미드 등일 수 있으며, 반도체 발광부(30)를 후속하는 공정에서 고정할 수 있는 물질이라면 특별히 제한은 없다. 예를 들어, 에폭시를 도포한 다음 경화시킴으로써, 고정물(60)이 형성될 수 있다. 다음으로, 반도체 발광부(30)와 일체로 된 고정물(60)을 성장 기판(10)으로부터 분리한다(단계⑪). 일반적으로 고정물(60)과 성장 기판(10)의 결합력은 높지 않으므로, 반도체 발광부(30)와 성장 기판(10)의 분리하는 것에 초점을 맞춘 분리방법이 사용될 수 있다. 한편, 본 개시에 있어서, 반도체 발광부(30)와 성장 기판(10)은 이미 일부가 제거된 버퍼층(20)에 의해 서로 붙어 있으므로, 레이저 리프트 오프와 같은 방법을 사용하지 않고도, 이들을 분리하는 것이 가능하다. 예를 들어, 고정물(60)와 성장 기판(10) 양측에 진공 척을 부착하여, 분리되는 방향으로 힘을 가함으로써, 이들을 분리하는 것이 가능하다. 횡단력(shear stress)를 가할 수 있음은 물론이다. 즉, 기계적인 힘을 통해 이들을 분리할 수 있다. 필요에 따라, 성장 기판(10)과 계면 접착력이 높이 않은 물질을 선택하는 것도 가능하다. 다른 예로서, 단계⑨의 상태에서, 도 17(a)에 제시된 형태의 캐리어(71)를 준비한 다음, 습식 식각을 통해 버퍼층(20)을 제거하는 것도 가능하다. 또한, 버퍼층(20), 고정물(60) 및 성장 기판(10) 간의 열팽창 계수의 차이에 기인하는 열적 스트레스(thermal stress)를 이용하여 이들을 분리하는 것이 가능하다. 예를 들어, 성장 기판(10)로 사용되는 사파이어의 열팽창계수는 7×10-6℃ 정도이고, 고정물(60)로 일반적으로 사용되는 폴리머의 열팽창계수는 70×10-6℃ 정도로서, 약 10배 정도 차이를 보인다. 이러한 팽창계수 차이를 이용하여 가열 및 냉각 과정을 1회 내지 수차 반복하여 계면 사이에 열적 스트레스를 발생시켜 분리하는 것이 가능하다. 다음으로, 남겨진 잔류물을 에싱을 통해 제거한다(단계⑫). 잔류물의 제거는 산소 플라즈마를 이용한 에싱공정으로 쉽게 제거가 가능하다. 실제 버퍼층(20)의 두께는 30nm 정도여서 제거를 하지 않아도 문제가 없으며, 필요하다면, Ar 플라즈마를 이용하여 제거하는 것이 가능하다.
도 13은 본 개시에 따라 플립 칩 형태인 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저, 잔류물이 제거된 측(A)에 접착제를 이용하여 캐리어(70)를 부착한다(단계⑬). 캐리어(70)는 휨이 덜한 물질로 이루어지는 것이 바람직하며, 예를 들어, 유리, 사파이어 등으로 이루어질 수 있고, 특별한 제한은 없다. 다음으로, 고정물(60)의 일부를 제거하여 전극(50)을 노출시킨다(단계⑭). 다음으로, 전극 패드(81)가 마련된 기판(80)에 솔더링, 유테틱 본딩, 페이스트 등의 방법으로 전극(50)을 부착한다(단계⑮). 마지막으로, 고정물(60)과 캐리어(70)를 제거하여, 반도체 발광소자 패널을 완성한다.
도 14는 본 개시에 따라 수직형 칩 형태인 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저, 전극(50)이 구비된 측(B)에 접착제를 이용하여 고정물(60)에 캐리어(70)를 부착하고(단계⑬'), 잔류물이 제거된 측(A)에서 반도체 발광부(30)에 추가의 전극(51)을 형성한다(단계⑭'). 다음으로, 전극 패드(81)가 마련된 기판(80)에 추가의 전극(51)을 부착한다(단계⑮'). 마지막으로, 고정물(60)과 캐리어(70)를 제거하여, 반도체 발광소자 패널을 완성한다.
도 15는 본 개시에 따라 래트럴 칩 형태인 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저, 버퍼층(20; 도 12 참조)이 제거된 측(A)의 반대 측(C)에 접착제를 이용하여 캐리어(70)를 부착한다(단계⑬"). 다음으로, 버퍼층(20; 도 12 참조)이 제거된 측(A)을 접착제를 이용하여 기판(80)에 부착한다(단계⑮"). 다음으로, 고정물(60)과 캐리어(70)를 제거하여, 전극(50)을 노출시키고, 3D 프린팅 등의 방법으로 배선(도시 생략)을 하여 반도체 발광소자 패널을 완성한다. 필요에 따라, 고정물(60)의 일부가 남겨지는 것도 가능하다.
도 16 및 도 17은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 단계⑨를 통해 수직형 칩을 형성한 후에, 바로 고정물(60)과 캐리어(70)를 형성하고(단계⑩'''), 성장 기판(10)을 제거한 다음(단계⑪'''), 추가의 전극(51)을 형성하고(단계⑬''), 추가의 고정물(61)과 추가의 캐리어(76)를 부착한 다음(단계⑭'''), 고정물(60)과 캐리어(70)를 제거하고(단계⑭""), 전극(50)을 기판(80)에 마련된 전극 패드(81)에 본딩하여 반도체 발광소자 패널을 완성한다.
도 18은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 단계⑨를 통해 수직형 칩을 형성한 후에, 고정물(60)과 캐리어(70)의 부착없이, 성장 기판(10)을 캐리어로 이용하여 전극(50)과 기판(80)에 마련된 전극 패드(81)를 본딩하고(단계⑮""), 성장 기판(10)을 제거하여, 반도체 발광소자 패널을 완성한다.
도 19는 본 개시에 따른 반도체 발광부를 선택적으로 이송하는 방법의 예들을 나타내는 도면으로서, UV 반응성 테이프 또는 UV 반응성 물질이 부착된 플레이트를 캐리어(71)를 이용하여 UV를 조사함으로써 반도체 발광부(30)를 선택(하나, 하나 이상, 또는 전부)적으로 이송하거나(a), 반도체 발광부(30)에 닿지 않는 홈(72)을 구비하는 캐리어(73; 예: 패터닝된 실리콘 기판)를 이용하거나(b,c), 반도체 발광부(30)에 닿는 돌기(4)를 구비하는 캐리어(75: 예: 패터닝된 실리콘 기판)를 이용하는(d) 등의 방법이 가능하다. 한편 (e)에 도시된 바와 같이, 성장 기판(10)에 반도체 발광부(30)가 분리되지 않은 상태에서 캐리어(76)를 부착한 다음, 이를 유체(91; 예: 물)가 들어있는 챔버(90)에 넣고, 가열 및/또는 냉각을 1회 또는 수회 행함으로써, 물질들간의 열팽창 계수의 차이로 인해, 성장 기판(10)이 분리되도록 하는 것이 가능하다.
도 20은 도 4에 제시된 방법에 따라 실제 성장된 반도체 발광부의 예들을 나타내는 사진이다.
도 21은 본 개시에 따른 반도체 발광부가 성장된 단면 구조의 일 예와 종래의 선택성장을 이용하는 반도체 발광부가 성장된 단면 구조의 일 예를 비교하여 나타내는 도면이다.
본 개시에 따른 반도체 발광부가 성장된 단면 구조(상측; 반도체 발광소자 웨이퍼)는 성장 기판(10), 버퍼층(20), 개구(22)가 형성된 성장 방지막(21), 그리고 반도체 발광부(30)를 포함한다. A 지점에서 성장 기판(10)-버퍼층(20)-반도체 발광부(30)로 이루어지고, B 지점에서 성장 기판(10)-버퍼층(20)-성장 방지막(21)-반도체 발광부(30)로 이루어지며, C 지점에서 성장 기판(10)-버퍼층(20)-성장 방지막(21)으로 이루어진다.
종래의 선택성장을 이용하는 반도체 발광부가 성장된 단면 구조(하측; 반도체 발광소자 웨이퍼)는 성장 기판(10), 버퍼층(20), 추가의 층(24; 예: un-doped GaN 또는 un-doped AlGaN), 개구(22)가 형성된 성장 방지막(21), 그리고 반도체 발광부(30)를 포함한다. A 지점에서 성장 기판(10)-버퍼층(20)-추가의 층(24)-반도체 발광부(30)로 이루어지고, B 지점에서 성장 기판(10)-버퍼층(20)-추가의 층(24)-성장 방지막(21)-반도체 발광부(30)로 이루어지며, C 지점에서 성장 기판(10)-버퍼층(20)-추가의 층(24)-성장 방지막(21)으로 이루어진다.
추가의 층(24)은 대략 2~5㎛ 정도의 두께를 가지며, 그 위에 형성되는 반도체 발광부(30)의 결정성 향상을 위해 도입된다. 다수의 특허 문서에서 버퍼층(20)과 추가의 층(24)을 묶어서 버퍼층(20)으로 기술하는 경우가 있는데, 성장 온도의 관점에서 추가의 층(24)은 대략 1000℃ 전후의 온도에서 성장되는 반면에, 버퍼층(20)의 그 구성 물질에 따라 다르지만, GaN의 경우에 500℃ 전후, AlN의 경우에 대략 600℃ 전후의 온도에서 성장된다. 두께의 관점에서 추가의 층(24)은 대략 2~5㎛ 정도의 두께를 가지는 반면에서 버퍼층(20)은 대략 1~100nm 정도의 두께를 가진다. 버퍼층(20)을 씨앗층(nucleation layer)이라 칭함으로써, 추가의 층(24)과 구분할 수 있다.
또한 성장하는 방법의 관점에서, 상용의 LED에서 버퍼층(20), 추가의 층(24) 및 반도체 발광부(30) 모두를 MOCVD법을 통해 성장시키는 것이 일반적이지만, 본 개시에 있어서, 버퍼층(20; 예: AlN)은 MOCVD법이 아니라 스퍼터링법을 통해 성장될 수 있으며, 이를 통해 반도체 발광부(30)의 결정성을 더욱 향상시키는 것이 가능해진다. 종래에 있어서도, 버퍼층(20)을 스퍼터링법에 의해 성장시키는 것이 제시되어 있지만, 선택성장을 이용하는 경우에 이를 도입하는 것은 공정상에 문제점을 야기한다. 즉, 버퍼층(20)을 스퍼터링법에 의해 형성하고, 다시 추가의 층(24)을 MOCVD법에 의해 형성한 다음, 다시 적절한 기법으로 성장 방지막(21)을 형성하고, 이어서 MOCVD법에 의해 반도체 발광부(30)를 형성해야 하는 것이다. 이와 달리, 본 개시에는 추가의 층(24)을 생략하거나, 반도체 발광부(30)의 일부로서 이를 성장시킴으로써, 버퍼층(20)의 형성(스퍼터링법 사용)과 성장 방지막(21)의 형성 사이에 MOCVD법을 추가적으로 이용해야 하는 문제점을 해소하면서도 스퍼터링법을 이용할 수 있는 이점을 가진다.
한편 추가의 층(24)이 성장 기판(10) 전체에 걸쳐, 성장 기판(10)과 성장 방지막(21) 사이에 위치하는 경우에, 성장 기판(10)의 열팽창계수와 추가의 층(24)의 열팽창계수의 차이로 인해, 성장 기판(10)에 bowing(휨)이 발생한다. 마이크로 엘이디를 구비하는 반도체 발광소자 패널의 경우에, 이 패널의 각각의 픽셀에 3개의 마이크로 엘이디가 구비되는데, 픽셀에 구비되는 마이크로 엘이디 간에는 수 ㎛ 정도의 정밀한 오차가 요구된다. 만약 반도체 발광소자 패널 제작의 초기 단계인 반도체 발광부(30)를 성장시키는 단계에서부터 이미 일정 이상의 오차가 발생한다면 이는 반도체 발광소자 패널 제작에 치명적인 영향을 미칠 수 있다 하겠다. 본 개시는 성장 기판(10)과 성장 방지막(21) 사이에서 추가의 층(24)을 제거함으로써, 열팽창계수의 차이로부터 기인하는 성장 기판(10)의 휨을 감소시킬 수 있게 된다.
또한, 도 4에 제시된 반도체 발광부의 제조 방법에 의하면, 각각의 개구(22)로부터 성장되는 각각의 반도체 발광부(30)가 서로 떨어진 형태를 가지므로, 성장이 이루어진 다음에 반도체 발광부(30)들이 성장 기판(10) 전체를 덮지 않게 되며, 따라서 성장 기판(10)의 열팽창계수와 반도체 발광부(30)의 열팽창계수의 차이로부터 기인하는 성장 기판(10)의 휨을 감소시킬 수 있게 된다. 이러한 형태를 가지더라도, 반도체 발광부(30)의 폭이 100㎛ 보다 큰 경우에는(가장 긴 폭을 기준), 폭의 증가와 함께 반도체 발광부(30)의 높이 높아지고, 따라서 반도체 발광부(30)의 부피가 커져서, 성장 기판(10)과의 사이에서 열팽창계수의 차이로 인한 성장 기판(10)의 휨이 후속 공정에 영향을 미칠 수 있다. 본 개시는 추가의 층(24)을 성장 기판(10)과 성장 방지막(24) 사이에서 제거하고, 각 반도체 발광부(30)를 서로 이격되게 성장시킴으로써, 마이크로 엘이디 패널의 제작에 적합한 에피 성장 방법 및 에피 웨이퍼를 제공한다. 도 34(a)에 각각의 경우에 대해 휨의 정도를 나타내었다. 사파이어 기판을 기준(검은 실선; Sapphire Sub.)으로, AlN 버퍼층(20)만 성장한 경우(붉은 점선; Only AlN Seed)에 거의 휨이 없음을 알 수 있으며, 본 개시의 방법의 경우에(푸른 작은 점선; Epi on Pattern) 3.5㎛ 정도의 휨을 보였고, 종래의 방법 경우에(푸른 긴 점선; Epi on Planar) 53.3㎛ 정도의 휨을 보였다.
한편, 도 6에 제시된 방법으로 반도체 발광부(30)를 제조하는 경우에, 건식 식각(예: ICP)의 과정에서 반도체 발광부(30)의 측면이 손상될 수 있으며, 이러한 손상의 영향은 반도체 발광부(30)의 크기가 작아질수록 커지는 것으로 알려져 있다(Electro-Optical Size-Dependence Investigation in GaN Micro-LED Devices Anis Daami, Francois Olivier, Ludovic Dupre, Franck Henry and Francois Templier, CEA-LETI Grenoble, France). 도 4에 제시된 방법으로 반도체 발광부(30)를 성장시킴으로써 이러한 염려 또한 줄일 수 있게 된다.
또한, 스퍼터링법으로 형성한 버퍼층(20; 예: AlN)을 이용하는 경우에, 그 위에 성장된 반도체 발광부(30)의 결정성이 전 영역에 걸쳐 x-ray의 FWHM값 기준 (002), (102) 모두 200 arcsec 이하로 된다는 것을 확인하였다. GaN 씨앗층을 사용할 때와의 비교 데이터를 도 34(b) 및 도 34(c)에 나타내었다.
또한, 종래의 반도체 발광부(30)의 경우에, C 지점에 추가의 층(24)이 존재하므로, 성장 기판(10)과 반도체 발광부(30)를 분리하는 공정(예: CLO(Chemical Lift-Off), LLO(Laser Lift-Off))에서, 이들의 분리가 용이하지 않은 문제점이 있지만, 본 개시에 따른 단면 구조(반도체 발광소자 웨이퍼)에서는 이러한 문제점이 해소된다.
도 22는 본 개시에 따른 반도체 발광부의 상세 구조의 일 예를 나타내는 도면으로서, 반도체 발광부(30)는 제1 도전성을 가지는 제1 반도체층(31; 예: n형 반도체층(Si-doped GaN)), 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층(32; 예: InGaN/(In)GaN 다중양자우물구조), 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(33; 예: p형 반도체층(Mg-doped GaN))을 포함한다.
활성층(32) 및 제2 반도체층(33)이 제1 반도체층(31)의 측면에도 형성되는 경우에는, 마이크로 엘이디의 제조에 따른 칩 크기의 감소로 인해 활성층(32)이 감소되는 문제점을 일부 해소하는 이점을 가질 수 있다. 도 33(g)에 도시된 바와 같이, 활성층(32)이 반도체 발광부(30)의 측면에 형성된 것을 TEM 사진으로 나타내었다. 이의 형성에 아래와 같은 조건이 사용될 수 있다.
1) 버퍼층 성장조건: 스퍼터링 방법, 성장온도 400~700℃, 두께: 1~100nm, Al 타겟을 사용, Ar+N2 가스를 사용함.
2) 성장 방지막 제작 조건: PECVD 사용, 성장온도: 200~300℃, 두께: 100~500nm, SiH4 + N2O 가스를 사용함.
3) 반도체 발광부 성장조건: MOCVD, 종래의 반도체 발광부 성장법을 사용하되, 기존의 양자우물 성장방법으로 할 경우, 수직방향의 성장속도는 대략 3배 정도 빨라지고, 측면방향의 성장속도는 기존보다 20~40% 정도로 느려진다. 이점을 감안하여 성장 온도와 압력을 조절하여 양자우물을 형성함.
도 23은 본 개시에 따라 제조된 반도체 발광부의 다양한 형태를 예시하는 도면으로서, 제1 전극(50)과 추가의 전극 또는 제2 전극(51)이 형성된 반도체 발광부(30)의 형태를 가지며, 이를 반도체 발광 칩이라 칭할 수 있다.
도 23(a)에서, 반도체 발광 칩은 반도체 발광부(30), 제1 전극(50) 및 제2 전극(51)을 포함하며, 반도체 발광부(30)는 제1 반도체층(31), 활성층(32) 및 제2 반도체층(33)을 포함한다. 제1 전극(50)은 제2 반도체층(33)에 전기적으로 연결되어 있고, 제2 전극(51)은 제1 반도체층(31)에 전기적으로 연결되어 있다. 제2 반도체층(33)과 활성층(32)을 식각을 통해 제거하여 제1 반도체층(31)의 일부를 노출시킴으로써, 제2 전극(51)이 제1 반도체층(31)과 전기적으로 연결 또는 접촉될 수 있다.
도 23(b)에서, 제1 전극(50)이 제2 반도체층(33) 위에서 넓게 펼쳐져 있으며, 제1 전극(50)이 Ag 및/또는 Al을 포함하도록 구성되어 반사막으로 기능하는 경우에, 뒤집힌 형태로 전원 공급 기판(예: PCB, TFT Back Plane)에 붙여질 수 있다. 이러한 형태를 플립 칩이라 칭한다. 필요에 따라 제1 전극(50)과 제2 반도체층(33) 사이에 DBR(Distributed Bragg Reflector; 예: SiO2/TiO2 다층 적층막)이 구비될 수도 있다.
도 23(c)에서, 제2 전극(51)은 활성층(32)을 기준으로 제2 반도체층(33)의 반대측에서 제1 반도체층(31)에 전기적으로 접촉된다. 제1 전극(50)이 전원 공급 기판과 접촉하느냐 제2 전극(51)이 전원 공급 기판과 접촉하느냐에 따라 제1 전극(50)과 제2 전극(51)의 크기가 달라질 수 있으며, 칩 내부의 전류 흐름의 관점에서 볼 때 이러한 형태의 칩을 수직형 칩(Vertical chip)이라 칭한다.
도 23(d)에서, 제1 전극(50)이 소자의 측면에 위치한다. 제1 전극(50)은 반사막으로 기능할 수도 있지만, ITO(Indium Tin Oxide)와 같은 투광성 물질로만 이루어져 빛을 통과시키는 것도 가능하다. 필요한 칩 공정을 거쳐, 제2 전극(51)이 전원 공급 기판과 접촉할 수 있다. 도 33(a)에 에피의 형태(사다리꼴 에피)의 예를 나타내었다. 단면은 사각형, 육각형, 사다리꼴 등 다양한 형태가 가능하다. 제1 전극(50)은 제2 반도체층(33) 전체에 형성되어 좋고, 일부에 형성될 수도 있다. 즉, 반도체 발광부(30)의 단면이 다각형인 경우에, 그 중 적어도 하나의 측면에 형성될 수 있다.
도 23(e)에서, 제2 전극(51)이 도 23(d)와 반대측에서 제1 반도층(31)과 전기적으로 접촉하는 구조가 제시되어 있다.
도 23(f)에서, 반도체 발광부(30)가 추가의 활성층(32b)을 포함한다. 이러한 형태는 두 번의 식각 공정을 통해, 제1 반도체층(31)을 2단으로 노출시킴으로써, 가능해진다. 추가의 활성층(32b)의 발광을 위해 제3 전극(52)과 제4 전극(53)이 더 구비된다. 제1 반도체층(31)에 제2 전극(51)이 구비되어 있으므로, 제4 전극(53)을 생략하는 것도 가능하다. 경사면에 형성되는 활성층(31)은 상부 평탄면에 형성되는 추가의 활성층(32b)과 동일한 물질로 구성됨에도 불구하고 그 성장 조건에 따라 다른 파장의 빛을 발광할 수 있다는 것이 알려져 있으며, 따라서 필요에 따라 하나의 반도체 발광부(30)를 통해 서로 다른 파장의 빛을 발광하는 것이 가능해진다(ACS Photonics, 2015, 2 (4), pp 515-520, Red Emission of InGaN/GaN Double Heterostructures on GaN Nanopyramid Structures)).
도 23(g)에서, 반도체 발광부(30)가 다각형추 형상(도 33(b) 참조)을 가진다.
도 24는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 23(a)에 제시된 반도체 발광소자를 예로 하여 설명한다.
먼저, 도 24(a)에서와 같이, 칩 레벨의 반도체 발광부(30)를 구비하는 성장 기판(10)을 준비한다.
다음으로, 도 24(b)에서와 같이, 캐리어(71; 도 19(a) 참조)를 반도체 발광부(30)에 부착한 다음, 성장 기판(10)을 반도체 발광부(30)로부터 분리한다. 습식 식각을 이용하는 경우에, 바람직하게는 캐리어(71)가 복수의 홀(77)을 구비하여, 복수의 홀(77)을 통해 식각액이 쉽게 침투할 수 있게 한다. 습식 식각의 과정에서, 반도체 발광부(30)의 하면(성장 기판(10)과 마주하는 면)에 거친 표면(도 33(c) 참조)이 형성되며, 이는 활성층(32)에서 생성된 빛을 산란시켜 소자의 외부양자효율을 높이는 데 기여한다.
마지막으로, 도 24(c)에서와 같이, 접착제(도시 생략)가 마련된 기판(80)에 반도체 발광부(30)를 부착하고, UV를 조사하여 캐리어(71)를 분리한다. 기판(80)과 반도체 발광부(30)의 전기적 연결에는 3D 프린팅과 같은 방법이 사용될 수 있다. 도 23에 제시된 반도체 발광부(30)의 다양한 형태에 따라 부착 방법과 전기적 연결의 방법이 달라질 수 있음은 물론이다.
도 25는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 23(c)에 제시된 반도체 발광소자를 예로 하여 설명한다. 반도체 발광부(30)는 성장 기판(10)에 붙여진 상태에서 제1 전극(50) 만을 구비한다.
도 25(a)와 도 25(b)는 도 24(a) 및 도 24(b)와 동일하다.
다음으로, 도 25(c)에서와 같이, 성장 기판(10)과 분리된 상태의 반도체 발광부(30)를 추가의 캐리어(79)에 부착한 다음, 캐리어(71)에 UV를 조사하여 캐리어(71)를 반도체 발광부(30)로부터 분리한다. 추가의 캐리어(79)는 캐리어(71)와 동일한 형태를 가질 수 있다(복수의 홀(77)은 제외).
다음으로, 도 25(d)에서와 같이, 추가의 캐리어(79)를 이용하여 반도체 발광부(30)를 기판(80)에 부착한 다음, UV를 조사하여 추가의 캐리어(79)를 반도체 발광부(30)로부터 분리한다.
마지막으로, 도 25(e)에서와 같이, 반도체 발광부(30)에 제2 전극(51)을 형성한다. 도 23에 제시된 반도체 발광부(30)의 다양한 형태에 따라 부착 방법 및 전기적 연결의 방법이 달라질 수 있음은 물론이다.
도 26은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 26(a)에서와 같이, 도 22에 제시된 반도체 발광부(30) 상태가 사용된다.
다음으로, 도 26(b)에서와 같이, 반도체 발광부(30) 주위에 고정물(60)을 배치하고, 그 위에 제1 전극(50)을 위치시킨 상태에서, 전극 패드(81)가 마련된 기판(80)을 부착한다.
다음으로, 도 26(c)에서와 같이, 레이저를 이용하여 성장 기판(10)을 분리시킨다.
다음으로, 도 26(d)에서와 같이, 제1 반도체층(31)에 제2 전극(51)을 형성한다.
마지막으로, 도 26(e)에서와 같이, 고정물(60)을 제거한다.
도 27은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 하나의 성장 기판(10)에 적어도 두가지 종류의 엘이디가 구비되며, 성장 기판(10)은 이들 엘이디의 성장을 위해 이용되거나, 이송을 위해 이용된다.
먼저, 도 27(a)에 도시된 바와 같이, 청색을 발광하는 반도체 발광부(30B)를 성장시킨다. 반도체 발광부(30B)는 도 22에 도시된 형태를 가질 수 있으며, 반도체 발광부(30B)가 성장되는 영역을 제외하고, 성장 방지막(21)에 개구(22)를 형성하지 않음으로써, 이와 같이 형성할 수 있다.
다음으로, 도 27(b)에 도시된 바와 같이, 녹색을 발광하는 반도체 발광부(30G)를 성장시킨다. 반도체 발광부(30G)는 도 22에 도시된 형태를 가질 수 있으며, 반도체 발광부(30B)를 SiO2와 같은 성장 방지 물질로 덮은 상태에서, 반도체 발광부(30G)가 성장될 영역에 개구(22)를 형성함으로써, 반도체 발광부(30G)를 성장시킬 수 있다. 활성층(32; InGaN/(In)GaN 양자우물구조)에 사용되는 인듐(In)의 양을 조절함으로써, 청색 또는 녹색을 발광시키는 것이 가능하다. 또한, 반도체 발광부(30B)와 반도체 발광부(30G)의 성장을 위한 개구(22)를 성장 방지막(21)에 형성한 상태에서, 제1 반도체층(31)을 성장시킨 다음, 전술한 과정을 통해 반도체 발광부(30B)와 반도체 발광부(30G)를 각각 완성하는 것도 가능하다. 이러한 경우에, 반도체 발광부(30G)를 이루는 활성층의 열적 손상을 줄일 수 있는 이점을 가진다.
다음으로, 도 27(c)에 도시된 바와 같이, 적색을 발광하는 반도체 발광부(30R)를 성장 기판(10)에 가져다 놓을 수 있다. 이는 성장 방지막(21)을 제거한 상태에서 행할 수 있다. 반도체 발광부(30R)를 성장 기판(10)에 가져다 놓고, SiO2와 같은 성장 물질로 덮은 상태에 반도체 발광부(30B)와 반도체 발광부(30G)를 성장시키는 것도 가능하지만 바람직하지는 않다. 반도체 발광부(30B) 또는 반도체 발광부(30G)를 성장시키지 않고 가져다 놓는 것도 가능하지만, 정밀도를 고려할 때 바람직하지 않다. 반도체 발광부(30R)를 성장 기판(10)에 성장시키는 것도 가능하지만, 반도체 발광부(30R)를 구성하는 물질(예: InP, GaAs)과 그 성장 조건을 고려할 때 바람직하지는 않다. 한편, 전술한 바와 같이, 도 22에 제시된 반도체 발광부(22) 구조에서, 반도체 발광부(22)의 측면에 형성된 활성층(32)에서 적색을 발광하는 것이 가능하다고 알려져 있으나, 아직 상용화의 단계에까지 이른 것은 아니다. 반도체 발광부(30G)를 반도체 발광부(30B)에 앞서 성장시키는 것도 가능하지만 바람직하지는 않다.
마지막으로, 도 27(d)에 도시된 바와 같이, 필요한 칩 공정을 거친 후, 기판(80)에 부착하고, 성장 기판(10)을 제거함으로써, 반도체 발광소자 패널을 제조하는 것이 가능해진다. 이러한 과정을 통해 마이크로 엘이디 레벨에서 패널을 제조함에도 불구하고, 반도체 발광부(30B,30G,30R) 간의 이격 거리(space)에서 발생하는 오차를 감소시키는 것이 가능해진다. 사양에 맞추어 성장 기판(10)를 잘라서 사용하는 것도 가능하다.
다른 한편으로, 도 27(e)에 도시된 바와 같이, 반도체 발광부(30B)와 반도체 발부(30BR)를 성장 기판(10)에 성장시킨다. 반도체 발광부(30B)와 반도체 발광부(30BR)는 동일하게 청색의 빛을 발광하지만, 후술하는 바와 같이, 반도체 발광ㅂ부(30BR)에 반도체 발광부(30BR)에 의해 여기되어 적색을 발하는 광변환물질(30P; 예: 형광체, 퀀텀닷)이 추가적으로 도포된다.
다음으로, 도 27(f)에 도시된 바와 같이, 녹색을 발광하는 반도체 발광부(30G)를 성장시킨다.
다음으로, 도 27(g)에 도시된 바와 같이, 반도체 발광부(30BR)에 광변환물질(30P)을 도포한다.
마지막으로, 도 27(h)에 도시된 바와 같이, 필요한 칩 공정을 거친 후, 기판(80)에 부착하고, 성장 기판(10)을 제거함으로써, 반도체 발광소자 패널을 제조하는 것이 가능해진다. 반도체 발광부(30G)를 구성함에 있어서도, 반도체 발광부(30B)를 성장시킨 다음에, 반도체 발광부(30B)에서 나오는 청색에 여기되어 녹색을 발하는 광변환부재를 도포함으로써, 반도체 발광부(30G)를 만드는 것이 가능하다. 광변환물질(30P)의 여기에 반도체 발광부(30G)를 이용하는 것도 가능하다. 도 27(e) 내지 도 27(h)에 제시된 방법을 이용함으로써, 반도체 발광부(30B,30G,30BR)의 위치에 대한 오차가 성장 방지막(21)에 개구(22)를 형성할 때 리소그라피 공정의 오차 범위로 줄어들게 되어, 마이크로 엘이디를 이용하는 패널의 각 픽셀에 요구되는 오차 범위를 만족할 수 있게 된다. 나아가 본 개시는 도 22에 제시된 바와 같은 에피 웨이퍼 구조를 이용함으로써, 성장 기판(10)과 반도체 발광부(30) 간의 열팽창계수의 차이로 인해 발생하는 성장 기판(10)의 휨을 줄일 수 있어, 이후의 공정에서 오차를 제거하는 한편, 반도체 발광부(30)를 캐리어(70) 및/또는 기판(80)으로 이송하더라도 성장 기판(10)의 휨에 의한 오차를 줄일 수 있게 되므로, 마이크로 엘이디를 이용하는 패널의 각 픽셀에 요구되는 오차 범위를 만족할 수 있게 된다. 즉, 종래에도 하나의 성장 기판(10)에 다른 색을 발광하는 엘이디를 성장시킨 예들이 다수 있지만, 전술한 바와 같이, 종래의 에피 성장 기법을 이용하는 경우에 성장 기판의 휨으로 인해, 마이크로 엘이디를 이용하는 패널의 각 픽셀에 요구되는 허용 오차를 만족시키기가 쉽지 않았다.
도 28은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 28(a)에서와 같이, 도 27(b)에 제시된 상태에서 기판(80)에 반도체 발광부(30B,30G)를 부착한다.
다음으로, 도 28(b)에서와 같이, 반도체 발광부(30R)를 기판(11)을 이용하여 기판(80)에 부착하고, 필요한 칩 공정을 후속하여 진행한다.
한편, 도 28(c)에서와 같이, 도 27(f)에 제시된 상태에서 기판(80)에 반도체 발광부(30B,30G,30BR)을 부착한다.
다음으로, 도 28(d)에서와 같이, 반도체 발광부(30BR)에 광변환부재(30P)를 도포하고, 필요한 칩 공정을 후속하여 진행할 수 있다.
도 29는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 반도체 발광부(30B,30G,30R)를 형성하는 방법은 도 27과 동일하지만, 성장 기판(10)에 반도체 발광부(30B,30G,30R)를 구동하는 스위치(예: HEMT, BJT, MESFET) 및/또는 ESD 방지용 다이오드와 같은 전자소자가 추가된다.
먼저, 도 29(a) 및 도 29(b)에서와 같이, 반도체 발광부(30B,30G)를 성장시킨다.
다음으로, 도 29(c)에서와 같이, MOCVD법과 같은 에피 성장 방법을 이용하여, 전자소자용 에피 구조물(30D)을 성장시킨다. 도 35에 성장 기판(10), 버퍼층(20), 성장 방지막(21) 위에 형성된 트랜지스터의 일 예를 나타내었다. 전자소자용 에피 구조물(30D)의 하부는 도 22에 제시된 반도체 발광부(30)의 하부와 마찬가지의 구조를 가짐으로써, 성장 기판(10)으로부터 용이하게 분리될 수 있으며, 성장 기판(10)의 휩을 줄일 수 있음은 물론이다. 도 33(d)에 전자소자용 에피 구조물(30D)의 예를 사진으로 나타내었다.
다음으로, 도 29(d)에서와 같이, 반도체 발광부(30R)를 가져다 놓는다. 반도체 발광부(30B,30G,30R)를 형성하는 순서 및 전자소자용 에피 구조물(30D)을 형성하는 순서가 바뀔 수 있음은 물론이다.
마지막으로, 도 29(e)에서와 같이, 식각을 통해 전자소자용 에피 구조물(30D)을 반도체 발광부(30B,30G,30R) 각각에 대한 스위치(30BT,30GT,30RT)로 만들고, 배선(W)을 행한다.
도 29(f) 및 도 29(g)에서와 같이, 전자소자용 에피 구조물(30D)을 만들지 않고, 바로 스위치(30BT,30GT,30RT)를 형성하고(성장시키거나 가져다 놓거나), 배선(W)을 행하는 것도 가능하다.
이러한 형태를 취함으로써, 반도체 발광부(30B,30G,30R)와 스위치(30BT,30GT,30RT)가 구비된 성장 기판(10) 자체를 디스플레이로 이용하거나, 성장 기판(10)을 이용하여 기판(80)에 붙여서 사용하는 것이 가능하다.
도 30은 본 개시에 따라 캐리어를 제조하는 방법의 일 예를 나타내는 도면이다.
먼저, 도 30(a)에서와 같이, 캐리어 제작용 성장 기판(10S)에 반도체층(30S)을 성장시킨다. 도 33(e)에 성장 기판(10S)에 성장된 반도체층(30S)의 예를 사진으로 나타내었다. 이때, 반도체층(30S) 중의 일부를 다른 형태(예: 십자형)로 형성하여 정렬 키(30A)로 사용할 수 있다. 정렬 키(30A)의 형태는 성장 방지막(21)에서 개구(22)의 형태를 달리하거나, 성장 후 식각을 통해서 조절할 수 있다. 예를 들어, 4개의 정렬 키(30A)가 90°의 각도를 두고 성장 기판(10)의 가장자리 부근에 형성될 수 있다.
다음으로, 도 30(b)에서와 같이, 음각재(S; engraving material)가 구비된 캐리어(70S)를 준비한다.
다음으로, 도 30(c)에서와 같이, 반도체층(30S)이 성장된 성장 기판(10S)으로 음각재(S)를 가압한다.
음각재(S)가 UV 경화 물질인 경우에, 도 30(d)에서와 같이, UV를 조사하여 음각재(S)에 각인된 반도체층(30S)의 형상, 즉 개구(70H)의 형상을 고정할 수 있게 된다. 이때, 캐리어(70S)는 투광성 물질(예: 플라스틱, 유리)로 이루어질 수 있다. 반도체층(30S)이 정렬 키(30A)를 포함하는 경우에, 개구(70H) 또한 정렬용 개구(70A)를 포함하게 된다. 도 33(f)에 개구(70H)의 예를 사진으로 나타내었다
이러한 방식으로 캐리어(70S)를 제조함으로써, 캐리어(70S)에 구비되는 복수의 개구(70H)의 크기 및 이들 간의 간격이 에피 성장의 과정에서 발생하는 오차 범위 내에서 오차를 가지고 형성될 수 있는 이점을 가지게 된다.
다음으로, 도 30(e)에서와 같이, 접착제(70P)를 도포한다.
다음으로, 도 30(f)에서와 같이, 성장 기판(10)을 이용하여 반도체 발광부(30B)를 캐리어(70S)의 개구(70H)에 가져다 놓는다. 바람직하게는 성장 기판(10)에도 마찬가지로 정렬 키(30A)가 구비되며, 정렬 키(30A)가 캐리어(70S)의 정렬용 개구(70A)에 끼워짐으로써, 성장 기판(10)과 캐리어(70S)가 정렬될 수 있다. 한편 개구(70H)는 반도체 발광부(30B)가 위치할 수 있도록, 반도체 발광부(30B)보다 약간 크게 형성되며, 이는 캐리어 제작용 성장 기판(10S)의 반도체층(30S)의 크기를 반도체 발광부(30B)의 크기보다 약간 크게 형성함으로써 가능해진다.
다음으로, 도 30(g)에서와 같이, 성장 기판(10)을 제거한 다음, 캐리어(70S)에 놓여진 반도체 발광부(30B)를 기판(80)에 가져다 놓는다. 접착제(70P)가 UV를 조사할 때 부착력을 잃는 형태인 경우에, UV를 조사함으로써, 반도체 발광부(30B)로부터 캐리어(70S)를 분리할 수 있다. 에피 성장 공정에서 발생한 정도의 오차를 가지는 캐리어(70S)에 반도체 발광부(30B)를 옮긴 다음, 캐리어(70S)를 이용하여 기판(80)에 반도체 발광부(30B)를 옮김으로써, 이러한 이송의 과정에서 발생하는 오차를 현격히 줄일 수 있게 된다.
마지막으로, 도 30(h)에서와 같이, 반도체 발광부(30G,30R)도 동일한 방식으로 기판(80)에 위치시키는 것이 가능하다.
도 31은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 영구자석과 전자석을 이용하여 반도체 발광소자 패널을 제조한다.
먼저, 도 31(a)에서와 같이, 반도체 발광부(30B)에 제1 전극(50M)을 형성하되, 바람직하게는 ferro-magnetic material(예: Fe, Ni, Co)을 포함하도록 형성한다.
다음으로, 도 31(b)에서와 같이, 반도체 발광부(30B)를 캐리어(70S)에 부착한다. 반도체 발광부(30B)의 고정에는 접착제(70P)가 이용될 수 있다. 캐리어(70S)는 특별한 제한은 없지만, 예를 들어, 도 30에 제시된 형태의 캐리어(70S)가 이용될 수 있다.
다음으로, 도 31(c)에서와 같이, 성장 기판(10)을 제거한다.
다음으로, 도 31(d)에서와 같이, 캐리어(70S) 측에 전자석(70E)을 위치시킨다.
다음으로, 도 31(e)에서와 같이, 도 30(h)에서와 마찬가지로, UV를 조사하여 캐리어(70S)와 반도체 발광부(30B) 사이의 접착제(70P)에 의한 접착력을 해제한다. 그러나 전자석(70E)에 의해 반도체 발광부(30B)는 캐리어(70S)에 고정된 상태를 유지한다.
다음으로, 도 31(f) 및 도 31(g)에서와 같이, 영구자석(30M)을 구비하는 캐리어(10M)를 반도체 발광부(30B)에 위치시킨 다음, 전자석(70E)의 자력을 해제한 후, 캐리어(10M)를 이용하여 반도체 발광부(30B)를 캐리어(70S)로부터 분리한다. 영구자석(30M)의 형태에 특별히 제한이 있는 것은 아니지만, 도 32에 제시된 방법을 이용함으로써, 영구자석(30M)의 스케일을 반도체 발광부(30B)의 스케일과 쉽게 맞출 수 있게 된다.
다음으로, 도 31(h) 및 도 31(i)에서와 같이, 전자석(70E)이 구비된 기판(80)에 반도체 발광부(30B)를 위치시킨 후, 캐리어(10M)를 반도체 발광부(30B)로부터 분리한다. 이때, 전자석(70E)이 발생시키는 자력은 영구자석(30M)의 자력보다 커서 반도체 발광부(30B)가 기판(80)에 고정된 채로 캐리어(10M)가 기판(80)으로부터 분리될 수 있다. 반도체 발광부(30B)와 기판(80)의 물리적 결합 및 전기적 결합에는 앞서 설명될 방법들이 사용될 수 있음은 물론이다.
마지막으로, 도 31(j)에서와 같이, 반도체 발광부(30G,30R)도 동일한 방식으로 기판(80)에 위치시키는 것이 가능하다.
한편, 도 31에서, 반도체 발광부(30B)를 기판(80)에 옮기는 과정에 캐리어(70S)를 이용하였지만, 칩의 형태에 따라, 캐리어(70S)를 이용하지 않고, 캐리어(10M)를 바로 성장 기판(10) 상의 반도체 발광부(30B)에 부착시킨 다음, 성장 기판(10)을 제거한 후, 반도체 발광부(30B)를 기판(80)으로 이송하는 것도 가능하다.
도 32는 본 개시에 따라 영구자석(30M)을 만드는 방법의 일 예를 나타내는 도면으로서, 도 31(a)에서와 같은 방식으로 반도체 발광부(30M)에 제1 전극(50M)을 형성하되, 바람직하게는 ferro-magnetic material(예: Fe, Ni, Co)을 포함하도록 형성한다. 다음으로, 도 32에서와 같이, 자기장이 걸린 상태에서 퀴리온도 이하로 열을 가한 후, 급냉시킴으로써, 영구자석(30M)을 구비하는 캐리어(10M)를 만드는 것이 가능하다. 도 30 내지 도 32의 공정에서, 바람직하게는 성장 기판(10), 캐리어(70S), 캐리어(10M) 모두가 도 30에 제시된 정렬 키(30A) 및 정렬용 개구(70A)를 구비함으로써, 이들 간의 정렬 오차를 줄이는 것이 가능해진다. 여기서 각 반도체 발광부(30M)의 간격은 이송하고자 하는 반도체 발광부(30B; 도 31에 참조)의 갯수, 기판(80)의 형태 등에 따라 달라질 수 있다.
도 4에 제시된 에피 웨이퍼(10,30), 도 30에 제시된 에피 스탬프(10S,30S), 그리고 도 31에 제시된 에피 캐리어(10M,30M,50M)를 이용함으로써, 오차를 현격히 줄인 마이크로 엘이디를 이용하는 패널을 제조할 수 있게 된다. 즉, 공정에서 발생하는 오차가 모두 에피 성장에서 발생하는 오차의 범위로 줄어들게 된다. 보다 엄밀하게는, 에피 웨이퍼(10,30)에서 성장 방지막(21)에 의해 패턴이 주어지며, 에피 캐리어(10M,30M,50M)의 경우에 에피 웨이퍼(10,30)의 성장 방지막(21)과 동일한 패턴이지만, 약간 크기가 큰 패턴이 이용되며, 에피 캐리어(10M,30M,50M)에서는 선택적으로 에피 웨이퍼(10,30)의 반도체 발광부(30)를 이송하므로, 에피 웨이퍼(10,30)의 성장 방지막(21)과 동일한 패턴이지만, 일부가 막힌 형태의 패턴이 사용된다.
나아가, 도 22에 제시된 구조를 이용함으로써, 성장 기판(10)의 휨을 줄이고, 칩의 크기가 감소함에 따라 건식 식각(예: ICP)으로 인한 칩 측면의 손상에 기인하는 영향이 커지는 것을 근원적으로 방지하며, 스퍼터링법으로 버퍼층(20)을 형성함에도 불구하고 공정의 추가를 줄이는 한편, 습식 식각을 이용하여 버퍼층(20)을 제거함으로써 LLO에 따르는 막대한 비용의 추가를 감소시킬 수 있게 된다.
도 36은 본 개시에 따라 캐리어를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 캐리어 제작용 성장 기판(10S)이 캐리어(70S)로 역할한다.
먼저, 도 36(a)에서와 같이, 성장 기판(10S)에 성장 방지막(21S)을 형성한다. 이때 성장 방지막(21S)의 형상은 도 33(a)에 나타난 형상을 가질 수 있다. 즉, 성장 방지막(21S)이 도 20에 제시된 반도체 발광부의 형상을 가진다.
다음으로, 도 36(b)에서와 같이, 반도체층(30S)을 성장시킨다. 이는 반도체 발광부(30)와 동일한 구조여도 좋고, 단순히 GaN과 같은 질화물반도체로 이루어질 수도 있다.
마지막으로, 도 36(c)에서와 같이, 성장 방지막(21S)을 제거한다. 성장 방지막(21S)이 제거된 반도체층(30S)은 도 33(f)에 제시된 형태를 가지게 되며, 도 30에 제시된 개구(70S)와 동일한 형태의 개구(30H)를 가지는 캐리어로서 기능하게 된다. 이와 같은 캐리어(10S,30S)를 이용함으로써, 에피 웨이퍼(10,30)와 동일한 물질로 된 캐리어를 이용할 수 있으며, 따라서 여러 공정에서 발생하는 열적, 기계적 변형에 동일한 거동을 할 수 있게 되어, 오차를 줄이는 이점을 가지게 된다.
도 37은 도 36에 제시된 캐리어를 이용하는 일 예를 나타내는 도면으로서, 개구(30S)를 이송될 반도체 발광부(30)의 크기보다 약간 작게 형성함으로써, 반도체 발광부(30)가 개구(30S)에 끼워진 상태로 이송되는 예를 보이고 있다. 개구(30S)의 크기가 반도체 발광부(30)보다 크게 형성될 수 있음은 물론이다.
한편, 도 22에 제시된 반도체 발광부(30)의 경우에, 활성층(32)이 반도체 발광부(30)의 상면 및 측면에도 형성되는데, 활성층(32)에서 생성되는 빛의 파장의 관점에서, 요구되는 사양에 따라 상면의 활성층(32)에서 생성되는 빛과 측면의 활성층(32)에서 생성되는 빛의 파장을 일정 범위 이내에 맞추어야 하는 이슈가 있을 수 있다. 이러한 관점에서, 도 23(g) 및 도 33(b)에 제시된 다각형추 형상의 반도체 발광부(30)가 고려될 수 있다(상면의 활성층(32)을 제거하거나 최소화한 형태 또는 활성층(32)이 측면에서 경사져 있는 형태). 다만, 다각형추 형상의 반도체 발광부(30)의 경우에, 도 37(b)에 제시된 캐리어가 필요하는 등, 반도체 발광부(30)를 기판, PCB, 캐리어 등에 넘어지지 않게 세우는데 주의가 요구된다. 이하, 이러한 문제점을 해소하는 방안을 반도체 발광부(30)를 성장시키는 과정(에피 레벨)에서 검토한다.
도 38은 본 개시에 따른 반도체 발광부의 다른 예들을 나타내는 도면으로서, 도 38(a)에서 2개의 서브 발광부(30-1,30-2)가 하나의 반도체 발광부(30)를 이루고 있고, 도 38(b)에서 3개의 서브 발광부(30-1,30-2,30-3,30-4)가 하나의 반도체 발광부(30)를 이루고 있다. 각각의 서브 발광부(30-1,30-2,30-3,30-4)는 다각형추 형상을 가지거나 단면이 삼각 형상을 가질 수 있으며, 이들의 모서리(30-1a,30-2a,30-3a,30-4a)가 반도체 발광부(30)의 직립에 이용된다. 미설명 부호 10은 성장 기판, 20은 버퍼층, 21은 성장 방지막이다.
도 39는 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 예들을 나타내는 도면으로서, 각각이 도 4에 제시된 하나의 성장용 개구(22)에 대응한다. 성장용 개구(22) 내에 하나 이상의 서브 성장 방지막(22a,22b,22c)이 구비되어 있다. 서브 성장 방지막(22a,22b,22c)을 제외한 성장용 개구(22)의 영역에서 반도체 발광부가 성장되며, 2개의 서브 성장 방지막(22b,22c)을 이용함으로써, 도 38(b)에 제시된 반도체 발광부(30)를 제조하는 것이 가능하다. 이 때 형성되는 모서리(30-1a,30-2a,30-3a,30-4a)는 모서리(30-1a,30-4a)가 하나의 폐곡선을 이루며, 모서리(30-2a,30-3a)가 하나의 폐곡선을 이루게 된다. 도 39(a)에 제시된 성장 방지막 패턴(P)을 이용하는 경우에 3개의 폐곡선이 형성될 수 있다. 도 39(a)에 제시된 성장 방지막 패턴(P)을 이용하면, 원형의 페곡선 내지 원형의 페곡선 모서리가 형성되며(성장 조건에 따라 육각형의 페곡선 내지 육각형의 페곡선 모서리가 형성될 수 있음), 도 39(b)에 제시된 성장 방지막 패턴(P)을 이용하면, 육각형의 페곡선 내지 육각형의 페곡선 모서리가 형성된다. 도 39(b)의 경우에 중앙에서 반도체 발광부가 폐곡선이 아닌 꼭지점의 형상을 가진다. 예를 들어, 도 39(a)의 성장 방지막 패턴(P)의 경우에, 78㎛의 지름, 8㎛의 서브 성장 방지막 폭, 7㎛의 성장용 개구 노출, 4㎛의 서브 성장 방지막(22c) 지름을 가질 수 있다. 도 39(b)의 성장 방지막 패턴(P)의 경우에, 48㎛의 변 길이, 8㎛, 7㎛ 또는 6㎛의 서브 성장 방지막 폭(B), 5.5㎛, 6.5㎛ 또는 7.5㎛의 성장용 개구 노출(A), 3㎛ 지름의 중앙 성장 방지막 노출을 가질 수 있다.
도 40은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예들을 도면으로서, 도 40(a)에 제시된 성장 방지막 패턴(P)을 이용함으로써, 하나의 원형 폐곡선 모서리를 가지는 반도체 발광부를 제조할 수 있다. 예를 들어, 9㎛ 지름의 성장용 개구(22)와 3㎛ 지름의 서브 성장 방지막(22c)을 이용하거나, 6㎛ 지름의 성장용 개구(22)와 2㎛ 지름의 서브 성장 방지막(22c)을 이용할 수 있다. 도 40(b)에 제시된 성장 방지막 패턴(P)을 이용함으로써, 하나의 육각형 폐곡선 모서리를 가지는 반도체 발광부를 제조할 수 있다. 예를 들어, 6㎛ 높이와 3.46㎛ 한 변 길이를 가지는 성장용 개구(22)와 2㎛ 지름의 서브 성장 방지막(22c)을 이용하거나, 8㎛ 높이와 4.62㎛ 한 변 길이를 가지는 성장용 개구(22)와 4㎛ 지름의 서브 성장 방지막(22c)을 이용할 수 있다. 각 패턴(P) 간의 간격은 예를 들어, 9㎛, 14㎛와 같이 조절할 수 있으며, 각 패턴(P)에서 성장된느 반도체 발광부가 서로 간섭하지 않는다면 특별히 제한이 있는 것은 아니다.
도 41은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예를 도면으로서, 성장 방지막(21) 내의 복수의 서브 성장용 개구(22-1,22-2,22-3,22-4,22-5,22-6,22-7)가 도 4에 제시된 하나의 성장용 개구에 대응하며, 하나의 성장 방지막 패턴(P)을 구성한다. 도 41에서 7개의 서브 성장용 개구(22-1,22-2,22-3,22-4,22-5,22-6,22-7)가 육각형의 성장 방지막 패턴(P)을 구성한다.
도 42는 도 41에 제시된 성장 방지막 패턴을 이용하여 성장된 반도체 발광부를 나타내는 도면이다. 서브 발광부(30-1,30-2,30-3,30-4,30-5,30-6,30-7)의 모서리 내지 꼭지점(30-1a,30-2a,30-3a,30-4a,30-5a,30-6a,30-7a)이 반도체 발광부(30)의 직립에 이용된다. 서브 발광부의 갯수가 임의적으로 조절될 수 있음은 물론이다.
도 43 내지 도 45는 성장 방지막 패턴의 다양한 예들을 나타내는 도면으로서, 도 43에는 7개의 서브 발광부(30-1,30-2,30-3,30-4,30-5,30-6,30-7)를 형성하는, 전체적으로 육각형 형태를 가지는 성장 방지막 패턴(P)이 제시되어 있다. 이때 서브 성장용 개구(22-2)는 3㎛의 지름을 가질 수 있으며, 각 패턴(P) 간의 간격은 12㎛로 할 수 있다. 도 44에는 4개의 서브 발광부(30-1,30-2,30-3,30-4가 전체적으로 마름모꼴 형태를 가지는 성장 방지막 패턴(P)이 제시되어 있다. 이때 마름모꼴의 둔각이 120℃ 예각이 60℃를 가지게 형성할 수 있다. 도 45에는 3개의 서브 발광부(30-1,30-2,30-3)가 전체적으로 육각형 형태를 가지는 성장 방지막 패턴(P)이 제시되어 있다.
도 46 및 도 47은 미국 공개특허공보 제2019/0181122호에 제시된 반도체 발광부 내지는 반도체 발광소자를 이송하는 방법의 일 예를 나타내는 도면으로서, 도 46에는 반도체 발광부 내지는 반도체 발광소자(200R)가 성장 기판(102)에 고정된 상태에서, 고정물(304; 예: PDMS(polydimethylsiloxane)이 마련된 캐리어(302)에 부착되어 있다. 도 47에는 레이저 리프트 오프(LLO)에 의해 성장 기판(102)이 제거된 반도체 발광부 내지는 반도체 발광소자(200R)가 캐리어(302)에 부착되어 있으나, 제시된 예에서 고정물(304)이 반도체 발광부 내지는 반도체 발광소자(200R)를 완전히 감싸는 형태가 아니므로, 즉, 반도체 발광부 내지는 반도체 발광소자(200R)의 일면만이 고정물(304)에 부착되는 형태이므로, LLO 공정에서 반도체 발광부 내지는 반도체 발광소자(200R)가 틀어지거나 파손되는 문제점을 가진다. 개선의 방법으로 도 16에 제시된 것과 같이, 고정물(60)이 반도체 발광부(30) 내지는 반도체 발광소자(반도체 발광부(30)에 전극(50)이 형성된 형태)를 감싸는 형태를 고려할 수 있으나, 고정물(60; 예: PR, PDMS)의 접착성으로 인해 단계⑪''' 또는 단계⑬'' 이후에, 고정물(60)로부터 반도체 발광부(30) 내지는 반도체 발광소자를 빼는 작업이 용이하지 않은 문제점을 가진다.
도 48 및 도 49는 본 개시된 따라 반도체 발광부 또는 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저 도 48(a)에 도시된 바와 같이, 성장 기판(10)에 반도체 발광부(30) 또는 반도체 발광소자(반도체 발광부(30)에 전극이 형성된 형태로서, 래터럴 칩, 플립 칩 또는 수직형 칩의 형태를 가질 수 있음, 도 6 및 도 15 참조), 즉 적어도 반도체 발광부(30)가 형성되어 있다. 반도체 발광부(30)는 전술한 바와 같은 방법으로 형성될 수 있음은 물론이며, 종래의 방법으로 식각(예: ICP 에칭)을 통해 아이솔레이션(isolation)되어 있는 것으로 족하다.
다음으로, 도 48(b)에 도시된 바와 같이, 제1 고정물(60a)이 반도체 발광부(30) 내지 반도체 발광소자 전체를 덮도록 성장 기판(10) 위에 형성된다. 제1 고정물(60a)은 예를 들어, 포토레지스트(PR)로 형성될 수 있다.
다음으로, 도 48(c)에 도시된 바와 같이, 제1 고정물(60)의 일부를 반도체 발광부(30) 또는 반도체 발광소자의 상면이 노출되도록 제거한다. 제1 고정물(60)이 포토레지스트(PR)인 경우에, PR 에싱(O2 플라즈마 Ashing)이 이용될 수 있다.
다음으로, 도 49(a) 및 도 49(b)에 도시된 바와 같이, 제2 고정물(60b)이 마련된 캐리어(70)를 성장 기판(10)의 반대측에서, 반도체 발광부(30) 또는 반도체 발광소자에 부착한 다음, 레이저 리프트 오프(LLO)를 통해 성장 기판(10)을 제거하고, 반도체 발광부(30) 또는 반도체 발광소자의 하면을 노출시킨다. 레이저 리프트 오프(LLO)를 행하는 과정에서 제1 고정물(60a)과 제2 고정물(60b)이 반도체 발광부(30) 또는 반도체 발광소자 전체를 감싸서 덮고 있으므로, 레이저의 충격에도 불구하고 반도체 발광부(30) 또는 반도체 발광소자의 뒤틀림이나 깨짐을 방지할 수 있게 된다. 필요에 따라 전극을 형성하는 공정을 추가할 수 있다. 예를 들어, 제2 고정물(60b)은 PDMS로 형성될 수 있으며, 제1 고정물(60a)의 제거 과정(PR 에싱)에 잘 견딜 수 있는 접착제라면 제한은 없다.
마지막으로, 도 49(c)에 도시된 바와 같이, 제1 고정물(60a)을 제거한다. 이 제거 공정은 제2 고정물(60b)이 제거되지 않는 공정인 것이 바람직하여, 제1 고정물(60a)이 포토 레지스트(PR)인 경우에, PR 에싱(O2 플라즈마 Ashing)이 이용될 수 있다. 이러한 방법을 통해, 반도체 발광부(30) 또는 반도체 발광소자의 뒤틀림이 없을 뿐만 아니라, 반도체 발광부(30) 또는 반도체 발광소자의 상면 측만이 제2 고정물(60b)에 고정되어 있으므로, 이후 이송 과정을 쉽게 행할 수 있게 되는 이점을 가진다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자 패널을 제조하는 방법에 있어서, 성장 기판 위에 제거층을 형성하는 단계; 제거층 위에 반도체 발광부를 성장시키는 단계; 반도체 발광부를 성장 기판으로 분리하는 단계;로서, 반도체 발광부가 복수의 반도체 발광부로 개별화되어 있는 상태에서, 성장 기판과 각 반도체 발광부 사이의 제거층을 일부 제거하여 제거층이 일부만 남겨진 상태에서 복수의 반도체 발광부를 성장 기판으로부터 분리하는 단계: 그리고 복수의 반도체 발광부의 일부 또는 전부를 도통하도록 기판에 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(2) 분리하기에 앞서, 성장 기판 위에서, 고정물을 이용하여 복수의 반도체 발광부를 감싸는 단계;를 더 포함하며, 복수의 반도체 발광부는 고정물에 고정된 상태에서 성장 기판으로부터 분리되고, 고정물에 고정된 상태에서 기판에 부착되는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(3) 고정물을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(4) 성장시키는 단계에서, 복수의 반도체 발광부가 성장 기판에서 부분적으로 성장되는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(5) 부착하는 단계에 앞서, 고정물에 캐리어를 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(6) 부착하는 단계에서, 복수의 반도체 발광부의 선택적으로 이송시키는 캐리어를 이용하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(7) 분리하는 단계에서, 제거층과 성장 기판의 열팽창 계수의 차이를 이용하여 복수의 반도체 발광부를 성장 기판으로부터 분리하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(8) 제거층이 성장 기판에 접하여 형성되어 있는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(9) 부착하는 단계에 앞서, 각 반도체 발광부에 추가의 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(10) 추가의 전극 측에 추가의 고정물을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(11) 반도체 발광소자용 웨이퍼에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개구를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(12) 버퍼층은 습식 식각을 통해 제거될 수 있는 질화물인 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(13) 버퍼층은 AlN로 이루어지는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(14) 각각의 반도체 발광부는 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되어 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층을 포함하고, 제2 반도체층이 제1 반도체층을 둘러싸고 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(15) 활성층이 식각을 통해 2개로 나누어져 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(16) 복수의 반도체 발광부가 청색을 발광하는 반도체 발광부와 녹색을 발광하는 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(17) 복수의 반도체 발광부가 적색을 발광하는 광변환물질을 구비하는 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(18) 성장 기판에 형성되며, 각각의 반도체 발광부와 연동하는 전자소자용 에피 구조물을 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(19) 복수의 반도체 발광부는 정렬 키로 기능하는 적어도 하나의 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(20) 각각의 반도체 발광부는 전극을 구비하고, 전극은 강자성 물질을 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(21) 각각의 반도체 발광부는 영구자석인 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(22) 위 반도체 발광소자용 웨이퍼; 그리고 이 웨이퍼의 복수의 반도체 발광부의 이송을 위한 캐리어;를 이용하는 반도체 발광소자 패널을 제조하는 방법에 있어서, 캐리어를 제조하는 단계; 그리고, 캐리어를 이용하여 복수의 반도체 발광부를 이송하는 단계;를 포함하며, 캐리어는 성장 기판과 성장 기판 위에 성장된 복수의 반도체층을 포함하며, 복수의 반도체층 각각의 크기는 복수의 반도체 발광부 각각의 크기보다 큰 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(23) 반도체 발광소자용 웨이퍼에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개수를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하며, 각 반도체 발광부는 복수의 서브 발광부를 구비하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼,
(24) 각 서브 발광부는 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하고, 각 서브 발광부의 활성층이 경사져 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(25) 각각의 서브 발광부는 모서리를 구비하는 것을 특징으로 하는 반도체 발광소자.
(26) 반도체 발광소자에 있어서, 복수의 서브 발광부를 구비하며, 각 서브 발광부는: 제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 제1 반도체층과 제2 반도체층 사이에 구비되며, 전자와 정공의 재결합을 이용해 빛을 생성하고, 경사져 있는 활성층;을 구비하고, 각 서브 발광부는 모서리를 구비하고, 반도체 발광소자는 각 모서리에 의해 직립되는 것을 특징으로 하는 반도체 발광소자. 각 모서리는 활성층을 기준으로 제1 반도체층의 반대 측에 형성되며, 예를 들어, 제2 반도체층에 형성될 수 있다.
(27) 성장 기판 위에 복수 개의 반도체 발광부를 형성하는 단계; 복수 개의 반도체 발광부를 덮도록 제1 고정물을 성장 기판 위에 형성하는 단계; 복수 개의 반도체 발광부의 상면이 노출되도록 제1 고정물의 일부 제거하는 단계; 제2 고정물이 마련된 캐리어를 성장 기판의 반대 측에서 복수 개의 반도체 발광부에 부착하는 단계; 성장 기판을 제거하는 단계; 그리고 복수 개의 반도체 발광부의 상면 측이 제2 고정물에 부착된 상태가 되도록 제1 고정물을 제거하는 단계;를 포함하는 반도체 발광부를 이송하는 방법.
(28) 제2 고정물이 접착제인 반도체 발광부를 이송하는 방법.
(29) 제2 고정물이 PDMS인 반도체 발광부를 이송하는 방법.
(30) 제1 고정물이 포토 레지스트인 반도체 발광부를 이송하는 방법.
(31) 제1 고정물의 제거는 제2 고정물을 유지한 채로 이루어지는 반도체 발광부를 이송하는 방법.
10: 성장 기판, 30: 반도체 발광부, 50: 전극, 60: 고정물, 70: 캐리어, 80: 기판

Claims (5)

  1. 성장 기판 위에 복수 개의 반도체 발광부를 형성하는 단계;
    복수 개의 반도체 발광부를 덮도록 제1 고정물을 성장 기판 위에 형성하는 단계;
    복수 개의 반도체 발광부의 상면이 노출되도록 제1 고정물의 일부 제거하는 단계;
    제2 고정물이 마련된 캐리어를 성장 기판의 반대 측에서 복수 개의 반도체 발광부에 부착하는 단계;
    성장 기판을 제거하는 단계; 그리고
    복수 개의 반도체 발광부의 상면 측이 제2 고정물에 부착된 상태가 되도록 제1 고정물을 제거하는 단계;를 포함하는 반도체 발광부를 이송하는 방법.
  2. 청구항 1에 있어서,
    제2 고정물이 접착제인 반도체 발광부를 이송하는 방법.
  3. 청구항 2에 있어서,
    제2 고정물이 PDMS인 반도체 발광부를 이송하는 방법.
  4. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서,
    제1 고정물이 포토 레지스트인 반도체 발광부를 이송하는 방법.
  5. 청구항 1 내지 청구항 3 중의 어느 한 항에 있어서,
    제1 고정물의 제거는 제2 고정물을 유지한 채로 이루어지는 반도체 발광부를 이송하는 방법.
KR1020190118466A 2019-09-26 2019-09-26 반도체 발광부를 이송하는 방법 KR102275366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190118466A KR102275366B1 (ko) 2019-09-26 2019-09-26 반도체 발광부를 이송하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190118466A KR102275366B1 (ko) 2019-09-26 2019-09-26 반도체 발광부를 이송하는 방법

Publications (2)

Publication Number Publication Date
KR20210036475A true KR20210036475A (ko) 2021-04-05
KR102275366B1 KR102275366B1 (ko) 2021-07-12

Family

ID=75462015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190118466A KR102275366B1 (ko) 2019-09-26 2019-09-26 반도체 발광부를 이송하는 방법

Country Status (1)

Country Link
KR (1) KR102275366B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220023115A (ko) * 2020-08-20 2022-03-02 주식회사 소프트에피 반도체 발광부를 이송하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
KR20080070760A (ko) * 2000-07-18 2008-07-30 소니 가부시끼 가이샤 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP2009054693A (ja) * 2007-08-24 2009-03-12 Showa Denko Kk 発光ダイオードの製造方法
KR20140035762A (ko) * 2012-09-14 2014-03-24 일진엘이디(주) 고휘도 질화물 발광소자 및 그 제조 방법
KR20170073590A (ko) * 2014-10-17 2017-06-28 인텔 코포레이션 마이크로led 디스플레이 및 어셈블리

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070760A (ko) * 2000-07-18 2008-07-30 소니 가부시끼 가이샤 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
JP2009054693A (ja) * 2007-08-24 2009-03-12 Showa Denko Kk 発光ダイオードの製造方法
KR20140035762A (ko) * 2012-09-14 2014-03-24 일진엘이디(주) 고휘도 질화물 발광소자 및 그 제조 방법
KR20170073590A (ko) * 2014-10-17 2017-06-28 인텔 코포레이션 마이크로led 디스플레이 및 어셈블리

Also Published As

Publication number Publication date
KR102275366B1 (ko) 2021-07-12

Similar Documents

Publication Publication Date Title
US6770960B2 (en) Transferring semiconductor crystal from a substrate to a resin
JP3690340B2 (ja) 半導体発光素子及びその製造方法
KR102532278B1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
US20210036187A1 (en) Semiconductor device
KR102512027B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
JP6328497B2 (ja) 半導体発光素子、パッケージ素子、および発光パネル装置
KR102275366B1 (ko) 반도체 발광부를 이송하는 방법
KR20190119880A (ko) 반도체 발광소자 패널을 제조하는 방법
US11450788B2 (en) Semiconductor device
KR102483533B1 (ko) 반도체 소자 어레이 및 그 제조방법
KR102262251B1 (ko) 반도체 발광소자용 웨이퍼
US20050127388A1 (en) Light-emitting device and forming method thereof
KR102510491B1 (ko) 반도체 발광부를 이송하는 방법
KR100727472B1 (ko) 발광 다이오드 및 그 형성 방법
KR102385209B1 (ko) 반도체 소자
CN109585634B (zh) 半导体发光装置
JP3786128B2 (ja) 表示装置の製造方法
KR20200034397A (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
WO2019199144A1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
JP4016212B2 (ja) 表示装置
KR102462718B1 (ko) 반도체 소자
KR20190021671A (ko) 반도체 소자
KR20200096884A (ko) 반도체 발광소자 패널을 제조하는 방법
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
GRNT Written decision to grant