JP3690340B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP3690340B2
JP3690340B2 JP2001362444A JP2001362444A JP3690340B2 JP 3690340 B2 JP3690340 B2 JP 3690340B2 JP 2001362444 A JP2001362444 A JP 2001362444A JP 2001362444 A JP2001362444 A JP 2001362444A JP 3690340 B2 JP3690340 B2 JP 3690340B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
substrate
plane
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001362444A
Other languages
English (en)
Other versions
JP2002335016A (ja
Inventor
浩之 奥山
正人 土居
剛志 琵琶
豊治 大畑
勝 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001362444A priority Critical patent/JP3690340B2/ja
Priority to US10/092,687 priority patent/US6870190B2/en
Publication of JP2002335016A publication Critical patent/JP2002335016A/ja
Application granted granted Critical
Publication of JP3690340B2 publication Critical patent/JP3690340B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • H01S5/4056Edge-emitting structures emitting light in more than one direction

Description

【0001】
【発明が属する技術分野】
本発明はGaN系半導体層の如きウルツ鉱型の化合物半導体層を用いて形成される半導体発光素子及びその製造方法に関する。
【0002】
【従来の技術】
半導体発光素子として、これまでサファイア基板上に全面に低温バッファ層、SiをドープしたGaNからなるn側コンタクト層を形成し、その上にSiをドープしたGaNからなるn側クラッド層、SiをドープしたInGaNからなる活性層、 MgをドープしたAlGaNからなるp側クラッド層と、MgをドープしたGaNよりなるp側コンタクト層などを積層した素子が知られている。このような構造を有し市販されている製品として、450nm から530nm を含む青色、緑色発光ダイオード(Light Emitting Diode)や半導体レーザが量産されている。
【0003】
また、窒化ガリウムを成長させようとする場合、サファイア基板が使用されることが多く行われている。ところが、サファイア基板と成長させる窒化ガリウムの間の格子不整合から、結晶内に高密度の転位が内在することがある。このため基板上に低温バッファ層を形成する技術は、成長させる結晶に発生する欠陥を抑制するための1つの手段であり、また、結晶欠陥を低減する目的で特開平10-312971 号公報では、横方向への選択結晶成長(ELO: epitaxial lateral overgrowth)を組み合わせている。さらに、特開平10-312971号公報に記載される半導体発光素子の製造方法では、基板の主面に垂直に伸びる貫通転位が、製造途中で成長領域に形成されるファセット構造によって横方向に曲げられ、そのまま伸びることができなくなって結晶欠陥を減少させることが可能であることが記載されている。
【0004】
また、青色、緑色、赤色の各色の発光ダイオードや半導体レーザを組み合わせて各画素を構成し、各画素をマトリクス状に配列させて独立して駆動することで画像表示装置を構成することができ、また、青色、緑色、赤色の各色の発光素子を同時に発光させることで白色発光装置若しくは照明装置としても利用できる。特に窒化物半導体を用いた発光素子は、バンドギャップエネルギーが約1.9eVから約6.2eVまであり、1つの材料でフルカラーディスプレイが可能となるため、多色発光素子の研究が進められている。
【0005】
従来、同一の基板上に多色発光素子を形成する技術としては、発光波長の違いに応じてバンドギャップエネルギーの異なる複数の活性層を積層し、基板側の電極を共通としながら、他方の電極を色毎に別個に形成した素子が知られており、電極取り出しのために階段状に形成された基板表面の各段が各色に対応する構造の素子が知られている。ところが、このようにpn接合を複数積層した素子は、同一素子内において発光素子がサイリスタのように動作する可能性があり、サイリスタ動作を防止するために例えば特開平9−162444号公報に開示されるように階段状の部分毎に溝を形成して各色毎の分離をした素子も知られている。また、特開平9−92881号公報に開示されている発光素子は、多色発光のために、アルミナ基板上にAlNバッファ層を介してInGaN層を形成し、そのInGaN層の一部にはAlをドープとして青を発光させ、他の一部にはPをドープして赤を発色させ、InGaN層のノンドープの領域を緑の発光領域として多色化する。
【0006】
【発明が解決しようとする課題】
まず、基板からの貫通転位を低減するために、横方向の選択結晶成長をする技術や成長領域にファセット構造を形成する結晶成長方法においては、基板からの貫通転位をファセット構造部分などによって横方向に曲げることが可能であり、結晶欠陥を大幅に減らすことも可能となる。しかし、その後に活性層などの発光領域を形成するためには、横方向の選択結晶成長を十分に行ったり、或いはファセット構造を埋めこむことが行われていて、その工程数が増大し製造のための時間が長くなってしまうと言う問題が生ずることになる。
【0007】
また、前述のような多色化を図った半導体発光素子では、その製造工程が複雑化して、精度良く発光素子を形成することができず、さらに結晶性も劣化することから、良好な発光特性を得ることもできない。すなわち、各色毎の階段状の部分毎に溝を形成して各色毎に分離した素子においては、各活性層の領域を隔離するために複数回の異方性エッチングが必要となるが、一般に、ドライエッチングによっては基板や半導体層の結晶性が劣化することがあり、結晶性を良質に保つことが困難である。
【0008】
また、複数回のエッチングを施す場合には、それだけマスク合わせやエッチングなどの工程数も増加することになる。また、基板上に形成された単一の活性層に選択的に不純物をドープする発光素子においては、マスク層の開口部の形成マージンなどが必要なため、予め誤差を見込んだ場合では、異なる発光色の領域の間では距離を十分にとる必要があり、微小な発光素子を形成するのが困難であり且つ選択的なドーピングによって工程数が増加する。
【0009】
一方、微細な領域に素子を形成する方法として選択成長によってピラミッド状にGaNなどの窒化物系半導体を形成する方法が知られており、特に、選択成長により六角錐形状の窒化物系半導体からなる発光素子の形成方法としては、例えば"Spatial control of InGaN luminescence by MOCVD selective epitaxy" D. Kapolnek et al., Journal of Crystal Growth 189/190(1998) 83-86に記載されるものがある。この文献に記載される選択成長では、微小な六角錐形状のGaN/InGaNからなる窒化物系半導体発光素子を複数形成できる。前記文献に開示されるプロセスでは空間因子(Spacing Factor)に応じて発光波長が制御されることが記載されている。
【0010】
しかしながら、多色化のために異なる発光色の発光素子を製造し、異なる発光色の素子、例えば赤色、緑色、青色の発光色の素子を並べて画像表示装置を構成するための具体的な手段については記載されていない。
【0011】
そこで、本発明は、前述の技術的な課題に鑑み、その製造のための工程数も増加させずに多色化に好適な構造を有する半導体発光素子及びその製造方法の提供を目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体発光素子においては、絶縁性マスクを用いて気相成長法による選択成長により基体上に形成され、ウルツ鉱型のファセット構造を有する化合物半導体層と、前記基体の主面に対して傾斜して前記化合物半導体層に形成される傾斜結晶面と、前記傾斜結晶面を有する活性層と、前記活性層と電極との間に形成され、前記傾斜結晶面を有する導電層とを有し、前記傾斜結晶面は、S面、{11−22}面又はこれらに対して6度以下の範囲で傾いた面方位を含む面を含み、前記活性層と、前記導電層とが前記絶縁性マスク上に終端することで周囲に形成される半導体発光素子と分離形成されることを特徴とする。
【0013】
上述の半導体発光素子によれば、各半導体発光素子を基体上に複数形成するために、選択成長によって基体の主面に対して傾斜する傾斜面が先ず形成される。そして、この半導体発光素子において傾斜面を成長させた面に少なくとも素子の周囲が囲まれた構造とすることで、次に導電層を形成した場合、選択成長に用いた絶縁膜などのマスク上で終端する構造の導電層が自己整合的に形成される。このため電極形成の際に素子間分離が不要若しくは容易となり、半導体発光素子の製造のための工程数の増加を抑えることができる。
【0014】
また、本発明の半導体発光素子の製造方法においては、基体上に絶縁性マスクを形成する工程と、前記絶縁性マスクを用いて気相成長法による選択成長によりS面、{11−22}面又はこれらに対して6度以下の範囲で傾いた面方位を含む面を有するファセット構造を有する化合物半導体層を前記基体上に形成する工程と、前記基体の主面に対して傾斜して延在し前記絶縁性マスク上に終端するように活性層を形成する工程と、前記基体の主面に対して傾斜して延在し前記絶縁性マスク上に終端するように導電層を形成する工程と、前記導電層に接続する電極層を形成する工程とを有することを特徴とする。
【0015】
また、本発明の半導体発光素子の製造方法によれば、導電層や活性層が絶縁性マスク上で終端する構造の半導体発光素子を、選択成長時に使用する絶縁性マスクをそのまま利用しながら形成することができ、素子間分離が不要若しくは容易となり、半導体発光素子の製造のための工程数の増加を抑えることができる。
【0016】
【発明の実施の形態】
本実施の形成に説明する表示装置は、本発明にかかる複数の半導体発光素子を配列させて構成されたものであり、該半導体発光素子は、絶縁性マスクを用いて気相成長法による選択成長により基体上に形成され、ウルツ鉱型のファセット構造を有する化合物半導体層と、前記基体の主面に対して傾斜して前記化合物半導体層に形成される傾斜結晶面と、前記傾斜結晶面を有する活性層と、前記活性層と電極との間に形成され、前記傾斜結晶面を有する導電層とを有し、前記傾斜結晶面は、S面、{11−22}面又はこれらに対して6度以下の範囲で傾いた面方位を含む面を含み、前記活性層と、前記導電層とが前記絶縁性マスク上に終端することで周囲に形成される半導体発光素子と分離形成されることを特徴とする。
【0017】
初めに、本発明の表示装置を構成する各半導体発光素子について説明する。先ず、半導体発光素子の構成に用いられる基体としては、次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用できる。例示すると、基体として用いることができるのは、サファイア(Al、A面、R面、C面を含む。)、SiC(6H、4H、3Cを含む。)、GaN、Si、ZnS、ZnO、AlN、LiMgO、LiGaO、GaAs、MgAl、InAlGaNなどからなる基板などであり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。半導体装置の製造に広く使用されているシリコン基板などを利用して、その上に形成する半導体層を傾斜面を有する構造としても良い。
【0018】
この基板主面上には化合物半導体層を形成することができる。この化合物半導体層としては、後の工程でファセット構造を形成することからウルツ鉱型の化合物半導体であることが好ましい。さらに化合物半導体層としてはウルツ鉱型の結晶構造を有する窒化物半導体、BeMgZnCdS系化合物半導体、およびBeMgZnCdO系化合物半導体などが好ましい。窒化物半導体からなる結晶層としては、例えばIII族系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体を好ましくは形成することができ、特に窒化ガリウム系化合物半導体が好ましい。一例としては、サファイア基板上にアンドープのGaN層を形成し、その後でSiドープのGaN層を形成しても良い。なお、本発明において、InGaN、AlGaN、GaNなどは必ずしも、3元混晶のみ、2元混晶のみの窒化物半導体を指すのではなく、例えばInGaNでは、InGaNの作用を変化させない範囲での微量のAl、その他の不純物を含んでいても本発明の範囲であることはいうまでもない。また、S面に実質的に等価な面とは、S面に対して5乃至6度の範囲で傾いた面方位を含むものである。ここで本明細書中、窒化物とはB、Al、Ga、In、TaをIII族とし、V族にNを含む化合物を指し、全体の1%以内若しくは1×1020cm以下の不純物の混入を含む場合もある。
【0019】
この化合物半導体層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いることができる。その中でもMOVPE法によると、迅速に結晶性の良いものが得られる。MOVPE法では、GaソースとしてTMG(トリメチルガリウム)、TEG(トリエチルガリウム)、AlソースとしてはTMA(トリメチルアルミニウム)、TEA(トリエチルアルミニウム)、Inソースとしては、TMI(トリメチルインジウム)、TEI(トリエチルインジウム)などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。また、不純物ソースとしてはSiであればシランガス、Geであればゲルマンガス、MgであればCp2Mg(シクロペンタジエニルマグネシウム)、ZnであればDEZ(ジエチルジンク)などのガスが使用される。MOVPE法では、これらのガスを例えば600°C以上に加熱された基板の表面に供給して、ガスを分解することにより、InAlGaN系化合物半導体をエピタキシャル成長させることができる。
【0020】
本発明の半導体発光素子においては、基体主面に対して傾斜した傾斜面を有するファセット構造を結晶成長によって形成するために、その結晶成長の下層となる化合物半導体層の表面にはマスクや段差が形成される。マスクは基体主面上に直接若しくは基体上に形成されたバッファ層その他の層上に形成される成長阻害膜であり、例えば酸化シリコン膜や窒化シリコン膜などの絶縁膜からなるマスク材料が使用される。段差を利用してファセット構造を形成する場合では、基板上に現れる結晶面例えば基板主面に垂直な結晶面が、他の基板主面に平行な結晶面とは異なる成長速度で結晶を成長させ、その結果としてファセット構造を形成するようにすることができる。段差は、全面に化合物半導体層を形成した後、フォトリソグラフィーと異方性エッチングによって形成でき、酸化シリコン層や窒化シリコン層などのマスク材料を活用しても良い。このマスクや段差の形状としては、基板主面に対して傾斜した傾斜面を有するファセット構造にし得る形状であれば特に限定されるものではなく、一例としてストライプ状、矩形状、円形状、楕円形状、三角形状、五角形状又は六角形状などの多角形形状とされる。段差の形状とは、高低差のある部分の平面形状を指し、たとえば三角形状という場合には、三角柱状に突出する場合と三角柱状に凹部を形成する場合の両方があるが、本明細書ではその両方を含むものとする。段差が形成される領域は化合物半導体層の全表面でも良く、一部だけでも良い。また、異なる形状の段差を組み合わせて形成するようにしても良い。
【0021】
このような選択成長のマスク等を形成したところで、選択的な結晶成長によって傾斜面を有するファセット構造を有する結晶成長層を形成する。結晶成長は、前述の化合物半導体層の形成のための方法と同じ方法で行うことができる。具体的には、成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いることができる。
【0022】
本発明にかかる半導体発光素子においては、結晶成長によりファセット構造を有する結晶成長層を形成した場合には、基体主面に対して傾斜した傾斜面としてS面及び{11−22}面またはこれらの各面に実質的に等価な面の中から選ばれる面を有することが望ましい。例えば、基体主面をC面とした場合では、S面またはS面に実質的に等価な面を容易に形成することが可能である。S面はC+面の上に選択成長した際に見られる安定面であり、比較的得やすい面であって六方晶系の面指数では(1−101)である。C面にC+面とC−面が存在するのと同様に、S面についてはS+面とS−面が存在するが、本明細書においては、特に断らない場合は、C+面GaN上にS+面を成長しており、これをS面として説明している。なお、S面についてはS+面が安定面である。またC+面の面指数は(0001)である。
【0023】
このS面ついては、窒化ガリウム系化合物半導体を用いて結晶層を構成した場合には、S面上、GaからNへのボンド数が2または3とC−面の次に多くなる。ここでC−面はC+面の上には事実上得ることができないので、S面でのボンド数は最も多いものとなる。例えば、C+面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はC+面になるが、選択成長を利用することでS面を安定して形成することができ、C+面に平行な面では脱離しやすい傾向をもつNのボンドがGaから一本のボンドで結合しているのに対し、傾いたS面では少なくとも一本以上のボンドで結合することになる。従って、実効的にV/III 比が上昇することになり、積層構造の結晶性の向上に有利である。また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。
【0024】
結晶成長層がどのような傾斜面を有するファセット構造を持つかは、マスクの形状、結晶成長時の成長条件や段差形状によって制御できるものである。例えばストライプ状に延在される段差部が窒化ガリウム系半導体層の表面に形成されているものとすると、そのストライプの長手方向が(11−20)方向であれば、S面を傾斜面とするファセット構造がストライプの長手方向に垂直な面の断面が逆V字状となるように形成される。ここで段差の形状はストライプ状とは限らないため、結晶成長層の逆V字状の断面は種々の形状で現れる。結晶成長層の形状は、例えばストライプ状、矩形状、丸形状、三角形状、又は六角形状である。結晶成長層は段差の形状を反映して成長され、該段差の端部の延在方向は(1−100)方向に略垂直、または(11−20)方向に略垂直に設定することで、横方向の成長と垂直方向の成長の速度差が得られてファセット構造が得られることになる。
【0025】
このようなファセット構造を有する結晶成長層には、傾斜面に平行に延在される領域に第1導電型クラッド層、活性層、および第2導電型クラッド層が積層される。本発明者らが窒化物半導体について行った実験において、カソードルミネッセンスを用い、成長したファセット構造を観測してみると、傾斜面であるS面の結晶は良質でありC+面に比較して発光効率が高くなっていることが示されている。特にInGaN活性層の成長温度は例えば700〜800°Cとする。この温度ではアンモニアの分解効率が低く、よりN種が必要とされる。またAFMで表面を見たところステップが揃ってInGaN取り込みに適した面が観測された。さらにその上、Mgドープ層の成長表面は一般にAFMレベルでの表面状態が悪いが、S面の成長によりこのMgドープ層も良い表面状態で成長し、しかもドーピング条件がかなり異なることがわかっている。また、顕微フォトルミネッセンスマッピングを行うと、0. 5- 1μm程度の分解能で測定することができるが、C+ 面の上に成長した通常の方法では、1μmピッチ程度のむらが存在し、選択成長でS面を得た試料については均一な結果が得られた。また、SEMで見た斜面の平坦性もC+ 面より滑らかに成っている。
【0026】
傾斜面に平行に延在される領域に形成される第1導電型クラッド層、活性層、および第2導電型クラッド層において、第1導電型はp型又はn型であり、第2導電型はその反対の導電型である。例えばS面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合では、n型クラッド層をシリコンドープの窒化ガリウム系化合物半導体層によって構成し、その上にInGaN層を活性層として形成し、さらにその上にp型クラッド層としてマグネシウムドープの窒化ガリウム系化合物半導体層を形成してダブルヘテロ構造を形成することができる。活性層であるInGaN層をAlGaN層で挟む構造や片側だけにAlGaN層を形成する構造とすることも可能である。また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。活性層をInGaN層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることができる。さらにこのInGaN層は、窒素原子の脱離しにくい構造であるS面の上での成長では特に結晶化しやすくしかも結晶性も良くなり、発光効率を上げることが出来る。なお、窒化物半導体はノンドープでも結晶中にできる窒素空孔のためにn型となる性質があるが、通常Si、Ge、Seなどのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいn型とすることができる。また、窒化物半導体をp型とするには、結晶中にMg、Zn、C、Be、Ca、Baなどのアクセプター不純物をドープすることによって得られるが、高キャリア濃度のp層を得るためには、アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気で400℃以上でアニーリングを行うことが好ましく、電子線照射などにより活性化する方法もあり、マイクロ波照射、光照射などで活性化する方法もある。
【0027】
これら第1導電型クラッド層、活性層、及び第2導電型クラッド層は、傾斜面に平行な面内に延在されるが、このような傾斜面に平行な面内への形成は、傾斜面が形成されているところで続けて結晶成長させれば容易に行うことができる。第1導電型クラッド層はS面を構成する結晶層と同じ材料で同じ導電型とすることができ、S面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することもでき、また他の例として、S面の構成する結晶層の一部が第1導電型クラッド層として機能する構造であっても良い。
【0028】
活性層を挟む第1導電型クラッド層及び第2導電型クラッド層には電極が直接或いは間接的に接続される。各電極はそれぞれの素子ごとに形成されるものであるが、p電極またはn電極の一方は共通化することもできる。接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層上に形成しても良い。一般的に各電極は多層の金属膜を蒸着などによって被着して形成されるが、素子ごとに区分するためにフォトリソグラフィーを用いてリフトオフなどにより微細加工することができる。各電極は選択結晶成長層や基板の一方の面に形成することもでき、両側に電極を形成してより高密度で電極を配線するようにすることもできる。また、独立して駆動される電極はそれぞれ同じ材料を微細加工して形成したものであっても良いが、領域ごとに異なる材料の電極材料を使用することも可能である。
【0029】
本発明にかかる半導体発光素子では、結晶成長によって形成された傾斜面の結晶性の良さを利用して、発光効率を高めることができる。特に、III族窒化物系半導体を用い、結晶性が良いS面にのみ電流を注入すると、S面はInの取り込みもよく結晶性も良いので発光効率を高くすることができる。更にInGaN活性層を用いて多色化するためには、十分にInが結晶として取り込まれる必要があり、S面の良好な結晶性を利用することで発光効率を高めることができ、かつ多色発光に望ましい構造となる。すなわち、C+ 面上に成長する限りでは脱離し易いと思われるNのボンドがGaから一本しか出ておらず、分解効率が低いアンモニアを用いて成長する限りでは実効的なV/III比が大きく出来ないことになり、良質の結晶成長を行うためには多くの工夫を必要とする。しかし、S 面での成長ではNのボンドはGaに対して2 本又は3 本でつながっているため、Nは脱離しにくい傾向になることになり、実効的なV/III 比が高くなると考えられる。これはS面成長のみに限らずC+面以外の成長ではすべてNへのGaからのボンドの数は増える傾向にあるためにC+面を用いないで成長することはすべて高品質化につながると言える。そして結晶へのIn取り込み量は事実上大きくなる。このようにInの取り込み量が多くなった場合には、Inの取り込み量でバンドギャップエネルギーが支配されるため、多色化に好適となる。
【0030】
本発明にかかる半導体発光素子の一例においては、選択成長によって形成されるファセット構造の傾斜面で少なくとも周囲が囲まれた素子構造を有し、その傾斜面を成長させた面に一方の導電層が自己整合的に形成される。すなわち、ファセット構造の傾斜面によって素子の周囲が囲まれることから、基体主面に対して傾斜した形状で導電層が形成されることになるが、選択成長に用いたマスクや段差のところで導電層の端部は終端し、個々の素子毎の導電層が傾斜面の部分だけに整合的に形成されることになる。例えば、基体側から順に第1導電型クラッド層、活性層、及び第2導電型クラッド層を形成する素子構造においては、第2導電型クラッド層が自己整合的に形成される一方の導電層を構成する。このため一方の導電層は、素子毎にエッチングなどで分離する必要もなく、従って高密度に素子を配置することができる。
【0031】
本発明にかかる半導体発光素子では、後述するような、所要のダミー素子を配設させて発光波長を制御することが可能であるが、発光領域の間では活性層の組成及び厚さの少なくとも一方が異なるように設定することもできる。すなわち、活性層の組成だけが異なっていても良く、活性層の厚さだけが異なっていても良く、活性層の組成及び厚さの両方が異なっていても良い。これらの活性層の組成及び厚さを変える手法は、後述するようなダミー素子と組み合わせて使用できるものであり、さらにはダミー素子によって引き起こされるものであっても良い。半導体発光素子の層組成の変化としては、活性層を構成する3元混晶や2元混晶の混晶比を同じ活性層内で変化させることでも可能であり、例えば活性層をInGaN活性層によって構成した場合では、活性層に含有されるInの量を多くすることで、より長波長の半導体発光素子を構成することができる。例えばInGaN層の結晶成長において、InGaN の特にInのマイグレーション長は、In組成の比較的大きいInGaN層の結晶成長でほぼ最適となる700°C程度で約1から2μm程度 と見積もられる。これはマスク上に析出するInGaN が選択成長した部分から約1から2μm程度しか成長しないからである。このことから、Inのマイグレーション長はその程度と考えられ、このようにマスク部分から成長部分にかけてInGaN でのInなどのマイグレーション長は比較的短いため、その面の中でInの組成や、InGaN の厚さが異なることがある。
【0032】
また、本発明にかかる半導体発光素子の一例においては、後述するようなダミー素子のレイアウトによる制御も可能であるが、他の発光波長を異ならせる手法として、選択成長のマスク開口部の形状を変えることで発光素子の形状を変え、それによっても発光波長を異ならせることができる。例えば、円形や正六角形の開口部から選択成長させて第1発光波長の半導体発光素子を形成するのと平行して、帯状、ストライプ状の第1発光波長と異なる第2発光波長の半導体発光素子を形成しても良い。これらの選択成長のマスク開口部の形状を変える手法は、後述するようなダミー素子と組み合わせて使用できるものである。一例としてストライプ状のマスクを形成した後、選択成長によってS面からなる傾斜面を有するファセット構造を形成した場合では、傾斜面に形成される発光領域が長波長とされ、C面に形成される発光領域を短波長とすることができる。また成長条件によっては、逆もありうる。
【0033】
特に本発明にかかる半導体発光素子の一例においては、ダミー素子を当該半導体発光素子と共に形成できる。ダミー素子は同一基体上に実質的に同一な製造方法で形成する素子であり、半導体発光素子の空間因子(Spacing Factor)を設定するために半導体発光素子の周囲に配設される。上述のように、選択成長により六角錐形状の窒化物系半導体からなる半導体発光素子を形成した場合においては、例えば"Spatial control of InGaN luminescence by MOCVD selective epitaxy" D. Kapolnek et al., Journal of Crystal Growth 189/190(1998) 83-86に記載されるように、空間因子に応じて発光波長が制御されるため、ダミー素子を配設することで発光波長を積極的に且つ確実に制御することができる。
【0034】
ここでダミー素子についてさらに説明すると、発光させる半導体発光素子を中心に周囲に等間隔でピラミッド状のダミー素子を複数個配列したレイアウトや、発光させる半導体発光素子を中心に周囲を囲む閉ループ状のものなどのレイアウトであっても良く、長い矩形状或いは円弧状のダミー素子と六角錐状のダミー素子の組み合わせや、多重円状に配列されるものであっても良く、また、これらに限定されずに空間因子を制御できるような他の素子形状、レイアウトなどであっても良い。ダミー素子に隣接して配置される半導体発光素子は1つとは限らず、複数個まとめて存在するようなレイアウトであっても良い。ダミー素子と発光させる半導体発光素子の間では、層構造が厳密に一致している必要はなく、各層の厚みや、組成材料、不純物濃度などが一致していても良く、異なるようにしていても良い。また、ダミー素子にのみ層や不純物などを追加するようにしても良い。ダミー素子の部分だけ基板に段差を形成するなどの方法から半導体発光素子とは異なる高さで層を形成して空間因子を制御するようにしても良い。ダミー素子と発光させる半導体発光素子の間で構造が一致している場合には、製造上同じ工程で製造できる利点がある。ダミー素子と発光させる半導体発光素子の間の距離は、空間因子の1つであり、その距離を制御することで発光波長を制御することができる。また、半導体発光素子自体の形状も、前述のように発光波長を制御するために用いることができる。
【0035】
例えば、ダミー素子の配置を換えて、赤色発光の半導体発光素子と、青色発光の半導体発光素子と、緑色発光の半導体発光素子とを形成する場合、やや大きめのサイズ(例えば40μm径)に亘って半導体発光素子とその周囲にダミー素子を形成した場合では該半導体発光素子は赤色発光が可能とされ、やや小さめのサイズ(例えば20μm径)に亘って半導体発光素子とその周囲にダミー素子を形成した場合では該半導体発光素子は緑色発光が可能とされ、赤色発光のやや大きめのサイズにダミー素子を配設しながらも中央の半導体発光素子の形状を細長い矩形状とした場合では、青色発光が可能となる。
【0036】
次に、本発明の表示装置について説明する。本発明にかかる表示装置は、半導体発光素子を複数個並べた構造を有しており、特に異なる発光波長の半導体発光素子を同一基板(基体)上に並べて多色化を図ることもでき、半導体発光素子を各発光波長毎にそれぞれ各基板(基体)上に設けて、基板同士を重ね合わせて多色化を図ることもできる。
【0037】
異なる発光波長の半導体発光素子を同一基板上に並べて多色化を図る場合、同一の基板上に3色の半導体発光素子を形成することが困難であること等の理由から、フルカラーの画像表示装置を作製するために各色毎に別々の基板上に成長させた半導体発光素子を他の基板上にマトリクス状に並べて実装することが行われている。また、上述の手法を用いて3色の半導体発光素子を同一基板上に製作できたとしても、各半導体発光素子を成長させる基板は最大でも5インチ程度に過ぎないため、例えば大画面の表示装置に用いるためには複数の半導体発光素子を別基板の上に実装する必要がある。
【0038】
一般に、精確な位置関係を維持しつつ高密度に半導体発光素子を実装することは非常に難しい。例えば、先にマウントした素子が後で隣の素子がマウントされるときに発生する熱の影響などを受けて、位置ずれが発生しやすいためである。高解像度の画像表示装置を実現するために発光素子間の距離が小さくなるほど、この位置ずれの問題は発生しやすくなる。また、各色の半導体発光素子は、出来上がりの高さが不均一になりがちである。高さの不均一は、半導体発光素子に電源を供給する配線を施すフォトリソグラフィー等の工程で不良原因となることがある。
【0039】
そこで、例えば、半導体発光素子として赤色発光、青色発光、緑色発光の素子をそろえてフルカラーの画像表示装置を構成する場合では、赤色発光の素子だけを配列させた基板と、青色発光の素子だけを配列させた基板と、緑色発光の素子だけを配列させた基板とを光の照射方向に重ね合わせ、それぞれ裏面に位置する発光素子からの光は光透過領域を透過させるようにすることで、フルカラーの表示が可能となる。この時、半導体発光素子同士は光の照射方向で重ならない構造とすることが好ましく、また、半導体発光素子に電源若しくは信号を供給するための配線同士は光の照射方向で重なる構造であっても良い。半導体発光素子同士が照射方向で重なった場合では、発光色が混ざることになり所望の画像形成ができなくなるため、半導体発光素子同士は光の照射方向で重ならない構造とすることが望ましい。複数の半導体発光素子の間の素子間領域は、少なくとも1μm以上の大きさの光透過領域を有するようにすれば良い。仮に1μm未満の場合では、重なっている基板の中、基板間の距離とビームの広がりを考えた場合に、裏面側の基板上に形成されている半導体発光素子から出射光が光透過領域以外で反射されてしまうことになり、照度の低下をきたすことになるからである。また、低抵抗化のために金属薄膜を配線材料とした時にはその配線部分で光を透過しないことが考えられるが、半導体発光素子に電源若しくは信号を供給するための配線同士が光の照射方向で重なる構造とした場合では光を透過しない領域を重ねあわすことになり、光の透過性を良好に維持できると共に、素子配置の自由度も高くなる。すなわち、重ね合わせられた基板の間の、光を透過しない領域は、ドライバ(駆動素子)等各種回路部の配設スペースとして有効利用可能であり、装置全体の小型化・高集積化に寄与する。また、半導体発光素子を各色毎に別々の基板上に配置して重ね合わせることにより、立体的な配置が可能となり、製造時の各素子間の間隔が広くなり、解像度の高い表示装置を製造する際の位置ずれの問題が発生しにくくなる。さらに、各色毎の半導体発光素子の出来上がりの高さの不均一が原因となって発生する後工程における配線等のプロセスにおける不良を、各素子を色毎に別々の基板上で配置することによって、回避することができる。
【0040】
上述のような光透過領域は、たとえば半導体発光素子をサファイア基板上の成長させた場合では、ガラス基板や透明プラスチック基板などの光透過性基板上に転写したり、サファイア基板やその他の成長基板、あるいはシリコン基板などを薄く研磨、研削して基板自体の光透過性を向上させたり、あるいはエッチングなどにより、光透過用の開口部や薄い部分を形成するようにしても良い。また、基板の間にレンズ、その他の光学部材を介在させるようにすることもできる。レンズ、その他の光学部材は基板間のスペーサを兼ねるようにしても良い。
【0041】
ガラス基板や透明プラスチック基板などの基板上に転写したり、サファイア基板やその他の基板等を薄く研磨、研削する場合では、基板自体の剛性が失われる傾向にあるが、逆に基板自体の可とう性が改善され、熱処理時に発生し得るひび割れや反りなどの問題が容易に解決されることになる。
【0042】
また、本発明の表示装置は、3原色や2色以上の発光色を有する半導体発光素子を複数個配列した上で、同じ電流を各発光領域に注入することで、白色や混色の照明装置としても利用できる。また、赤青緑の各色を備えたものに限定されず、2色またはそれ以上発光色の発光素子を備えた表示装置などであっても良い。
【0043】
本発明にかかる表示装置の駆動方法としては、アクティブマトリクス型液晶表示装置と同様の点順次または線順次方式を用いることができる。半導体発光素子は、発光波長が異なる場合に異なる素子構造をとっても良い。例えば、青色及び緑色の発光ダイオード用としてサファイア基板上に成長された窒化ガリウム系のダブルヘテロ構造多層結晶を用いることができ、赤色の発光ダイオード用として砒化ガリウム基板上に成長された砒化アルミニウムガリウムまたは燐化インジウムアルミニウムガリウム系のダブルヘテロ構造多層結晶を用いることができる。発光ダイオードは互いに波長を異ならせた3つの発光素子の組からなる画素を構成するが、異なる波長の組は赤、緑、青に限らず、他の色の組であっても良い。また、半導体発光素子は発光ダイオードに限定されず、所要の共振器を備えた半導体レーザであっても良い。
【0044】
以下、本発明を各実施形態を参照しながら更に詳細に説明する。なお、本発明の半導体発光素子は、その要旨を逸脱しない範囲で変形、変更などが可能であり、本発明は以下の各実施形態に限定されるものではない。
【0045】
[第1の実施形態]
図1乃至図4を参照しながら、本実施形態の表示装置について説明する。本実施形態の表示装置は、発光色を赤、青、緑とする3つの半導体発光素子からなる1画素構造をマトリクス状に配列した構造の表示装置であり、表示部の垂直方向と水平方向にそれぞれ各画素が並べられて構成されている。
【0046】
図1はその表示装置の1画素部分の構造を示す平面図である。図1に示すように、サファイア基板10上には赤色発光ダイオード11R、青色発光ダイオード11B、及び緑色発光ダイオード11Gが垂直方向(図中V方向)及び水平方向(図中H方向)の両方向でそれぞれずれて斜めに配列されている。これら各発光ダイオード11R、11B、11Gは、それぞれGaN系の窒化物半導体層に第1導電型クラッド層、活性層、及び第2導電型クラッド層が形成されて構成されており、これら素子は同一のサファイア基板10に同じ工程で形成される。各発光ダイオード11R、11B、11Gはほぼ六角錐形状のピラミッド型であり、光の照射方向は図1の表面側から裏面側に向かう方向である。
【0047】
赤色発光ダイオード11Rの周囲の六方向であって六角形の角部にあたる領域にはそれぞれダミー素子12Rが形成され、赤色発光ダイオード11Rは6個のダミー素子12Rの中心に位置している。この赤色発光ダイオード11RのマグネシウムドープのGaN層は略矩形状のp電極15に接続され、このp電極15は水平方向に延長されている細い帯状の配線層18に一体に形成され若しくは接続されている。同様に、青色発光ダイオード11Bの周囲の六方向であって1対の対向する辺が他の辺よりも長く形成された扁平な六角形の角部にあたる領域にはそれぞれダミー素子13Bが形成され、青色発光ダイオード11Bは6個のダミー素子13Bの中心に位置している。青色発光ダイオード11Bは他の赤色発光ダイオード11Rや緑色発光ダイオード11Gに比べて素子の形状が帯状とされている。この青色発光ダイオード11BのマグネシウムドープのGaN層は略矩形状のp電極16に接続され、このp電極16は水平方向に延長されている細い帯状の配線層19に一体に形成され若しくは電気的に接続されている。同様に、緑色発光ダイオード11Gの周囲の六方向であって六角形の角部にあたる領域にはそれぞれダミー素子14Gが形成され、緑色発光ダイオード11Gは6個のダミー素子14Gの中心に位置している。この緑色発光ダイオード11GのマグネシウムドープのGaN層は略矩形状のp電極17に接続され、このp電極17は水平方向に延長されている細い帯状の配線層20に一体に形成され若しくは電気的に接続されている。
【0048】
ここでダミー素子12R、13B、14Gについて詳しく説明すると、これらダミー素子12R、13B、14Gは、各発光ダイオード11R、11B、11Gの空間因子(Spacing Factor)を設定するために各発光ダイオード11R、11B、11Gの周囲に配設される。空間因子に応じて発光波長が制御されるため、このように各発光ダイオード11R、11B、11Gの周囲に、これらダミー素子12R、13B、14Gを配置することで、発光波長を積極的に且つ確実に制御することができる。図2は各発光色ごとの選択成長用のマスクと、結晶成長によって形成された発光ダイオードとダミー素子のパターンを示すものであり、図2の上側が選択成長用のマスクであり、下側が成長した発光ダイオードとダミー素子のパターンである。
【0049】
先ず、図2において(R)で示す赤色のマスクは、中心に発光ダイオードの選択成長マスク開口部25Rが形成され、その周囲の六方向であって六角形の角部にあたる領域にはそれぞれダミー素子用の開口部26Rが形成される。開口部26Rや開口部25Rの径は、例えば0.1μmから10μm程度とすることができ、その形状は略六角形などの多角形や円形、楕円形などでも良い。ダミー素子を形成するための開口部26Rと赤色発光ダイオード11Rの開口部25Rの間の距離は一例として20μm程度とすることができ、このため6つの開口部26Rによって形成される六角形のサイズは40μm程度とすることができる。この赤色発光用のマスクの開口部25R、26Rを用いて選択成長することで、これら開口部25R、26Rの位置に選択成長から六角錐状の発光ダイオード11Rとダミー素子12Rが形成される。
【0050】
図2において(B)で示す青色のマスクは、中心に発光ダイオードの選択成長マスク開口部25Bが略矩形状のパターンで形成され、その周囲の六方向であって扁平した六角形の角部にあたる領域にはそれぞれダミー素子用の開口部27Bが形成される。開口部27Bの径は、開口部26Rや開口部25Rの径と同様に、例えば0.1μmから10μm程度とすることができる。略矩形状の開口部25Bのサイズは、例えば開口部25Rの径の2倍乃至10倍程度のサイズとすることが可能である。ダミー素子を形成するための開口部27Bと青色発光ダイオード11Bの開口部25Bの間の距離は、矩形状の開口部25Bの端部からのそれぞれの距離として、例えば20μm程度とすることができ、このため6つの開口部27Bによって形成される扁平六角形の長手方向のサイズは40μm程度に開口部25Bの長手方向のサイズを加えたサイズとすることができる。この青色発光用のマスクの開口部25B、27Bを用いて選択成長することで、これら開口部25B、27Bの位置に選択成長から六角錐状の発光ダイオード11Bとダミー素子13Bが形成される。
【0051】
図2において(G)で示す緑色のマスクは、中心に発光ダイオードの選択成長マスク開口部25Gが形成され、その周囲の六方向であって六角形の角部にあたる領域にはそれぞれダミー素子用の開口部28Gが形成される。開口部28Gや開口部25Gの径は、例えば0.1μmから10μm程度とすることができ、その形状は略六角形などの多角形や円形、楕円形などでも良い。ダミー素子を形成するための開口部28Gと緑色発光ダイオード11Gの開口部25Gの間の距離は一例として10μm程度とすることができ、このため6つの開口部28Gによって形成される六角形のサイズは20μm程度とすることができる。この緑色発光用のマスクの開口部25G、28Gを用いて選択成長することで、これら開口部25G、28Gの位置に選択成長から六角錐状の発光ダイオード11Gとダミー素子14Gが形成される。
【0052】
ダミー素子12R、13B、14Gによる空間因子に設定から各発光ダイオード11R、11B、11Gは発光波長が異なるものとされる。赤色発光ダイオード11Rは、例えばエネルギーギャップがおよそ2.2eVで、波長およそ620nmの光を照射する。青色発光ダイオード11Bは、例えばエネルギーギャップがおよそ2.7eVで、波長およそ470nmの光を照射する。緑色発光ダイオード11Gは、例えばエネルギーギャップがおよそ2.5eVで、波長およそ520nmの光を照射する。本実施例では、各発光ダイオードは同一サファイア基板10上に形成される同様の層構造の素子を、ダミー素子12R、13B、14Gによって発光波長が異なるように制御しているが、これに限らず、例えば3波長の中の1つ又は2つを異なる層構造とし、ダミー素子を設けるのは一部の発光ダイオードだけにするような構成であっても良い。
【0053】
次に、図3と図4を参照しながら、発光ダイオードの構造と配線部の構造について説明する。図3は図1のIII‐III線断面図であり、赤色発光ダイオード11Rの構造断面を示す。この赤色発光ダイオード11Rはダミー素子12R、13B、14Gによる波長の制御を受けている部分(例えば不純物濃度、結晶構造など)を除き、青色発光ダイオード11Bと緑色発光ダイオード11Gと同じ層構造とされる。図3に示すように、赤色発光ダイオード11RはGaN系の発光ダイオードであり、その構造については、C+面を主面とするサファイア基板10上にAlNバッファ層やシリコンドープのGaN系半導体層などを有する下地成長層32が形成され、その上に選択成長された六角錐形状のGaN層35が形成されている。この六角錐形状のGaN層35は下地成長層32上に形成されたシリコン酸化膜からなる選択マスク33に形成された開口部34を介して選択成長した層である。開口部34は図2のマスクの開口部25Rに該当する。六角錐形状のGaN層35はその選択マスク33を開口した開口部34の内部でMOCVD法などによって形成される。
【0054】
このGaN層35は、成長時に使用されるサファイア基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、n型とするためにシリコンがドープされた領域とされる。GaN層35は、選択マスク33によって開口部34内部から結晶成長が生じて、傾斜面であるS面を成長させた面に一方の導電層が自己整合的に形成される。この時、選択成長に用いた絶縁膜からなる選択マスク33上で終端する構造にGaN層35が自己整合的に成長する。
【0055】
このGaN層35の傾斜面であるS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層35を覆うように活性層であるInGaN層36が形成されており、その外側にマグネシウムドープのGaN層37が形成される。このマグネシウムドープのGaN層37もクラッドとして機能する。このマグネシウムドープのGaN層37は、その素子周囲の端部で、絶縁膜からなる選択マスク33上で終端するように延在され、マグネシウムドープのGaN層37は選択マスク33上で自己整合的に成長する。このため表示装置を構成するために、クラッド層であるGaN層35や、活性層であるInGaN層36、クラッド層であるマグネシウムドープのGaN層37に関しては素子間分離が不要であり、選択マスク33を開口した位置に発光素子をセルフアラインで配置できることになる。ここで活性層であるInGaN層36の膜厚は例えば3nm程度であり、マグネシウムドープのGaN層37の膜厚は例えば20nm程度とすることができる。
【0056】
このような発光ダイオードにはp電極15が形成されている。p電極15はマグネシウムドープのGaN層37上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Auなどの金属材料を蒸着して形成される。p電極15の層構造の一例としては、Niが約1nmであり、Ptが約10nmであり、Auが約100nmとされる。このp電極15は水平方向に延長される配線層18に接続される。
【0057】
このp電極15に対峙する側のn電極は共通電極であり、図4に示すように、n電極23は選択マスク33を開口した開口部22の部分でTi/Al/Pt/Auなどの金属材料を蒸着して形成される。このn電極23は下地成長層32に接続され、その下地成長層32上に選択成長された六角錐形状のGaN層35の第1導電型クラッド層まで電気的に接続される。また、n電極23はその表面側で垂直方向に延長される配線層21に接続され、発光ダイオードに供給する電流の供給を受ける。
【0058】
上述の如き構造を備えた本実施形態の表示装置は、傾斜面を成長させた面に少なくとも素子の周囲が囲まれた構造とされており、選択成長に用いた絶縁膜などの選択マスク33上で終端する構造の導電層としてクラッド層であるGaN層35や、活性層であるInGaN層36、クラッド層であるマグネシウムドープのGaN層37などが自己整合的に形成される。このため電極形成の際に素子間分離が不要若しくは容易となり、表示装置の製造のための工程数が増加を抑えることができる。さらに、本実施形態の表示装置では、ダミー素子12R、13B、14Gの発光波長の制御機能から、多色発光の表示装置を製造することができ、しかも同一サファイア基板10に同一の製造工程で単に選択マスクのダミー素子の配置パターンを変えるだけで、多色発光にできる。このため異なる製造方法で形成された発光素子を複合化する場合よりも大幅に製造工程を簡略化することができ、しかも位置精度にも優れた表示装置が製造されることになる。
【0059】
[第2の実施形態]
図5を参照しながら、本実施形態の表示装置について説明する。本実施形態の表示装置は、発光色を赤、青、緑とする3つの半導体発光素子を発光色ごとに3つのサファイア基板41、42、43に形成し、それを貼り合わせた構造の装置である。図5において、サファイア基板41は緑色発光の発光ダイオード51Gを形成した緑色発色用の基板であり、サファイア基板42は青色発光の発光ダイオード51Bを形成した青色発色用の基板であり、サファイア基板43は赤色発光の発光ダイオード51Rを形成した赤色発色用の基板である。
【0060】
各サファイア基板41、42、43上には、図5では各1つずつの素子だけを図示しているが、それぞれ複数の発光ダイオードがマトリクス状に配列され、3枚の基板を重ねた全体では発光色を赤、青、緑とする3つの半導体発光素子からなる1画素構造を水平方向と垂直方向に並べたマトリクス状に配列した構造になっている。これら各発光ダイオード51R、51B、51Gは、それぞれGaN系の窒化物半導体層に第1導電型クラッド層、活性層、及び第2導電型クラッド層が形成されて構成されており、各発光ダイオード51R、51B、51Gはほぼ六角錐形状のピラミッド型であり、光の照射方向は図5の矢印h方向である。
【0061】
サファイア基板43上において、赤色発光ダイオード51Rの周囲の六方向であって六角形の角部にあたる領域にはそれぞれダミー素子63が形成され、赤色発光ダイオード51Rは6個のダミー素子63の中心に位置している。この赤色発光ダイオード51Rの表面側のGaN層は略矩形状のp電極66に接続され、このp電極66は水平方向に延長されている細い帯状の配線層57に一体に形成され若しくは接続されている。同様に、サファイア基板42上において、青色発光ダイオード51Bの周囲の六方向であって1対の対向する辺が他の辺よりも長く形成された扁平な六角形の角部にあたる領域にはそれぞれダミー素子62が形成され、青色発光ダイオード51Bは6個のダミー素子62の中心に位置している。青色発光ダイオード51Bは他の赤色発光ダイオード51Rや緑色発光ダイオード51Gに比べて素子の形状が帯状とされている。この青色発光ダイオード51Bの表面側のGaN層は略矩形状のp電極65に接続され、このp電極65は水平方向に延長されている細い帯状の配線層56に一体に形成され若しくは電気的に接続されている。同様に、サファイア基板41上において、緑色発光ダイオード11Gの周囲の六方向であって六角形の角部にあたる領域にはそれぞれダミー素子61が形成され、緑色発光ダイオード51Gは6個のダミー素子61の中心に位置している。この緑色発光ダイオード51Gの表面側では略矩形状のp電極64に接続され、このp電極64は水平方向に延長されている細い帯状の配線層55に一体に形成され若しくは電気的に接続されている。なお、ここでダミー素子63、62、61の構造や機能ついては、前述の第1の実施形態の表示装置に使用されているダミー素子12R、13B、14Gの構造、機能と実質的に同一であり、ここでは簡単のためにその説明を省略する。
【0062】
本実施形態の表示装置においては、多色化を図るために、それぞれ単色発光用のサファイア基板41、42、43が3枚積層される。このため、サファイア基板41、42、43自体は光を透過する必要があり、例えば積層される基板の少なくとも光照射方向での射出側の2枚の基板42、43は他の基板上の発光素子で発光した光を透過する。サファイア基板41、42、43は一般に光透過性が良く、発光ダイオードの光を透過させることができる。サファイア基板41、42、43の光透過性を向上させるために、サファイア基板の裏面側を研削や研磨などによって薄くしても良く、エッチングなどによって光透過用の開口部などを形成しても良い。また、基板としては、サファイア基板に限らず他の基板を使用することができ、例えばGaAs基板を使用して赤色発光の発光ダイオードを形成し、青色と緑色の発光ダイオードはサファイア基板に形成するようにすることもでき、あるいは3枚または光透過が必要な2枚の基板はプラスチック基板やガラス基板であって、これらのプラスチック基板やガラス基板の上に発光ダイオードを転写したものであっても良い。
【0063】
基板同士を重ねた場合では、基板を透過するように光が素子から導出される。このため基板同士を重ねた場合に、光の照射方向で発光素子同士が重ならないようにすると共に、基体上に配列される複数の半導体発光素子の間の素子間領域に少なくとも1μm以上の大きさの光透過領域を形成し、この光透過領域を裏面側の基板の発光素子からの光が透過するように構成する。前述にように、サファイア基板41、42、43は光を透過させる機能があり、ダイオードの素子間の間隔を広くとることで容易に裏面側のダイオードの光を射出できる。
【0064】
また、電流を供給するための配線層52、53、54は、それぞれ発光ダイオードと重ならないように形成されるが、特に三枚のサファイア基板41、42、43の各配線層52、53、54を同じ位置とすることで、共通の電位を与える場合に配線が容易となる。また、配線層52、53、54は金属薄膜であって遮光性があることから、配線層52、53、54の合わせた占有面積が広くなると、発光ダイオードのレイアウトの自由度が低くなってしまうが、サファイア基板41、42、43の各配線層52、53、54を同じ位置とすることで、発光ダイオードのレイアウトの設計上の自由度を高くすることもできる。
【0065】
[第3の実施形態]
図6乃至図9を参照しながら、本実施形態の表示装置について説明する。本実施形態の表示装置は、第1の実施形態と同様に、発光色を赤、青、緑とする3つの半導体発光素子からなる1画素構造をマトリクス状に配列した構造の表示装置であり、表示部の垂直方向と水平方向にそれぞれ各画素が並べられて構成されている。
【0066】
図6はその表示装置の1画素部分の構造を示す平面図である。図6に示すように、サファイア基板70上には赤色発光ダイオード71R、青色発光ダイオード71B、及び緑色発光ダイオード71Gが垂直方向(図中V方向)及び水平方向(図中H方向)の両方向でそれぞれずれて斜めに配列されている。これら各発光ダイオード71R、71B、71Gは、それぞれGaN系の窒化物半導体層に第1導電型クラッド層、活性層、及び第2導電型クラッド層が形成されて構成されており、これら素子は同一のサファイア基板70に同じ工程で形成される。各発光ダイオード71R、71B、71Gはほぼ六角錐形状のピラミッド型であり、光の照射方向は図6の表面側から裏面側に向かう方向である。
【0067】
赤色発光ダイオード71Rの周囲には六角形の辺の形に延在されたダミー素子72Rが形成され、赤色発光ダイオード71Rは六角形の辺の形に延在されたダミー素子72Rの中心に位置している。この赤色発光ダイオード71RのマグネシウムドープのGaN層は略矩形状のp電極75に接続され、このp電極75は水平方向に延長されている細い帯状の配線層78に一体に形成され若しくは接続されている。同様に、青色発光ダイオード71Bの周囲には1対の対向する辺が他の辺よりも長く形成された扁平な六角形の辺の形に延在されたそれぞれダミー素子73Bが形成され、青色発光ダイオード71Bは扁平な六角形の辺の形に延在されたダミー素子73Bの中心に位置している。青色発光ダイオード71Bは他の赤色発光ダイオード71Rや緑色発光ダイオード71Gに比べて素子の形状が帯状とされている。この青色発光ダイオード71BのマグネシウムドープのGaN層は略矩形状のp電極76に接続され、このp電極76は水平方向に延長されている細い帯状の配線層79に一体に形成され若しくは電気的に接続されている。同様に、緑色発光ダイオード71Gの周囲には六角形の辺の形に延在されたダミー素子74Gが形成され、緑色発光ダイオード71Gは六角形の辺の形に延在されたダミー素子74Gの中心に位置している。この緑色発光ダイオード71GのマグネシウムドープのGaN層は略矩形状のp電極77に接続され、このp電極77は水平方向に延長されている細い帯状の配線層80に一体に形成され若しくは電気的に接続されている。
【0068】
ここでダミー素子72R、73B、74Gについて詳しく説明すると、これらダミー素子72R、73B、74Gは、各発光ダイオード71R、71B、71Gの空間因子を設定するために各発光ダイオード71R、71B、71Gの周囲に配設される。空間因子に応じて発光波長が制御されるため、このように各発光ダイオード71R、71B、71Gの周囲に、これらダミー素子72R、73B、74Gを配置することで、発光波長を積極的に且つ確実に制御することができる。図7は各発光色ごとの選択成長用のマスクと、結晶成長によって形成された発光ダイオードとダミー素子のパターンを示すものであり、図7の上側が選択成長用のマスクであり、下側が成長した発光ダイオードとダミー素子のパターンである。
【0069】
先ず、図7において(R)で示す赤色のマスクは、中心に発光ダイオードの選択成長マスク開口部85Rが形成され、その周囲には六角形の辺の形に延在されたダミー素子用の開口部86Rが形成される。開口部85Rの径は、例えば0.1μmから10μm程度とすることができ、その形状は略六角形などの多角形や円形、楕円形などでも良い。ダミー素子を形成するための開口部86Rと赤色発光ダイオード11Rの開口部85Rの間の距離は一例として20μm程度とすることができ、このため開口部86Rによって形成される六角形のサイズは40μm程度とすることができる。この赤色発光用のマスクの開口部85R、86Rを用いて選択成長することで、これら開口部85R、86Rの位置に選択成長から六角錐状の発光ダイオード71Rと六角形の辺の形に延在されたダミー素子72Rが形成される。中心に位置する発光ダイオード71Rはダミー素子72Rによって保護される。
【0070】
図7において(B)で示す青色のマスクは、中心に発光ダイオードの選択成長マスク開口部85Bが略矩形状のパターンで形成され、その周囲に扁平した六角形の辺の形に延在されたダミー素子用の開口部87Bが形成される。略矩形状の開口部85Bのサイズは、例えば開口部85Rの径の2倍乃至10倍程度のサイズとすることが可能である。ダミー素子を形成するための開口部87Bと青色発光ダイオード11Bの開口部85Bの間の距離は、矩形状の開口部85Bの端部からのそれぞれの距離として、例えば20μm程度とすることができ、このため扁平した六角形の辺の形に延在された開口部87Bによって形成される扁平六角形の長手方向のサイズは40μm程度に開口部85Bの長手方向のサイズを加えたサイズとすることができる。この青色発光用のマスクの開口部85B、87Bを用いて選択成長することで、これら開口部85B、87Bの位置に選択成長から六角錐状の発光ダイオード71Bとダミー素子73Bが形成される。
【0071】
図7において(G)で示す緑色のマスクは、中心に発光ダイオードの選択成長マスク開口部85Gが形成され、その周囲には六角形の辺の形に延在されたダミー素子用の開口部88Gが形成される。開口部85Gの径は、例えば0.1μmから10μm程度とすることができ、その形状は略六角形などの多角形や円形、楕円形などでも良い。ダミー素子を形成するための開口部88Gと緑色発光ダイオード11Gの開口部85Gの間の距離は一例として10μm程度とすることができ、このため六角形の辺の形に延在された開口部88Gによって形成される六角形のサイズは20μm程度とすることができる。この緑色発光用のマスクの開口部85G、88Gを用いて選択成長することで、これら開口部85G、88Gの位置に選択成長から六角錐状の発光ダイオード71Gとダミー素子74Gが形成される。
【0072】
これらダミー素子72R、73B、74Gによっても、前述のダミー素子12R、13B、14Gによる空間因子に設定と同様に、各発光ダイオード71R、71B、71Gは発光波長が異なるものとされる。本実施例では、各発光ダイオードは同一サファイア基板70上に形成される同様の層構造の素子を、ダミー素子72R、73B、74Gによって発光波長が異なるように制御しているが、これに限らず、例えば3波長の中の1つ又は2つを異なる層構造とし、ダミー素子を設けるのは一部の発光ダイオードだけにするような構成であっても良い。
【0073】
次に、図8と図9を参照しながら、発光ダイオードの構造と配線部の構造について説明する。図8は図6のVIII‐VIII線断面図であり、赤色発光ダイオード71Rの構造断面を示す。この赤色発光ダイオード71Rはダミー素子72R、73B、74Gによる波長の制御を受けている部分(例えば不純物濃度、結晶構造など)を除き、青色発光ダイオード71Bと緑色発光ダイオード71Gと同じ層構造とされる。図8に示すように、赤色発光ダイオード71RはGaN系の発光ダイオードであり、その構造については、C+面を主面とするサファイア基板70上にAlNバッファ層やシリコンドープのGaN系半導体層などを有する下地成長層92が形成され、その上に選択成長された六角錐形状のGaN層95が形成されている。この六角錐形状のGaN層95は下地成長層92上に形成されたシリコン酸化膜からなる選択マスク93に形成された開口部94を介して選択成長した層である。開口部94は図2のマスクの開口部25Rに該当する。六角錐形状のGaN層95はその選択マスク93を開口した開口部94の内部でMOCVD法などによって形成される。
【0074】
このGaN層95は、成長時に使用されるサファイア基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、n型とするためにシリコンがドープされた領域とされる。GaN層95は、選択マスク93によって開口部94内部から結晶成長が生じて、傾斜面であるS面を成長させた面に一方の導電層が自己整合的に形成される。この時、選択成長に用いた絶縁膜からなる選択マスク93上で終端する構造にGaN層95が自己整合的に成長する。このGaN層95の傾斜面であるS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層95を覆うように活性層であるInGaN層96が形成されており、その外側にマグネシウムドープのGaN層97が形成される。このマグネシウムドープのGaN層97もクラッドとして機能する。このマグネシウムドープのGaN層97は、その素子周囲の端部で、絶縁膜からなる選択マスク93上で終端するように延在され、マグネシウムドープのGaN層97は選択マスク93上で自己整合的に成長する。このため表示装置を構成するために、クラッド層であるGaN層95や、活性層であるInGaN層96、クラッド層であるマグネシウムドープのGaN層97に関しては素子間分離が不要であり、選択マスク93を開口した位置に発光素子をセルフアラインで配置できることになる。ここで活性層であるInGaN層96の膜厚は例えば3nm程度であり、マグネシウムドープのGaN層97の膜厚は例えば20nm程度とすることができる。
【0075】
このような発光ダイオードにはp電極75が形成されている。p電極75はマグネシウムドープのGaN層97上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Auなどの金属材料を蒸着して形成される。p電極75の層構造の一例としては、Niが約1nmであり、Ptが約10nmであり、Auが約100nmとされる。このp電極75は水平方向に延長される配線層78に接続される。
【0076】
このp電極15に対峙する側のn電極は共通電極であり、図9に示すように、n電極83は選択マスク93を開口した開口部82の部分でTi/Al/Pt/Auなどの金属材料を蒸着して形成される。このn電極83は下地成長層92に接続され、その下地成長層92上に選択成長された六角錐形状のGaN層95の第1導電型クラッド層まで電気的に接続される。また、n電極83はその表面側で垂直方向に延長される配線層81に接続され、発光ダイオードに供給する電流の供給を受ける。
【0077】
上述の如き構造を備えた本実施形態の表示装置は、傾斜面を成長させた面に少なくとも素子の周囲が囲まれた構造とされており、選択成長に用いた絶縁膜などの選択マスク93上で終端する構造の導電層としてクラッド層であるGaN層95や、活性層であるInGaN層96、クラッド層であるマグネシウムドープのGaN層97などが自己整合的に形成される。このため電極形成の際に素子間分離が不要若しくは容易となり、表示装置の製造のための工程数が増加を抑えることができる。さらに、本実施形態の表示装置では、線状に延長されているダミー素子72R、73B、74Gの発光波長の制御機能から、多色発光の表示装置を製造することができ、しかも同一サファイア基板70に同一の製造工程で単に選択マスクのダミー素子の配置パターンを変えるだけで、多色発光にできる。このため異なる製造方法で形成された発光素子を複合化する場合よりも大幅に製造工程を簡略化することができ、しかも位置精度にも優れた表示装置が製造されることになる。
【0078】
[第4の実施形態]
図10乃至図15を参照しながら、本実施形態の表示装置について説明する。本実施形態の表示装置は、発光色を赤、青、緑とする3つの半導体発光素子を発光色ごとに3枚のサファイア基板100R、100B、100Gに形成し、それを貼り合わせた構造の装置である。
【0079】
図10は3枚のサファイア基板100R、100B、100Gを積層して上から見た状態を示す平面図である。青色発光ダイオード101、緑色発光ダイオード111、赤色発光ダイオード121が、それぞれGaN系の窒化物半導体層に第1導電型クラッド層、活性層、及び第2導電型クラッド層が形成されて構成されており、選択成長によってほぼ六角錐形状のピラミッド型の形状を有している。これら発光ダイオード101、111、121の構造は、前述の第1の実施形態の発光ダイオード11Rと実質的に同構造であり、発光波長を青、緑、赤にするために、活性層のインジウムのドープ量などが制御されている。
【0080】
図11乃至図13はそれぞれのサファイア基板100B、100G、100Rごとの平面図であり、図11は青色発光ダイオード101を形成したサファイア基板100Bの平面図であり、図12は緑色発光ダイオード111を形成したサファイア基板100Gの平面図であり、図13は赤色発光ダイオード121を形成したサファイア基板100Rの平面図である。図11に示すように、サファイア基板100B上で青色発光ダイオード101はマトリクス状に配列されており、水平方向に延長している配線層として複数の水平配線102が形成され、これらと垂直な方向に延長する形で垂直配線103が形成されている。水平配線102は各青色発光ダイオード101のp電極と接続する。また、各青色発光ダイオード101のn電極114は選択マスクの開口部に形成されており、垂直配線103と接続している。n電極114は1つの青色発光ダイオード101に対して1つ設けされているが、前述の実施形態と同様に共通化することも可能である。
【0081】
次に、緑色発光ダイオード111は図12に示すようにマトリクス状に配列されており、水平方向に延長している配線層として複数の水平配線112が形成され、これらと垂直な方向に延長する形で垂直配線113が形成されている。ここで緑色発光ダイオード111の配列ピッチは前述の青色発光ダイオード101の配列ピッチと同じであるが、図中垂直方向に1つの素子分だけずれた構造となっている。水平配線112は各緑色発光ダイオード111のp電極と接続する。また、各緑色発光ダイオード111のn電極114は選択マスクの開口部に形成されており、垂直配線113と接続している。n電極114は1つの緑色発光ダイオード111に対して1つ設けされているが、前述の実施形態と同様に共通化することも可能である。
【0082】
同様に、赤色発光ダイオード121は図13に示すようにマトリクス状に配列されており、水平方向に延長している配線層として複数の水平配線112が形成され、これらと垂直な方向に延長する形で垂直配線113が形成されている。ここで赤色発光ダイオード121の配列ピッチは前述の青色発光ダイオード101の配列ピッチと同じであるが、図中垂直方向に緑色発光ダイオード111よりもさらに1つの素子分だけずれた構造となっている。水平配線122は各赤色発光ダイオード121のp電極と接続する。また、各赤色発光ダイオード121のn電極124は選択マスクの開口部に形成されており、垂直配線123と接続している。n電極124は1つの赤色発光ダイオード121に対して1つ設けられているが、前述の実施形態と同様に共通化することも可能である。
【0083】
ここで、青色発光ダイオード101を形成したサファイア基板100Bの垂直配線103と、緑色発光ダイオード111を形成したサファイア基板100Gの垂直配線113と、赤色発光ダイオード121を形成したサファイア基板100Rの垂直配線123とは、同じ水平方向の位置を占めるように形成されている。同様に、サファイア基板100B上のn電極104と、サファイア基板100G上のn電極114と、サファイア基板100R上のn電極124ととは、同じ水平方向並びに垂直方向の位置を占めるように形成されている。このように垂直配線103、113、123やn電極が重なるように形成されているため、共通の電位を与える場合に配線が容易となる。各配線層等を同じ位置とすることで、発光ダイオードのレイアウトの設計上の自由度を高くすることも可能である。
【0084】
次に、図14と図15を参照しながら、発光ダイオードの構造と配線部の構造について説明する。図14は図11のXIV‐XIV線断面図であり、青色発光ダイオード101の構造断面を示す。この青色発光ダイオード101はGaN系の発光ダイオードであり、その構造については、C+面を主面とするサファイア基板100B上にAlNバッファ層やシリコンドープのGaN系半導体層などを有する下地成長層132が形成され、その上に選択成長された六角錐形状のGaN層135が形成されている。この六角錐形状のGaN層135は下地成長層132上に形成されたシリコン酸化膜からなる選択マスク133に形成された開口部134を介して選択成長した層である。開口部134は図2のマスクの開口部25Rに該当する。六角錐形状のGaN層135はその選択マスク133を開口した開口部134の内部でMOCVD法などによって形成される。
【0085】
このGaN層135は、成長時に使用されるサファイア基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、n型とするためにシリコンがドープされた領域とされる。GaN層135は、選択マスク133によって開口部134内部から結晶成長が生じて、傾斜面であるS面を成長させた面に一方の導電層が自己整合的に形成される。この時、選択成長に用いた絶縁膜からなる選択マスク133上で終端する構造にGaN層135が自己整合的に成長する。このGaN層135の傾斜面であるS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層135を覆うように活性層であるInGaN層136が形成されており、その外側にマグネシウムドープのGaN層137が形成される。このマグネシウムドープのGaN層137もクラッドとして機能する。このマグネシウムドープのGaN層137は、その素子周囲の端部で、絶縁膜からなる選択マスク133上で終端するように延在され、マグネシウムドープのGaN層137は選択マスク133上で自己整合的に成長する。このため表示装置を構成するために、クラッド層であるGaN層135や、活性層であるInGaN層136、クラッド層であるマグネシウムドープのGaN層137に関しては素子間分離が不要であり、選択マスク133を開口した位置に発光素子をセルフアラインで配置できることになる。ここで活性層であるInGaN層136の膜厚は例えば3nm程度であり、マグネシウムドープのGaN層137の膜厚は例えば20nm程度とすることができる。
【0086】
このような発光ダイオードにはp電極138が形成されている。p電極138はマグネシウムドープのGaN層137上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Auなどの金属材料を蒸着して形成される。p電極138の層構造の一例としては、Niが約1nmであり、Ptが約10nmであり、Auが約100nmとされる。このp電極138は水平方向に延長される配線層102に接続される。
【0087】
このp電極138に対峙する側のn電極は共通電極であり、図15に示すように、n電極104は選択マスク133を開口した開口部134の部分でTi/Al/Pt/Auなどの金属材料を蒸着して形成される。このn電極104は下地成長層132に接続され、その下地成長層132上に選択成長された六角錐形状のGaN層135の第1導電型クラッド層まで電気的に接続される。また、n電極104はその表面側で垂直方向に延長される配線層103に接続され、発光ダイオードに供給する電流の供給を受ける。
【0088】
上述の如き構造を備えた本実施形態の表示装置は、傾斜面を成長させた面に少なくとも素子の周囲が囲まれた構造とされており、選択成長に用いた絶縁膜などの選択マスク133上で終端する構造の導電層としてクラッド層であるGaN層135や、活性層であるInGaN層136、クラッド層であるマグネシウムドープのGaN層137などが自己整合的に形成される。このため電極形成の際に素子間分離が不要若しくは容易となり、表示装置の製造のための工程数が増加を抑えることができる。さらに、本実施形態の表示装置では、位置精度にも優れた表示装置が製造されることになる。
【0089】
[第5の実施形態]
以下、図16乃至図46を参照しながら、本実施形態の表示装置について説明する。本実施形態の表示装置は、発光色を赤、青、緑とする3つの発光ダイオードを発光色ごとに3枚の基板に配列し、基板同士を積層した構造を有する。なお、本実施形態は、基板の積層構造と、各基板への素子(発光ダイオード)の転写方法に焦点を合わせて説明するものである。
【0090】
まず、本実施形態の表示装置における発光ダイオード配列の方法と、表示装置の構成について説明する。図16は、3色の発光ダイオード211、212、213を別々の基板に転写し、各基板を重ね合わせた場合の、本発明の表示装置の画素配列を模式的に示す分解斜視図であり、図17は、その場合の表示装置の構成を示す断面図である。赤色、緑色、青色の発光ダイオード(後述の樹脂形成チップ)211、212、213は、それぞれ基板214、215、216に実装されている。各基板上の発光ダイオードは、左右等間隔の単純マトリクス状ではなく、複数の列状をなし、各列は少なくとも2列分の間隔をとって並列される。各列間には光透過領域が形成され、光照射方向後方(裏側)に配置される基板の発光ダイオードからの光が透過するように、前方に位置する基板上の発光ダイオードの列は1列ずつずらして配置される。図中、基板は、表示装置の裏側から青色発光ダイオード基板216、緑色発光ダイオード基板215、赤色発光ダイオード基板214の順に重ね合わせられ、その前面に黒色フィルタ及び全面保護基板217が配されている。各画素イメージ211A、212A、213Aは、3色の発光ダイオードを一単位として構成されるので(図16の破線囲み部分A)、基板相互の位置関係はある程度の精度が要求される。そのため、各基板214、215、216に、アラインメントマーク222を設け、製造工程において位置調整等のプロセスを介在させることにより、位置ずれを防止する。各基板上の発光ダイオードの配列は、黒色フィルタ上で青、緑、赤の3色が隣接して画素を形成するような配列から、当該基板に対応する色の発光ダイオードを残し、それ以外の2色の発光ダイオードを間引いた構成にすればよく、図示のような列状でなくてもよい。
【0091】
図17に示すように、黒色フィルタ217及び基板214、215、216の間には、基板相互の間隔を保持するためのスペーサ219を配設することができる。基板214、215、216同士は、例えば、紫外線硬化型(UV樹脂など)の接着剤221、223を用いて固定される。図17において、例えば、発光素子211、212の裏側(図17の破線囲み部分B)などの光が通過しない空間は、ドライバ(駆動回路)等各種部材の配設スペースとして利用可能である。
【0092】
また、基板の間にレンズ、その他の光学部材を介在させるようにすることもできる。図18に、集光レンズを配した例を図示する。ここでは、緑色、青色の発光ダイオードをマウントする基板212、213に、前面にある基板211、212による反射や発散による透過率(照度)の低下を防ぐために、集光レンズ220を設けている。レンズ、その他の光学部材は基板間のスペーサを兼ねるようにしても良い。重ね合わせにより前面基板を透過する光の反射や発散による透過率の低下に対しては、集光レンズ220を使わずに、回折格子などの光学部品を配置してもよい。
【0093】
黒色フィルタを設けた前面保護基板217からは、3色発光ダイオード211〜213に対応した3色の画素211A〜213Aが投影され、カラー表示を行うことが可能となる。黒色フィルタは、前面の保護基板に配置せずに基板に設置してもかまわない。
【0094】
一般に発光ダイオードを用いて画像表示装置を作製する場合、発光ダイオードを離間して配列する必要がある。本実施の形態では、各基板上の発光ダイオードは、左右等間隔の単純マトリクス状ではなく、複数の列状をなし、各列は少なくとも2列分の間隔をとって並列される。この配列方法としては種々の方法があるが、ここでは二段階拡大転写法を例にして説明する。二段階拡大転写法では、先ず、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を2段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
【0095】
図19は二段階拡大転写法の基本的な工程を示す図である。まず、図19の(a)に示す第一基板200上に、例えば発光素子のような素子202を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板200は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子202は第一基板200上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【0096】
次に図19の(b)に示すように、第一基板200から各素子202が図中破線で示す一時保持用部材201に転写され、この一時保持用部材201の上に各素子202が保持される。ここで隣接する素子202は離間され、図示のようにマトリクス状に配される。すなわち素子202はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。一般にこのとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。一時保持用部材201上に第一基板200から転写した際に第一基板200上の全部の素子が離間されて転写されるようにすることができる。この場合には、一時保持用部材201のサイズはマトリクス状に配された素子202の数(x方向、y方向にそれぞれ)に離間した距離を乗じたサイズ以上であれば良い。また、一時保持用部材201上に第一基板200上の一部の素子が離間されて転写されるようにすることも可能である。
【0097】
このような第一転写工程の後、図19の(c)に示すように、一時保持用部材201上に存在する素子202は離間されていることから、各素子202毎に素子周りの樹脂の被覆と電極パッドの形成が行われる。素子周りの樹脂の被覆は電極パッドを形成し易くし、次の第二転写工程での取り扱いを容易にするなどのために形成される。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図19の(c)には電極パッドは図示していない。各素子202の周りを樹脂203が覆うことで樹脂形成チップ204が形成される。素子202は平面上、樹脂形成チップ204の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
【0098】
次に、図19の(d)に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材201上でマトリクス状に配される素子202が樹脂形成チップ204ごと更に離間するように第二基板205上に転写される。第二転写工程においても、隣接する素子202は樹脂形成チップ204ごと離間され、図示のようにマトリクス状に配される。すなわち素子202はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子202間のピッチの略整数倍が第二転写工程によって配置された素子202のピッチとなる。ここで第一基板200から一時保持用部材201での離間したピッチの拡大率をnとし、一時保持用部材201から第二基板205での離間したピッチの拡大率をmとすると、略整数倍の値EはE=n×mで表される。
【0099】
第二基板205上に樹脂形成チップ204ごと離間された各素子202には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は例えば素子202が発光ダイオードなどの発光素子の場合には、p電極、n電極への配線を含む。
【0100】
図19に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドの形成などを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。従って、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が2工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板200から一時保持用部材201での離間したピッチの拡大率を2(n=2)とし、一時保持用部材201から第二基板205での離間したピッチの拡大率を2(m=2)とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が2×2の4倍で、その二乗の16回の転写すなわち第一基板のアライメントを16回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率2の二乗の4回と第二転写工程での拡大率2の二乗の4回を単純に加えただけの計8回で済むことになる。即ち、同じ転写倍率を意図する場合においては、(n+m)=n+2nm+mであることから、必ず2nm回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
【0101】
上記第二転写工程においては、素子(発光ダイオード)202は樹脂形成チップ204として取り扱われ、一時保持用部材201上から第二基板205にそれぞれ転写されるが、この樹脂形成チップについて図20及び図21を参照して説明する。樹脂形成チップ230は、離間して配置されている発光素子231の周りを樹脂232で固めたものであり、このような樹脂形成チップ230は、一時保持用部材から第二基板に発光素子231を転写する場合に使用できるものである。樹脂形成チップ230は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ230の形状は樹脂232を固めて形成された形状であり、具体的には未硬化の樹脂を各発光素子231を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
【0102】
略平板状の樹脂232の表面側と裏面側にはそれぞれ電極パッド233,234が形成される。これら電極パッド233,234の形成は全面に電極パッド233,234の材料となる金属層や多結晶シリコン層などの導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド233,234は発光素子231のp電極とn電極にそれぞれ接続するように形成されており、必要な場合には樹脂232にビアホールなどが形成される。ここで電極パッド233,234の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド233,234の形状も正方形に限定されず他の形状としても良い。
【0103】
このような樹脂形成チップ230を構成することで、発光素子231の周りが樹脂232で被覆され平坦化によって精度良く電極パッド233,234を形成できるとともに発光素子231に比べて広い領域に電極パッド233,234を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド233,234を利用した配線を行うことで、配線不良が未然に防止される。
【0104】
次に、二段階拡大転写法による発光素子の配列方法を応用した画像表示装置の製造の具体的手法について説明する。発光素子には、例えばGaN系の発光ダイオードを用いる。先ず、図22に示すように、第一基板251の主面上には複数の発光ダイオード252が密な状態で形成されている。発光ダイオード252の大きさは微小なものとすることができ、例えば一辺約20μm程度とすることができる。第一基板251の構成材料としてはサファイア基板などのように発光ダイオード252に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード252にはp電極などまでは形成されているが最終的な配線は未だなされておらず、素子間分離の溝252gが形成されていて、個々の発光ダイオード252は分離できる状態にある。この溝252gの形成は例えば反応性イオンエッチングで行う。
【0105】
次いで、第一基板251上の発光ダイオード252を第1の一時保持用部材253上に転写する。ここで第1の一時保持用部材253の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、第1の一時保持用部材253の表面には、離型層として機能する剥離層254が形成されている。剥離層254には、フッ素コート、シリコン樹脂、水溶性接着剤(例えばポリビニルアルコール:PVA)、ポリイミドなどを用いることができるが、ここではポリイミドを用いた。
【0106】
転写に際しては、図22に示すように、第一基板251上に発光ダイオード252を覆うに足る接着剤(例えば紫外線硬化型の接着剤)255を塗布し、発光ダイオード252で支持されるように第1の一時保持用部材253を重ね合わせる。この状態で、図23に示すように第1の一時保持用部材253の裏面側から接着剤255に紫外線(UV)を照射し、これを硬化する。第1の一時保持用部材253は石英ガラス基板であり、上記紫外線はこれを透過して接着剤255を速やかに硬化する。
【0107】
このとき、第1の一時保持用部材253は、発光ダイオード252によって支持されていることから、第一基板251と第1の一時保持用部材253との間隔は、発光ダイオード252の高さによって決まることになる。図23に示すように発光ダイオード252で支持されるように第1の一時保持用部材253を重ね合わせた状態で接着剤255を硬化すれば、当該接着剤255の厚さtは、第一基板251と第1の一時保持用部材253との間隔によって規制されることになり、発光ダイオード252の高さによって規制される。すなわち、第一基板251上の発光ダイオード252がスペーサとしての役割を果たし、一定の厚さの接着剤層が第一基板251と第1の一時保持用部材253の間に形成されることになる。このように、上記の方法では、発光ダイオード252の高さにより接着剤層の厚みが決まるため、厳密に圧力を制御しなくとも一定の厚みの接着剤層を形成することが可能である。
【0108】
接着剤255を硬化した後、図24に示すように、発光ダイオード252に対しレーザを第一基板251の裏面から照射し、当該発光ダイオード252を第一基板251からレーザアブレーションを利用して剥離する。GaN系の発光ダイオード252はサファイアとの界面で金属のGaと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波YAGレーザなどが用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード252は第一基板251の界面で分離し、一時保持用部材253上に接着剤255に埋め込まれた状態で転写される。
【0109】
図25は、上記剥離により第一基板251を取り除いた状態を示すものである。このとき、レーザにてGaN系発光ダイオードをサファイア基板からなる第一基板251から剥離しており、その剥離面にGa256が析出しているため、これをエッチングすることが必要である。そこで、NaOH水溶液もしくは希硝酸などによりウエットエッチングを行い、図26に示すように、Ga256を除去する。さらに、図27に示すように、酸素プラズマ(Oプラズマ)により表面を清浄化し、ダイシングにより接着剤255をダイシング溝257によって切断し、発光ダイオード252毎にダイシングした後、発光ダイオード252の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、20μm以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。その切り込み幅は画像表示装置の画素内の接着剤255で覆われた発光ダイオード252の大きさに依存するが、一例として、エキシマレーザにて溝加工を行い、チップの形状を形成する。
【0110】
発光ダイオード252を選択分離するには、先ず、図28に示すように、清浄化した発光ダイオード252上に熱可塑性接着剤258を塗布し、この上に第2の一時保持用部材259を重ねる。この第2の一時保持用部材259も、先の第1の一時保持用部材253と同様、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、本例では石英ガラス基板を用いた。また、この第2の一時保持用部材259の表面にもポリイミドなどからなる剥離層260を形成しておく。
【0111】
次いで、図29に示すように、転写対象となる発光ダイオード252aに対応した位置にのみ第1の一時保持用部材253の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード252aを第1の一時保持用部材253から剥離する。それと同時に、やはり転写対象となる発光ダイオード252aに対応した位置に、第2の一時保持用部材259の裏面側から可視または赤外レーザ光を照射して、この部分の熱可塑性接着剤258を一旦溶融し硬化させる。その後、第2の一時保持用部材259を第1の一時保持用部材253から引き剥がすと、図30に示すように、上記転写対象となる発光ダイオード252aのみが選択的に分離され、第2の一時保持用部材259上に転写される。
【0112】
上記選択分離後、図31に示すように、転写された発光ダイオード252を覆って樹脂を塗布し、樹脂層261を形成する。さらに、図32に示すように、酸素プラズマなどにより樹脂層261の厚さを削減し、図33に示すように、発光ダイオード252に対応した位置にレーザの照射によりビアホール262を形成する。ビアホール262の形成には、エキシマレーザ、高調波YAGレーザ、炭酸ガスレーザなどを用いることができる。このとき、ビアホール262は例えば約3〜7μmの径を開けることになる。
【0113】
次に、上記ビアホール262を介して発光ダイオード252のp電極と接続されるアノード側電極パッド263を形成する。このアノード側電極パッド263は、例えばNi/Pt/Auなどで形成する。図34は、発光ダイオード252を第2の一時保持用部材259に転写して、アノード電極(p電極)側のビアホール262を形成した後、アノード側電極パッド263を形成した状態を示している。
【0114】
上記アノード側電極パッド263を形成した後、反対側の面にカソード側電極を形成するため、第3の一時保持用部材264への転写を行う。第3の一時保持用部材264も、例えば石英ガラスなどからなる。転写に際しては、図35に示すように、アノード側電極パッド263を形成した発光ダイオード252、さらには樹脂層261上に接着剤265を塗布し、この上に第3の一時保持用部材264を貼り合せる。この状態で第2の一時保持用部材259の裏面側からレーザを照射すると、石英ガラスからなる第2の一時保持用部材259と、当該第2の一時保持用部材259上に形成されたポリイミドからなる剥離層260の界面でレーザアブレーションによる剥離が起き、剥離層260上に形成されている発光ダイオード252や樹脂層261は、第3の一時保持用部材264上に転写される。図36は、第2の一時保持用部材259を分離した状態を示すものである。
【0115】
カソード側電極の形成に際しては、上記の転写工程を経た後、図37に示すOプラズマ処理により上記剥離層260や余分な樹脂層261を除去し、発光ダイオード252のコンタクト半導体層(n電極)を露出させる。発光ダイオード252は一時保持用部材264の接着剤265によって保持された状態で、発光ダイオード252の裏面がn電極側(カソード電極側)になっていて、図38に示すように電極パッド266を形成すれば、電極パッド266は発光ダイオード252の裏面と電気的に接続される。
【0116】
その後、電極パッド266をパターニングする。このときのカソード側の電極パッドは、例えば約60μm角とすることができる。電極パッド266としては透明電極(ITO、ZnO系など)もしくはTi/Al/Pt/Auなどの材料を用いる。透明電極の場合は発光ダイオード252の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
【0117】
次に、上記樹脂層261や接着剤265によって固められた発光ダイオード252を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図39は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層261及び接着剤265を第3の一時保持用部材264が露出するまで切断する。このレーザダイシングにより各発光ダイオード252は所定の大きさの樹脂形成チップとして切り出され、後述の実装工程へと移行される。
【0118】
実装工程では、機械的手段(真空吸引による素子吸着)とレーザアブレーションの組み合わせにより発光ダイオード252(樹脂形成チップ)が第3の一時保持用部材264から剥離される。図40は、第3の一時保持用部材264上に配列している発光ダイオード252を吸着装置267でピックアップするところを示した図である。このときの吸着孔268は画像表示装置の画素ピッチにマトリクス状に開口していて、発光ダイオード252を多数個、一括で吸着できるようになっている。このときの開口径は、例えば直径約100μmで600μmピッチのマトリクス状に開口されて、一括で約300個を吸着できる。このときの吸着孔268の部材は例えば、Ni電鋳により作製したもの、もしくはSUSなどの金属板をエッチングで穴加工したものが使用され、吸着孔268の奥には吸着チャンバ269が形成されており、この吸着チャンバ269を負圧に制御することで発光ダイオード252の吸着が可能になる。発光ダイオード252はこの段階で樹脂層261で覆われており、その上面は略平坦化されている。このために吸着装置267による選択的な吸着を容易に進めることができる。
【0119】
なお、上記吸着装置267には、真空吸引による素子吸着の際に、発光ダイオード252(樹脂形成チップ)を一定の位置に安定して保持できるように、素子位置ずれ防止手段を形成しておくことが好ましい。図41は、素子位置ずれ防止手段270を設けた吸着装置267の一例を示すものである。本例では、素子位置ずれ防止手段270は、樹脂形成チップの周面に当接する位置決めピンとして形成されており、これが樹脂形成チップの周面(具体的にはレーザダイシングにより切断された樹脂層261の切断面)に当接することにより、吸着装置267と樹脂形成チップ(すなわち発光ダイオード252)とが互いに正確に位置合わせされる。上記レーザダイシングにより切断された樹脂層261の切断面は、完全な垂直面ではなく、5°〜10°程度のテーパ−を有する。したがって、上記位置決めピン(素子位置ずれ防止手段260)にも同様のテーパ−を持たせておけば、吸着装置267と発光ダイオード252間に若干の位置ずれがあったとしても、速やかに矯正される。
【0120】
上記発光ダイオード252の剥離に際しては、上記吸着装置267による素子吸着と、レーザアブレーションによる樹脂形成チップの剥離を組み合わせ、剥離が円滑に進むようにしている。レーザアブレーションは、第3の一時保持用部材264の裏面側からレーザを照射することにより行う。このレーザアブレーションによって、第3の一時保持用部材264と接着剤265の界面で剥離が生ずる。
【0121】
図42は発光ダイオード252を第二基板271に転写するところを示した図である。第二基板271は、配線層272を有する配線基板であり、発光ダイオード252を装着する際に第二基板271にあらかじめ接着剤層273が塗布されており、その発光ダイオード252下面の接着剤層273を硬化させ、発光ダイオード252を第二基板271に固着して配列させることができる。この装着時には、吸着装置267の吸着チャンバ269が圧力の高い状態となり、吸着装置267と発光ダイオード252との吸着による結合状態は解放される。接着剤層273はUV硬化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによって構成することができる。第二基板271上で発光ダイオード252が配置される位置は、一時保持用部材264上での配列よりも離間したものとなる。接着剤層273の樹脂を硬化させるエネルギーは第二基板271の裏面から供給される。UV硬化型接着剤の場合はUV照射装置にて、熱硬化性接着剤の場合は赤外線加熱などによって発光ダイオード252の下面のみ硬化させ、熱可塑性接着剤場合は、赤外線やレーザの照射によって接着剤を溶融させ接着を行う。
【0122】
図43は、他の色の発光ダイオード274を第二基板271に配列させるプロセスを示す図である。図40あるいは図41で用いた吸着装置267をそのまま使用して、第二基板271にマウントする位置をその色の位置にずらすだけでマウントすると、画素としてのピッチは一定のまま複数色からなる画素を形成できる。ここで、発光ダイオード252と発光ダイオード274は必ずしも同じ形状でなくとも良い。図43では、赤色の発光ダイオード274が六角錐のGaN層を有しないプレーナ型構造とされ、他の発光ダイオード252とその形状が異なっているが、この段階では各発光ダイオード252、274は既に樹脂形成チップとして樹脂層261、接着剤265で覆われており、素子構造の違いにもかかわらず同一の取り扱いが実現される。
【0123】
次いで、図44に示すように、これら発光ダイオード252,274を含む樹脂形成チップを覆って絶縁層275を形成する。絶縁層275としては、透明エポキシ接着剤、UV硬化型接着剤、ポリイミドなどを用いることができる。上記絶縁層275を形成した後、配線形成工程を行なう。図45は配線形成工程を示す図である。絶縁層275に開口部276、277、278、279、280、281を形成し、発光ダイオード252、274のアノード、カソードの電極パッドと第二基板271の配線層272を接続する配線282、283、284を形成した図である。このときに形成する開口部すなわちビアホールは発光ダイオード252、274の電極パッドの面積を大きくしているので大きくすることができ、ビアホールの位置精度も各発光ダイオードに直接形成するビアホールに比べて粗い精度で形成できる。例えば、このときのビアホールは、約60μm角の電極パッドに対し、直径約20μmのものを形成できる。また、ビアホールの深さは配線基板と接続するもの、アノード電極と接続するもの、カソード電極と接続するものの3種類の深さがあるのでレーザのパルス数で制御し、最適な深さを開口する。
【0124】
その後、図46に示すように、保護層285を形成し、ブラックマスク286を形成して画像表示装置のパネルは完成する。このときの保護層285は図40の絶縁層275と同様であり、透明エポキシ接着剤などの材料が使用できる。この保護層285は加熱硬化し配線を完全に覆う。この後、パネル端部の配線からドライバICを接続して駆動パネルを製作することになる。
【0125】
上述のような発光素子の配列方法においては、一時保持用部材259、264に発光ダイオード252を保持させた時点で既に、素子間の距離が大きくされ、その広がった間隔を利用して比較的サイズの電極パッド263、266などを設けることが可能となる。それら比較的サイズの大きな電極パッド263、266を利用した配線が行われるために、素子サイズに比較して最終的な装置のサイズが著しく大きな場合であっても容易に配線を形成できる。また、本例の発光素子の配列方法では、発光ダイオード252の周囲が硬化した樹脂層261で被覆され平坦化によって精度良く電極パッド263,266を形成できるとともに素子に比べて広い領域に電極パッド263,266を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。
【0126】
上述の実施形態においては、表示装置として赤、青、緑の発光ダイオードを組み合わせた表示装置を説明したが、他の発光波長のダイオードを使用することもでき、3色に限定されず2色や4色以上の発光色を有する表示装置であっても良く、発光素子も発光ダイオードに限定されず、半導体レーザやレーザとLEDの組み合わせなどであっても良い。すなわち、半導体レーザに波長制御を可能とするダミー素子を形成することもできる。勿論、ダミー素子を形成する目的は波長の制御に限定されず、素子の保護などの目的であっても良い。また、各色半導体発光ダイオードをそれぞれ実装する基板の積層の順番は入れ替えることも可能である。
【0127】
【発明の効果】
上述のように、本発明の半導体発光素子によれば、傾斜面を成長させた面に一方の導電層が自己整合的に形成され、電極形成の際に素子間分離が不要若しくは容易となり、表示装置の製造のための工程数の増加を抑えることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態の表示装置の1画素分の素子レイアウトを示す平面図である。
【図2】 本発明の第1の実施形態の表示装置の各発光ダイオードの選択マスクのパターン(上側)と素子の平面パターン(下側)を示す平面図である。
【図3】 図1のIII−III線断面であって、本発明の第1の実施形態の表示装置の赤色発光ダイオードの断面図である。
【図4】 図1のIV−IV線断面であって、本発明の第1の実施形態の表示装置の赤色発光ダイオードの断面図である。
【図5】 本発明の第2の実施形態の表示装置の1画素部分を模式的に示す分解斜視図である。
【図6】 本発明の第3の実施形態の表示装置の1画素分の素子レイアウトを示す平面図である。
【図7】 本発明の第3の実施形態の表示装置の各発光ダイオードの選択マスクのパターン(上側)と素子の平面パターン(下側)を示す平面図である。
【図8】 図6のVIII−VIII線断面であって、本発明の第3の実施形態の表示装置の赤色発光ダイオードの断面図である。
【図9】 図6のIX−IX線断面であって、本発明の第3の実施形態の表示装置の赤色発光ダイオードの断面図である
【図10】 本発明の第4の実施形態の表示装置の1画素分の素子レイアウトを示す平面図である。
【図11】 本発明の第4の実施形態の表示装置の青色発光ダイオードのレイアウトを示す平面図である。
【図12】 本発明の第4の実施形態の表示装置の緑色発光ダイオードのレイアウトを示す平面図である。
【図13】 本発明の第4の実施形態の表示装置の赤色発光ダイオードのレイアウトを示す平面図である。
【図14】 図11のXIV−XIV線断面であって、本発明の第4の実施形態の表示装置の青色発光ダイオードの断面図である。
【図15】 図11のXV−XV線断面であって、本発明の第4の実施形態の表示装置の青色発光ダイオードの断面図である。
【図16】 3色の発光ダイオードを別々の基板にマウントし、各基板を重ね合わせた場合の、本発明の表示装置の画素配列を模式的に示す分解斜視図である。
【図17】 3色の発光ダイオードを別々の基板にマウントし、各基板を重ね合わせた場合の、本発明の表示装置を模式的に示す断面図である。
【図18】 図45に示す表示装置に集光レンズを設けた場合を示す断面図である。
【図19】 本発明の第5の実施形態で用いる二段階拡大転写法の基本的な工程を示す模式図である。
【図20】 樹脂形成チップの概略斜視図である。
【図21】 樹脂形成チップの概略平面図である。
【図22】 第1の一時保持用部材の接合工程を示す概略断面図である。
【図23】 UV接着剤硬化工程を示す概略断面図である。
【図24】 レーザアブレーション工程を示す概略断面図である。
【図25】 第一基板の分離工程を示す概略断面図である。
【図26】 Ga除去工程を示す概略断面図である。
【図27】 素子分離溝形成工程を示す概略断面図である。
【図28】 第2の一時保持用部材の接合工程を示す概略断面図である。
【図29】 選択的なレーザアブレーション及びUV露光工程を示す概略断面図である。
【図30】 発光ダイオードの選択分離工程を示す概略断面図である。
【図31】 樹脂による埋め込み工程を示す概略断面図である。
【図32】 樹脂層厚削減工程を示す概略断面図である。
【図33】 ビア形成工程を示す概略断面図である。
【図34】 アノード側電極パッド形成工程を示す概略断面図である。
【図35】 レーザアブレーション工程を示す概略断面図である。
【図36】 第2の一時保持用部材の分離工程を示す概略断面図である。
【図37】 コンタクト半導体層露出工程を示す概略断面図である。
【図38】 カソード側電極パッド形成工程を示す概略断面図である。
【図39】 レーザダイシング工程を示す概略断面図である。
【図40】 吸着装置による選択的ピックアップ工程を示す概略断面図である。
【図41】 素子位置ずれ防止手段を設けた吸着装置の一例を示す概略断面図である。
【図42】 第二基板への転写工程を示す概略断面図である。
【図43】 他の発光ダイオードの転写工程を示す概略断面図である。
【図44】 絶縁層形成工程を示す概略断面図である。
【図45】 配線形成工程を示す概略断面図である。
【図46】 保護層及びブラックマスク形成工程を示す概略断面図である。
【符号の説明】
11R、51R、71R、121、211 赤色発光ダイオード
11B、51B、71B、101、213 青色発光ダイオード
11G、51G、71G、111、212 緑色発光ダイオード
12R、13B、14G、61、62、63、72R、73B、74G ダミー素子
10、41、42,43、70、100B、100G、100R サファイア基板
202、231 素子(発光ダイオード)
203、232 樹脂
204、230 樹脂形成チップ
219 スペーサ
220 集光レンズ
233、234 電極パッド
261 樹脂層
263、266 電極パッド

Claims (5)

  1. 絶縁性マスクを用いて気相成長法による選択成長により基体上に形成され、ウルツ鉱型のファセット構造を有する化合物半導体層と、
    前記基体の主面に対して傾斜して前記化合物半導体層に形成される傾斜結晶面と、
    前記傾斜結晶面を有する活性層と、
    前記活性層と電極との間に形成され、前記傾斜結晶面を有する導電層とを有し、
    前記傾斜結晶面は、S面、{11−22}面又はこれらに対して6度以下の範囲で傾いた面方位を含む面を含み、
    前記活性層と、前記導電層とが前記絶縁性マスク上に終端することで周囲に形成される半導体発光素子と分離形成されることを特徴とする半導体発光素子。
  2. 前記電極は前記傾斜結晶面にほぼ平行な面に延在されることを特徴とする請求項1記載の半導体発光素子。
  3. 前記傾斜結晶面はS面であり、前記ファセット構造を有する化合物半導体層はピラミッド構造とされることを特徴とする請求項1記載の半導体発光素子。
  4. 基体上に絶縁性マスクを形成する工程と、
    前記絶縁性マスクを用いて気相成長法による選択成長によりS面、{11−22}面又はこれらに対して6度以下の範囲で傾いた面方位を含む面を有するファセット構造を有する化合物半導体層を前記基体上に形成する工程と、
    前記基体の主面に対して傾斜して延在し前記絶縁性マスク上に終端するように活性層を形成する工程と、
    前記基体の主面に対して傾斜して延在し前記絶縁性マスク上に終端するように導電層を形成する工程と、
    前記導電層に接続する電極層を形成する工程とを有することを特徴とする半導体発光素子の製造方法。
  5. 前記活性層及び前記導電層はS面を傾斜結晶面とするように延在されることを特徴とする請求項4記載の半導体発光素子の製造方法。
JP2001362444A 2001-03-06 2001-11-28 半導体発光素子及びその製造方法 Expired - Lifetime JP3690340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001362444A JP3690340B2 (ja) 2001-03-06 2001-11-28 半導体発光素子及びその製造方法
US10/092,687 US6870190B2 (en) 2001-03-06 2002-03-06 Display unit and semiconductor light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001062206 2001-03-06
JP2001-62206 2001-03-06
JP2001362444A JP3690340B2 (ja) 2001-03-06 2001-11-28 半導体発光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004236147A Division JP3786128B2 (ja) 2001-03-06 2004-08-13 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002335016A JP2002335016A (ja) 2002-11-22
JP3690340B2 true JP3690340B2 (ja) 2005-08-31

Family

ID=26610708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001362444A Expired - Lifetime JP3690340B2 (ja) 2001-03-06 2001-11-28 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US6870190B2 (ja)
JP (1) JP3690340B2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
AU2003284410A1 (en) * 2002-11-19 2004-06-15 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2004226857A (ja) * 2003-01-24 2004-08-12 Pioneer Electronic Corp 表示装置及び表示デバイス
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP4978009B2 (ja) 2006-01-16 2012-07-18 ソニー株式会社 GaN系半導体発光素子及びその製造方法
EP2009706B1 (en) * 2006-03-31 2015-12-30 Shin-Etsu Handotai Co., Ltd. Method for manufacturing light emitting element, compound semiconductor wafer
US9335006B2 (en) 2006-04-18 2016-05-10 Cree, Inc. Saturated yellow phosphor converted LED and blue converted red LED
JP2008026385A (ja) * 2006-07-18 2008-02-07 Fujitsu Ltd 携帯端末の表示装置
US7897980B2 (en) * 2006-11-09 2011-03-01 Cree, Inc. Expandable LED array interconnect
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
JP4544316B2 (ja) 2008-03-10 2010-09-15 セイコーエプソン株式会社 光源及び光源実装方法
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
US8823141B2 (en) * 2009-03-11 2014-09-02 Sumitomo Chemical Company, Limited Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
KR20120022872A (ko) * 2009-05-22 2012-03-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
US8511851B2 (en) 2009-12-21 2013-08-20 Cree, Inc. High CRI adjustable color temperature lighting devices
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US9786811B2 (en) 2011-02-04 2017-10-10 Cree, Inc. Tilted emission LED array
DE102011012925A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP5822190B2 (ja) * 2011-03-10 2015-11-24 国立大学法人山口大学 多波長発光素子及びその製造方法
USD700584S1 (en) 2011-07-06 2014-03-04 Cree, Inc. LED component
US10842016B2 (en) 2011-07-06 2020-11-17 Cree, Inc. Compact optically efficient solid state light source with integrated thermal management
US20140183579A1 (en) * 2013-01-02 2014-07-03 Japan Science And Technology Agency Miscut semipolar optoelectronic device
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US9502615B2 (en) * 2014-11-13 2016-11-22 Epistar Corporation Light-emitting diode device
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US9524666B2 (en) * 2014-12-03 2016-12-20 Revolution Display, Llc OLED display modules for large-format OLED displays
KR102356457B1 (ko) * 2015-05-29 2022-01-27 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
US10546796B2 (en) * 2016-02-18 2020-01-28 Apple Inc. Backplane structure and process for microdriver and micro LED
JP2019511838A (ja) 2016-04-04 2019-04-25 グロ アーベーGlo Ab ダイ移送用のバックプレーン通過レーザ照射
WO2019168187A1 (ja) * 2018-03-02 2019-09-06 株式会社 東芝 発光ダイオードシート、表示装置、発光装置、表示装置の製造方法及び発光装置の製造方法
US10707190B2 (en) 2018-04-10 2020-07-07 Glo Ab LED backplane having planar bonding surfaces and method of making thereof
CN111199908A (zh) * 2018-11-20 2020-05-26 昆山工研院新型平板显示技术中心有限公司 微发光器件的转移方法及转移设备
KR20200114077A (ko) 2019-03-27 2020-10-07 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
KR102514025B1 (ko) * 2020-11-06 2023-03-24 고려대학교 산학협력단 마이크로 발광소자 구조 및 마이크로 발광소자 전사 방법

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JPH01149491A (ja) 1987-12-06 1989-06-12 Canon Inc 発光表示装置の製造方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
US5177405A (en) * 1989-07-25 1993-01-05 Nippon Sheet Glass Co., Ltd. Self-scanning, light-emitting device
JPH0645648A (ja) 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
JP3351447B2 (ja) 1994-04-08 2002-11-25 日亜化学工業株式会社 Ledディスプレイ
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
JPH08274376A (ja) 1995-03-15 1996-10-18 Texas Instr Inc <Ti> シリコンに格子整合したiii−v化合物半導体エミッター
JPH0992881A (ja) 1995-09-21 1997-04-04 Toshiba Corp 化合物半導体装置
JPH09129974A (ja) 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP3298390B2 (ja) 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
JPH09274455A (ja) 1996-04-08 1997-10-21 Matsushita Electric Ind Co Ltd 画像表示装置
DE59702145D1 (de) 1996-05-23 2000-09-14 Siemens Ag Unterflurfeuer
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系iii−v族化合物半導体発光素子とその製造方法
JP3517091B2 (ja) 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JPH11329745A (ja) 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd 発光素子及び積層型表示素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 2次元表示装置
JP2001184921A (ja) 1999-12-28 2001-07-06 Toshiba Corp 発光装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd GaN系半導体発光素子およびその製造方法
US6515304B1 (en) * 2000-06-23 2003-02-04 International Business Machines Corporation Device for defeating reverse engineering of integrated circuits by optical means
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置
JP2002270893A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法

Also Published As

Publication number Publication date
JP2002335016A (ja) 2002-11-22
US6870190B2 (en) 2005-03-22
US20020171089A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP3690340B2 (ja) 半導体発光素子及びその製造方法
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP3906654B2 (ja) 半導体発光素子及び半導体発光装置
KR100862545B1 (ko) 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP3659201B2 (ja) 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
US6881599B2 (en) Transferring semiconductor crystal from a substrate to a resin
US20040051110A1 (en) Semiconductor light-emitting device image display illuminator and its manufacturing method
JP2003068109A (ja) 照明装置及び投影装置
JP4403434B2 (ja) 画像表示装置
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
KR102532278B1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
JP2007034315A (ja) 画像表示装置の製造方法
JP2003031844A (ja) 半導体発光素子の製造方法
JP2003162229A (ja) 画像表示装置用フィルタ及び画像表示装置、並びに画像表示装置の製造方法
JP3786128B2 (ja) 表示装置の製造方法
JP5051319B2 (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
JP4016212B2 (ja) 表示装置
JP4055817B2 (ja) 画像表示装置
JP4997672B2 (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
US20230064954A1 (en) Display device and manufacturing method thereof
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080624

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5