KR102356457B1 - 반도체 레이저 다이오드 및 그 제조방법 - Google Patents

반도체 레이저 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR102356457B1
KR102356457B1 KR1020150076550A KR20150076550A KR102356457B1 KR 102356457 B1 KR102356457 B1 KR 102356457B1 KR 1020150076550 A KR1020150076550 A KR 1020150076550A KR 20150076550 A KR20150076550 A KR 20150076550A KR 102356457 B1 KR102356457 B1 KR 102356457B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
layer
plane
group iii
Prior art date
Application number
KR1020150076550A
Other languages
English (en)
Other versions
KR20160140214A (ko
Inventor
이재숭
주진우
송영호
Original Assignee
삼성전자주식회사
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국광기술원 filed Critical 삼성전자주식회사
Priority to KR1020150076550A priority Critical patent/KR102356457B1/ko
Priority to US14/994,283 priority patent/US9997893B2/en
Publication of KR20160140214A publication Critical patent/KR20160140214A/ko
Application granted granted Critical
Publication of KR102356457B1 publication Critical patent/KR102356457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3428—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers layer orientation perpendicular to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate

Abstract

반도체 레이저 다이오드 및 그 제조방법이 개시된다. 개시된 반도체 레이저 다이오드는, c-면 기판; 상기 c-면 기판상에 형성된 Ⅲ족 질화물층; 및 상기 Ⅲ족 질화물층상에 순차적으로 형성된 제1반도체층, 활성층, 및 제2반도체층;을 포함하며, 상기 제1반도체층 및 상기 제2반도체층은 외부로 노출되어 있다.

Description

반도체 레이저 다이오드 및 그 제조방법{Semiconductor laser diode and fabricating the same}
본 개시는 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.
종래의 반도체 발광 다이오드는 기판 위에 제1 반도체층(n형 GaN), 그 위에 양자우물(Quantum Well) 구조의 활성층, 그 위에 제2 반도체층(p형 GaN)가 형성되며, 상기 제1 반도체층 상부에 형성된 p-전극, 상기 제1 반도체층 및 상기 활성층의 일부를 식각(etching)한 후 식각된 부분의 제2 반도체층의 상부에 형성된 n-전극으로 구성되도록 칩이 제작된다.
GaN로 대표되는 Ⅲ족 질화물을 기반으로 하는 반도체는 통상적으로 c-면(c-plane, 0001) 기판(예를 들면, 사파이어 기판)을 사용하여 c-면(0001) 위에 소자 구조를 제작하게 되는데, 이 경우 성장 방향 c-면(0001)으로 자발 극성(spontaneous polarization)이 형성된다. 특히, 대표적인 InGaN/GaN의 양자우물 구조를 갖는 LED는 c-면(0001)에 구조를 성장할 경우 양자우물구조에 격자 부정합 등에 기인하는 내부 스트레인(strain)이 발생하고 이에 따른 압전기장(piezoelectric fields)에 의하여 양자 구속 스타크 효과(quantum-confined Stark effect; QCSE)가 야기되므로 내부 양자 효율을 높이는데 한계가 존재한다.
이러한 현상을 구체적으로 설명하면, Ⅲ족 질화물, 특히 GaN 및 이의 합금(예를 들면, InN 및/또는 AlN과의 합금)은 육각형 우르차이트 구조(hexagonal wurtzite structure)에서 가장 안정한데, 상기 결정 구조는 결정이 서로에 대하여 120° 회전되며, c-축에 대하여 모두 수직인 2 또는 3 개의 균등한 기저면 축(basal plane axes)으로 표시된다. 상기 우르차이트 결정 구조 내의 Ⅲ족 원소 및 질소 원자 위치에 의하여 c-축과 수직으로 놓여있는 임의의 면은 오직 한 가지 타입의 원자만을 함유하게 된다. c-축으로 진행함에 따라, 각각의 면은 한 가지 타입의 원자(Ⅲ족 원소 또는 질소)만을 함유할 수 있다. 이때, 전하 중성을 유지하기 위하여, 예를 들면, GaN 결정은 오직 질소 원자만을 함유하는 N-면(N-face), 그리고 오직 Ga 원자만을 함유하는 Ga-면(Ga-face)이 각각의 말단에 위치한다. 그 결과, Ⅲ족 질화물 결정은 c-축을 따라 극성을 나타낸다. 이와 같은 자발적 극성은 벌크 물성으로서 결정의 구조 및 조성에 의존한다. 상술한 특성으로 인하여, 대부분의 GaN계 디바이스는 극성 c-축에 평행한 방향으로 성장하게 된다. 또한, 이종접합 구조를 형성할 때 Ⅲ족 질화물 간의 큰 격자상수의 차이, 같은 c축 배향성을 갖는 특성으로 인한 응력이 발생하여 압전극성(piezoelectric polarization) 현상 역시 함께 야기된다.
이처럼, Ⅲ족 질화물계 광전자 및 전자 소자들 내의 통상적인 c-면 양자우물 구조는 압전 극성 및 자발적 극성 현상으로 유발된 정전기장(electrostatic field)은 양자우물 구조의 에너지 밴드 구조를 변화시켜 이에 따른 전자와 정공의 분포를 왜곡시키는 바, 이러한 전계에 의한 전자와 정공의 공간적 분리를 양자 구속 스타크 효과라 하며, 내부양자효율을 저하시키고 발광 스펙트럼의 적색 전이(red shift) 현상 등을 유발하게 된다.
또한, Ⅲ족 질화물 계열의 물질을 사용할 경우 밴드 휨(band bending)이나 고 인듐조성의 활성츨에서의 조성 불균일, 마지막으로 고 전위밀도에서의 양자효율 감소 등의 어려움이 있는데, 500nm 이상의 장파장을 구현하는 경우 이 문제는 더욱 심각해 진다. 상기 문제를 해결하기 위해 무극성 기판의 적용을 시도한 사례도 있으나, c-면에 비해 고가이면서 기판 크기의 제약이 심하다. m-면, a-면, r-면 사파이어 기판에서 무극성(non-polar) 또는 반극성(semi-polar)의 결정질을 성장시키려는 시도도 있으나, 이는 아직 충분한 수준에 도달하지 못하였다.
마스크 패턴(SiO2, SiNx)을 이용하여 Ⅲ족 질화물 계열의 물질을 선택 성장 (selective growth)시킴으로써, Ⅲ족 질화물의 반극성면인 (11-22)면을 형성한다. 이를 이용하여, 고전류밀도에서 파장 전이(shift)의 문제가 없는 안정적인 반도체 레이저 다이오드 및 그 제조방법을 제공한다.
일 실시예에 따른 반도체 레이저 다이오드는 c-면 기판; 상기 c-면 기판상에 형성된 Ⅲ족 질화물층; 및 상기 Ⅲ족 질화물층상에 순차적으로 형성된 제1반도체층, 활성층, 및 제2반도체층;을 포함하며, 상기 제1반도체층 및 상기 제2반도체층은 외부로 노출되어 있다.
상기 제1반도체층 및 상기 제2반도체층상에 각각 형성된 제1전극 및 제2전극을 더 포함할 수 있다.
상기 제1반도체층은 n-형 반도체층, 상기 제2반도체층은 p-형 반도체층이고, 상기 제1전극은 n-전극, 상기 제2전극은 p-전극일 수 있다.
상기 제1반도체층은 p-형 반도체층, 상기 제2반도체층은 n-형 반도체층이고, 상기 제1전극은 p-전극, 상기 제2전극은 n-전극일 수 있다.
상기 Ⅲ족 질화물층상에 형성된 마스크 패턴을 더 포함하며, 상기 제1반도체층은 선택적으로 성장될 수 있다.
상기 마스크 패턴은 SiO2 또는 SiNx계 물질로 형성될 수 있다.
상기 제1반도체층, 상기 활성층, 및 상기 제2반도체층은 GaN계 물질로 형성될 수 있다.
다른 실시예에 따른 반도체 레이저 다이오드는 c-면 기판; 상기 c-면 기판상에 구비된 Ⅲ족 질화물층; 상기 Ⅲ족 질화물층상에 이격적으로 형성된 제1전극; 및 상기 Ⅲ족 질화물층상에 순차적으로 형성된 제1반도체층, 활성층, 제2반도체층 및 제2전극을 포함한다.
상기 제1반도체층은 n-형 반도체층, 상기 제2반도체층은 p-형 반도체층이고, 상기 제1전극은 n-전극, 상기 제2전극은 p-전극일 수 있다.
상기 제1반도체층은 p-형 반도체층, 상기 제2반도체층은 n-형 반도체층이고, 상기 제1전극은 p-전극, 상기 제2전극은 n-전극일 수 있다.
상기 제1반도체층, 상기 활성층, 및 상기 제2반도체층은 GaN계 물질로 형성될 수 있다.
일 실시예에 따른 반도체 레이저 다이오드 제조방법은 c-면 기판을 형성하는 단계; 상기 c-면 기판상에 Ⅲ족 질화물층을 형성하는 단계; 상기 Ⅲ족 질화물층상에 마스크 패턴을 형성하는 단계; 상기 Ⅲ족 질화물층상에 순차적으로 제1반도체층, 활성층, 제2반도체층을 형성하는 단계; 상기 제1반도체층, 상기 활성층, 상기 제2반도체층이 형성하는 두 면 중에 한쪽 면의 상기 활성층 및 상기 제2반도체층을 식각하는 단계; 및 상기 제1반도체층 및 상기 제2반도체층상에 각각 제1전극 및 제2전극을 형성하는 단계;를 포함한다.
상기 제1반도체층은 선택적으로 성장될 수 있다.
상기 마스크 패턴은 SiO2 또는 SiNx계 물질로 형성될 수 있다.
상기 제1반도체층은 n-형 반도체층, 상기 제2반도체층은 p-형 반도체층이고, 상기 제1전극은 n-전극, 상기 제2전극은 p-전극일 수 있다.
상기 제1반도체층은 p-형 반도체층, 상기 제2반도체층은 n-형 반도체층이고, 상기 제1전극은 p-전극, 상기 제2전극은 n-전극일 수 있다.
상기 제1반도체층, 상기 활성층, 및 상기 제2반도체층은 GaN계 물질로 형성될 수 있다.
개시된 실시예들에 따르면, c-면 사파이어 기판상에 패터닝과 재성장 공정을 통해 저비용으로 고품질의 무극성 또는 반극성면을 형성하여, 극성 질화물 성장에 의한 문제점을 완화하고 결함을 감소함으로써 내부양자효율을 개선할 수 있다. 또한, 고전류밀도에서 파장 전이의 문제가 없는 안정적인 녹색 레이저 다이오드를 형성할 수 있다.
도 1a는 GaN의 결정 구조의 무극성 면(a-면 및 m-면)을 도시한다.
도 1b는 GaN의 결정 구조에 있어서, 반극성 면(semi-polar plane)을 도시한다.
도 2는 일 실시예에 따른 반도체 레이저 다이오드의 구조를 개략적으로 도시하는 단면도이다.
도 3은 다른 실시예에 따른 반도체 레이저 다이오드의 구조를 개략적으로 도시하는 단면도이다.
도 4a 내지 도 4d는 일 실시예에 따른 반도체 레이저 다이오드를 제조하는 과정을 예시적으로 보이는 단면도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1a는 GaN의 결정 구조의 무극성 면(a-면 및 m-면)을 도시하며, 도 1b는 GaN의 결정 구조에 있어서, 반극성 면(semi-polar plane)을 도시한다.
도 1a 및 도 1b를 참조하면, '무극성 면(non-polar plane)'은 a-면 또는 m-면과 같이 c-축에 대하여 수직인 결정방향을 갖는 면을 의미한다.
'반극성 면(semi-polar plane)'은(0001)면 또는 (000-1)면에 대하여 0 내지 90°사이의 결정 방향을 갖는 면을 의미한다. 이때. 반극성 면은육방 단위(hexagonal unit) 셀을 대각선 방향으로(diagonally) 가로질러 연장되고, c-축과는 90°이외의 각을 형성한다. 특히, 극성면인 (0001)면과 비교하면, 극성 벡터가 성장 방향에 대하여 기울어져 있기 때문에 극성에 의한 영향이 감소하게 된다. Ⅲ족 질화물 내에서 일반적으로 관찰되는 반극성 면으로 (11-22)면, (1-101)면, (10-11)면, (10-13)면, (10-12)면, (20-21)면, (10-14)면 등을 예시할 수 있으며, 다만 이에 한정되는 것은 아니다. 이러한 반극성 면은 도 1b와 같이 나타낼 수 있는 바, 예를 들면 (11-22) 방향의 반극성 GaN의 경우, (0001) 면과 약 58° 기울어져 존재한다.
도 2는 일 실시예에 따른 반도체 레이저 다이오드(100)의 구조를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 본 실시예에 따른 반도체 레이저 다이오드(100)는 c-면 기판(110), Ⅲ족 질화물층(120), 마스크 패턴(130), 제1반도체층(140), 제1전극(145), 제2반도체층(150), 제2전극(155) 및 활성층(160)을 포함할 수 있다.
c-면 기판(110)에서 c-면은 (0001)면을 의미한다. c-면 기판(110)의 재질로는 사파이어, 실리콘 카바이드(SiC), 리튬 알루미네이트, 스피넬 등이 사용될 수 있으며, 경우에 따라서는 Ⅲ족 질화물 또는 이의 합금(alloy)재질(예를 들면, 질화갈륨(GaN), 질화 알루미늄(AlN) 등)을 사용할 수도 있다.
c-면 기판(110)상에 Ⅲ족 질화물층(120)을 성장시킬 수 있다. Ⅲ족 질화물은 주기율표 상의 Ⅲ족 원소와 질소에 의하여 형성된 반도체 화합물을 의미할 수 있다. 이러한 Ⅲ족 원소의 예로서, 알루미늄(Al), 갈륨(Ga), 인듐(In) 등을 예시할 수 있고, 이들의 단독 또는 2 이상의 조합을 포함할 수 있다. 따라서, Ⅲ족 질화물은 GaN, AlN, InN, AlGaN, AlInN, GaInN, AlInGaN 등을 포함할 수 있다.
Ⅲ족 질화물층(120)은 예를 들면, 약 1 내지 10㎛ 또는 약 2 내지 5㎛ 범위의 두께로 형성될 수 있다. 이와 같이 Ⅲ족 질화물층(120)을 형성하기 위하여, 예를 들면 약 800 내지 1100 ℃의 온도 및 약 200 내지 500 torr의 압력 조건 하에서 약 60 내지 300 분 동안 성장 반응을 수행할 수 있다. 상기 구체적인 성장 조건은 예시적 목적으로 기재된 것이며, 기판 등의 사이즈 등에 따라 변경될 수 있는바, 이에 한정되는 것은 아니다.
본 실시예의 변형예로, c-면 기판(110)상에 Ⅲ족 질화물층(120)을 성장시키기에 앞서 중간층 또는 버퍼층(도시되지 않음)을 형성할 수도 있다. 이러한 중간층(버퍼층)은 보다 양호한 Ⅲ족 질화물층(120)의 물성을 얻기 위하여 선택적으로 도입될 수 있는 바, 예시적인 재질은 AlN, AlGaN 등의 Ⅲ-V족 화합물뿐만 아니라 무극성, 특히 반극성 Ⅲ족 질화물층(120)의 성장을 촉진하는데 적합한 다른 재질일 수도 있다. 이와 같이 중간층 상에 Ⅲ족 질화물 층을 성장시킬 경우, 이종 기판 상에 직접 성장시킬 경우에 비하여 계면 에너지가 감소하기 때문에 높은 밀도의 핵 생성이 가능하게 되고, 또한 측면 성장(lateral growth)의 촉진으로 인하여 평면성장을 촉진하는 장점이 있어, 격자 부정합을 일정 정도 완화시킬 수 있다. 이때, MOCVD, HVPE 등과 같은 증착(deposition) 또는 에피택셜 성장(epitaxial growth) 기술이 활용 가능하다.
이와 같이 선택적으로 도입되는 중간층의 치수는 특별히 한정되는 것은 아니지만, 적어도 약 10 내지 50 nm 범위일 수 있다. 또한, 상기 중간층 형성을 위하여, 예를 들면 상압 조건에서 약 550 내지 750 ℃ 로 공정 조건을 조절할 수 있다. 그러나, 이는 예시적인 의미로 이해되어야 하며, 공정 조건이 상기 수치범위로 한정되는 것은 아니다.
Ⅲ족 질화물층(120)상에는 마스크 패턴(130)이 형성될 수 있다. 마스크 패턴은 절연성 재질일 수 있으며, SiO2, SiNx(예를 들면, Si3N4) 등의 물질을 포함할 수 있다. 또한, 마스크 패턴(130)은 <11-20>방향으로 형성될 수 있다. 마스크 패턴(130)의 자세한 형성과정은 후술하기로 한다.
Ⅲ족 질화물층(120)상에서 제1반도체층(140), 활성층(160) 및 제2반도체층(150)이 순차적으로 형성될 수 있다. 제1반도체층(140)은 Ⅲ족 질화물층(120)상에서 측면성장 또는 과성장 방식에 의하여 형성될 수 있다. 마스크 패턴(130)의 존재로 인하여, 제1반도체층(140)은 Ⅲ족 질화물층(120)상에서 선택적으로 성장될 수 있다. 선택적으로 성장된 제1반도체층(140)은 반극성면(semi-polar plane)인 (11-22)면을 형성할 수 있다. 제1반도체층(140)이 형성된 후, 제1반도체층(140)상에 활성층(160) 및 제2반도체층(150)이 차례로 성장될 수 있다. 활성층(160) 및 제2반도체층(150)을 성장시킨 후에, 각각의 반극성의 두 면 중 한쪽 옆면에서 활성층(160) 및 제2반도체층(150)이 식각(etching)될 수 있다. 위와 같은 식각 과정에 의해, 제1반도체층(140) 및 제2반도체층(150) 모두 외부로 노출된 구조를 나타낼 수 있다. 즉, 제1반도체층(140) 및 제2반도체층(150)은 식각 후에 모두 공기(atmosphere)와 직접적으로 접하고 있을 수 있다.
제1반도체층(140) 및 제2반도체층(150)의 재질은 특별히 한정됨이 없이 당업계에서 알려진 다양한 반도체 물질 (III-V, II-VI 등), 예를 들면 GaN, InN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, Zno, AlxGa1 - xN, InxGa1 - xN, InxGa1-xAs, ZnxCd1 - xS (0<x<1) 등을 사용할 수 있고, 이들을 단독 또는 조합하여 사용할 수 있다. 또한, 제1반도체층(140)과 제2반도체층(150)의 종류를 달리할 수도 있다. 다만, 호모에피탁시 특성을 효과적으로 구현하기 위하여 Ⅲ족 질화물을 사용하는 것이 바람직할 수 있다.
활성층(160)은 예시적으로 GaN, AlN, InN, InGaN, AlGaN, InAlGaN 등으로부터 선택되는 적어도 2가지 재질로 이루어질 수 있다. 이 중 에너지 밴드갭이 작은 물질을 양자우물(quantum well)로 하고, 에너지 밴드갭이 큰 물질을 양자 배리어(quantum barrier)로 구성할 수 있으며, 단일 또는 다중양자우물구조 모두 가능하다.
제1반도체층(140)과 제2반도체층(150)은 각각 'n-형' 또는 'p-형'을 의미할 수 있으며, 전형적으로는 상호 반대되는 도전 특성을 갖는다. 제1반도체층(140)이 n-형 반도체층일 경우 제2반도체층(150)은 p-형 반도체층으로 구성되고, 제1반도체층(140)이 p-형 반도체층일 경우 제2반도체층(150)은 n-형 반도체층으로 구성될 수 있다.
식각에 의해 외부로 노출된 제1반도체층(140) 및 제2반도체층(150)상에는 각각 제1전극(145) 및 제2전극(155)이 형성될 수 있다. 전기적 인가를 위한 전극(145, 155)의 경우, 예를 들면 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 니켈/금(Ni/Au) 등을 단독으로 또는 조합하여 사용할 수 있다.
제1반도체층(140)이 n-형 반도체층이고 제2반도체층(150)이 p-형 반도체층인 경우, 제1전극(145) 및 제2전극(155)은 각각 n-전극 및 p-전극이 될 수 있으며, 제1반도체층(140)이 p-형 반도체층이고 제2반도체층(150)이 n-형 반도체층인 경우, 제1전극(145) 및 제2전극(155)은 각각 p-전극 및 n-전극이 될 수 있다.
도 3은 다른 실시예에 따른 반도체 레이저 다이오드의 구조를 개략적으로 도시하는 단면도이다. 도 3을 참조하면, 본 실시예에 따른 반도체 레이저 다이오드(200)는 c-면 기판(210), Ⅲ족 질화물층(220), 제1반도체층(240), 제1전극(245), 제2반도체층(250), 제2전극(255) 및 활성층(260)을 포함할 수 있다. c-면 기판(210) 및 Ⅲ족 질화물층(220)은 도 2에서 상술한 것처럼, 동일한 물질 및 동일한 방법으로 형성될 수 있다.
Ⅲ족 질화물층(220)상에는 마스크 패턴(도시되지 않음)이 <11-20>방향으로 형성될 수 있다. 마스크 패턴이 형성된 후, Ⅲ족 질화물층(120)상에서 제1반도체층(240), 활성층(260) 및 제2반도체층(250)이 순차적으로 형성될 수 있다. 상술한 바와 같이, 제1반도체층(240)은 Ⅲ족 질화물층(220)상에서 선택적으로 성장될 수 있으며, 선택적으로 성장된 제1반도체층(240)은 반극성면인 (11-22)면을 형성할 수 있다. 그 후, 제1반도체층(240)상에 활성층(260) 및 제2반도체층(250)이 차례로 성장될 수 있다.
다음, Ⅲ족 질화물층(220)상에 형성된 마스크 패턴은 식각에 의해 제거될 수 있으며, 식각된 마스크 패턴의 자리에는 제1전극(245)이 형성될 수 있다. 또한, 제2반도체층(250)상에는 제2전극(255)이 형성될 수 있다.
제1반도체층(240)이 n-형 반도체층이고 제2반도체층(250)이 p-형 반도체층인 경우, 제1전극(245) 및 제2전극(255)은 각각 n-전극 및 p-전극이 될 수 있으며, 제1반도체층(240)이 p-형 반도체층이고 제2반도체층(250)이 n-형 반도체층인 경우, 제1전극(245) 및 제2전극(255)은 각각 p-전극 및 n-전극이 될 수 있다.
도 4a 내지 도 4d는 일 실시예에 따른 반도체 레이저 다이오드를 제조하는 과정을 예시적으로 보이는 단면도이다.
도 4a를 참조하면, c-면 기판(110)상에 Ⅲ족 질화물층(120)을 성장시킬 수 있다. Ⅲ족 질화물층(120)은 통상의 층 성장 기술, 예를 들면 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride vapor Phase Epitaxy), MBE(Molecular Beam Epitaxy) 등을 이용하여 형성될 수 있다.
Ⅲ족 질화물층(120)상에는 마스크 패턴(130)이 형성될 수 있다. 마스크 패턴(130)을 형성하기 위하여, 먼저 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 마스크 층(도시되지 않음)을 형성할 수 있다. 그 다음, 통상의 포토리소그래피법(식각(etching)을 위하여, 예를 들면 ICP-RIE 등과 같은 통상의 방식을 채택할 수 있음)을 이용하여 Ⅲ족 질화물층(120)상에 <11-20>방향으로 마스크 패턴(130)을 형성할 수 있다. 마스크 패턴(130) 사이의 영역을 '윈도우 영역'으로 일컬을 수 있다.
마스크 패턴(130)의 폭은 예를 들면 약 2 내지 50 ㎛(또는 약 2 내지 10㎛), 그리고 상기 윈도우 영역의 폭은 약 2 내지 20 ㎛(또는 약 2 내지 10㎛) 범위로 설정할 수 있다. 또한, 상기 마스크는 약 500 내지 2000 Å 두께 범위가 될 수 있으며, 이에 한정되는 것은 아니다.
도 4b를 참조하면, Ⅲ족 질화물층(120)상에서 제1반도체층(140)을 성장시킨다. 마스크 패턴(130)의 존재로 인하여, 제1반도체층(140)은 Ⅲ족 질화물층(120)상에서 선택적으로 성장될 수 있다. 선택적으로 성장된 제1반도체층(140)은 반극성면(semi-polar plane)인 (11-22)면을 형성할 수 있다.
도 4c를 참조하면, 제1반도체층(140)이 형성된 후, 제1반도체층(140)상에 활성층(160) 및 제2반도체층(150)이 차례로 성장될 수 있다. 제1반도체층(140), 활성층(160) 및 제2반도체층(150)은 반극성면(semi-polar plaen)인 (11-22)면을 형성하고 있다. 또한, 제1반도체층(140), 활성층(160) 및 제2반도체층(150)은 동일한 형태의 구조체를 복수개 형성하고 있으며, 이 복수개의 구조체는 반복되는 형태를 나타내고 있다.
제1반도체층(140)과 제2반도체층(150)은 각각 'n-형' 또는 'p-형'을 의미할 수 있으며, 전형적으로는 상호 반대되는 도전 특성을 갖는다. 제1반도체층(140)이 n-형 반도체층일 경우 제2반도체층(150)은 p-형 반도체층으로 구성되고, 제1반도체층(140)이 p-형 반도체층일 경우 제2반도체층(150)은 n-형 반도체층으로 구성될 수 있다.
도 4d를 참조하면, 상기 복수개의 구조체에 있어서, 각각의 구조체가 형성하는 두 면 중 한쪽 면에서, 활성층(160) 및 제2반도체층(150)은 식각(etching)될 수 있다. 위와 같은 식각 과정에 의해, 제1반도체층(140) 및 제2반도체층(150) 모두 외부로 노출된 구조를 나타낼 수 있다.
식각에 의해 외부로 노출된 제1반도체층(140) 및 제2반도체층(150)상에는 각각 제1전극(145) 및 제2전극(155)이 형성될 수 있다. 전기적 인가를 위한 전극(145, 155)의 경우, 예를 들면 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 금(Au), 니켈/금(Ni/Au) 등을 단독으로 또는 조합하여 사용할 수 있다.
제1반도체층(140)이 n-형 반도체층이고 제2반도체층(150)이 p-형 반도체층인 경우, 제1전극(145) 및 제2전극(155)은 각각 n-전극 및 p-전극이 될 수 있으며, 제1반도체층(140)이 p-형 반도체층이고 제2반도체층(150)이 n-형 반도체층인 경우, 제1전극(145) 및 제2전극(155)은 각각 p-전극 및 n-전극이 될 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 반도체 레이저 다이오드 및 그 제조방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 개시된 실시예들의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 이에 포함된 것으로 해석되어야 할 것이다.
100, 200 … 반도체 레이저 다이오드 110, 210 … c-면 기판
120, 220 … Ⅲ족 질화물층 130 … 마스크 패턴
140, 240 … 제1반도체층 145, 245 … 제1전극
150, 250 … 제2반도체층 155, 255 … 제2전극
160, 260 … 활성층

Claims (17)

  1. c-면 기판;
    상기 c-면 기판 상에 배치된 Ⅲ족 질화물층;
    상기 III족 질화물층 상에 배치된 마스크 패턴; 및
    상기 Ⅲ족 질화물층 상에 순차적으로 배치된 제1반도체층, 활성층, 및 제2반도체층;을 포함하며,
    상기 제1 반도체층은 상기 III족 질화물층 상에서 상기 마스크 패턴 사이로 선택적으로 성장되며,
    상기 선택적으로 성장된 상기 제1 반도체층은 반극성인 (11-22)면을 형성하며 서로 접하는 제1면과 제2면을 가지며,
    상기 활성층 및 상기 제2 반도체층은 상기 제1면 상에 배치되며, 상기 제2면 상에 배치되지 않으며,
    상기 제1 반도체층의 상기 제2면 상에 배치된 제1전극과, 상기 제2 반도체층 상에 배치된 제2전극을 더 포함하는 반도체 레이저 다이오드.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1반도체층은 n-형 반도체층, 상기 제2반도체층은 p-형 반도체층이고,
    상기 제1전극은 n-전극, 상기 제2전극은 p-전극인 반도체 레이저 다이오드.
  4. 제 1 항에 있어서,
    상기 제1반도체층은 p-형 반도체층, 상기 제2반도체층은 n-형 반도체층이고,
    상기 제1전극은 p-전극, 상기 제2전극은 n-전극인 반도체 레이저 다이오드.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 마스크 패턴은 SiO2 또는 SiNx계 물질로 형성되는 반도체 레이저 다이오드.
  7. 제 1 항에 있어서,
    상기 제1반도체층, 상기 활성층, 및 상기 제2반도체층은 GaN계 물질로 형성되는 반도체 레이저 다이오드.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. c-면 기판을 형성하는 단계;
    상기 c-면 기판 상에 Ⅲ족 질화물층을 형성하는 단계;
    상기 Ⅲ족 질화물층 상에 마스크 패턴을 형성하는 단계;
    상기 III족 질화물층 상에서 상기 마스크 패턴 사이로 제1 반도체층을 선택적으로 성장시켜, 반극성인 (11-22)면을 형성하며 서로 접하는 제1면과 제2면을 가지는 제1 반도체층을 형성하는 단계;
    상기 제1반도체층의 상기 제1면과 제2면 상에 활성층 및 제2반도체층을 순차적으로 형성하는 단계;
    상기 제2면 상에 형성된 상기 활성층 및 상기 제2반도체층을 식각시켜, 상기 제1 반도체층의 상기 제2면을 노출시키는 단계; 및
    상기 제1반도체층의 상기 제2면 상에 제1전극을 형성하고, 상기 제2 반도체층 상에 제2전극을 형성하는 단계;를 포함하는 반도체 레이저 다이오드 제조방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 마스크 패턴은 SiO2 또는 SiNx계 물질로 형성되는 반도체 레이저 다이오드 제조방법.
  15. 제 12 항에 있어서,
    상기 제1반도체층은 n-형 반도체층, 상기 제2반도체층은 p-형 반도체층이고,
    상기 제1전극은 n-전극, 상기 제2전극은 p-전극인 반도체 레이저 다이오드 제조방법.
  16. 제 12 항에 있어서,
    상기 제1반도체층은 p-형 반도체층, 상기 제2반도체층은 n-형 반도체층이고,
    상기 제1전극은 p-전극, 상기 제2전극은 n-전극인 반도체 레이저 다이오드 제조방법.
  17. 제 12 항에 있어서,
    상기 제1반도체층, 상기 활성층, 및 상기 제2반도체층은 GaN계 물질로 형성되는 반도체 레이저 다이오드 제조방법.
KR1020150076550A 2015-05-29 2015-05-29 반도체 레이저 다이오드 및 그 제조방법 KR102356457B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150076550A KR102356457B1 (ko) 2015-05-29 2015-05-29 반도체 레이저 다이오드 및 그 제조방법
US14/994,283 US9997893B2 (en) 2015-05-29 2016-01-13 Semiconductor laser diode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076550A KR102356457B1 (ko) 2015-05-29 2015-05-29 반도체 레이저 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160140214A KR20160140214A (ko) 2016-12-07
KR102356457B1 true KR102356457B1 (ko) 2022-01-27

Family

ID=57399154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076550A KR102356457B1 (ko) 2015-05-29 2015-05-29 반도체 레이저 다이오드 및 그 제조방법

Country Status (2)

Country Link
US (1) US9997893B2 (ko)
KR (1) KR102356457B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102521232B1 (ko) * 2022-09-13 2023-04-14 한국광기술원 2차원 소재를 이용한 다파장 광소자 및 이의 제조 방법
WO2024025165A1 (ko) * 2022-07-27 2024-02-01 한국광기술원 2차원 소재를 이용한 반분극/무분극 기판, 다파장 광소자 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270893A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
WO2007048110A2 (en) * 2005-10-19 2007-04-26 University Of Notre Dame Du Lac High-index-contrast waveguide
US7691658B2 (en) 2006-01-20 2010-04-06 The Regents Of The University Of California Method for improved growth of semipolar (Al,In,Ga,B)N
WO2007098215A2 (en) 2006-02-17 2007-08-30 The Regents Of The University Of California Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
KR100755610B1 (ko) * 2006-09-12 2007-09-06 삼성전기주식회사 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
KR101233328B1 (ko) 2011-04-13 2013-02-14 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
US8315287B1 (en) * 2011-05-03 2012-11-20 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Surface-emitting semiconductor laser device in which an edge-emitting laser is integrated with a diffractive lens, and a method for making the device
JP2013173641A (ja) 2012-02-24 2013-09-05 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
KR102066618B1 (ko) 2013-06-24 2020-01-16 엘지이노텍 주식회사 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法

Also Published As

Publication number Publication date
US9997893B2 (en) 2018-06-12
KR20160140214A (ko) 2016-12-07
US20160352076A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN105702562B (zh) 使用化学剥离方法的ⅲ族氮化物基板的制备方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
US8686397B2 (en) Low droop light emitting diode structure on gallium nitride semipolar substrates
JP3899936B2 (ja) 半導体発光素子及びその製造方法
US8772831B2 (en) III-nitride growth method on silicon substrate
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JP2002261327A (ja) 半導体発光素子及び半導体発光素子の製造方法
KR20100037169A (ko) 장파장 방출을 갖는 무극성 ｉｉｉ족 질화물 발광 다이오드들
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
EP3522240A1 (en) Light emitting element
JP2009302314A (ja) ＧａＮ系半導体装置
US8017414B2 (en) Method for manufacturing light emitting device using non-polar substrate
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
US20120126283A1 (en) High power, high efficiency and low efficiency droop iii-nitride light-emitting diodes on semipolar substrates
KR102356457B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US10665755B2 (en) Method for manufacturing light emitting device
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
US20190348569A1 (en) Light emitting diode element and method for manufacturing same
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
US20210043460A1 (en) Manufacturing method of a semiconductor substrate
JP2003289047A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP2003124510A (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant