JP3899936B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP3899936B2
JP3899936B2 JP2002009892A JP2002009892A JP3899936B2 JP 3899936 B2 JP3899936 B2 JP 3899936B2 JP 2002009892 A JP2002009892 A JP 2002009892A JP 2002009892 A JP2002009892 A JP 2002009892A JP 3899936 B2 JP3899936 B2 JP 3899936B2
Authority
JP
Japan
Prior art keywords
layer
plane
crystal
semiconductor light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002009892A
Other languages
English (en)
Other versions
JP2003218389A (ja
Inventor
浩之 奥山
剛志 琵琶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002009892A priority Critical patent/JP3899936B2/ja
Priority to US10/345,625 priority patent/US7135348B2/en
Publication of JP2003218389A publication Critical patent/JP2003218389A/ja
Application granted granted Critical
Publication of JP3899936B2 publication Critical patent/JP3899936B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Description

【0001】
【発明の属する技術分野】
本発明は、第1導電型層、活性層、第2導電型層を積層させたダブルヘテロ構造を有する半導体発光素子及び半導体発光素子の製造方法に関する。
【0002】
【従来の技術】
半導体発光素子として、これまでサファイア基板上に全面に低温バッファ層、SiをドープしたGaNからなるn側コンタクト層を形成し、その上にSiをドープしたGaNからなるn側クラッド層,SiをドープしたInGaNからなる活性層、MgをドープしたAlGaNからなるp側クラッド層と、MgをドープしたGaNよりなるp側コンタクト層などを積層した素子が知られている。このような構造を有し市販されている製品として、450nmから530nmを含む青色、緑色LED(Light Emitting Diode)が量産されている。
【0003】
また、窒化ガリウムを成長させようとする場合、サファイア基板が使用されることが多く行われている。サファイア基板から窒化ガリウムを結晶成長させる場合、通常はC面を主面とするサファイア基板が使用され、主面上に形成される窒化ガリウム層の表面もC面を有し、必然的に基板主面と平行な面に形成される活性層やそれを挟むクラッド層もC面に平行な面に延在される。このように基板主面を基準に各結晶層を積層した構造の半導体発光素子では、基板主面の平滑性を生かして電極形成などに必要な平滑性が得られている。
【0004】
ところが、サファイア基板と成長させる窒化ガリウムの間の格子不整合から、結晶内に高密度の転位が内在することがある。このため基板上に低温バッファ層を形成する技術は、成長させる結晶に発生する欠陥を抑制するための1つの手段であり、また、結晶欠陥を低減する目的で特開平10−312971号公報では、横方向への選択結晶成長(ELO:epitaxial lateral overgrowth)を組合わせている。
【0005】
また、特開平10−321910号公報は、基板主面上に垂直な(10−10)または(1−100)m面からなる側面を有する六角柱状構造が形成され、その六角柱状構造部分に基板主面に対して垂直に延在する発光領域が形成された半導体発光素子を開示する。基板主面上に垂直に延在する活性層などを形成することで、基板との格子不整合による欠陥や転位を抑制でき、熱膨張係数の違いによる歪みの悪影響も少なくできる。
【0006】
【発明が解決しようとする課題】
ところが、特開平10−321910号公報に記載されるように基板主面上に垂直に延在する六角柱状構造を形成する技術では、HVPE(Hydride Vapor Phase Epitaxy)で成膜した後、(10−10)または(1−101)m面からなる側面が得られるようにドライエッチングを施している。ところが、ドライエッチングを施す場合には、一般的に結晶面に対する損傷を避けることができず、従って基板側からの貫通転位などを抑制しつつも逆にドライエッチングにより結晶の特性が劣化する。また、ドライエッチングを施す場合では、その分だけ工程も増加してしまう。
【0007】
サファイア基板のC+面上に選択成長させた場合には、(1−101)面すなわちS面で囲まれた先端のとがった形状の結晶層が形成される(たとえば、特許第2830814号の明細書段落0009参照)が、電極形成に必要な平坦面が得られていないものとされ、積極的に電子デバイスや発光デバイスとして利用されている例はなく、さらなる選択成長から結晶構造の下地層として利用されているに過ぎない。
【0008】
また、基板主面に平行な面を形成する素子は、結晶性を良好に維持するために平坦な面の作製が重要となり、結果として電極などが平面的に広がった素子構造と有する傾向がある。したがって各素子の間を分離する場合には、たとえばチップをダイサーなどを用いて切り出さなければならないため、多大な労力がかかるとともに平面的に広がった電極などを避けながら微小に切り出すことは極端に難しくなっている。また、サファイア基板およびGaNなどの窒化物は硬度が高く切り出しが難しいことから、ダイシングの際に少なくとも20μm程度の切りしろが必要になり、微小なチップの切り出しがさらに困難となっている。また、基板主面をC+面として、基板主面に平行な面に窒化物ガリウム系の活性層を形成する発光素子においては、C+面では窒素原子に対するボンドの数がGaから1つしか出ていないため、C+面の結晶面から窒素原子は解離しやすく、実効的なV/III比が大きくできないでいる。そのため、発光素子を構成するための結晶質が高性能化を図るには十分でないといった問題が生じている。
【0009】
そこで本発明はこのような従来の実情に鑑みて提案されたものであり、基板側からの貫通転位等を抑制しつつ、且つ工程の増加もなく良好な結晶性を以て製造可能であり、同時にチップ構造の微細化も可能とする半導体発光素子を提供することを目的とする。また、本発明の他の目的は、結晶性も良好で工程の増加を招かずに素子の微細化も可能な半導体発光素子の製造方法の提供にある。
【0010】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る半導体発光素子は、基板上に形成されるウルツ鉱型の結晶構造を有する窒化物半導体からなる結晶層であって、該基板の主面に対して傾斜したS面{1−101}からなる傾斜結晶面を有する結晶層を有し、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層及び第2導電型層を前記結晶層に形成してなり、前記傾斜結晶面の側面に形成され、傾斜結晶面のみに電流注入される電極を有し、前記結晶層はマスクの開口部を介して選択成長により形成された後に該マスクが除去されてなることを特徴とする。
【0011】
基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成することで、基板からの貫通転位を押さえることも可能であり、また、基板の主面に対して傾斜した傾斜結晶面は選択成長によって現れ易い面であることから、エッチングなどの工程増加を招かず良好な結晶を得ることができる。傾斜結晶面のみに電流注入される電極を有することで、電流の均一化、電流集中の回避、電流密度の低減を図り、輝度飽和を抑えて発光効率を上げることができる。
【0012】
また、選択成長のためのマスクを除去することにより、電極を形成する際のアライメント精度を粗く設定することが可能となる。また、本発明ではマスクを除去することによりポリ結晶の析出を生じることがない。
【0013】
さらに、マスクを除去した後の基板を用いてさらに再成長を行うことにより、異なる発光色の発光素子を作製することも可能であり、これまでにない新規な構造の画像表示装置を与えることもできる。
【0014】
特に結晶層が窒化ガリウム(GaN)で構成される場合、C+面を用いて結晶層を形成する場合に比べて、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なV/III比を高くすることが可能である。したがって良質な結晶部分に活性層を形成することができ、形成される半導体発光素子の高性能化を図ることもできる。
【0015】
また、本発明に係る半導体発光素子の製造方法は、基板上に開口部を有するマスクを形成する工程と、前記マスクの開口部から、ウルツ鉱型の結晶構造を有する窒化物半導体からなり前記基板の主面に対して傾斜したS面{1−101}からなる傾斜結晶面を有する結晶層を選択成長により形成し、前記マスクを除去する工程と、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を前記結晶層に形成する工程と、前記傾斜結晶面の側面に該傾斜結晶面のみに電流注入される電極を形成する工程とを有することを特徴とする。
【0016】
基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成することで、基板からの貫通転位を押さえることも可能であり、また、基板の主面に対して傾斜した傾斜結晶面は選択成長によって現れ易い面であることから、エッチングなどの工程増加を招かず良好な結晶を得ることができる。傾斜結晶面のみに電流注入される電極を形成することで、電流の均一化、電流集中の回避、電流密度の低減を図り、輝度飽和を抑えて発光効率を上げることができる。
【0017】
また、結晶層の成長後、選択成長のためのマスクを除去することにより、電極を形成する際のアライメント精度を粗く設定することが可能となる。また、本発明ではマスクを除去することによりポリ結晶の析出を生じることがない。
【0018】
さらに、マスクを除去した後の基板を用いてさらに再成長を行うことにより、異なる発光色の発光素子を作製することも可能であり、これまでにない新規な構造の表示装置を与えることもできる。
【0019】
【発明の実施の形態】
以下、本発明を適用した半導体発光素子及び半導体発光素子の製造方法について、詳細に説明する。
【0020】
本発明の半導体発光素子は、基板上に該基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層及び第2導電型層を前記結晶層に形成してなり、前記結晶層はマスクの開口部を介して選択成長により形成された後に該マスクが除去されてなるものである。
【0021】
本発明に用いられる基板は、基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し得るものであれば特に限定されず、種々のものを使用できる。例示すると、基板として用いることができるのは、サファイア(Al、A面、R面、C面を含む。)SiC(6H、4H、3Cを含む。)GaN、Si、ZnS、ZnO、AlN、LiMgO、GaAs、MgAl、InAlGaNなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。基板自体は製品としての発光素子には含まれない構造も可能であり、製造の途中で素子部分を保持させるために使用され、完成前に取り外しされる構造であっても良い。
【0022】
この基板上に形成される結晶層は基板の主面に対して傾斜した傾斜結晶面を有している。この結晶層は後述の基板の主面に対して傾斜した傾斜結晶面に平行な面に第1導電型層、活性層、及び第2導電型層からなる発光領域を形成可能な材料層であれば良く、特に限定されるものではないが、その中でもウルツ鉱型の結晶構造を有することが好ましい。このような結晶層としては、例えばIII族系化合物半導体やBeMgZnCdS系化合物半導体、BeMgZnCdO系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体を好ましくは形成することができ、特に窒化ガリウム系化合物半導体などの窒化物半導体が好ましい。なお、本発明において、InGaN、AlGaN、GaNなどは必ずしも、3元混晶のみ、2元混晶のみの窒化物半導体を指すのではなく、例えばInGaNでは、InGaNの作用を変化させない範囲での微量のAl、その他の不純物を含んでいても本発明の範囲であることはいうまでもない。また、S面や(11−22)面に実質的に等価な面とは、S面や(11−22)面に対してそれぞれ5乃至6度の範囲で傾いた面方位を含むものである。
【0023】
この結晶層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)などを用いることができる。その中でもMOCVD法によると、迅速に結晶性の良いものが得られる。MOCVD法では、GaソースとしてTMG(トリメチルガリウム)、TEG(トリエチルガリウム)、AlソースとしてはTMA(トリメチルアルミニウム)、TEA(トリエチルアルミニウム)、Inソースとしては、TMI(トリメチルインジウム)、TEI(トリエチルインジウム)などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。また、不純物ソースとしてはSiであればシランガス、Geであればゲルマンガス、MgであればCp2Mg(シクロペンタジエニルマグネシウム)、ZnであればDEZ(ジエチルジンク)などのガスが使用される。一般的なMOVPE法では、これらのガスを例えば600°C以上に加熱された基板の表面に供給して、ガスを分解することにより、InAlGaN系化合物半導体をエピタキシャル成長させることができる。
【0024】
結晶層を形成する前に、下地成長層を基板上に形成することが好ましい。この下地成長層は例えば窒化ガリウム層や窒化アルミニウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組合せ或いはバッファ層と結晶種として機能する結晶種層との組合せからなる構造であっても良い。この下地成長層も結晶層と同様に、種々の気相成長法で形成することができ、例えば有機金属化合物気相成長法(MOVPE法)や分子線エピタキシー法(MBE法)、ハイドライド気相成長法(HVPE法)などの気相成長法を用いることができる。結晶層の成長を低温バッファ層から始めるとマスク上にポリ結晶が析出しやすくなって、それが問題となる。そこで、結晶種層を含んでからその上に基板と異なる面を成長することで、さらに結晶性のよい結晶が成長できる。また、選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層から形成する必要があるが、もしバッファ層から選択成長を行うと成長の阻害された成長しなくても良い部分に成長が起こりやすくなる。従って、結晶種層を用いることで、成長が必要な領域に選択性良く結晶を成長させることができることになる。バッファ層は基板と窒化物半導体の格子不整合を緩和するという目的もある。したがって、窒化物半導体と格子定数の近い基板、格子定数が一致した基板を用いる場合にはバッファ層が形成されない場合もある。たとえば、SiC上にはAlNを低温にしないでバッファ層をつけることもあり、Si基板上にはAlN、GaNをやはり低温にしないでバッファ層として成長することもあり、それでも良質のGaNを形成できる。また、バッファ層を特に設けない構造であっても良く、GaN基板を使用しても良い。
【0025】
そして、本発明においては、基板の主面に対して傾斜した傾斜結晶面を形成するために、マスクの開口部を利用した選択成長法を用いる。基板の主面に対して傾斜した傾斜結晶面は、その基板主面の選択にも依存するが、ウルツ鉱型の(0001)面[C面]を基板主面とした場合では、(1−100)面[M面]、(1−101)面[S面]、(11−20)面[A面]、(1−102)面[R面]、(1−123)面[N面]、(11−22)面およびこれらに等価な結晶面のうちから選ばれた傾斜結晶面を挙げることができ、特にS面や(11−22)面およびでこれらに等価な結晶面で用いることが好ましい。これらに等価な結晶面とは前述のように、5乃至6度の範囲で傾いた面方位を含むものである。特にS面はC+面の上に選択成長した際に見られる安定面であり、比較的得やすい面であって六方晶系の面指数では(1−101)である。C面にC+面とC−面が存在するのと同様に、S面についてはS+面とS−面が存在するが、本明細書においては、特に断らない場合は、C+面GaN上にS+面を成長しており、これをS面として説明している。なお、S面についてはS+面が安定面である。またC+面の面指数は(0001)である。このS面については、前述のように窒化ガリウム系化合物半導体で結晶層を構成した場合には、S面上、GaからNへのボンド数が2または3とC面の次に多くなる。ここでC−面はC+面の上には事実上得ることができないので、S面でのボンド数は最も多いものとなる。例えば、C面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はC+面になるが、選択成長を利用することでS面を形成することができ、C面に平行な面では脱離しやすい傾向をもつNのボンドがGaから一本のボンドで結合しているのに対し、傾いたS面では少なくとも一本以上のポンドで結合することになる。従って、実効的にV/III 比が上昇することになり、積層構造の結晶性の向上に有利である。また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。
【0026】
本発明の半導体発光素子においては、結晶層は基板の主面に対して傾斜した傾斜結晶面を有する構造を有しているが、特に、結晶層はS面または該S面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成する構造であっても良く、或いは、S面または該S面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成する共にC面または該C面に実質的に等価な面が前記略六角錐台形状の上平面部を構成する構造、所謂略六角錐台形状であっても良い。これら略六角錐形状や略六角錐台形状は、正確に六角錐であることを必要とせず、その中の幾つかの面が消失したようなものも含む。好適な一例においては傾斜結晶面は六面でほぼ対称となるように配設される。ほぼ対称とは、完全に対称形状になっている場合の他、多少対称形状よりずれている場合も含む。また、結晶層の結晶面間の稜線は必ずしも直線でなくとも良い。また、略六角錐形状や略六角錐台形状は直線状に延在された形状であっても良い。
【0027】
具体的な選択成長法としては、選択的に前記下地成長層上に形成されたマスク層の開口された部分(窓領域)を利用して行われる。例えば、前記下地成長層がバッファ層と結晶種層とからなる場合、バッファ層上の結晶種層を点在する10μm径程度の小領域に細分化し、それぞれの部分からの結晶成長によってS面等を有する結晶層を形成することが可能である。例えば、細分化された結晶種層は、発光素子として分離するためのマージンを見込んで離間するように配列することができ、個々の小領域としては、帯状、格子状、円形状、正方形状、六角形状、三角形状、矩形状、菱形およびこれらの変形形状などの形状にすることができる。
【0028】
マスク層は例えば酸化シリコン(SiO)層或いは窒化シリコン(SiN)層等によって構成することができる。前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領域を帯状にしたり、結晶種層を帯状にすることで可能である。このマスク層は、後述するように、窓領域から第1導電型層、活性層、及び第2導電型層を結晶層に形成した後で、基板又は下地成長層上から除去される。
【0029】
選択成長を用いマスク層の窓領域を10μm程度の円形(或いは辺が1−100方向の六角形、または辺が11−20方向の六角形など)にすることでその約2倍程度の選択成長領域まで簡単に作製できる。またS面が基板と異なる方向であれば転位を曲げる効果、および転位を遮蔽する効果があるために、転位密度の低減にも役立つ。
【0030】
本発明者らの行った実験において、カソードルミネッセンスを用いて成長した六角錐台形状を観測してみると、S面の結晶は良質でありC+面に比較して発光効率が高くなっていることが示されている。特にInGaN活性層の成長温度は700〜800°Cであるため、アンモニアの分解効率が低く、よりN種が必要とされる。またAFMで表面を見たところステップが揃ってInGaN取り込みに適した面が観測された。さらにその上、Mgドープ層の成長表面は一般にAFMレベルでの表面状態が悪いが、S面の成長によりこのMgドープ層も良い表面状態で成長し、しかもドーピング条件がかなり異なることがわかっている。また、顕微フォトルミネッセンスマッピングを行うと、0. 5〜1μm程度の分解能で測定することができるが、C+面の上に成長した通常の方法では、1μmピッチ程度のむらが存在し、選択成長でS面を得た試料については均一な結果が得られた。また、SEMで見た斜面の平坦性もC+面より滑らかに成っている。
【0031】
また、選択成長マスクを用いて選択成長する場合であって、選択マスク開口部の上だけに成長する際には横方向成長が存在しないため、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状にすることが可能である。このようなマイクロチャネルエピタキシーを用いて横方向成長をした方が貫通転位を避けやすくなり、転位が減ることがわかっている。またこのような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【0032】
本発明の半導体発光素子は、基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を結晶層に形成する。第1導電型はp型又はn型のクラッド層であり、第2導電型はその反対の導電型である。例えばS面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合では、n型クラッド層をシリコンドープの窒化ガリウム系化合物半導体層によって構成し、その上にInGaN層を活性層として形成し、さらにその上にp型クラッド層としてマグネシウムドープの窒化ガリウム系化合物半導体層を形成してダブルヘテロ構造をとることができる。活性層であるInGaN層をAlGaN層で挟む構造とすることも可能である。また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。活性層をInGaN層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることができる。さらにこのInGaN層は、窒素原子の脱離しにくい構造であるS面の上での成長では特に結晶化しやすくしかも結晶性も良くなり、発光効率を上げることが出来る。なお、窒化物半導体はノンドープでも結晶中にできる窒素空孔のためにn型となる性質があるが、通常Si、Ge、Seなどのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいn型とすることができる。また、窒化物半導体をp型とするには、結晶中にMg、Zn、C、Be、Ca、Baなどのアクセプター不純物をドープすることによって得られるが、高キャリア濃度のp層を得るためには、アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気で400℃以上でアニーリングを行うことが好ましく、電子線照射などにより活性化する方法もあり、マイクロ波照射、光照射などで活性化する方法もある。
【0033】
これら第1導電型層、活性層、及び第2導電型層は基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在されるが、このような面内への延在は傾斜結晶面が形成されているところで続けて結晶成長させれば容易に行うことができる。結晶層が略六角錐形状や略六角錐台形状となり、各傾斜結晶面がS面等とされる場合では、第1導電型層、活性層、及び第2導電型層からなる発光領域を全部又は一部のS面上に形成することができる。略六角錐台形状の場合には、基板主面に平行な上面上にも第1導電型層、活性層、及び第2導電型層を形成できる。傾斜したS面を利用して発光させることで、平行平板では多重反射により光が減衰していくが、傾いた面があると光は多重反射の影響を免れて半導体の外にでることができるという利点がある。第1導電型層すなわちクラッド層はS面を構成する結晶層と同じ材料で同じ導電型とすることができ、S面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することもでき、また他の例として、S面の構成する結晶層の一部が第1導電型層として機能する構造であっても良い。また、基板に対して面が垂直でない構造とすることにより、光取出しが改善されることになる。
【0034】
本発明の半導体発光素子では、傾斜した傾斜結晶面の結晶性の良さを利用して、発光効率を高めることができる。特に、結晶性が良いS面にのみ電流を注入すると、S面はInの取り込みもよく結晶性も良いので発光効率を高くすることができる。また、活性層の実質的なS面に平行な面内に延在する面積は該活性層を基板又は前記下地成長層の主面に投影した場合の面積より大きいものとすることができる。このように活性層の面積を大きなものとすることで、素子の発光する面積が大きくなり、それだけで電流密度を低減することが出来る。また、活性層の面積を大きくとることで、輝度飽和の低減に役立ち、これにより発光効率を上げることが出来る。
【0035】
六角錐形状の結晶層を考えた場合、S面の特に頂点近く部分がステップの状態が悪くなり、頂点部は発光効率が低くなっている。これは六角錐形状の素子では、それぞれの面のほぼ中心部分を中心に頂点側、側辺左側、側辺右側、底面側に4箇所に区分され、特に頂点側部分は最もステップの状態が波打っていて、頂上付近になると異常成長が起こりやすくなっているためである。これに対して、側辺側の二箇所はどちらもステップがほぼ直線状でしかもステップが密集しており極めて良好な成長状態になっており、また、底面に近い部分はやや波打つステップであるが、頂点側ほどの異常成長は起こっていない。そこで本発明の半導体発光素子では、活性層への電流注入は頂点近傍側で周囲側よりも低密度となるように制御することが可能である。このような頂点近傍側で低密度の電流を流すためには、電極を斜面の側部には形成するが、頂点部分では電極を形成しないような構造としたり、或いは頂点部分に電極形成前に電流ブロック領域を形成する構造とすることができる。
【0036】
そして、本発明においては、マスク層の窓領域を介して結晶層、第1導電型層、活性層、及び第2導電型層を形成した後に、マスク層を除去する。従来はマスク層の開口部内に電極を形成するために電極形成に際して厳密な位置決めが必要であったが、本発明では電極形成前に基板上からマスク層を予め除去するので、アライメント精度を従来に比べて粗く設定でき、比較的簡単に電極を形成することができる。また、マスク層を残した状態で電極を形成する場合、マスク層上に析出したポリ結晶が問題となることが多いが、本発明ではマスク層を除去することで基板からポリ結晶を除去することができる。
【0037】
マスク層は基板から全て除去されることが好ましいが、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状となるように結晶層等を成長させた場合には、該結晶層等の下方の窓領域の縁に相当する部分に、マスク層が除去しきれずに残存することがあるが、本発明はこの場合も含むこととする。
【0038】
マスク層の除去は、マスク層がSiO、SiN等からなる場合、フッ酸や商品名SO−1(関東化学社製)等のフッ酸系エッチャントを用いる。
【0039】
結晶層の傾斜面結晶面には一方の電極が形成され、第2導電型層には他方の電極が形成される。接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層上に形成しても良い。これらの電極を蒸着法により形成する場合、p電極、n電極が結晶層と結晶種層との双方についてしまうと短絡してしまうことがあり、それぞれ精度よく蒸着することが必要となる。
【0040】
なお、本発明の半導体発光素子は複数個を並べて画像表示装置や照明装置を構成することが可能である。各素子を3原色分揃え、走査可能に配列することで、S面を利用して電極面積を抑えることができるため、少ない面積でディスプレーとして利用できる。
【0041】
特に本発明では、マスク層を除去することにより露出した基板等を再利用して結晶を再成長することで、同一基板上にさらに別の発光素子を形成することができる。例えば3原色分の半導体発光素子を同一基板上に形成することで、これまでにない構造の画像表示装置を提供することができる。
【0042】
【実施例】
以下、本発明を適用した具体的な実施例について、図面を参照しながら説明する。各実施例はそれぞれ製造方法に対応しており、その製造方法によって完成した素子及び表示装置が、本発明の構造を有する半導体発光素子及び表示装置である。従って、各実施例では初めに製造工程について説明を行い、次いで製造された素子及び表示装置自体について説明する。なお、本発明の半導体発光素子及び表示装置は、その要旨を逸脱しない範囲で変形、変更などが可能であり、本発明は以下の実施例に限定されるものではない。
【0043】
<実施例1>
本実施例は、選択マスクすなわち窓領域よりも大きなサイズで六角錐形状の結晶層を成長させて形成する半導体発光素子の例であり、図1乃至図7を参照しながら、その製造工程と共に素子構造を説明する。
【0044】
基板主面をC+面とするサファイア基板1上に低温バッファ層を形成し、その後昇温し1000°Cで第1成長層としてのシリコンドープのGaN層2を形成する。その後、SiOまたはSiNを用いたマスク層3を全面に厚さ100〜500nmの範囲で形成し、図1(A)及び図1(B)に示すように、フォトリソグラフィーとフッ酸系エッチャントを用いて10μm程度の円形状の開口部からなる窓領域4をマスク層3に形成する。このときの一辺の方向は1−100方向に垂直とする。この開口部の大きさは作りたい素子の特性により変える。
【0045】
次に再度、成長温度1000°CでシリコンドープのGaN層5の結晶成長を行う。当初、シリコンドープのGaN層5は円形の窓領域4から成長するが、しばらく成長を続けると周囲がS面(1−101)よりなる六角錐の形状を露呈してくる。成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのGaN層5を形成した後しばらく成長を続け、六角錐の大きさが幅20μm程度(一辺が10μm程度)になった際、高さは六角錐としてその一辺の1.6倍程度となる。すると図2(A)及び図2(B)に示すように、16μm程度の窓領域4よりも底面が広がったシリコンドープのGaN層5が形成される。なお、六角錐の大きさが幅20μm程度は例示であり、例えば六角錐の大きさを幅10μm程度とすることも可能である。
【0046】
さらにシリコンドープのGaNを成長し、その後成長温度を低減し活性層となるInGaN層6を成長する。その後、図3(A)及び図3(B)に示すように、成長温度を再び上昇させ、p型クラッド層としてのマグネシウムドープのGaN層7を成長させる。その際のInGaN層6の厚さは0.5nmから3nm程度である。活性層を(Al)GaN/InGaNの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するGaNまたはInGaNを用いて多重構造とすることもある。その際、InGaNのすぐ上の層にはAlGaN層を成長することが望ましい。この段階で、InGaN層6やマグネシウムドープのGaN層7は窓領域4の周囲のマスク層3の上まで延在され、第2成長層であるシリコンドープのGaN層5の全体が被覆される。
【0047】
次に、マスク層3をフッ酸系エッチャントにより除去し、図4(A)及び図4(B)に示すように、シリコンドープのGaN層2を露出させる。マスク層3の除去はGaN層5の六角錘形状以外のGaN層2が全て露出するように、すなわち横方向に成長した六角錐形状のシリコンドープのGaN層5等の下方からマスク層3の厚み分だけ抜き取られた形状とする。窓領域4から成長したシリコンドープのGaN層5により、その上方のGaN層5、InGaN層6及びマグネシウムドープのGaN層7を支持する形状とする。
【0048】
さらに、図5(A)及び図5(B)に示すように、マスク層3を除去した後のシリコンドープのGaN層2の所定の位置にTi/Al/Pt/Au電極を蒸着する。これがn電極8となる。さらに六角錐上に成長した最表層にNi/Pt/AuまたはNi(Pd)/Pt/Auを蒸着する。この蒸着によりp電極9が完成する。これらの蒸着の際、p電極9、n電極8はそれぞれ精度よく蒸着することが必要である。その後、図6(A)及び図6(B)に示すように、当該半導体発光素子をRIE(反応性イオンエッチング)またはダイサーなどで分離する。これにより本実施例による発光素子が完成する。
【0049】
このような製造工程で製造された本実施例の半導体発光素子は、図7に示す素子構造を有している。その主な構成はC+面を基板主面とするサファイア基板1上に結晶種層となるシリコンドープのGaN層2を介して成長した第2成長層としてのシリコンドープのGaN層5を有している。このシリコンドープのGaN層5は基板主面とは傾斜してなるS面に覆われた周面を有しており、除去されたマスク層3の窓領域4の面積より大きな底面を有するように形成されている。
【0050】
また、本素子には、このS面に平行に延在してなる形状で活性層であるInGaN層6が形成され、さらにそのInGaN層6上にクラッド層としてマグネシウムドープのGaN層7が形成されている。p電極9はマグネシウムドープのGaN層7の上面に形成されており、n電極8は、六角錐部分の側部で開口された領域57に形成されており、シリコンドープのGaN層2を介してシリコンドープのGaN層5に接続している。
【0051】
さらに、本素子は、選択成長に用いたマスク層3を製造過程で除去するので、その後の電極形成工程で電極を形成しやすくなるという利点を有する。また、マスク層3除去後に露出したシリコンドープのGaN層2上に結晶を再成長させ、同一基板上にプレーナ型等の異なる種類の素子を作製することも可能である。
【0052】
また、基板主面に対して傾斜したS面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なV/III比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。また、基板主面はC+面であり、S面は基板主面と異なる面であるために、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。本実施例では、大きな面積の活性層に電流を注入するため、電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【0053】
<実施例2>
本実施例は、基板上に断面三角形状の帯状の結晶層を成長させて形成する半導体発光素子の例であり、図8乃至図12を参照しながら、その製造工程と共に素子構造を説明する。
【0054】
先ず、実施例1と同様に、基板主面をC+面とするサファイア基板11上に低温バッファ層を形成し、その後昇温し1000°Cで第1成長層としてのシリコンドープのGaN層12を形成する。その後、SiOまたはSiNを用いたマスク層13を全面に厚さ100〜500nmの範囲で形成し、図8に示すように、フォトリソグラフィーとフッ酸系エッチャントを用いて帯状の開口部からなる窓領域14をマスク層13に形成する。
【0055】
次に再度、成長温度1000°CでシリコンドープのGaN層15の結晶成長を行う。当初、シリコンドープのGaN層15は帯状の窓領域14から成長するが、しばらく成長を続けると断面三角形状を露呈してくる。すると図9に示すように、窓領域14よりも底面が広がったシリコンドープのGaN層15が形成される。なお、成長時間が足りない場合、GaN層15は断面六角錐台形状になる。
【0056】
さらにシリコンドープのGaNを成長し、その後成長温度を低減し活性層となるInGaN層16を成長する。その後、図10に示すように、成長温度を再び上昇させ、p型クラッド層としてのマグネシウムドープのGaN層17を成長させる。その際のInGaN層16の厚さは0.5nmから3nm程度である。活性層を(Al)GaN/InGaNの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するGaNまたはInGaNを用いて多重構造とすることもある。その際、InGaNのすぐ上の層にはAlGaN層を成長することが望ましい。この段階で、InGaN層16やマグネシウムドープのGaN層17は窓領域14の周囲のマスク層13の上まで延在され、第2成長層であるシリコンドープのGaN層15の全体が被覆される。
【0057】
次に、マスク層13をフッ酸系エッチャントにより除去し、図11に示すように、シリコンドープのGaN層12を露出させる。マスク層13の除去はシリコンドープのGaN層15の六角錘形状以外のGaN層12が全て露出するように、すなわち横方向に成長した六角錐形状の下方からマスク層13の厚み分だけ抜き取られた形状とする。窓領域14から成長したシリコンドープのGaN層15により、その上方のGaN層15、InGaN層16及びマグネシウムドープのGaN層17を支持する形状とする。
【0058】
さらに、図12に示すように、マスク層13を除去した後のシリコンドープのGaN層12の所定の位置に、Ti/Al/Pt/Au電極を帯状に蒸着する。これがn電極18となる。さらに断面三角形状に成長した結晶の最表層にNi/Pt/AuまたはNi(Pd)/Pt/Auを蒸着する。この蒸着によりp電極19が完成する。これらの蒸着の際、p電極19、n電極18はそれぞれ精度よく蒸着することが必要である。これにより本実施例による発光素子が完成する。
【0059】
このような製造工程で製造された本実施例の半導体発光素子は、図12に示すように、C+面を基板主面とするサファイア基板11上に結晶種層となるシリコンドープのGaN層12を介して成長した第2成長層としてのシリコンドープのGaN層15を有している。このシリコンドープのGaN層15は基板主面とは傾斜した周面を有している。すなわち、傾斜した周面がS面とされ、長手方向の端部の面が(11−22)面とされる。
【0060】
また、本素子には、このS面に平行に延在してなる形状で活性層であるInGaN層16が形成され、さらにそのInGaN層16上にクラッド層としてマグネシウムドープのGaN層17が形成されている。p電極19はマグネシウムドープのGaN層17の上面に形成されており、n電極18は、六角錐部分の側部で開口された領域57に形成されており、シリコンドープのGaN層12を介してシリコンドープのGaN層15に接続している。
【0061】
さらに、本素子は、選択成長に用いたマスク層13を製造過程で除去するので、その後の電極形成工程で電極を形成しやすくなるという利点を有する。また、マスク層13除去後に露出したシリコンドープのGaN層12上に結晶を再成長させ、同一基板上にプレーナ型等の異なる種類の素子を作製することも可能である。
【0062】
<実施例3>
本実施例は、実施例1で作製した半導体発光素子を用いて形成する画像表示装置の例であり、図13を参照しながらその構造を説明する。
【0063】
図13に示す画像表示装置は、サファイア基板21上に、実施例1と同様の工程を経ることにより形成された六角錘形状の半導体発光素子22と、六角錘形状の半導体発光素子22の形成後に形成されたプレーナ型の半導体発光素子23とが形成されている。なお、図13においては、図7における六角錘形状の半導体発光素子のn電極18の図示を省略する。また、プレーナ型の半導体発光素子23のp電極及びn電極の図示を省略する。
【0064】
六角錘形状の半導体発光素子22は、その主な構成はC+面を基板主面とするサファイア基板21上に結晶種層となるシリコンドープのGaN層24を介して成長した第2成長層としてのシリコンドープのGaN層25を有している。このシリコンドープのGaN層25は基板主面とは傾斜してなるS面に覆われた周面を有しており、除去されたマスク層の窓領域の面積より大きな底面を有するように形成されている。
【0065】
また、六角錘形状の半導体発光素子22には、このS面に平行に延在してなる形状で活性層であるInGaN層26が形成され、さらにそのInGaN層26上にクラッド層としてマグネシウムドープのGaN層27が形成されている。p電極28はマグネシウムドープのGaN層27の上面に形成されている。
【0066】
また、図13に示すプレーナ型の半導体発光素子23は、六角錘形状の半導体発光素子22を形成した後に露出したシリコンドープのGaN層24上に、結晶層を再成長させてなるものである。具体的には、プレーナ型の半導体発光素子23は、サファイア基板21上にシリコンドープのGaN層24を介して成長した第2成長層としてのシリコンドープのGaN層29と、活性層であるInGaN層30と、クラッド層としてのマグネシウムドープのGaN層31とがこの順に積層されてなる。
【0067】
マスク層の除去後に露出したGaN層24上に第2成長層としてのシリコンドープのGaN層29を再成長させる際、成長の初期にはGaNが付着しにくいので、成長時間を充分長く確保するか、又は低温で成長させることが好ましい。
【0068】
マスク層除去後の基板を再利用することにより、同一基板上に異なる種類の半導体発光素子を形成することが可能となり、例えば信号に応じて各半導体発光素子が発光するようにこれらを配列すれば、これまでにない構造の画像表示装置を与えることができる。
【0069】
なお、図13においては、再成長により形成する素子としてGaN系の半導体発光素子23を形成したが、マスク層除去後の基板を再利用して形成する半導体発光素子はこれに限定されず、いかなる材料により形成されてもかまわない。また、その形状も任意である。
【0070】
【発明の効果】
本発明の半導体発光素子とその製造方法によれば、基板の主面に対して傾斜した傾斜結晶面を利用することで実効的V/III比を増大させることが出来、混晶構成原子の取り込みも増大し、さらに発光のむらを低減することが出来る。さらに窒素原子の解離を抑えることが出来、さらに結晶性を向上して点欠陥濃度を低減することが出来る。これにより発光素子に強電流を流した際の輝度の飽和現象を抑えることが出来る。また、基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。また、結晶層等の成長後にマスクを除去するので、電極の形成が簡単になるとともに、ポリ結晶が析出することによる不都合を回避し、高品質な半導体発光素子を提供することができる。また、上述したような半導体発光素子を用いることにより、新規な構造の高輝度な画像表示装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施例1の半導体発光素子の製造工程におけるマスク形成工程を示す図であって、製造工程断面図(A)と製造工程斜視図(B)である。
【図2】本発明の実施例1の半導体発光素子の製造工程における結晶層の形成工程を示す図であって、製造工程断面図(A)と製造工程斜視図(B)である。
【図3】本発明の実施例1の半導体発光素子の製造工程における活性層の形成工程を示す図であって、製造工程断面図(A)と製造工程斜視図(B)である。
【図4】本発明の実施例1の半導体発光素子の製造工程におけるマスク層の除去工程を示す図であって、製造工程断面図(A)と製造工程斜視図(B)である。
【図5】本発明の実施例1の半導体発光素子の製造工程における電極の形成工程を示す図であって、製造工程断面図(A)と製造工程斜視図(B)である。
【図6】本発明の実施例1の半導体発光素子の製造工程における素子の分離工程を示す図であって、製造工程断面図(A)と製造工程斜視図(B)である。
【図7】本発明の実施例1の半導体発光素子の断面図である。
【図8】本発明の実施例2の半導体発光素子の製造工程におけるマスク形成工程を示す断面斜視図である。
【図9】本発明の実施例2の半導体発光素子の製造工程における結晶層の形成工程を示す断面斜視図である。
【図10】本発明の実施例2の半導体発光素子の製造工程における活性層の形成工程を示す断面斜視図である。
【図11】本発明の実施例2の半導体発光素子の製造工程におけるマスク層の除去工程を示す断面斜視図である。
【図12】本発明の実施例2の半導体発光素子の製造工程における電極の形成工程を示す断面斜視図である。
【図13】本発明の実施例3の半導体発光素子を示す断面図である。
【符号の説明】
1,11,21 サファイア基板
2,5,11,15,24,25,29 シリコンドープのGaN層
3,13 マスク層
6,16,26,30 InGaN層
7,17,27,31 マグネシウムドープのGaN層
8 n電極
9 p電極

Claims (19)

  1. 基板上に形成されるウルツ鉱型の結晶構造を有する窒化物半導体からなる結晶層であって、該基板の主面に対して傾斜したS面{1−101}からなる傾斜結晶面を有し、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層及び第2導電型層を前記結晶層に形成してなり、前記傾斜結晶面の側面に形成され、傾斜結晶面のみに電流注入される電極を有し、前記結晶層はマスクの開口部を介して選択成長により形成された後に該マスクが除去されてなることを特徴とする半導体発光素子。
  2. 前記結晶層は下地成長層を介して前記基板上に設けられることを特徴とする請求項1記載の半導体発光素子。
  3. 前記基板の主面はC面であることを特徴とする請求項1記載の半導体発光素子。
  4. 前記傾斜結晶面は六面でほぼ対称となるように配設されることを特徴とする請求項1記載の半導体発光素子。
  5. 前記傾斜結晶面は略六角錐形状の斜面を構成することを特徴とする請求項1記載の半導体発光素子。
  6. 前記結晶層は該結晶層の基板主面側と反対側の略中心部にC面からなる平坦面を有することを特徴とする請求項1記載の半導体発光素子。
  7. 前記活性層はInGaNを用いて構成されることを特徴とする請求項1記載の半導体発光素子。
  8. 基板上に形成されるウルツ鉱型の結晶構造を有する窒化物半導体からなる結晶層であって、該基板の主面に対して傾斜したS面{1−101}からなる傾斜結晶面を有し、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層及び第2導電型層を前記結晶層に形成してなり、前記傾斜結晶面の側面に形成され、傾斜結晶面のみに電流注入される電極を有し、前記結晶層はマスク層の開口部を介して該開口部よりも横方向に広がるような選択成長により形成された後に該マスクが除去されてなることを特徴とする半導体発光素子。
  9. 基板上に開口部を有するマスクを形成する工程と、前記マスクの開口部から、ウルツ鉱型の結晶構造を有する窒化物半導体からなり前記基板の主面に対して傾斜したS面{1−101}からなる傾斜結晶面を有する結晶層を選択成長により形成し、前記マスクを除去する工程と、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を前記結晶層に形成する工程と、前記傾斜結晶面の側面に該傾斜結晶面のみに電流注入される電極を形成する工程とを有することを特徴とする半導体発光素子の製造方法。
  10. 前記マスクはSiO2,SiNから選ばれる少なくとも1種であることを特徴とする請求項記載の半導体発光素子の製造方法。
  11. 前記マスクの除去はエッチングによることを特徴とする請求項記載の半導体発光素子の製造方法。
  12. 前記エッチングにはフッ酸系エッチャントを用いることを特徴とする請求項11記載の半導体発光素子の製造方法。
  13. 前記基板上に下地成長層を形成し、該下地成長層上に前記マスクを形成することを特徴とする請求項記載の半導体発光素子の製造方法。
  14. 前記基板の主面はC面であることを特徴とする請求項記載の半導体発光素子の製造方法。
  15. 前記傾斜結晶面を六面でほぼ対称となるように配設することを特徴とする請求項記載の半導体発光素子の製造方法。
  16. 前記傾斜結晶面は略六角錐形状の斜面を構成することを特徴とする請求
    記載の半導体発光素子の製造方法。
  17. 前記結晶層は該結晶層の基板主面側と反対側の略中心部のC面からなる平坦面を有することを特徴とする請求項9記載の半導体発光素子の製造方法。
  18. 前記活性層はInGaNを用いて構成されることを特徴とする請求項記載の半導体発光素子の製造方法。
  19. 基板上に開口部を有するマスクを形成する工程と、前記マスクの開口部から、ウルツ鉱型の結晶構造を有する窒化物半導体からなり前記基板の主面に対して傾斜したS面{1−101}からなる傾斜結晶面を有する結晶層を、前記開口部よりも横方向に広がるような選択成長により形成し、前記マスクを除去する工程と、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を前記結晶層に形成する工程と、前記傾斜結晶面の側面に該傾斜結晶面のみに電流注入される電極を形成する工程とを有することを特徴とする半導体発光素子の製造方法。
JP2002009892A 2002-01-18 2002-01-18 半導体発光素子及びその製造方法 Expired - Fee Related JP3899936B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002009892A JP3899936B2 (ja) 2002-01-18 2002-01-18 半導体発光素子及びその製造方法
US10/345,625 US7135348B2 (en) 2002-01-18 2003-01-16 Semiconductor light emitting device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002009892A JP3899936B2 (ja) 2002-01-18 2002-01-18 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003218389A JP2003218389A (ja) 2003-07-31
JP3899936B2 true JP3899936B2 (ja) 2007-03-28

Family

ID=27605978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002009892A Expired - Fee Related JP3899936B2 (ja) 2002-01-18 2002-01-18 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US7135348B2 (ja)
JP (1) JP3899936B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
TWI243492B (en) * 2004-11-03 2005-11-11 Epistar Corp Light-emitting diodes
JP2006190782A (ja) * 2005-01-05 2006-07-20 Fujitsu Ltd 光半導体装置及びその製造方法
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 GaN系半導体発光素子及びその製造方法
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
KR101314618B1 (ko) * 2007-04-09 2013-10-07 엘지전자 주식회사 반도체 웨이퍼 및 그 절단방법
WO2009069286A1 (ja) * 2007-11-27 2009-06-04 Sophia School Corporation Iii族窒化物構造体およびiii族窒化物構造体の製造方法
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) * 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
JP4475358B1 (ja) * 2008-08-04 2010-06-09 住友電気工業株式会社 GaN系半導体光素子、GaN系半導体光素子を作製する方法、及びエピタキシャルウエハ
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
TW201032350A (en) * 2009-02-20 2010-09-01 Univ Nat Central A manufacturing method of LED
US20110233521A1 (en) * 2010-03-24 2011-09-29 Cree, Inc. Semiconductor with contoured structure
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
WO2014030516A1 (ja) * 2012-08-23 2014-02-27 国立大学法人大阪大学 窒化物半導体素子用基板とその製造方法、および赤色発光半導体素子とその製造方法
WO2014047113A1 (en) * 2012-09-18 2014-03-27 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
US20140183579A1 (en) * 2013-01-02 2014-07-03 Japan Science And Technology Agency Miscut semipolar optoelectronic device
JP5685617B2 (ja) * 2013-03-29 2015-03-18 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置の製造方法
JP6278285B2 (ja) * 2014-03-31 2018-02-14 ウシオ電機株式会社 半導体発光素子、半導体発光素子の製造方法、led素子、電子線励起型光源装置
DE102017106888A1 (de) 2017-03-30 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
JP7137066B2 (ja) * 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
WO2021085556A1 (ja) * 2019-10-29 2021-05-06 京セラ株式会社 半導体素子および半導体素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4526624A (en) 1982-07-02 1985-07-02 California Institute Of Technology Enhanced adhesion of films to semiconductors or metals by high energy bombardment
US4400411A (en) * 1982-07-19 1983-08-23 The United States Of America As Represented By The Secretary Of The Air Force Technique of silicon epitaxial refill
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
JP3270704B2 (ja) 1997-03-10 2002-04-02 日本電信電話株式会社 半導体微小構造体の製造方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系iii−v族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai GaNバルク単結晶の製造方法
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
TW427039B (en) 1997-06-16 2001-03-21 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
US6316357B1 (en) 1997-10-08 2001-11-13 Industrial Technology Research Institute Method for forming metal silicide by laser irradiation
JP3925753B2 (ja) 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2000150391A (ja) 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6583445B1 (en) 2000-06-16 2003-06-24 Peregrine Semiconductor Corporation Integrated electronic-optoelectronic devices and method of making the same
US6610144B2 (en) 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
JP4356208B2 (ja) 2000-08-01 2009-11-04 ソニー株式会社 窒化物半導体の気相成長方法

Also Published As

Publication number Publication date
JP2003218389A (ja) 2003-07-31
US20030141508A1 (en) 2003-07-31
US7135348B2 (en) 2006-11-14

Similar Documents

Publication Publication Date Title
JP3899936B2 (ja) 半導体発光素子及びその製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
JP4595198B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3906654B2 (ja) 半導体発光素子及び半導体発光装置
US20030168666A1 (en) Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
JP2002261327A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2003282942A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002270893A (ja) 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP2003031844A (ja) 半導体発光素子の製造方法
JP4106906B2 (ja) 半導体レーザー素子及び半導体レーザー素子の製造方法
JP3948236B2 (ja) 半導体発光素子及びその製造方法
JP3985488B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2003218468A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050525

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R151 Written notification of patent or utility model registration

Ref document number: 3899936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees