CN113380928A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN113380928A
CN113380928A CN202110633941.9A CN202110633941A CN113380928A CN 113380928 A CN113380928 A CN 113380928A CN 202110633941 A CN202110633941 A CN 202110633941A CN 113380928 A CN113380928 A CN 113380928A
Authority
CN
China
Prior art keywords
substrate
semiconductor
semiconductor light
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110633941.9A
Other languages
English (en)
Other versions
CN113380928B (zh
Inventor
安相贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bozhu Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140143584A external-priority patent/KR20160047306A/ko
Priority claimed from KR1020150018962A external-priority patent/KR20160097082A/ko
Application filed by Individual filed Critical Individual
Priority to CN202110633941.9A priority Critical patent/CN113380928B/zh
Publication of CN113380928A publication Critical patent/CN113380928A/zh
Application granted granted Critical
Publication of CN113380928B publication Critical patent/CN113380928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本公开涉及半导体装置的制造方法，半导体元件用支承基板的制造方法的特征在于，包括如下步骤：准备第一基板，该第一基板具备第一面及与第一面相对的第二面；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在第一面侧，将第二基板结合到第一基板；及在第二面侧以与导电部导通的方式形成第一导电焊盘。

Description

半导体装置的制造方法
本申请是申请日为2015年10月22日，申请号为201580063313.4(PCT/KR2015/011193)，发明名称为“半导体元件用支承基板、包括该基板的半导体装置及其制造方法”的发明专利申请的分案申请。
技术领域
本公开(Disclosure)在整体上涉及半导体元件用支承基板、包括该基板的半导体装置及其制造方法(SUPPORTING SUBSTRATE FOR SEMICONDUCTOR DEVICE，SEMICONDUCTORAPPARATUS WITH THE SAME AND METHOD OF MANUFACTURING THE SAME)，特别地，涉及能够防止半导体元件的裂开或破碎的半导体元件用支承基板、包括该基板的半导体装置及其制造方法。在此，半导体元件表示利用pn结的半导体元件，可例举半导体光元件(例如：半导体发光元件，半导体受光元件)。另外，半导体发光元件表示通过电子和空穴的复合而生成光的半导体光元件，可例举III族氮化物半导体发光元件。III族氮化物半导体由以Al(x)Ga(y)In(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)构成的化合物构成。此外，还可例举用于发出红色光的GaAs类半导体发光元件等。
背景技术
在此，提供关于本公开的背景技术，但它并不一定表示公知技术(This sectionprovides background information related to the present disclosure which isnot nece ssarily prior art)。
图1是示出美国注册专利公报第7,262,436号中所公开的半导体发光元件芯片的一例的图，半导体发光元件芯片包括：衬底(100)；在衬底(100)上生长的n型半导体层(300)；在n型半导体层(300)上生长的有源层(400)；在有源层(400)上生长的p型半导体层(500)；在p型半导体层(500)上形成且用于向衬底(100)侧反射光的由3层构成的电极(901，902，903)；及在通过蚀刻而露出的第一半导体层(300)上实现焊盘的功能的电极(800)。电极(901)实现反射膜的功能，电极(902)实现阻挡层(barrier)的功能，电极(903)执行顺利实现与外部电极接合的功能。这样的形态的半导体发光元件芯片是电极(800)及电极(903)直接连接于SMD型封装体、PCB(Printed Circuit Board：印刷电路板)、COB(Chip-onBoard：板上芯片)、次黏着基台等(不通过引线接合)的形态，将此称为倒装芯片(FlipChip)。
图2是示出日本公开专利公报第2006-120913号中所公开的半导体发光元件芯片的一例的图，半导体发光元件芯片包括：衬底(100)；在衬底(100)上生长的缓冲层(200)；在缓冲层(200)上生长的n型半导体层(300)；在n型半导体层(300)上生长的有源层(400)；在有源层(400)上生长的p型半导体层(500)；在p型半导体层(500)上形成且实现电流扩散功能的透光性导电膜(600)；在透光性导电膜(600)上形成的p侧焊盘(700)；及形成在通过蚀刻而露出的n型半导体层(300)上的n侧焊盘(800)。并且，在透光性导电膜(600)上具备分布布拉格反射器(900；DBR：Distributed Bragg Reflector)和金属反射膜(904)。n型半导体层(300)和p型半导体层(500)分别由多个层构成，虽然不优选，但是缓冲层(200)和透光性导电膜(600)可被省略，n型半导体层(300)和p型半导体层(500)的位置可互换。
图3是示出国际公开专利公报WO2014/014298号中所公开的半导体发光元件芯片的一例的图，半导体发光元件芯片包括：衬底(100)；在衬底(100)上生长的缓冲层(200)；在缓冲层(200)上生长的n型半导体层(300)；在n型半导体层(300)上生长的有源层(400)；在有源层(400)上生长的p型半导体层(500)；在p型半导体层(500)上形成且实现电流扩散功能的透光性导电膜(600)；在透光性导电膜(600)上形成且反射从有源层(400)生成的光的非导电性反射膜(900；例如：DBR)；及在非导电性反射膜(900)上形成的电极(700)和电极(800)。电极(700)和电极(800)分别通过导通部(710)和导通部(810)而与n型半导体层(300)和p型半导体层(500)电连接(electrical communication)。
图4是示出日本公开专利公报第2001-358371号中图示的半导体发光元件的一例的图，半导体发光元件芯片包括：衬底(100)；在衬底(100)上生长的n型半导体层(300)；在n型半导体层(300)上生长的有源层(400)；在有源层(400)上生长的p型半导体层(500)；在p型半导体层(500)上形成的p侧电极(700)；及形成在通过蚀刻而露出的n型半导体层(300)上的n侧电极(800)。在电极(700)与电极(800)之间具备绝缘膜(9)。半导体发光元件除了半导体发光元件芯片之外，还包括：主体(1)；形成于主体(1)的引线框架(2，3)；在引线框架(2，3)上形成空洞(4)的模具部(5)；及包围半导体发光元件芯片的密封剂(1000)。密封剂(1000)中包括荧光体、光散射剂等。电极(700，800)通过接合层(7)而固定到引线框架(2，3)。关于电极(700，800)与引线框架(2，3)的电连接，可使用利用钉头凸点(Stud bump)的接合、利用导电粘结剂的接合、利用钎焊(Soldering)的接合、共晶键合等方法，但不作特别限定。
图5是示出以往的半导体发光元件的另一例的图，该图示出了在半导体发光元件芯片的衬底(100)固定在引线框架(2)的状态下利用引线(8)而与引线框架(2，3)电连接的形态的半导体发光元件。在利用引线接合的情况下，即便在元件内发生热，但由于在多个半导体层(300，400，500)与引线框架(2，3)之间存在衬底(100)，因此即便由半导体构成的多个半导体层(300，400，500)与由金属构成的引线框架(2，3)之间存在热膨胀的差异，也能够防止多个半导体层(300，400，500)的裂开或破碎。通常，将这样的形态的芯片称为横向芯片(Lateral Chip)。例如，在III族氮化物半导体发光元件的情况下，通常多个半导体层(300，400，500)的总厚度为10μm以下，基板(100；例如：蓝宝石)的厚度为80μm～150μm。
返回到图4，在半导体发光元件芯片以倒装芯片方式接合的情况下，多个半导体层(300，400，500)与引线框架(2，3)直接相对，当因发热而导致由金属构成的引线框架(2，3)膨胀时，在多个半导体层(300，400，500)发生裂开或破碎的可能性变高。另外，最近大量使用与横向芯片相比能够以高电流驱动的倒装芯片，在使用高电流即高功率(high power)的芯片的情况下，元件内的发热量变多，发生多个半导体层(300，400，500)的裂开或破碎的可能性进一步变高。
发明内容
技术课题
对此，将在‘具体实施方式’的后端进行记述。
解决课题的手段
在此，提供本公开的整体概要(Summary)，对此不应理解为本公开的范围仅限于此(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features)。
根据本公开的一个方式(According to one aspect of the presentdisclosure)，提供一种半导体元件用支承基板的制造方法，其特征在于，包括如下步骤：准备第一基板，其中所述第一基板具备第一面及与第一面相对的第二面；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在第一面侧，将第二基板结合到第一基板；及在第二面侧，以与导电部导通的方式形成第一导电焊盘。
根据本公开的另一形态(According to another aspect of the presentdisclosure)，提供一种半导体元件用支承基板的制造方法，其特征在于，包括如下步骤：准备第一基板，其中所述第一基板具备第一面及与第一面相对的第二面；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在导电部形成至少一个导电焊盘；及在第一面侧，将第二基板结合到第一基板。
根据本公开的又一形态(According to another aspect of the presentdisclosure)，提供一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其以具备第一热膨胀系数的III族氮化物半导体为生长基板而生长；及第一基板，其具备与第一热膨胀系数之间存在2ppm以内之差的第二热膨胀系数，并结合到半导体元件，且具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道。
根据本公开的又一方式(According to another aspect of the presentdisclosure)，提供一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其利用由Ga N构成的生长基板而生长；及第一基板，其由AlN构成，并结合到半导体元件，且具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道。
根据本公开的又一方式(According to another aspect of the presentdisclosure)，提供一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其利用由III族氮化物半导体构成的生长基板而生长；及第一基板，其结合到半导体元件，并具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道，第一基板具备第一面、与第一面相对的第二面及将第一面与第二面连接的侧面，在第二面侧结合有半导体元件，在侧面形成有与第一面及第二面分开且因通过激光照射所产生的裂纹(crack)而形成的粗糙表面。
根据本公开的又一方式(According to another aspect of the presentdisclosure)，提供一种半导体装置的制造方法，其特征在于，包括如下步骤：准备第一基板，其中所述第一基板具备第一面及与第一面相对的第二面；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在第一面侧，将第二基板结合到第一基板；及以与导电部导通的方式将利用由III族氮化物半导体构成的生长基板而生长的半导体元件结合到第一基板。
根据本公开的又一方式(According to another aspect of the presentdisclosure)，提供一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其利用由具备第一热膨胀系数的III族氮化物半导体构成的生长基板而生长；及第一基板，其具备小于第一热膨胀系数的第二热膨胀系数，并结合到半导体元件，且具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道。
发明效果
对此，将在‘具体实施方式’的后端进行记述。
附图说明
图1是示出美国注册专利公报第7,262,436号中所公开的半导体发光元件芯片的一例的图。
图2是示出日本公开专利公报第2006-120913号中所公开的半导体发光元件芯片的一例的图。
图3是示出国际公开专利公报WO2014/014298号中所公开的半导体发光元件芯片的一例的图。
图4是示出日本公开专利公报第2001-358371号中图示的半导体发光元件的一例的图。
图5是示出以往的半导体发光元件的另一例的图。
图6及图7是示出根据本公开而制造半导体元件用支承基板的方法的一例的图。
图8及图9是示出根据本公开而制造半导体装置的方法的一例的图。
图10是示出根据本公开而制造半导体元件用支承基板的方法的另一例的图。
图11及图12是示出根据本公开而制造半导体装置的方法的又一例的图。
图13是示出根据本公开而制造半导体装置的方法的又一例的图。
图14是示出根据本公开而制造半导体装置的方法的又一例的图。
图15是示出本公开的半导体装置的又一例的图。
图16是示出根据本公开而制造半导体装置的方法的又一例的图。
图17是示出根据本公开而制造半导体装置的方法的又一例的图。
图18是示出根据本公开而制造半导体装置的方法的又一例的图。
具体实施方式
下面，参照附图，对本公开进行详细的说明(The present disclosure will nowbe described in detail with reference to the accompanying drawing(s))。
图6及图7是示出根据本公开而制造半导体元件用支承基板的方法的一例的图，如图6所示，准备第一基板(10)。第一基板(10)具备第一面(11)、第二面(12)及将第一面(11)与第二面(12)连接的侧面(13)。接着，在第一面(11)侧形成槽(14)。对槽(14)的形状不作特别的限定，可具备圆形、多边形、缝隙、沟槽(trench)等形态。即，可具备长长地延伸的形态或独立的凹部的形态。接着，在槽(14)形成导电部(15)。优选为，在导电部(15)形成导电焊盘(16)。导电部(15)和导电焊盘(16)既可以通过独立的工艺而形成，也可以通过一个工艺而形成。
接着，如图7所示，利用结合层(18)而将第二基板(17)结合到第一基板(10)。接着，在第二面(12)侧通过研磨等而减小第一基板(10)的厚度。优选为，在导电部(15)形成导电焊盘(19)。如果第二基板(17)具备可直接粘结到第一基板(10)的物性，则可省略结合层(18)。根据需要，在形成导电焊盘(19)之前或之后，在第一基板(10)形成反射层或绝缘层(12a)。
图8及图9是示出根据本公开而制造半导体装置的方法的一例的图，以半导体发光元件为例进行说明。如图8所示，将半导体发光元件芯片(20)固定到第一基板(10)。半导体发光元件芯片(20)具备：生长基板(21；例如：Al2O3)；具备第一导电性的第一半导体层(22；例如：n型GaN)；具备与第一导电性不同的第二导电性的第二半导体层(23；例如：p型GaN)；介于第一半导体层(22)与第二半导体层(23)之间且通过电子和空穴的复合而生成光的有源层(24；例如：InGaN/(In)(Al)GaN多量子阱结构)；及分别与第一半导体层(22)和第二半导体层(23)电连接的第一电极(25)及第二电极(26)。半导体发光元件芯片(20)可以是图1至图3中所示的半导体发光元件芯片中的一个，如果是倒装芯片的形态，则不作特别限定。第一电极(25)和第二电极(26)被固定到对应的导电部(15)。导电部(15)实现电通道及热通道的功能。优选为，以覆盖半导体发光元件芯片(20)的方式形成密封剂(27)。当然，密封剂(27)可包括荧光体及/或光散射剂。优选为，去除密封剂(27)的一部分而使密封剂(27)的侧面露出。这是为了对后续的切断工艺提供帮助或使密封剂(27)按照半导体发光元件芯片(20)的形状而形成等。在密封剂(27)的去除中，可使用切削(cutting)、锯切(Sawing)等方法。另外，也可以使用在用密封剂(27)覆盖半导体发光元件芯片(20)之前，沿着要去除的密封剂(27)的形态而预先将模型放在第一基板(10)之后形成密封剂(27)的方法。既可以是每一个导电部(15)对应各个电极(25，26)，也可以是一个电极与多个导电部(15)结合。将电极(25，26)与导电部(15)或电极(25，26)与导电焊盘(19)排列之后，通过热压接而接合。
接着，如图9所示，将第二基板(17)从第一基板(10)分离。接着，以包括半导体发光元件芯片(20)的方式切断第一基板(10)。优选为，在将激光(28)照射到第一基板(10)的内部而形成裂纹(29)之后，通过破断工艺而切断第一基板(10)，从而对半导体发光元件芯片(20)及密封剂(27)减少机械性、化学性及/或热性损伤，由此切断第一基板(10)。在使用锯切这样的机械性切断方法的情况下，也可以不将第二基板(17)从第一基板(10)分离而切断第一基板(10)。虽然可以将第二基板(17)一起切断，但在仅切断第一基板(10)之后将第二基板(17)去除的情况下，在工艺上具有优点。在将第二基板(17)从第一基板(10)分离的过程中，通过蚀刻等方法来去除结合层(18)，从而将两者分离。在图9所示的例子所示中，第一基板(10)的第二面(12)的一部分被露出，包括导电焊盘(19)的导电部(15)被密封剂(27)而覆盖。
图10是示出通过本公开而制造半导体元件用支承基板的方法的另一例的图，在将第二基板(17)结合到第一基板(10)之前，首先以贯穿第一基板(10)的方式形成槽(14)，接着形成导电部(15)，然后利用结合层(18)而在第一基板(10)结合第二基板(17)。之后的过程相同。优选为，在导电部(15)的至少一侧形成有导电焊盘(16，19)。也可以在以不贯穿第一基板(10)的方式形成槽(14)之后，形成导电部(15)，并通过研磨，从而使槽(14)具备贯穿第一基板(10)的形态。
图11及图12是示出根据本公开而制造半导体装置的方法的又一例的图，以半导体发光元件为例进行说明。如图11所示，在第一基板(10)固定半导体发光元件芯片(20)，接着在形成密封剂(27)之前，在半导体发光元件芯片(20)的旁边首先形成围堰(30)。接着，用密封剂(27)覆盖半导体发光元件芯片(20)。围堰(30)实现反射膜等的功能。
接着，如图12所示，去除围堰(30)的全部或围堰(30)的一部分。通过用光致抗蚀剂(PSR)这样的物质来形成围堰(30)，从而在容易实现图案化的同时，可容易去除。可通过锯切工艺而保留围堰(30)的一部分。另外，可由具备反射膜功能的白色有机物(包括TiO2，SiO2成分)来形成围堰(30)。
图13是示出根据本公开而制造半导体装置的方法的又一例的图，以半导体发光元件为例进行说明。在将第二基板(17)从第一基板(10)分离之前，将生长基板(10)从多个半导体层(22，23，24)分离。优选为，由绝缘体(31)来填充第一电极(25)与第二电极(26)之间的空间。更优选为，填充第二半导体层(23)与第一基板(10)彼此相对的整个空间。填充该空间的过程在制造半导体发光元件芯片(20)的过程中执行或在将半导体发光元件芯片(20)固定到第一电极(10)之前进行。另外，也可以在第一半导体层(22)的上部利用透明的粘结剂而直接或间接地形成包括荧光体及/或光散射剂的结构物(省略图示)。
图14是示出根据本公开而制造半导体装置的方法的又一例的图，以半导体发光元件为例进行说明。如图8所示，在第一基板(10)并不是固定单个的半导体发光元件芯片(20)，而是多个半导体发光元件芯片(20a，20b，20c，20d)通过一个生长基板(21)而固定到第一基板(10)。当然，多个半导体发光元件芯片(20a，20b，20c，20d)彼此通过布线而并联、串联或并串联地连接。
图15是示出本公开的半导体装置的又一例的图，以半导体发光元件为例进行说明。图15所示的半导体发光元件在按照图6至图9所公开的方法而制造的半导体发光元件(A)的基础上，还选择性地包括：结合有导电部(15，15)的引线框架(2，3)；包围半导体发光元件(A)的密封剂(1000)；及收纳密封剂(1000)的模具部(5)。
图16是示出根据本公开而制造半导体装置的方法的又一例的图，以半导体发光元件为例进行说明。与图8所公开的半导体元件不同地，示出了作为生长基板，使用由III族氮化物半导体即Al(x)Ga(y)In(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)构成的生长基板(21a；例如：GaN)的例子。在利用GaN基板的半导体元件的情况下，以高输出、低动作电压、低发热等为特征，但是与蓝宝石基板相比仍然昂贵，因此为了节约成本，有必要减小尺寸，且有可能导致芯片的裂开、因电极尺寸所产生的缩小芯片尺寸受限、由电流密度上升所产生的高发热等问题。另外，GaN的热膨胀系数为5.56ppm，因此在搭载于以往的由金属(Cu，Al)构成的引线框架的情况下(例如，由Cu构成的引线框架的热膨胀系数为16ppm)，在使用由III族氮化物半导体构成的生长基板的半导体芯片与支承基板之间因热膨胀系数之差而引发各种机械性问题的可能性较高。通过使用图6至图15所示的本公开的半导体元件用支承基板，能够解决这样的问题点。另外，在把持半导体芯片时，通过利用支承基板来防止所发生的半导体芯片的损伤。优选为，将第一基板(10)的材质选定为与生长基板(21a)的材质之间热膨胀系数之差小的材质(优选为，2ppm)，从而能够解除因热膨胀系数之差而可能发生的各种机械性及热性缺陷。例如，在生长基板(21a)为GaN(5.56ppm)的情况下，将陶瓷AlN(4.8ppm)选定为第一基板(10)，从而能够将两者之间的热膨胀系数之差控制在2ppm以内，进一步优选地控制在1ppm以内。因为Al2O3陶瓷的热膨胀系数为6.9ppm～7.5ppm，因此可适用为第一基板(10)。省略对于相同附图标记的说明，如图7所示，反射层或绝缘层(12a)可设于两个电极(25，26)之间。
图17是示出根据本公开而制造半导体装置的方法的又一例的图，以半导体发光元件为例进行说明。利用生长基板(21a)的垂直型芯片搭载于第一基板(10)。第二电极(26)与第二半导体层(23)电连接，第二电极(26)通过引线而与导电焊盘(19-1)及导电部(15-1)电连接，第一半导体层(22)通过生长基板(21a)而与导电焊盘(19-2)及导电部(15-2)电连接。在生长基板(21a)的下部可具备另外的电极(相当于第一电极(25))，生长基板(21a)和垂直型芯片通过通常的方法而固定。省略对相同的附图标记的说明。
图18是示出根据本公开而制造半导体装置的方法的又一例的图，以半导体发光元件为例进行说明。利用生长基板(21a)的横向芯片搭载于第一基板(10)。第一电极(25)与第一半导体层(22)电连接，第二电极(26)与第二半导体层(23)电连接。第一电极(25)通过引线而与导电焊盘(19-2)及导电部(15-2)电连接，第二电极(26)通过引线而与导电焊盘(19-1)及导电部(15-1)电连接。优选为，追加地具备导电焊盘(19-3)及导电部(15-3)，实现来自半导体芯片的散热通道的功能。在生长基板(21a)可导通的情况下，在导电焊盘(19-3)与生长基板(21a)之间具备另外的绝缘层，也可由非导电性物质来代替导电焊盘(19-3)。
对本公开的各种实施形态进行说明。
(1)一种半导体发光元件的制造方法，其特征在于，包括如下步骤：准备第一基板，其中该第一基板具备第一面及与第一面相对的第二面，并具备从第一面侧朝向第二面侧的第一槽及第二槽，并且在第一槽及第二槽分别形成有导电部，在热膨胀时第一槽及第二槽能够限制各个导电部的热膨胀；在第一面侧，通过结合层而将第二基板结合到第一基板；及在第二面侧，将半导体发光元件芯片固定到第一基板，其中将第一电极及第二电极分别固定到第一槽的导电部和第二槽的导电部，该半导体发光元件芯片具备生长基板、在生长基板上生长的多个半导体层、及与第一半导体层和第二半导体层分别电连接的第一电极及第二电极，所述多个半导体层包括：具备第一导电性的第一半导体层、具备与第一导电性不同的第二导电性的第二半导体层、及介于第一半导体层与第二半导体层之间且通过电子和空穴的复合而生成光的有源层。
第一基板(10)由陶瓷基板、Al2O3结晶基板、AlN结晶基板、HTCC、LTCC、Al2O3混合物或陶瓷、Al2O3-ZrO2混合物或陶瓷、AlN混合物或陶瓷等构成。
通过使导电部(15)位于槽(14)，能够抑制主要由金属材质构成的导电部(15)的热膨胀。
第一基板(10)的厚度优选为10μm以上2000μm。因为如果过于薄，则不容易实现支承基板的功能。优选为，具备30μm～500μm的厚度。如果过于厚，则在之后的研磨工艺等中导致无谓的工艺时间。
例如，槽(14)可具备30μm的宽度，其长度可根据电极(25，26)的长度而变化。当然，一个电极(25)可对应多个槽(14)。在具备孔(hole)形态的情况下，一边的长度适合为200μm以下。槽(14)优选具备30μm以上200μm以下的宽度。如果宽度过于小，则有可能导致散热特性不好，如果宽度过于大，有可能导致第一基板(10)的破碎。基本上，槽(14)的大小根据电极(25，26)的形状而不同。例如，槽(14)的深度形成为比研磨之后的第一基板(10)的厚度大10％程度。
关于包括导电焊盘(16)的导电部(15)，例如在利用电子束(E-Beam)、溅射(Sputter)而形成晶种层(seed layer)之后通过金属镀覆而形成。作为金属镀覆物质，可例举Cu、Ni、Au、Ag、In、Sn等。也可利用Ag、Cu类导电性浆料(paste)。此外，还可利用包括石墨(Graphite)、CNT、AlN、SiC的导电性浆料(paste)。导电焊盘(16)由Au、Ag、Pt、Pd、Cu、Ni、Cr、Sn、In、Zn、Ti、TiW中的任一个或它们的组合来形成，可利用这些物质而形成为多个层，既可与导电部(15)一起形成，也可单独地形成。另外，可由Ag、Cu类导电性浆料来形成导电焊盘(16)。当然，可以在将第一基板(10)和第二基板(17)结合之后形成导电部(15)及/或导电焊盘(16)。另外，可选择通过金属镀覆而一次性形成导电部(15)的一部分，然后由导电性浆料来填充剩余部分的方法。其目的如下：虽然在镀覆金属的情况下具有具备小电阻的优点，但由于镀覆金属本身存在热膨胀的问题，因此通过与导电性浆料一起使用，同时考虑了高导电率与对热膨胀的抑制。
第二基板(17)由电绝缘性物质形成，例如可利用玻璃、蓝宝石、Al2O3混合物、Al2O3-ZrO2混合物、AlN混合物、硅、氧化物陶瓷等。虽然可通过结合层(18)而将第二基板(17)结合到第一基板(10)，但也有通过沉积来将第二基板(17)形成于第一基板(10)的方法。可通过蚀刻来去除这样形成的第二基板(17)。通过与第一基板(10)相同的物质来形成第二基板(17)，从而能够调节两者之间的热膨胀系数。例如，第一基板(10)和第二基板(17)均可由蓝宝石形成。
优选为，半导体发光元件芯片(20)隔着相同的间隔而被固定。
在第一电极(25)与第二电极(26)之间具备绝缘体，可包括热固性(thermo-set)或热可塑性(thermo-plastic)树脂，可由酚醛树脂(phenol resin)、环氧树脂(epoxyresin)、BT树脂(BT resin)、PPA、硅树脂(Silicon resin)等构成。
(2)半导体发光元件的制造方法的特征在于，在执行固定的步骤之前，还包括如下步骤：在将第一基板固定到第二基板的状态下减少第一基板的厚度。
(3)半导体发光元件的制造方法的特征在于，所减少的第一基板的厚度为30μm以上500μm以下。如果过于薄，则难以执行支承功能，如果过于厚，则难以进行切断工艺等，而且如图15所示地难以收纳到封装体。
(4)半导体发光元件的制造方法的特征在于，在执行固定的步骤之前，还包括如下步骤：在第二面侧，在导电部形成导电焊盘。
导电焊盘(19)通过金属镀覆或沉积而形成。导电焊盘(19)由Au、Ag、Pt、Pd、Cu、Ni、Cr、Sn、In、Zn、Ti、TiW中的任一个或它们的组合而形成，并利用这些物质而可为多个层。另外，也可由Ag、Cu类导电性浆料来形成导电焊盘(16)。在导电焊盘(19)之间的第一基板(10)具备反射层或绝缘层(12a)。在实现反射层(12a)的功能的情况下，由反射率高的Ag、Al、Rh、Cr、Ti、TiW、Au、DBR、OBR来形成。在实现绝缘层(12a)的功能的情况下，可由SiO2、TiO2、ZrO2、Al2O3、DBR、SOG(Spin On Gel)、Epoxy、resin等形成。在反射层或绝缘层(12a)对位于两侧的导电焊盘(19)实现绝缘层的功能的情况下，优选为绝缘层(12a)的高度高于导电焊盘(19)的高度。
(5)半导体发光元件的制造方法的特征在于，还包括如下步骤：在第二面侧以覆盖半导体发光元件芯片的方式形成密封剂。
密封剂可包括荧光体及/或光散射剂，可由单层或多层构成，各个层可包括透明或不同种类的荧光体等。
(6)半导体发光元件的制造方法的特征在于，形成密封剂的步骤包括使密封剂的侧面露出的过程。
例如，可通过激光、切割(dicing)、切削工艺等而去除密封剂(27)的一部分。
(7)半导体发光元件的制造方法的特征在于，还包括如下步骤：将第二基板从第一基板分离。
也可以利用抛光、湿式蚀刻等而去除第二基板(17)，在结合层(18)或第二基板(17)由对光反应的物质构成的情况下，也可通过光学方法(光)来去除。
(8)半导体发光元件的制造方法的特征在于，分离的步骤包括去除结合层的过程。
作为结合层(18)，可利用带(tape)。另外，可以在使金属、氧化物、氮化物等沉积之后，通过蚀刻而将其去除的方式来构成结合层(18)。也可由可进行热剥离、热-化学分解、光-化学分解、光-热-化合分解的物质来形成结合层(18)。
(9)半导体发光元件的制造方法的特征在于，还包括如下步骤：以包括半导体发光元件芯片的方式切断第一基板。
无需在密封剂(27)内必须放置一个半导体发光元件芯片(20)，在密封剂(27)内可具备多个半导体发光元件芯片(20)。多个半导体发光元件芯片(20)无需必须发出相同的颜色，可发出蓝色、绿色、紫外线等各种颜色的光。另外，也可一并具备ESD保护元件。
在切断时可利用激光消融(Laser Ablation)、切割锯(Dicing Saw)等。
(10)半导体发光元件的制造方法的特征在于，在执行切割的步骤之前，还包括如下步骤：在第一基板内部产生裂纹。
可利用所谓隐形激光(Stealth Laser)来形成裂纹。
(11)半导体发光元件的制造方法的特征在于，在导电部的第一面侧及导电部的第二面侧中的至少一个面侧形成导电焊盘。
(12)半导体发光元件的制造方法的特征在于，在第一电极或第二电极固定多个导电部。
(13)半导体发光元件的制造方法的特征在于，还包括如下步骤：在第二面侧以覆盖半导体发光元件芯片的方式形成密封剂；及以包括半导体发光元件芯片的方式切断第一基板，在切断之后，第一基板的第二面的一部分没有密封剂而露出。
露出的区域的长度优选不超过100μm。如果过于长，则材料的损失变大，在利用隐形激光(Stealth Laser)的情况下，如果芯片之间的距离为30μm程度，则可执行工艺。
(14)半导体发光元件的制造方法的特征在于，在准备第一基板的步骤中，在导电部的第一面侧及导电部的第二面侧中的至少一个面侧形成导电焊盘。
(15)半导体发光元件的制造方法的特征在于，还包括如下步骤：在第二面侧，以覆盖半导体发光元件芯片的方式形成密封剂，在形成密封剂的步骤之前，还包括如下步骤：在第二面侧，在第一基板在半导体发光元件芯片的旁边形成围堰。
围堰(30)可适用PR及干膜(Dry film)。围堰(30)可实现反射膜的功能，可有效利用含有EMC、白色硅胶(White Silicone)、TiO2的有机硅(Silicone)等。
(16)半导体发光元件的制造方法的特征在于，还包括如下步骤：以包括半导体发光元件芯片的方式切断第一基板，在切断的步骤之前，还包括如下步骤：去除围堰的至少一部分。
(17)半导体发光元件的制造方法的特征在于，还包括如下步骤：将第二基板从第一基板分离，在分离第二基板的步骤之前，还包括如下步骤：将生长基板从多个半导体层分离。
(18)半导体发光元件的制造方法的特征在于，固定的步骤包括用绝缘体来填充第一电极与第二电极之间的空间的过程。
(19)半导体发光元件的制造方法的特征在于，在固定的步骤之前，还包括如下步骤：用绝缘体来填充第一电极与第二电极之间的空间。
(20)半导体发光元件的制造方法的特征在于，在固定的步骤中，将包括所述半导体发光元件芯片的多个半导体发光元件芯片固定到第一基板。
(21)半导体发光元件的制造方法的特征在于，第一基板和生长基板由相同的材料构成。
虽然优选由相同的材料构成，但也可使用热膨胀系数之差不大的材质。(例如：Al2O3和AlN)
(22)半导体发光元件的制造方法的特征在于，第一基板由透光性材料构成。在该情况下，可执行隐形激光(Stealth Laser)加工。
(23)一种半导体发光元件，其特征在于，该半导体发光元件包括：半导体发光元件芯片，所述半导体发光元件芯片包括生长基板、在生长基板上生长的多个半导体层、及与第一半导体层和第二半导体层分别电连接的第一电极及第二电极，所述多个半导体层包括：具备第一导电性的第一半导体层、具备与第一导电性不同的第二导电性的第二半导体层、介于第一半导体层与第二半导体层之间且通过电子和空穴的复合而生成光的有源层；及第一基板，其具备第一面及与第一面相对的第二面，并具备从第一面侧朝向第二面侧的第一槽及第二槽，在第一槽及第二槽分别形成有导电部，在热膨胀时，第一槽及第二槽能够限制各个导电部的热膨胀，并且所述第一基板具备透光性，第一电极固定在第一槽的导电部，第二电极固定到第二槽的导电部。
(24)半导体发光元件的特征在于，第一基板和生长基板由相同的物质构成。
(25)半导体发光元件的特征在于，半导体发光元件芯片具备将第一面与第二面连接的侧面，在侧面形成有与第一面及第二面分开且因通过激光照射所产生的裂纹而形成的粗糙面。
(26)一种半导体发光元件，其特征在于，该半导体发光元件包括：半导体发光元件芯片，其具备利用生长基板而生长的多个半导体层、与第一半导体层和第二半导体层分别电连接的第一电极及第二电极，该多个半导体层包括：具备第一导电性的第一半导体层、具备与第一导电性不同的第二导电性的第二半导体层、介于第一半导体层与第二半导体层之间且通过电子和空穴的复合而生成光的有源层；及第一基板，其具备第一面、与第一面相对的第二面及将第一面与第二面连接的侧面，并具备从第一面侧朝向第二面侧的第一槽及第二槽，在侧面形成有与第一面及第二面分开且因通过激光照射所产生的裂纹而形成的粗糙面，第一电极固定到第一槽的导电部，第二电极固定到第二槽的导电部。
(27)半导体发光元件的特征在于，还包括：第一引线框架，第一槽的导电部固定在该第一引线框架；第二引线框架，第二槽的导电部固定在该第二引线框架；及追加的密封剂，其包围半导体发光元件芯片及第一基板。
(28)一种半导体发光元件的制造方法，其特征在于，包括如下步骤：将第二基板结合到第一基板；将具备通过电子和空穴的复合而生成光的有源层的半导体发光元件芯片固定到第一基板；将第二基板从第一基板分离；在第一基板内部形成裂纹；及以包括半导体发光元件芯片的方式切断第一基板。
(29)半导体发光元件的制造方法的特征在于，包括如下步骤：准备第一基板，该第一基板结合到第二基板且在内部形成有裂纹；将具备通过电子和空穴的复合而生成光的有源层的半导体发光元件芯片固定到第一基板；将第二基板从第一基板分离；对第一基板施压，沿着裂纹而切断第一基板。
(30)半导体发光元件的制造方法的特征在于，在固定的步骤之前，还包括如下步骤：在第一基板的第二面侧形成反射层。在由导电性物质构成反射层的情况下，在与导电部(15)或导电焊盘(19)之间隔着距离而形成。
(31)一种半导体元件用支承基板的制造方法，其特征在于，包括如下步骤：准备具备第一面及与第一面相对的第二面的第一基板；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在第一面侧，将第二基板结合到第一基板；及在第二面侧，以与导电部导通的方式形成第一导电焊盘。
(32)一种半导体元件用支承基板的制造方法，其特征在于，包括如下步骤：准备第一基板，该第一基板具备第一面及与第一面相对的第二面；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在导电部形成至少一个导电焊盘；及在第一面侧，将第二基板结合到第一基板。
(33)一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其以具备第一热膨胀系数的III族氮化物半导体为生长基板而生长；及第一基板，其具备与第一热膨胀系数之间存在2ppm以内之差的第二热膨胀系数，并与半导体元件结合，且具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道。
(34)一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其利用由GaN构成的生长基板而生长；及第一基板，其包括AlN，并与半导体元件结合，且具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道。第一基板由AlN混合物、AlN单结晶或它们的结合来构成。
(35)一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其利用由III族氮化物半导体构成的生长基板而生长；及第一基板，其结合到半导体元件，并具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道，第一基板具备第一面、与第一面相对的第二面及将第一面与第二面连接的侧面，在第二面侧结合有半导体元件，在侧面形成有与第一面及第二面分开且因通过激光照射所产生的裂纹而形成的粗糙表面。
(36)一种半导体装置的制造方法，其特征在于，包括如下步骤：准备第一基板，该第一基板具备第一面及与第一面相对的第二面；在第一基板形成从第一面侧朝向第二面侧的槽；在槽形成导电部；在第一面侧，将第二基板结合到第一基板；及以与导电部导通的方式，将利用由III族氮化物半导体构成的生长基板而生长的半导体元件结合到第一基板。
(37)一种半导体装置，其特征在于，该半导体装置包括：半导体元件，其利用生长基板而生长，所述生长基板由具备第一热膨胀系数的III族氮化物半导体构成；及第一基板，其具备小于第一热膨胀系数的第二热膨胀系数(例如：AlN混合物)，并结合到半导体元件，且具备导电部，所述导电部贯穿第一基板而形成，以向半导体元件提供电通道。
(38)一种半导体装置，其特征在于，该半导体装置包括：第一基板；及垂直型芯片，其搭载于第一基板，以异种基板(例如：蓝宝石基板)为生长基板而生长，在生长之后成为去除生长基板的形态。
根据本公开的一半导体元件用支承基板，能够防止半导体元件芯片的裂开或破碎。
根据本公开的一半导体装置，能够防止半导体元件芯片的裂开或破碎。
根据本公开的一半导体装置的制造方法，能够防止半导体元件芯片的裂开或破碎。

Claims (4)

1.一种半导体装置的制造方法，该半导体装置包括：
第一基板，其中所述第一基板具备第一面及与第一面相对的第二面；
在第一基板形成从第一面侧朝向第二面侧的槽；
在槽形成导电部；及
半导体发光芯片，其结合到第一基板，
该制造方法包括：
将由蓝宝石制成的第二基板通过由光反应材料制成的粘结层粘结到第一基板的第一面，第一基板由陶瓷基板、Al2O3结晶基板、AlN结晶基板、HTCC、LTCC、Al2O3混合物或陶瓷、Al2O3-ZrO2混合物或陶瓷、AlN混合物或陶瓷构成；
将包括所述半导体发光芯片的多个半导体发光芯片接合到所述第一基板的第二面，所述半导体发光芯片与所述导电部电连接，所述半导体发光芯片与所述半导体发光芯片电连接，所述半导体发光芯片具有由Al2O3制成的第三基板，其中，所述第二基板相对于所述第一基板位于所述多个半导体发光芯片的对面；
通过光学方法去除粘结层，将第二基板与第一基板分离；
以包括所述半导体发光芯片的方式切断第一基板
其中，第三基板和第一基板的热膨胀系数之差为2ppm以下。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第一基板为透光性基板。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第一基板包括AlN。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
第一基板具备第一面与第二面连接的侧面，在侧面形成有与第一面及第二面分开且因通过激光照射所产生的裂纹而形成的粗糙表面。
CN202110633941.9A 2014-10-22 2015-10-22 半导体装置的制造方法 Active CN113380928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110633941.9A CN113380928B (zh) 2014-10-22 2015-10-22 半导体装置的制造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2014-0143584 2014-10-22
KR1020140143584A KR20160047306A (ko) 2014-10-22 2014-10-22 반도체 발광소자 및 이를 제조하는 방법
KR10-2015-0018962 2015-02-06
KR1020150018962A KR20160097082A (ko) 2015-02-06 2015-02-06 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
CN201580063313.4A CN107112403A (zh) 2014-10-22 2015-10-22 半导体元件用支承基板、包括该基板的半导体装置及其制造方法
PCT/KR2015/011193 WO2016064216A1 (ko) 2014-10-22 2015-10-22 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
CN202110633941.9A CN113380928B (zh) 2014-10-22 2015-10-22 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580063313.4A Division CN107112403A (zh) 2014-10-22 2015-10-22 半导体元件用支承基板、包括该基板的半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN113380928A true CN113380928A (zh) 2021-09-10
CN113380928B CN113380928B (zh) 2024-07-12

Family

ID=55761171

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580063313.4A Pending CN107112403A (zh) 2014-10-22 2015-10-22 半导体元件用支承基板、包括该基板的半导体装置及其制造方法
CN202110633941.9A Active CN113380928B (zh) 2014-10-22 2015-10-22 半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580063313.4A Pending CN107112403A (zh) 2014-10-22 2015-10-22 半导体元件用支承基板、包括该基板的半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10651337B2 (zh)
CN (2) CN107112403A (zh)
WO (1) WO2016064216A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
WO2019045513A1 (ko) 2017-09-01 2019-03-07 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 조명장치
JP6920619B2 (ja) * 2018-10-18 2021-08-18 日亜化学工業株式会社 発光装置
KR102697974B1 (ko) * 2018-11-21 2024-08-22 서울바이오시스 주식회사 발광 소자 및 이를 포함하는 발광 모듈
CN113937197A (zh) * 2021-10-13 2022-01-14 錼创显示科技股份有限公司 微型发光二极管显示面板
TWI822286B (zh) * 2022-08-31 2023-11-11 晶呈科技股份有限公司 垂直型發光二極體晶粒的封裝方法
CN118070749B (zh) * 2024-04-17 2024-07-23 淄博芯材集成电路有限责任公司 一种基板收缩方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261364A1 (en) * 2003-03-10 2006-11-23 Yoshinobu Suehiro Solid element device and method for manufacturing thereof
US20070015315A1 (en) * 2005-07-13 2007-01-18 Akinori Shiraishi Semiconductor device and manufacturing method thereof
JP2011091241A (ja) * 2009-10-23 2011-05-06 Stanley Electric Co Ltd 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
US20120319149A1 (en) * 2011-06-17 2012-12-20 National Cheng Kung University Light-Emitting Device Structure and Method for Manufacturing the Same
US20140147970A1 (en) * 2012-11-20 2014-05-29 Amkor Technology, Inc. Semiconductor device using emc wafer support system and fabricating method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
KR100817049B1 (ko) 2005-08-09 2008-03-26 삼성전자주식회사 패키징을 위한 웨이퍼 칩의 제조 방법
JP4789673B2 (ja) * 2005-10-27 2011-10-12 京セラ株式会社 発光素子収納用パッケージならびにこれを用いた光源および発光装置
KR100884238B1 (ko) 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TWI420640B (zh) * 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
JP2010080800A (ja) 2008-09-29 2010-04-08 Seiko Instruments Inc 発光デバイス及びその製造方法
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
KR101667656B1 (ko) * 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101144351B1 (ko) * 2010-09-30 2012-05-11 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
JP5565395B2 (ja) 2011-09-22 2014-08-06 豊田合成株式会社 発光装置および発光装置の製造方法
KR20120039587A (ko) 2012-03-06 2012-04-25 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지
US8691600B2 (en) * 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
KR20140009890A (ko) 2012-07-13 2014-01-23 삼성전자주식회사 실리콘 기판을 채용한 발광소자 패키지의 절단 방법
KR101881446B1 (ko) 2013-01-25 2018-07-24 삼성전자주식회사 발광 소자 패키지의 제조 방법
KR101423717B1 (ko) * 2013-02-08 2014-08-01 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR102038488B1 (ko) * 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
SG11201605469PA (en) * 2014-01-07 2016-08-30 Brewer Science Inc Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261364A1 (en) * 2003-03-10 2006-11-23 Yoshinobu Suehiro Solid element device and method for manufacturing thereof
US20070015315A1 (en) * 2005-07-13 2007-01-18 Akinori Shiraishi Semiconductor device and manufacturing method thereof
JP2011091241A (ja) * 2009-10-23 2011-05-06 Stanley Electric Co Ltd 光半導体素子、光半導体素子の製造方法及び光半導体装置の製造方法
US20120319149A1 (en) * 2011-06-17 2012-12-20 National Cheng Kung University Light-Emitting Device Structure and Method for Manufacturing the Same
US20140147970A1 (en) * 2012-11-20 2014-05-29 Amkor Technology, Inc. Semiconductor device using emc wafer support system and fabricating method thereof

Also Published As

Publication number Publication date
WO2016064216A1 (ko) 2016-04-28
US20170317230A1 (en) 2017-11-02
CN113380928B (zh) 2024-07-12
CN107112403A (zh) 2017-08-29
US10651337B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
CN113380928B (zh) 半导体装置的制造方法
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
KR101530142B1 (ko) 반도체 발광 장치 및 그 제조 방법
TWI595686B (zh) Semiconductor light-emitting device
JP6182050B2 (ja) 半導体発光装置
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
CN108598251B (zh) 半导体发光元件
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
JP2015533456A (ja) 波長変換発光デバイス
KR102461968B1 (ko) 발광 소자
JP2015191910A (ja) 半導体発光装置
KR102387087B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
KR101764129B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20160047306A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR102387082B1 (ko) 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
KR102538039B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
KR20170124483A (ko) 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
KR20170052546A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101428774B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20170124496A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20160097082A (ko) 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
KR20150029423A (ko) 반도체 발광소자
KR20170124361A (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
KR101403640B1 (ko) 반도체 발광소자 및 이를 봉지하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220324

Address after: Gyeonggi Do, South Korea

Applicant after: Bozhu Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: An Xiangzhen

GR01 Patent grant
GR01 Patent grant