KR20140009890A - 실리콘 기판을 채용한 발광소자 패키지의 절단 방법 - Google Patents

실리콘 기판을 채용한 발광소자 패키지의 절단 방법 Download PDF

Info

Publication number
KR20140009890A
KR20140009890A KR1020120076939A KR20120076939A KR20140009890A KR 20140009890 A KR20140009890 A KR 20140009890A KR 1020120076939 A KR1020120076939 A KR 1020120076939A KR 20120076939 A KR20120076939 A KR 20120076939A KR 20140009890 A KR20140009890 A KR 20140009890A
Authority
KR
South Korea
Prior art keywords
light emitting
silicon substrate
emitting device
cutting
material layer
Prior art date
Application number
KR1020120076939A
Other languages
English (en)
Inventor
김의석
김추호
조수현
지원수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120076939A priority Critical patent/KR20140009890A/ko
Priority to US13/844,742 priority patent/US20140017837A1/en
Publication of KR20140009890A publication Critical patent/KR20140009890A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Dicing (AREA)

Abstract

본 발명의 일실시예에 따르면, 표면에 복수의 발광소자 칩이 탑재되고, 상기 복수의 발광소자 칩을 덮는 투광성 물질층이 형성된 실리콘 기판을 준비하는 단계;와 기계적 절단 방식에 의하여 절단 예정선을 따라 상기 복수의 발광소자 칩 사이의 상기 투광성 물질층을 제거하는 단계;와 레이저 가공 방식에 의하여 상기 실리콘 기판에 상기 절단 예정선과 대응되는 스크라이빙 라인을 형성하는 단계;와 상기 실리콘 기판에 기계적 충격을 가하여 상기 스크라이빙 라인을 따라 상기 실리콘 기판을 절단하여 개별 발광소자 패키지로 분리하는 단계;를 포함함으로써, 발광소자 패키지 절단 공정의 생산성을 향상시킬 수 있으며, 투광성 물질층의 손상이나 변형을 방지할 수 있는 발광소자 패키지의 절단방법을 제공한다.

Description

실리콘 기판을 채용한 발광소자 패키지의 절단 방법{cutting method of light emitting element package with SILIcon substrate}
본 발명은 실리콘 기판을 채용하는 발광소자 패키지의 절단방법에 관한 것이다.
발광소자 칩(light emitting element chip), 예를 들면, 발광다이오드(Light Emitting Diode; LED)는 화합물 반도체(compound semiconductor)의 PN접합을 통해 발광원을 구성함으로서 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다. 발광다이오드는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하여 저전압 구동이 가능하다는 장점이 있다. 또한, 발광다이오드는 충격 및 진동에 강하고, 예열시간과 복잡한 구동이 불필요하며, 다양한 형태로 패키징할 수 있어 여러가지 용도로 적용이 가능하다.
발광다이오드와 같은 발광소자 칩은 리드 프레임 및 몰드 프레임에 실장되는 패키징 과정을 거쳐, 발광소자 패키지의 형태로 제조된다.
고출력 발광다이오드 제품이 개발됨에 따라 동작 중에 발생되는 열을 효과적으로 방열시킬 수 있는 패키지의 필요성이 대두되고 있다.
이에 부응하여 열을 효과적으로 방열시킬 수 있는 패키지로서, 세라믹 기판을 이용하는 방안, 실리콘(Silicon: Si) 기판을 이용하는 방안, 실리콘과 AlN을 사용한 기판을 이용하는 방안이 있다.
세라믹 기판의 경우에는 다른 기판을 사용하는 경우에 비해 열저항 문제가 여전히 남아 있어 적용가능한 전압이 매우 제한적이라는 문제점이 있으며, 실리콘과 AlN을 사용한 기판의 경우에는 AlN의 원자재 단가가 높아 발광소자 패키지의 가격 상승으로 이어지는 문제점이 있었다. 그에 따라 열저항 문제가 없으며, 원가 경쟁력이 있는 실리콘 기판을 사용하여 패키징하는 과정에 대한 연구가 활발하다.
한편, 패키징 공정 후에는 복수의 발광다이오드 패키지를 개별적으로 분리하는 절단 공정이 필요하다. 절단 공정은 블레이드(blade) 소잉(sawing), 즉 회전되는 블레이드 휠(wheel)를 이용하여 절단하는 방법이 적용되고 있다. 그러나, 실리콘 기판은 발광소자 칩 위에 형성된 투광성 물질층에 비해 절단이 용이한 물질이 아니어서 절단 공정의 생산성이 매우 낮아서, 생산량을 늘리기 위하여는 많은 수의 블레이드 소잉 장비를 구비할 수밖에 없다.
본 발명은 실리콘 기판이 적용된 발광소자 패키지를 분리하는 절단 공정의 생산성을 향상시킬 수 있는 발광소자 패키지의 절단 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 발광소자 패키지의 절단 방법은
표면에 복수의 발광소자 칩이 탑재되고, 상기 복수의 발광소자 칩을 덮는 투광성 물질층이 형성된 실리콘 기판을 준비하는 단계;
기계적 절단 방식에 의하여 절단 예정선을 따라 상기 복수의 발광소자 칩 사이의 상기 투광성 물질층을 제거하는 단계;
레이저 가공 방식에 의하여 상기 실리콘 기판에 상기 절단 예정선과 대응되는 스크라이빙 라인을 형성하는 단계; 및
상기 실리콘 기판에 기계적 충격을 가하여 상기 스크라이빙 라인을 따라 상기 실리콘 기판을 절단하여 개별 발광소자 패키지로 분리하는 단계;를 포함한다.
상기 투광성 물질층은 트랜스퍼 몰딩 방식에 의해 형성될 수 있다.
상기 기계적 절단방식은 블레이드 소잉법, 워터젯법 및 에어로졸젯법 중 어느 한 방식을 포함할 수 있다.
상기 기계적 절단방식은 상기 실리콘 기판을 상기 발광소자가 탑재된 표면으로부터 50㎛이하의 깊이로 절단할 수 있다.
상기 레이저 가공 방식은 상기 실리콘 기판의 일부를 절단하는 하프-커팅 방식일 수 있다.
상기 레이저 가공방식은 상기 실리콘 기판의 상기 발광소자가 탑재된 표면의 반대 표면에 레이저 빔을 조사할 수 있다.
상기 레이저 가공 방식은 상기 실리콘 기판의 외부 표면으로부터 삭마가 진행되는 레이저 어블레이션(laser ablation) 방식을 사용할 수 있다.
상기 레이저 어블레이션 방식을 통해 상기 실리콘 기판을 상기 발광소자가 탑재된 표면의 반대 표면으로부터 50㎛이하의 깊이로 절단할 수 있다.
상기 스크라이빙 라인은 상기 실리콘 기판의 외부 표면에 형성될 수 있다.
상기 스크라이빙 라인은 상기 실리콘 기판의 상기 발광소자가 탑재된 표면의 반대 표면에 형성될 수 있다.
상기 레이저 가공 방식은 상기 실리콘 기판의 내부에 크랙을 발생시키는 레이저 스텔스(laser stealth) 방식을 사용할 수 있다.
상기 스크라이빙 라인은 상기 실리콘 기판의 내부에 형성될 수 있다.
상기 개별 발광소자 패키지로 분리하는 단계는 상기 기계적 충격이 상기 실리콘 기판의 상기 발광소자가 탑재된 표면에 적용될 수 있다.
상기 개별 발광소자 패키지로 분리하는 단계는 상기 기계적 충격이 상기 실리콘 기판의 상기 발광소자가 탑재된 표면의 반대표면에 적용될 수 있다.
상기 투광성 물질층은 투광성 실리콘층을 포함할 수 있다.
본 발명에 따르면, 실리콘 기판을 채용한 발광소자 패키지에서 레이저 가공에 부적합한 투광성 물질층을 기계적 절단 장치를 이용하여 절단하고 실리콘 기판에 레이저 빔을 조사하여 스크라이빙 라인을 형성한 후, 기계적 충격을 가하여 개별 발광소자 패키지로 분리함으로써 발광소자 패키지 절단 공정의 생산성을 향상시킬 수 있으며, 투광성 물질층의 손상이나 변형을 방지할 수 있다.
도 1은 본 발명에 따른 절단 방법에 의하여 제조되는 발광소자 패키지의 일 예의 단면도.
도 2는 본 발명에 따른 절단 방법에 의하여 제조되는 발광소자 패키지의 일 예의 단면도.
도 3은 본 발명에 따른 절단 방법에 의하여 제조되는 발광소자 패키지의 일 예의 단면도.
도 4는 본 발명에 따른 절단 방법에 의하여 제조되는 발광소자 패키지의 일 예의 단면도.
도 5는 실리콘 기판 위에 복수의 발광소자 칩을 장착하고 투광성 보호층을 형성한 상태를 도시한 단면도.
도 6은 블레이드 소잉 방식에 의하여 투광성 물질층을 제거하는 모습을 도시한 단면도.
도 7은 레이저 빔을 실리콘 기판에 조사하여 실리콘 기판의 이면에 스크라이빙 라인을 형성하는 모습을 도시한 단면도.
도 8은 도 7에 따라 실리콘 기판의 이면에 스크라이빙 라인을 형성하는 모습을 도시한 사시도.
도 9는 레이저 빔을 실리콘 기판에 조사하여 실리콘 기판의 내면에 스크라이빙 라인을 형성하는 모습을 도시한 단면도.
도 10 및 도 11은 브레이킹 블레이드를 이용하여 스크라이빙 라인을 기준으로 하여 세라믹 기판을 절단하는 모습을 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1은 본 발명에 따른 절단 방법에 의하여 제조되는 발광소자 패키지의 일 실시예의 단면도이다. 도 1을 보면, 발광소자 패키지(1)는 실리콘(Si: silicon) 기판(10)과, 이에 탑재되는 발광소자 칩(20), 및 발광소자 칩(20) 위를 덮는 투광성 물질층(30)을 포함할 수 있다.
발광소자 칩(20)은 예를 들어 발광다이오드 칩(Light emiiting diode chip)일 수 있다. 발광다이오드 칩은 발광다이오드 칩을 이루는 화합물반도체의 재질에 따라 청색, 녹색, 적색 등을 발광할 수 있다. 예를 들어, 청색 발광다이오드 칩은 GaN과 InGaN이 교번되어 형성된 복수의 양자 우물층 구조의 활성층을 가질 수 있으며, 이러한 활성층의 상하부에 AlXGaYNZ의 화합물반도체로 형성된 P형 클래드 층과 N형 클래드 층이 형성될 수 있다. 또한, 발광다이오드 칩은 색상이 없는 자외선을 발광할 수도 있다. 본 실시예는 발광소자 칩(20)이 발광다이오드 칩인 경우를 설명하고 있으나 이에 한정되는 것은 아니다. 예를 들어, 발광소자 칩(20)은 UV 광다이오드 칩, 레이저 다이오드 칩, 유기발광 다이오드 칩 등일 수 있다.
실리콘 기판(10)은 실리콘(Si: silicon)을 구성성분으로 하는 기판으로서, 실리콘에 대한 MEMS(Micro Electro Mechanical System) 가공기술을 적극적으로 활용할 수 있다. 또한, 실리콘 기판(10)은 실리콘 반도체 제조기술이 가진 양산성, 집적화 기능 및 웨이퍼 레벨 패키지((Wafer Level Pakage, WLP) 기술을 활용할 수 있어, 소형화 및 다중 배열 형태의 구조의 실현이 가능하다. 그리고, 실리콘 기판(10)은 종래 사용된 세라믹 기판에 비해 열저항이 작으며, 원자재 단가가 높은 AlN을 포함하지 않기 때문에 원가를 절감할 수 있다.
실리콘 기판(10)에는 회로패턴(40)이 형성된다. 회로 패턴(40)은 예를 들어 실리콘 기판(10)에서 발광소자 칩(20)이 장착된 표면(13; 이하 '표면'이라 한다)과 표면(13)의 반대 표면(12; 이하 '이면'이라 한다)에 각각 형성되는 제1, 제2회로 패턴(41)(42)을 포함할 수 있다. 제1, 제2회로 패턴(41)(42)은 실리콘 기판(10)에 관통 형성되는 비어 홀(via hole, 43)을 통하여 서로 연결될 수 있다. 예를 들어 비어 홀(43) 내부에는 도전성 물질(44)이 채워짐으로서 제1, 제2회로 패턴(41)(42)은 서로 전기적으로 연결될 수 있다. 제1, 제2회로 패턴(41)(42)은 인쇄기법, 도금기법 등의 기법에 의하여 실리콘 기판(10)의 표면(13) 및 이면(12)에 도전성 물질층을 제공함으로써 형성될 수 있다. 제1회로 패턴(41)은 발광소자 칩(20)의 애노우드 전극(미도시) 및 캐소우드 전극(미도시)에 각각 대응되는 두 개의 패턴을 포함할 수 있다.
투광성 물질층(30)은 발광소자 칩(20)을 덮는 것으로서 발광소자 칩(20)을 보호하는 기능을 가지며, 이에 더하여 발광소자 칩(20)으로부터 방사되는 광을 지향성을 조절하는 기능, 발광소자 칩(20)으로부터 방사되는 광의 색상을 조절하는 기능 등을 가질 수 있다. 투광성 물질층(30)은 발광소자 칩(20)에서 방사되는 광이 통과될 수 있는 투광성 물질, 예를 들어 투광성을 가진 실리콘계(silicone) 폴리머 등으로 형성될 수 있다. 여기서, 실리콘계 폴리머는 실리콘(Si)을 함유하는 유기 화합물 실록산 고분자 동족체를 총칭한다.
광의 지향성을 조절하는 기능을 가지는 경우, 도 1에 도시된 바와 같이 투광성 물질층(30)은 렌즈 형태일 수 있다. 투광성 물질층(30)은 오목렌즈 형태, 볼록렌즈 형태 등 발광소자 패키지(1)의 적용분야에 맞추어 다양한 형태로 형성될 수 있다.도 1에서는 렌즈 형태의 투광성 물질층(30)이 도시되어 있으나, 이에 의하여 투광성 물질층(30)은 도면으로 도시되지는 않은 다양한 형태를 가질 수 있으며, 일 예로서 투광성 물질층(30a)은 도 2와 같이 평탄한 형상으로 형성될 수 있다.
상술한 실시예에서는 투광성 물질층이 단일층인 경우에 대하여 설명하였으나, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 예를 들어 투광성 물질층은 발광소자 칩(20)으로부터 방사되는 광의 색상을 조절하기 위하여 형광체가 함유된 형광층과, 상기 형광층 및 상기 발광소자 칩(20)을 덮는 보호층을 포함하는 이중층일 수도 있다. 또한, 보호층은 렌즈 형태를 가질 수 있다. 이외에도 발광소자 패키지(1)의 적용분야에 따라서 투광성 물질층은 3층 이상의 다중층 구조를 가질 수 있다.
도 1에서는 발광소자 칩(20)의 애노우드 전극(미도시) 및 캐소우드 전극(미도시)이 실리콘 기판(10)의 표면(13)에 형성된 제1회로 패턴(41)과 전기적으로 직접 연결되는 구조가 개시되어 있으나, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 도 3에 도시된 바와 같이 발광소자 칩(20)이 실리콘 기판(10)의 표면에 직접 장착되고, 애노우드 전극(미도시) 및 캐소우드 전극(미도시)은 도전성 와이어(51)(52)에 의하여 제1회로 패턴(41)과 연결될 수도 있다. 또한, 도면으로 도시되지는 않았지만, 애노우드 전극(미도시)과 캐소우드 전극(미도시) 중 하나는 제1회로 패턴(41)과 직접 전기적으로 연결되고, 다른 하나는 도전성 와이어에 의하여 제1회로 패턴(41)과 연결될 수도 있다.
또한, 도 4에 도시된 바와 같이, 실리콘 기판(10a)은 MEMS 가공기술은 이용하여 단시간 내에 몰입된 캐비티(11)를 구비할 수도 있다. 발광소자 칩(20)은 캐비티(11)의 저면에 탑재된다. 캐비티(11)의 측면은 상향 경사지게 형성되어 발광소자 칩(20)에서 방사되는 광이 외부로 향하도록 함으로써 광효율을 높일 수 있다. 캐비티(11)의 측면은 반사면일 수 있다.
상술한 발광소자 패키지(1)에 따르면, 방열특성이 좋은 실리콘 기판(10)에 의하여 방열면적을 확대시킬 수 있어, 고출력 발광소자 패키지(1)의 동작 중에 발생되는 열을 효과적으로 발산시킬 수 있다.
도 5는 실리콘 기판 위에 복수의 발광소자 칩을 장착하고 투광성 물질층을 형성한 상태를 도시한 단면도이다. 도 5을 참조하면, 발광소자 패키지(1)는 실리콘 기판(10) 상에 복수의 발광소자 칩(20)을 장착하고 그 위에 투광성 물질층(30)을 형성한 후에 각각의 발광소자 칩(20) 별로 실리콘 기판(10)을 절단하는 공정을 통하여 제조된다. 그러나, 투광성 물질층(30)을 발광소자 칩(20) 위에 형성하는 과정에서 발광소자 칩(20) 사이에도 투광성 물질층(30)이 형성되게 된다. 투광성 물질층을 형성하는 방식의 예로는 트랜스퍼 몰딩(transfer molding) 방식이 이용될 수 있다. 트랜스퍼 몰딩 방식은 간단한 방식으로 투광성 물질층을 원하는 형상으로 형성하는 방식 중 하나로써, 복수의 발광소자 칩(20)이 장착된 실리콘 기판(10) 위에 금형(미도시)을 덮고, 금형 내부로 투광성 물질을 주입 및 경화시킨 후 금형을 제거함으로써, 투광성 물질층(30)을 형성한다.
이와 같이 발광소자 칩(20) 사이에 투광성 물질층(30)이 형성된 경우에는, 발광소자 패키지(1)를 제조하기 위해서, 복수의 발광소자 칩(20) 사이에서 실리콘 기판(10)을 절단하는 공정 외에, 투광성 물질층(30)을 절단하는 공정이 필요하다.
이러한 투광성 물질층(30)과 실리콘 기판(10)을 절단하는 공정으로서, 종래에는 블레이드 휠을 이용하는 기계적 절단에 의하여 기판(10)을 풀-커팅(full-cutting)하는 방식이 이용되었으나, 이 방식은 실리콘 기판(10)에 대한 블레이드 휠의 마모량이 크기 때문에 블레이드 휠의 교체 비용이 소요될 뿐 아니라, 기계적 가공 과정에서 발생되는 파편으로 인하여 패키지의 수율이 저하될 수도 있다. 또한, 발광소자 칩(20) 사이의 간격은 블레이드 휠의 두께에 따라 달라지는데, 풀-커팅(full-cutting)방식을 이용하는 블레이드 휠은 마모량을 고려하여 그 두께가 두꺼워질 수 밖에 없으며, 그에 따라 발광소자 패키지의 집적도를 향상시키는데 어려움이 발생할 수 있다.
기계적 절단 방식 대신에 레이저를 이용하는 절단 방식을 적용하는 방안을 고려할 수 있다. 레이저 빔을 이용한 절단 가공은 매우 빠른 절단 속도를 구현할 수 있으나, 절단 대상이 단일의 물질일 필요가 있다. 즉, 레이저 빔이 절단 대상에 대하여 흡수성을 가지는 파장대역으로 선정될 필요가 있으므로, 절단 대상이 서로 다른 복수의 물질층을 구비하는 경우에는 절단이 불가능하거나 절단 속도가 매우 느려질 수 있다. 또한 물질층에 따라 레이저 빔의 파장 대역을 변환하여 가공하는 경우에는 가공 장치의 구성이 복잡해지고 절단 속도의 저하를 수반할 수 있다.
실리콘 기판(10)이 적용된 발광소자 패키지(1)는 투광성 물질층(30)과 실리콘 기판(10)을 절단하여야 하는데, 레이저 빔의 조건을 실리콘 기판(10)을 절단하는 조건으로 설정하는 경우에는 투광성 물질층(30)이 타버리거나 녹아서 그 형태가 변형되거나 물성이 변질될 수 있다. 이러한 문제는 도 5에 점선으로 도시된 바와 같이 평평한 형태의 투광성 물질층(30)이 적용된 경우에도 마찬가지이다.
상기한 문제점을 해결하고 빠른 절단 속도를 구현하기 위하여, 본 발명의 일 실시예에 따른 발광소자 패키지의 절단 방법은, 레이저 빔을 이용한 절단 공정을 수행하기 전에 기계적 절단 방식에 의하여 투광성 물질층(30)을 절단하고, 레이저 빔을 이용하여 실리콘 기판(10)에 스크라이빙 라인(S)을 형성하고, 그 이후에 기계적 충격을 가하여 브레이킹하는 것을 특징으로 한다.
도 6과 같이, 복수의 발광소자 칩(20) 사이의 절단 예정 선(C)을 따라 기계적 절단 장치, 예를 들어 블레이드 휠(100)을 이용하여 투광성 물질층(30)을 먼저 절단한다. 그러면, 절단 예정 선(C)을 따라 투광성 물질층(30)이 제거된 제거 홈(110)이 형성된다. 제거 홈(110)은 투광성 물질층(30) 중 발광소자 칩(20) 사이에 형성된 불필요한 투광성 물질층(30)을 제거하는 정도로 형성되면 족하다. 투광성 물질층(30)을 제거하기 위해서는 실리콘 기판(10)의 소정 깊이까지 기계적 절단이 발생할 수 있다. 블레이드 휠(100)의 마모량 및 브레이킹 공정의 용이성을 고려하여, 실리콘 기판(10)은 발광소자 칩(20)이 탑재된 표면(13)으로부터 그 깊이(t1)가 50㎛이하의 깊이로 절단될 수 있다.
기계적 절단 장치는 블레이드 휠(100)에 한정되지 않으며, 워터젯(water-jet) 절단장치, 에어로졸 젯(aerosol-jet) 절단장치 등 투광성 물질층(30)의 물성 변형 없이 투광성 물질층(30)을 절단할 수 있는 어떠한 기계적 절단 장치라도 무방하다. 물질층(30)은 전술한 바와 같이 투광성 수지 물질로 형성되므로, 그 절단이 용이하여 기계적 절단 공정을 이용하더라도 높은 절단 속도의 구현이 가능하다.
다음으로, 고출력 레이점 빔(L)을 실리콘 기판(10)에 조사하여 실리콘 기판(10)의 일부를 가공할 수 있다. 레이저 빔(L)의 파장은 그 에너지가 실리콘 기판(10)에 흡수될 수 있는 파장 대역이 되도록 조절된다. 이 가공 공정은 고출력 레이저 빔(L)에 의하여 실리콘 기판(10)의 일부를 녹여 증발시키는 이른바 하프-커팅(half-cutting) 방식에 의하여 수행될 수 있다. 본 실시예에서는 편의상 투광성 물질층(30)을 절단한 후에 레이저 빔(L)을 실리콘 기판(10)에 조사하는 단계를 예로 들어 설명하였으나, 각 단계의 전후 순서는 이에 한정되지 아니한다. 예를 들어, 레이저 빔(L)을 실리콘 기판(10)에 조사하는 단계는 투광성 물질층(30)을 절단하는 단계 이전에 진행될 수도 있다.
상술한 레이저 가공방식은 일 예로서, 도 7 에 도시된 바와 같이 실리콘 기판(10)을 뒤집어서 레이저 빔(L)을 투광성 물질층(30)이 형성되지 않은 실리콘 기판(10)의 이면(12)에 조사하여 실리콘 기판(10)의 일부를 절단할 수 있다. 이와 같은 공정에 의하면, 레이저 빔이 투광성 물질층(30)에 미칠 수 있는 열영향을 방지하여, 투광성 물질층(30)의 손상이나 변형 가능성을 줄일 수 있다.
레이저 빔(L)을 통해 실리콘 기판(10)을 가공하는 방식의 일 예로서, 레이저 어블레이션(ablation) 방식을 이용할 수 있다. 이를 통하여, 도 8과 같이 레이저 빔(L)의 초점을 실리콘 기판(10)의 이면(12)에 형성하여, 실리콘 기판(10)을 외부 표면(12)에서부터 두께 방향으로 깎아낼 수 있다. 레이저 빔(L)은 하나 또는 복수의 빔 스폿(F)을 이면(12)에 형성할 수 있다. 복수의 빔 스폿(F)이 형성되는 경우에는 복수의 빔 스폿(F)은 가공 방향, 즉 레이저 빔(L)과 실리콘 기판(10)의 상대이동방향으로 일렬로 배열될 수 있다. 또한, 복수의 빔 스폿(F)은 서로 이격될 수 있으며, 일부가 서로 중첩될 수도 있다. 빔 스폿(F)의 형상은 원형 또는 가공 방향으로 긴 장축을 가지는 타원형일 수 있다.
레이저 빔(L)은 절단 예정 선(C)을 따라 실리콘 기판(10)의 이면(12)에 조사된다. 레이저 빔(L)의 에너지는 실리콘 기판(10)이 용융 또는 기화되지 않고 국소적인 가열만이 발생되도록 설정될 수 있다. 기판(10)의 이면(12)에서 레이저 빔(L)에 의하여 국소적으로 가열된 부분, 즉 빔 스폿(F)이 통과된 부분은 온도가 상승되어 팽창하려는 경향을 가진다. 그러나, 빔 스폿(F) 주위는 가열되지 않아 온도가 상승되지 않았으므로 팽창을 방해한다. 따라서, 빔 스폿(F)이 통과된 부분에는 그 반경 방향으로 국부적으로 압축 응력이 발생되며, 반경 방향에 직교하는 방향으로는 인장응력이 발생된다. 레이저 빔(L)의 에너지는 이 인장응력이 실리콘 기판(10)의 파괴 역치를 넘지 않도록 제어된다. 빔 스폿(F)이 통과된 후에 실리콘 기판(10)이 냉각되면, 다시 수축이 발생되는데, 이때에 인장응력이 증폭되면서 실리콘 기판(10)의 이면(12)에는 크랙이 발생된다. 크랙은 실리콘 기판(10)의 이면(12)으로부터 그 두께 방향으로 소정 거리만큼 연장되나, 두께 전체적으로 연장되지는 않을 수 있다. 상술한 과정에 의하여, 절단 예정 선(C)을 따라 실리콘 기판(10)의 이면(12)에 레이저 빔(L)을 조사함으로서, 실리콘 기판(10)의 이면에 스크라이빙 라인(S)을 형성할 수 있다. 이러한 스크라이빙 라인(S)는 그 깊이(t2: 도 7 참고)가 실리콘 기판(10)의 이면(12)으로부터 실리콘 기판의 두께 방향으로 50㎛이하로 형성될 수 있다.
레이저 빔(L)을 통해 실리콘 기판을 가공하는 다른 예로서, 도 9와 같이 레이저 스텔스(laser stealth) 방식을 이용할 수 있다. 이를 통해, 레이저 빔(L)의 초점을 실리콘 기판(10)의 내부에 형성함으로써, 복수의 크랙을 실리콘 기판(10)의 내부에 두께방향으로 형성한다. 이를 통해, 실리콘 기판(10)의 내부에 스크라이빙 라인(S)을 형성할 수 있다.
상술한 실시예에서는 빔 스폿(F)이 지나간 실리콘 기판(10)의 이면(12)이 자연 냉각되는 경우에 대하여 설명하였으나, 필요에 따라서는 빔 스폿(F)의 후방에서 빔 스폿(F)이 지나간 실리콘 기판(10)의 이면(12)에 냉각유체를 분사하여 냉각시킬 수도 있다. 또한, 레이저 빔(L)을 조사하기 전에 실리콘 기판(10)의 이면(12)에 스크라이빙 라인(S)의 시발점이 되는 노치(notch) 형태의 홈(A : 도 8 참고)을 형성할 수도 있다.
상술한 공정에서는 실리콘 기판(10)의 이면(12)을 광입사면으로 하여 레이저 빔(L)을 조사하는 경우에 대하여 설명하였으나, 실리콘 기판(10)의 표면(13)을 광입사면으로 할 수도 있다. 이 경우 레이저 빔(L)은 투광성 물질층에 제거홈(110)을 형성한 후에, 제거홈(110)을 통하여 노출된 제거 홈(110)을 통하여 실리콘 기판(10)의 표면(13)에 조사된다. 다만, 이면(12)을 광입사면으로 하는 것이 물질층(30) 및 발광소자 칩(20)에의 열영향을 줄이는 데에 유리하다.
다음으로, 실리콘 기판(10)을 스크라이빙 라인(S)을 기준으로 하여 분리하기 위한 브레이킹 공정이 수행된다. 도 10을 참조하면, 브레이커 블레이드(120)를 이용하여 실리콘 기판(10)의 표면(13) 즉 스크라이빙 라인(S)이 형성된 이면(12)의 반대쪽 면을 누르면, 스크라이빙 라인(S)을 형성하는 크랙이 실리콘 기판(10)의 두께 방향으로 전파되면서 실리콘 기판(10)이 스크라이빙 라인(S)을 기준으로 하여 분리된다. 다만, 브레이커 블레이드(120)는 실리콘 기판의 표면(13)을 누르는 것에 한하지 아니하며, 도 11와 같이 실리콘 기판(10)의 이면(12)을 누를 수도 있다.
스크라이빙 라인(S)을 실리콘 기판(10)의 표면(13)에 형성한 경우에도 브레이커 블레이드(120)을 이용하여 이면(12) 또는 표면(13)에 힘을 가하여 크랙을 실리콘 기판(10)의 두께 방향으로 전파시켜 실리콘 기판(10)을 스크라이빙 라인(S)을 기준으로 하여 분리할 수 있다.
상기한 레이저 스크라이빙 공정과 브레이킹 공정에 의하여 발광소자 패키지(1)의 제조가 완료될 수 있다. 실험에 따르면, 두께 0.5mm의 실리콘 기판 위에 두께 약 0.1mm의 투광성 실리콘계 폴리머로 된 투광성 물질층(30)을 형성한 경우에, 블레이드 소잉 방식에 의하여 투광성 물질층(30)과 실리콘 기판(10)에 실리콘 기판(10)의 표면(13)으로부터 50㎛ 깊이까지 제거 홈(110)을 형성하고, 레이저 어블레이션 방식에 의하여 실리콘 기판(10)의 이면(12)으로부터 50㎛ 깊이까지 스크라이빙 라인(S)을 형성한다. 그 이후에는 브레이커 블레이드(120)를 이용하여 실리콘 기판(10)에 기계적 충격을 가하여 실리콘 기판(10)을 절단하여 개별 발광소자 패키지로 분리한다.
상술한 바와 같이, 본 실시예는 블레이드 소잉 방식으로 패키지(1) 전체를 절단하는 것이 아니라 패키지(1)의 일부분만을 절단하기 때문에, 종래에 절단공정에서 많은 시간을 차지하였던 블레이드 소잉 방식의 공정시간을 최소화할 수 있게 되어, 절단속도를 증가시킬 수 있다. 또한, 패키지(1) 전체를 블레이드 소잉 방식으로 풀-커팅하는 방식을 이용할 경우 블레이드 휠의 교체주기가 실리콘 기판(10)을 19매 절단한 후에 교체해주어야 하는 반면, 본 실시예에 따른 절단방식을 이용할 경우 실리콘 기판(10)을 약 60매 절단한 후에 교체해주어야 하는 바, 블레이드 휠의 교체주기를 약 3배 줄일 수 있어, 절단 설비의 유지 비용 및 교체에 소요되는 시간을 감소시킬 수 있다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.
1...발광소자 패키지 10, 10a...실리콘 기판
11...캐비티 12...실리콘 기판의 이면
13...실리콘 기판의 표면 30, 30a...투광성 물질층
40...회로 패턴 41, 42...제1, 제2회로 패턴
43...비어 홀 44...도전성 물질
100...블레이드 휠 110...제거 홈
120...브레이커 블레이드 A...노치
C...절단 예정 선 F... 빔 스폿
S...스크라이빙 라인

Claims (15)

  1. 표면에 복수의 발광소자 칩이 탑재되고, 상기 복수의 발광소자 칩을 덮는 투광성 물질층이 형성된 실리콘 기판을 준비하는 단계;
    기계적 절단 방식에 의하여 절단 예정선을 따라 상기 복수의 발광소자 칩 사이의 상기 투광성 물질층을 제거하는 단계;
    레이저 가공 방식에 의하여 상기 실리콘 기판에 상기 절단 예정선과 대응되는 스크라이빙 라인을 형성하는 단계;
    상기 실리콘 기판에 기계적 충격을 가하여 상기 스크라이빙 라인을 따라 상기 실리콘 기판을 절단하여 개별 발광소자 패키지로 분리하는 단계;를 포함하는 발광소자 패키지의 절단방법.
  2. 제 1 항에 있어서,
    상기 투광성 물질층은 트랜스퍼 몰딩 방식에 의하여 형성되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  3. 제 1 항에 있어서,
    상기 기계적 절단방식은,
    블레이드 소잉법, 워터젯법 및 에어로졸젯법 중 어느 한 방식을 포함하는 것을특징으로 하는 발광소자 패키지의 절단방법.
  4. 제 1 항에 있어서,
    상기 기계적 절단방식은,
    상기 실리콘 기판을 상기 발광소자가 탑재된 표면으로부터 50㎛이하의 깊이로 절단하는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  5. 제 1 항에 있어서,
    상기 레이저 가공 방식은,
    상기 실리콘 기판의 일부를 절단하는 하프-커팅 방식인 것을 특징으로 하는 발광소자 패키지의 절단방법.
  6. 제 1 항에 있어서,
    상기 레이저 가공방식은,
    상기 실리콘 기판의 상기 발광소자가 탑재된 표면의 반대 표면에 레이저 빔을 조사하는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  7. 제 1 항에 있어서,
    상기 레이저 가공 방식은,
    상기 실리콘 기판의 외부 표면으로부터 삭마가 진행되는 레이저 어블레이션(laser ablation) 방식을 사용하는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  8. 제 7 항에 있어서,
    상기 레이저 어블레이션 방식을 통해,
    상기 실리콘 기판을 상기 발광소자가 탑재된 표면의 반대 표면으로부터 50㎛이하의 깊이로 절단되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  9. 제 7 항에 있어서,
    상기 스크라이빙 라인은 상기 실리콘 기판의 외부 표면에 형성되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  10. 제 9 항에 있어서,
    상기 스크라이빙 라인은 상기 실리콘 기판의 상기 발광소자가 탑재된 표면의 반대 표면에 형성되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  11. 제 1 항에 있어서,
    상기 레이저 가공 방식은,
    상기 실리콘 기판의 내부에 크랙을 발생시키는 레이저 스텔스(laser stealth) 방식을 사용하는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  12. 제 1 항에 있어서,
    상기 스크라이빙 라인은 상기 실리콘 기판의 내부에 형성되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  13. 제 1 항에 있어서,
    상기 개별 발광소자 패키지로 분리하는 단계는,
    상기 기계적 충격이 상기 실리콘 기판의 상기 발광소자가 탑재된 표면에 적용되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  14. 제 1 항에 있어서,
    상기 개별 발광소자 패키지로 분리하는 단계는,
    상기 기계적 충격이 상기 실리콘 기판의 상기 발광소자가 탑재된 표면의 반대표면에 적용되는 것을 특징으로 하는 발광소자 패키지의 절단방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 투광성 물질층은 투광성 실리콘계 폴리머를 포함하는 것을 특징으로 하는 발광소자 패키지의 절단방법.
KR1020120076939A 2012-07-13 2012-07-13 실리콘 기판을 채용한 발광소자 패키지의 절단 방법 KR20140009890A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120076939A KR20140009890A (ko) 2012-07-13 2012-07-13 실리콘 기판을 채용한 발광소자 패키지의 절단 방법
US13/844,742 US20140017837A1 (en) 2012-07-13 2013-03-15 Method of cutting silicon substrate having light-emitting element package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120076939A KR20140009890A (ko) 2012-07-13 2012-07-13 실리콘 기판을 채용한 발광소자 패키지의 절단 방법

Publications (1)

Publication Number Publication Date
KR20140009890A true KR20140009890A (ko) 2014-01-23

Family

ID=49914315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076939A KR20140009890A (ko) 2012-07-13 2012-07-13 실리콘 기판을 채용한 발광소자 패키지의 절단 방법

Country Status (2)

Country Link
US (1) US20140017837A1 (ko)
KR (1) KR20140009890A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004183A1 (en) * 2016-06-28 2018-01-04 Lg Electronics Inc. Solar cell module, method for manufacturing solar cell module, method for manufacturing electronic device having solar cell module
KR20180001962A (ko) * 2016-06-28 2018-01-05 엘지전자 주식회사 태양 전지 모듈과 상기 태양 전지 모듈의 제조 방법, 태양 전지 모듈을 구비하는 전자 기기의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10039663B2 (en) * 2013-07-12 2018-08-07 Hollister Incorporated System and methods for applying a total contact and offloading cast
JP2016025282A (ja) * 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法
WO2016064216A1 (ko) 2014-10-22 2016-04-28 안상정 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
JP6814646B2 (ja) * 2017-01-23 2021-01-20 株式会社ディスコ 光デバイスウェーハの加工方法
KR20210135128A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2023123189A (ja) * 2022-02-24 2023-09-05 株式会社デンソー 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004183A1 (en) * 2016-06-28 2018-01-04 Lg Electronics Inc. Solar cell module, method for manufacturing solar cell module, method for manufacturing electronic device having solar cell module
KR20180001962A (ko) * 2016-06-28 2018-01-05 엘지전자 주식회사 태양 전지 모듈과 상기 태양 전지 모듈의 제조 방법, 태양 전지 모듈을 구비하는 전자 기기의 제조 방법

Also Published As

Publication number Publication date
US20140017837A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
KR101887448B1 (ko) 세라믹 기판을 채용한 발광소자 패키지의 절단 방법 및 다층구조의 가공 대상물의 절단방법
KR20140009890A (ko) 실리콘 기판을 채용한 발광소자 패키지의 절단 방법
US9947843B2 (en) Method of producing a cover element and an optoelectronic component, cover element and optoelectronic component
US20100140630A1 (en) Method And Apparatus For Manufacturing LED Devices Using Laser Scribing
KR101390115B1 (ko) Ｌｅｄ 칩의 제조 방법
JP5261168B2 (ja) 電子部品製造用の切断装置及び切断方法
JP2004031526A (ja) ３族窒化物系化合物半導体素子の製造方法
CN102405520A (zh) 用于在玻璃基板上的芯片等级封装的镭射切割的方法
TWI789342B (zh) 具有側反射體及磷光體之覆晶發光二極體
KR20110040701A (ko) 발광장치
US8809189B2 (en) Method of forming through-silicon via using laser ablation
JP6974324B2 (ja) 側面反射器と蛍光体とを備えるフリップチップｌｅｄ
TWI668747B (zh) 半導體封裝模組的切割方法及半導體封裝單元
JP6711229B2 (ja) プリント基板の製造方法及び発光装置の製造方法
KR20130039494A (ko) 브레이커 블레이드 및 이를 이용한 발광소자 패키지의 절단 방법
JP6246497B2 (ja) 加工方法
KR101256929B1 (ko) 파장변환층이 형성된 발광소자 칩 및 그 제조방법
US11552226B2 (en) Method for producing an optoelectronic device
KR20130083208A (ko) 형광체 필름이 부착된 발광소자 칩 웨이퍼의 절단 방법
JP2017084888A (ja) 半導体発光装置、車両用灯具、及び、半導体発光装置の製造方法
JP2020141147A (ja) プリント基板及び発光装置並びにそれらの製造方法
CN111276577A (zh) 一种led芯片的制造方法
KR20110130757A (ko) Ｌｅｄ 패키지의 개별화 방법 및 개별화 장치
KR20130142165A (ko) 발광 소자의 개선된 싱귤레이션 방법 및 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid