JP2023123189A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023123189A
JP2023123189A JP2022027109A JP2022027109A JP2023123189A JP 2023123189 A JP2023123189 A JP 2023123189A JP 2022027109 A JP2022027109 A JP 2022027109A JP 2022027109 A JP2022027109 A JP 2022027109A JP 2023123189 A JP2023123189 A JP 2023123189A
Authority
JP
Japan
Prior art keywords
wafer
boundary
groove
blade
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022027109A
Other languages
English (en)
Inventor
文人 立花
Fumito Tachibana
雅史 植茶
Masafumi Uecha
裕司 南雲
Yuji Nagumo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2022027109A priority Critical patent/JP2023123189A/ja
Priority to US18/158,612 priority patent/US20230268230A1/en
Priority to TW112104840A priority patent/TWI824936B/zh
Priority to CN202310147709.3A priority patent/CN116646243A/zh
Publication of JP2023123189A publication Critical patent/JP2023123189A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ウエハと支持板の間に異物が混入してもスクライブ工程においてウエハが受けるダメージを軽減する。【解決手段】本明細書は半導体装置（３）の製造方法を開示する。その製造方法は、溝形成工程、スクライブ工程、ブレイク工程を備える。溝形成工程では、複数の半導体素子（３）が形成されたウエハ（２）の第１面（２ａ）に、隣り合う半導体素子の境界（４）に沿って溝（１１）を形成する。スクライブ工程では、第１面を支持板に向けてウエハを支持板（３１）に取り付け、境界に沿ってウエハの第２面側からスクライブブレード（３３）を押し当て、境界に沿ってウエハの内部に垂直クラック（５）を形成する。ブレイク工程では、境界にブレイクブレード（３４）を押し当て、境界に沿ってウエハを劈開させる。【選択図】図６

Description

本明細書が開示する技術は半導体装置の製造方法に関する。
半導体装置の製造方法の工程の中に、複数の半導体素子が形成されたウエハから半導体素子を個別に切り出す工程がある。従来は隣り合う半導体素子の境界に沿ってウエハを切断（ダイシング）していたが、近年、スクライブアンドブレイクという工法が採用され始めている。
この工法は、まず、隣り合う半導体素子の境界に沿ってスクライブブレード（周縁が薄くなっている円板ブレード）を押し当て、境界に沿ってウエハ内部にクラックを生じさせる。クラックは、ウエハの表面に対して垂直な方向に拡がるので、このクラックを以下では垂直クラックと称する。次に、境界に沿ってブレイクブレードを押し当て、境界に沿ってウエハを劈開させる。この工法は、ウエハにおいて隣り合う半導体素子の間の幅を従来のダイシング工法の場合よりも狭くすることができる。
特開２０１３－８９６２２号公報
スクライブ工程では、支持板に取り付けたウエハにスクライブブレードを強く押し当てる。それゆえ、ウエハの裏面と支持板の間に異物があると、ウエハは異物とスクライブブレードに挟まれ、極めて局所的にウエハが強く圧迫されてダメージを受けるおそれがある。本明細書は、ウエハと支持板の間に異物が混入してもスクライブ工程においてウエハにダメージを及ぼさない（少なくともダメージを低減する）技術を提供する。
本明細書が開示する製造方法は、溝形成工程と、スクライブ工程と、ブレイク工程を備える。溝形成工程では、複数の半導体素子（３）が形成されたウエハ（２）の第１面（２ａ）に、隣り合う半導体素子の境界（４）に沿って溝（１１）を形成する。スクライブ工程では、第１面を支持板（３１）に向けてウエハを支持板に取り付け、境界に沿ってウエハの第２面（２ｂ）の側からスクライブブレード（３３）を押し当て、境界に沿ってウエハの内部に垂直クラック（５）を形成する。ブレイク工程では、境界にブレイクブレード（３４）を押し当て、境界に沿ってウエハを劈開させる。
本明細書が開示する製造方法では、スクライブブレードを押し当てる面（第１面）の反対面（第２面）に溝を形成する。スクライブの際、境界（隣り合う半導体素子の境界）の直下に異物が混入しても、異物は溝に入るため、ウエハがスクライブブレードと異物の間に強く挟まれることがない。ウエハと支持板の間に異物が混入してもスクライブ工程においてウエハにダメージが及ばない（少なくともダメージが低減される）。
上述した溝は、半導体素子としての機能を実現するための構造を形成する工程によって形成されてもよい。例えば、半導体素子が形成される領域にエッチングでトレンチを形成する工程によって溝が形成されてもよい。あるいは、溝の内面にシリコン酸化膜が形成されており、そのシリコン酸化膜は、半導体素子の上にシリコン酸化膜を形成する工程にて形成されてもよい。あるいは、半導体素子の上に樹脂層を形成する工程にて溝が形成されてもよい。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
ウエハの平面図である。 溝形成工程を説明する図である（１）。 溝形成工程を説明する図である（２）。 溝形成工程を説明する図である（３）。 溝形成工程を説明する図である（４）。 スクライブ工程を説明する図である。 ブレイク工程を説明する図である（１）。 ブレイク工程を説明する図である（２）。
図面を参照して実施例の製造方法を説明する。図１は、複数の半導体素子３が格子状に形成されたウエハ２の平面図である。図１では、半導体素子３を実線の矩形で模式的に表してある。いくつかの実線矩形には符号「３」を付することを省略した。説明の便宜上、隣り合う半導体素子３の間の境界であって後にウエハ２を個々の半導体素子３に分割する際の分割線をスクライブ線４と称する。図１では、スクライブ線４を一点鎖線で表してある。ウエハ２から分離された個々の半導体素子３が半導体装置に相当する。半導体素子３は、トランジスタやダイオードなどの機能を有する素子である。
ウエハ２の材料は、ＳｉＣ、ＧａＮなど、半導体材料であればよいが、結晶面が形成される半導体材料であることが望ましい。ウエハ２は、結晶面がウエハ表面に対して垂直となるように形成されている。また、複数の半導体素子３は、ウエハの平面視においてスクライブ線４（隣り合う半導体素子３の境界）が結晶面と一致するように形成される。
図２以降では、図１のII－II線に沿った断面を参照しつつ半導体装置（半導体素子３）の製造方法を説明する。説明の便宜上、図１のII－II線の左側の半導体素子を符号３ａで表し、右側の半導体素子を符号３ｂで表す。実施例の製造方法は、溝形成工程、スクライブ工程、ブレイク工程を含んでいる。
（溝形成工程）図２－５を参照しつつ溝形成工程を説明する。説明の便宜上、ウエハ２の両面のうち、ゲートやチャネルなど、表層に半導体素子３ａ、３ｂの主要構造が形成されている側を第１面２ａと称し、その反対側の面を第２面２ｂと称する。
図２のウエハ２の断面において、左側の破線から左側の領域が半導体素子３ａであり、右側の破線から右側の領域が半導体素子３ｂである。半導体素子３ａ、３ｂの内部に形成されているチャネルやゲート電極などの主構造（半導体素子の機能を実現するために必要な構造のうちの主要な構造）の図示は省略した。半導体素子３ａと半導体素子３ｂの間に前述したスクライブ線４が位置する。図２以降では、スクライブ線４は一点鎖線で表してある。
溝形成工程では、複数の半導体素子３が形成されたウエハ２の第１面２ａに、隣り合う半導体素子３ａ、３ｂの境界（スクライブ線４）に沿って溝１１を形成する。図２は、溝１１を形成する前のウエハ２の断面を示している。ウエハの第１面２ａの側にドライエッチングなどの処理を行い、スクライブ線４に沿って溝１１を形成する（図３）。溝１１を形成するためのドライエッチング処理は、半導体素子３ａ、３ｂの領域に半導体素子としての機能を実現するための構造（例えばトレンチ）を作り込む形成の一つであってよい。それゆえ、半導体素子３ａ、３ｂの領域にも溝１１が形成される。
次いで、第１面２ａの上にシリコン酸化膜２１を形成する（図４）。シリコン酸化膜２１も、半導体素子３ａ、３ｂの機能の一つを担うので、半導体素子３ａ、３ｂの上にもシリコン酸化膜２１が形成される。半導体素子３ａ、３ｂの領域におけるシリコン酸化膜２１は、半導体素子３ａ、３ｂの表層を絶縁するために設けられる。シリコン酸化膜２１は、溝１１の側面と底面にも形成される。
次いで、シリコン酸化膜２１の上に、樹脂層２２を形成する（図５）。樹脂層２２は、半導体素子３ａ、３ｂの表面を保護する目的があるので、半導体素子３ａ、３ｂの上にも形成される。ただし、樹脂層２２は、溝１１の外側のみに形成される。樹脂層２２は、例えば、ポリイミドやポリアミドの層である。
こうしてウエハ２の第１面２ａの側に形成された溝１１は、幅が概ね１０－１００ミクロン、深さが概ね５－５０ミクロンである。溝１１の底面は平坦である。
シリコン酸化膜２１や樹脂層２２も、半導体素子としての機能を実現するための構造を形成する工程によって形成されてもよい。前述したように、溝１１の内面にはシリコン酸化膜２１が形成されているが、このシリコン酸化膜２１は、半導体素子３ａ、３ｂの上にシリコン酸化膜を形成する工程にて形成されてもよい。あるいは、溝１１は、樹脂層２２によって深さを増しているが、この樹脂層２２は、半導体素子３ａ、３ｂの上に樹脂層を形成する工程にて形成されてもよい。
（スクライブ工程）溝形成工程に続いてスクライブ工程が実施される。図６を参照してスクライブ工程を説明する。スクライブ工程では、第１面２ａを支持板３１に向けてウエハ２を支持板３１に取り付ける。スクライブ線４に沿ってウエハ２の第２面２ｂの側からスクライブブレード３３を押し当て、スクライブ線４に沿ってウエハ２の内部に垂直クラック５を形成する。
なお、ウエハ２と支持板３１の間には固定シート３２が挟まれる。固定シート３２は、スクライブブレード３３をスクライブ線４に沿って移動させるときにウエハ２が動かないようにするために挟まれている。
スクライブブレード３３は円盤状の部品であり、支持装置（不図示）に軸支されている。スクライブブレード３３をウエハ２に押し付けつつスクライブ線４に沿って移動させる。移動の際、スクライブブレード３３は、路面上を転がるタイヤのようにウエハ２の上を滑ることなく転がる。スクライブブレード３３は、周縁のエッジは鋭いがウエハ２を切ることはなく、第２面２ｂの側からウエハ２に押し付けられるだけである。先に述べたように、スクライブ線４はウエハ２の結晶面に沿っており、スクライブブレード３３を強く押し当てるとスクライブ線４に沿ってウエハ２の内部に垂直クラック５が生じる。「垂直クラック」は、ウエハ２の表面に対して垂直に拡がるクラックを意味する。別言すれば、垂直クラック５は、ウエハ２の結晶面に沿って拡がる。
ウエハ２を固定シート３２付きの支持板３１に取り付ける際、ウエハ２と支持板３１（固定シート３２）の間に塵埃などの異物１００が挟まれる可能性がある。異物１００が挟まれたままウエハ２にスクライブブレード３３を強く押し当てると、異物１００とスクライブブレード３３の間でウエハ２に局所的な極めて強い集中応力が生じ、ウエハ２がダメージを受ける可能性がある。しかし、実施例の製造方法では、支持板３１を向いているウエハ２の面（第１面２ａ）に、スクライブ線４に沿って溝１１が形成されているので、図６に示すように、異物１００は溝１１に入る。それゆえ、ウエハ２がスクライブブレード３３と異物１００に強く挟まれることがなく、ウエハ２が大きいダメージを受けずに済む。
溝１１の底面が平坦であることもウエハ２が受けるダメージの軽減に貢献する。溝１１の底面が平坦であることによって、入り込んだ異物１００とスクライブプレート３３の間にウエハ２が強く挟まれることがなくなり、ウエハ２が大きいダメージを受けずに済む。また、溝１１がＶ字形状である場合、溝の底が鋭角となるため、スクライブプレート３３を押し付けたときに異物が溝の底面に当たる場合、溝のＶ字の底から新たなクラックが生じるおそれがある。
（ブレイク工程）スクライブ工程に続いてブレイク工程が実施される。図７、８を参照してブレイク工程を説明する。ブレイク工程では、スクライブ線４に沿ってブレイクブレード３４を押し当て、スクライブ線４に沿ってウエハ２を劈開させる。図７はブレイクブレード３４を押し当てる前の断面を示している。ウエハ２に押し当てられたブレイクブレード３４を仮想線（二点鎖線）で描いてある。図８は、ブレイクブレード３４を押し当てた後であって、ウエハ２がスクライブ線４に沿って劈開し、ウエハ２が半導体素子３ａの側と半導体素子３ｂの側に分割された断面を示している。
ブレイクブレード３４は、ウエハ２の直径と同等の長さを有しており、スクライブ線４の全長にわたってウエハ２に押し当てられる。ウエハ２の内部では、スクライブ線４に沿って垂直クラック５が形成されている。ブレイクブレード３４がウエハ２に強く押し当てられると、垂直クラック５がさらに広がり、ウエハ２は、スクライブ線４に沿って劈開する（図８参照）。図８では垂直クラック５の痕跡に符号「５ａ」を付してある。
なお、ブレイクブレード３４は、ウエハ２の第２面２ｂに押し当てられる。すなわち、ブレイクブレード３４は、溝１１の底面に押し当てられることになる。
また、ブレイク工程では、ウエハ２は一旦支持板３１から外され、第１面２ａを支持板３１に向けて取り付けられる。このとき、別の固定シート３５がウエハ２と支持板３１の間に挟まれる（図７、８参照）。別の固定シート３５は、ブレイクブレード３４を押し当てる際にウエハ２が支持板３１からずれないようにするために採用される。
以上の通り、実施例の製造方法によれば、スクライブ線４に沿ってウエハ２の第１面２ａに溝１１を形成し、溝１１の側を支持板３１に向けた状態でスクライブブレード３３をウエハ２に押し当てる。溝１１を導入することにより、スクライブブレード３３がウエハ２に強く押し当てられた際、異物１００の噛み込みによるダメージが生じない（少なくともウエハ２が受けるダメージが軽減される）。
繰り返しになるが、スクライブブレード３３とブレイクブレード３４は、いずれも、ウエハ２を切断（切削）しない。スクライブブレード３３はウエハ２の内部に垂直クラック５を生じさせ、ブレイクブレード３４はウエハ２を劈開させる。
なお、シリコン酸化膜２１と樹脂層２２の少なくとも一方、あるいは両方とも、無くてもよい。ただし、溝１１を形成する工程、シリコン酸化膜２１を形成する工程、および、樹脂層２２を形成する工程は、いずれも、半導体素子３を製造する上で必要な工程（半導体素子としての機能を実現するための構造を形成する工程）で同時に実現可能である。それゆえ、従来の製造方法に対してスクライブ線４に沿って溝１１を形成する工程（及び、シリコン酸化膜２１／樹脂層２２を形成する工程）を追加するのにわずかなコスト増で済む。
実施例で説明した技術に関する留意点を述べる。実施例の製造方法では、ブレイク工程においてブレイクブレード３４は第１面２ａに押し当てられる。ブレイクブレード３４は第２面２ｂに押し当てられてもよい。スクライブブレード３３とブレイクブレード３４は、前述した機能を実現するものであれば、どのような材質で作られてもよく、また、どのような形状であってもよい。
溝１１に入り込んだ異物１００は、粘着性を有する固定シート３２に捉えられるので、固定シート３２をウエハ２から剥がす際に固定シート３２とともにウエハ２から取り除かれる。
垂直クラック５は、ウエハ２の第１面２ａと第２面２ｂの一方にまで達していてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：ウエハ ２ａ：第１面 ２ｂ：第２面 ３、３ａ、３ｂ：半導体素子 ４：スクライブ線 ５：垂直クラック １１：溝 ２１：シリコン酸化膜 ２２：樹脂層 ３１：支持板 ３２、３５：固定シート ３３：スクライブブレード ３４：ブレイクブレード １００：異物

Claims (5)

  1. 半導体装置（３）の製造方法であって、
    複数の半導体素子（３）が形成されたウエハ（２）の第１面（２ａ）に、隣り合う前記半導体素子の境界（４）に沿って溝（１１）を形成する溝形成工程と、
    前記第１面を支持板（３１）に向けて前記ウエハを前記支持板に取り付け、前記境界に沿って前記ウエハの第２面（２ｂ）の側からスクライブブレード（３３）を押し当て、前記境界に沿って前記ウエハの内部に垂直クラック（５）を形成するスクライブ工程と、
    前記境界に前記ウエハにブレイクブレード（３４）を押し当て、前記境界に沿って前記ウエハを劈開させるブレイク工程と、
    を備えている、製造方法。
  2. 前記溝は、前記半導体素子としての機能を実現するための構造を形成する工程によって形成される、請求項１に記載の製造方法。
  3. 前記半導体素子が形成される領域にエッチングでトレンチを形成する工程によって前記溝が形成される、請求項２に記載の製造方法。
  4. 前記溝の内面にシリコン酸化膜（２１）が形成されており、前記シリコン酸化膜は、前記半導体素子の上にシリコン酸化膜を形成する工程にて形成される、請求項２に記載の製造方法。
  5. 前記半導体素子の上に樹脂層を形成する工程にて前記溝が形成される、請求項２に記載の製造方法。
JP2022027109A 2022-02-24 2022-02-24 半導体装置の製造方法 Pending JP2023123189A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022027109A JP2023123189A (ja) 2022-02-24 2022-02-24 半導体装置の製造方法
US18/158,612 US20230268230A1 (en) 2022-02-24 2023-01-24 Manufacturing method of semiconductor device
TW112104840A TWI824936B (zh) 2022-02-24 2023-02-10 半導體裝置的製造方法
CN202310147709.3A CN116646243A (zh) 2022-02-24 2023-02-22 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022027109A JP2023123189A (ja) 2022-02-24 2022-02-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023123189A true JP2023123189A (ja) 2023-09-05

Family

ID=87574497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022027109A Pending JP2023123189A (ja) 2022-02-24 2022-02-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230268230A1 (ja)
JP (1) JP2023123189A (ja)
CN (1) CN116646243A (ja)
TW (1) TWI824936B (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140009890A (ko) * 2012-07-13 2014-01-23 삼성전자주식회사 실리콘 기판을 채용한 발광소자 패키지의 절단 방법
CN111116029A (zh) * 2014-05-30 2020-05-08 三星钻石工业股份有限公司 脆性基板的裂缝线形成方法及脆性基板
TWI651182B (zh) * 2014-06-26 2019-02-21 日商三星鑽石工業股份有限公司 脆性基板之切斷方法及劃線裝置

Also Published As

Publication number Publication date
CN116646243A (zh) 2023-08-25
US20230268230A1 (en) 2023-08-24
TW202335076A (zh) 2023-09-01
TWI824936B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
JP5128897B2 (ja) ウエーハの分割方法
KR20090006811A (ko) 취성 파괴성 물질로 이루어진 평판을 레이저를 이용하여다수 개의 개별 판들로 분리하는 방법 및 장치
JP5473879B2 (ja) 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
CN107634032B (zh) 晶片及晶片制造方法
JP5509057B2 (ja) 半導体チップの製造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
JP2004140179A (ja) 半導体装置及びその製造方法
JP2017054861A (ja) 半導体装置の製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
US10804154B2 (en) Wafer processing method
JP2016167573A (ja) 半導体装置の製造方法
KR20160071312A (ko) 기판의 분단방법 및 분단장치
JP2023123189A (ja) 半導体装置の製造方法
US20230268185A1 (en) Manufacturing method of semiconductor device
TWI847528B (zh) 半導體裝置的製造方法
US20240162092A1 (en) Manufacturing method of semiconductor device
JPH05285935A (ja) 半導体基板の分割方法
US20240030056A1 (en) Manufacturing method of semiconductor device
JP5509051B2 (ja) 半導体チップの製造方法
JP2009054718A (ja) 半導体装置の製造方法
JP6175156B2 (ja) 基板の分断装置
JP2022108406A (ja) 半導体チップ、半導体装置、および半導体装置の製造方法
JP2023034334A (ja) 半導体装置の製造方法
JP2024018453A (ja) 半導体装置及びその製造方法
TW202422805A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240510