TWI668747B - 半導體封裝模組的切割方法及半導體封裝單元 - Google Patents
半導體封裝模組的切割方法及半導體封裝單元 Download PDFInfo
- Publication number
- TWI668747B TWI668747B TW107105551A TW107105551A TWI668747B TW I668747 B TWI668747 B TW I668747B TW 107105551 A TW107105551 A TW 107105551A TW 107105551 A TW107105551 A TW 107105551A TW I668747 B TWI668747 B TW I668747B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- semiconductor
- cutting
- layer
- encapsulation layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000005520 cutting process Methods 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 164
- 238000005538 encapsulation Methods 0.000 claims abstract description 82
- 238000004806 packaging method and process Methods 0.000 claims abstract description 75
- 235000012431 wafers Nutrition 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 108
- 239000011241 protective layer Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
本發明為一種半導體封裝模組的切割方法及其半導體封裝單元。半導體封裝模組的切割方法包括以下步驟。於基板上設置複數個半導體晶片，並以封裝層包覆半導體晶片及基板的表面。在基板的表面定義複數個切割線，並以雷射在切割線上的基板或封裝層上形成複數個點狀凹陷部，而後對基板施力，使得基板沿著切割線裂開，並形成複數個半導體封裝單元。
Description
本發明為一種半導體封裝模組的切割方法及其半導體封裝單元，主要使用雷射切割半導體封裝模組，並於切割時調整雷射的功率或投射在基板或封裝層的時間，以提高單位面積上半導體封裝單元的設置數量、提高製程的產出及降低半導體封裝單元的製作成本。
發光二極體(LED；Light-Emitting Diode)由於具備有壽命長、體積小、耗電量少、反應速度快、無輻射及單色性發光之特性及優點，因此被廣泛應用於指示燈、廣告看板、交通號誌燈、汽車車燈、顯示器面板、通訊器具、消費電子等各項產品中。
如圖1及圖2所示，分別為習用技術發光二極體的側視圖及俯視圖，發光二極體模組10包括一基板11、複數個發光二極體晶粒13及至少一封裝層15，其中基板11上設置複數個發光二
極體晶粒13，並以封裝層15包覆基板11上的各個發光二極體晶粒13，藉此在各個發光二極體晶粒13上形成一封裝體151及保護層153。具體來說，封裝體151可為半圓球狀、平面或曲面的構造，除了可用以保護發光二極體晶粒13之外，亦可用以聚焦發光二極體晶粒13所產生的光源。
在完成發光二極體晶粒13及封裝層15的設置後，可透過刀具12切割兩個相鄰的發光二極體晶粒13之間的封裝層15及基板11，例如可沿著圖1及圖2的切割線14切割發光二極體模組10，藉此以形成複數個發光二極體101。
此外為了方便使用刀具12切割發光二極體模組10，在基板11上設置發光二極體晶粒13時，會在相鄰的發光二極體晶粒13之間除了保護層153作用寬度外還預留一切割通道17，以避免在切割過程中，刀具12損壞了封裝體151或發光二極體晶粒13。由於切割通道17的存在，將減少基板11上可設置發光二極體晶粒13的數量，相對也增加發光二極體晶粒13的製作成本。
此外發光二極體模組10在經過刀具12切割後，往往會產生碎屑，因此往往需要以水或清潔液沖洗經過切割的發光二極體101。然而在清潔發光二極體101的過程中，有可能會導致基板11上的封裝層15或剩下的保護層153脫離，進而降低發光二極體101的良率。
本發明為一種半導體封裝模組的切割方法及其半導體封裝單元，使用雷射切割半導體封裝模組，相較於使用刀具切割基板或封裝層，可有效減少基板上預留的切割通道的面積，以提高單位面積上半導體封裝單元的設置數量、提高製程的產出及降低半導體封裝單元的製作成本。
本發明為一種半導體封裝模組的切割方法，使用雷射切割半導體封裝模組，在使用雷射切割半導體封裝時，可調整雷射的功率或投射在基板或封裝層的時間，以避免雷射在切割時燒焦封裝層而影響半導體封裝單元的良率、可靠度及信賴度。
本發明提出一種半導體封裝模組的切割方法，包括：在一基板的一表面上設置複數個半導體晶片；以一封裝層包覆設置在該基板的表面的半導體晶片；將一雷射投射在相鄰兩個該半導體晶片之間的基板或該封裝層，並在該基板或該封裝層上形成複數個點狀凹陷部；及對該基板施力，使得該基板沿著該複數個點狀凹陷部裂開，並形成複數個半導體封裝單元。
本發明提出另一種半導體封裝模組的切割方法，包括：在一基板的一表面上設置複數個半導體晶片；以一封裝層包覆該基板表面的該半導體晶片；依據該半導體晶片的設置位置，在該基板的表面定義出複數個切割線，其中各個該切割線位於兩個該半導體晶片之間，且該各個切割線包括複數個切割區段；將一雷射依序投射在不相鄰的切割區段的該基板或該封裝層，並依序在不相鄰的切割區段的該基板或該封裝層上形成複數個切割痕，直
到以該雷射在所有的切割線上形成該切割痕；及對該基板施力，使得該基板沿著該切割痕裂開，並形成複數個半導體封裝單元。
本發明提出另一種半導體封裝模組的切割方法，一種半導體封裝模組的切割方法，包括：以一封裝層包覆設置在至少一半導體晶片；將一雷射投射在相鄰兩個該半導體晶片之間的該封裝層，並在該封裝層上形成複數個點狀凹陷部；及對該封裝層施力，使得該封裝層沿著該複數個點狀凹陷部裂開，並形成複數個半導體封裝單元。
本發明提出一種半導體封裝單元，包括：一基板，包括一上表面、一下表面及複數個側表面，其中該上表面與該下表面相對，而該複數個側表面則環設在該上表面及該下表面的周圍；至少一半導體晶片，位於該基板的該上表面；一封裝層，設置在該基板的上表面，並包覆該半導體晶片，並具有複數個側邊；及一鋸齒狀構造或一圓錐狀構造，包括複數個點狀凹陷部，位於該基板的至少一該側表面及該封裝層的至少一該側邊。
本發明提出一種半導體封裝單元，包括：至少一半導體晶片；一封裝層，設置並包覆該半導體晶片，具有複數個側邊；及一鋸齒狀構造或一圓錐狀構造，包括複數個點狀凹陷部，位於該封裝層的至少一該側邊。
在本發明一實施例中，將該雷射一次或多次投射打點在該基板或該封裝層的相同位置上，並於該基板或該封裝層上形成該複數個點狀凹陷部。
在本發明一實施例中，包括以下步驟：依據該半導體晶片的設置位置，在該基板的表面定義出複數個切割線，以該雷射沿著該切割線在該基板或該封裝層形成該複數個點狀凹陷部。
在本發明一實施例中，其中該封裝層包括至少一封裝體及至少一保護層，該封裝體為半圓球狀、方形體、平面或曲面構造並包覆該半導體晶片，而該保護層則位於未設置該封裝體的該基板的表面。
在本發明一實施例中，其中該切割痕包括複數個點狀凹陷部。
在本發明一實施例中，其中位於該封裝層的至少一該側邊的該點狀凹陷部包括一第一弧形結構，而位於該基板的至少一該側表面的該點狀凹陷部則包括一第二弧形結構，且該第一弧形結構的弧度與該第二弧形結構不同。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧半導體封裝模組
101‧‧‧半導體封裝單元
11‧‧‧基板
12‧‧‧刀具
13‧‧‧半導體晶片
14‧‧‧切割線
15‧‧‧封裝層
151‧‧‧封裝體
153‧‧‧保護層
17‧‧‧切割通道
20‧‧‧半導體封裝模組
201‧‧‧半導體封裝單元
21‧‧‧基板
211‧‧‧上表面
213‧‧‧下表面
215‧‧‧側表面
217‧‧‧第二弧形結構
22‧‧‧雷射
23‧‧‧半導體晶片
231‧‧‧發光二極體晶粒
24‧‧‧切割線
241‧‧‧第一切割線
2411‧‧‧第一切割區段
243‧‧‧第二切割線
2431‧‧‧第二切割區段
25‧‧‧封裝層
251‧‧‧封裝體
253‧‧‧保護層
255‧‧‧側邊
257‧‧‧第一弧形結構
27‧‧‧切割通道
29‧‧‧點狀凹陷部
290‧‧‧鋸齒狀構造
291‧‧‧第一點狀凹陷部
293‧‧‧第二點狀凹陷部
296‧‧‧保護層凹陷部
297‧‧‧基板凹陷部
298‧‧‧雷射點凹陷部
39‧‧‧切割痕
A‧‧‧區域
B‧‧‧區域
C‧‧‧區域
圖1為習用技術半導體封裝模組的側視圖。
圖2為習用技術半導體封裝模組的俯視圖。
圖3為本發明半導體封裝模組一實施例的俯視圖。
圖4為本發明半導體封裝模組一實施例的側視圖。
圖5為本發明半導體封裝模組一實施例的放大俯視圖。
圖6為本發明半導體封裝模組一實施例的放大側視圖。
圖7為本發明半導體封裝模組一實施例的放大側視圖。
圖8為本發明半導體封裝模組一實施例的放大側視圖。
圖9為本發明半導體封裝模組又一實施例的俯視圖。
圖10為本發明半導體封裝模組又一實施例的俯視圖。
圖11為本發明半導體封裝模組又一實施例的俯視圖。
圖12為本發明半導體封裝單元一實施例的立體示意圖。
圖13為本發明半導體封裝單元一實施例的俯視圖。
圖14為本發明半導體封裝單元的部分構造一實施例的剖面圖。
請參閱圖3及圖4，分別為本發明半導體封裝模組一實施例的俯視圖及側視圖。如圖所示，本發明所述的半導體封裝模組20包括一基板21、複數個半導體晶片23及一封裝層25，其中各個半導體晶片23設置於基板21的表面，而封裝層25則包覆各個半導體晶片23及/或基板21的表面。
在本發明一實施例中，各個半導體晶片23可以矩陣方式設置在基板21的表面。為了說明時的便利性，本發明圖式的半導體晶片23皆以矩陣方式排列，但以矩陣方式設置半導體晶片23僅為本發明一實施例，而非本發明權利範圍的限制。
在本發明一實施例中，半導體晶片23可為IC晶片、半導體元件或發光二極體晶粒。或，基板21可為矽(Si)基板、氧化鋁(Al2O3)基板、氮化鋁(AlN)基板、藍寶石基板、碳化矽(SiC)基板、電路板(PCB)、陶瓷基板或一暫時基板。或，封裝層25可以是一由矽膠、環氧樹脂、壓克力、光阻劑、透明或非透明膠體所製成者。或，封裝層25內也可添加一螢光材質、光阻材質、保護材質或散熱材質。
以半導體晶片23為發光二極體晶粒231為例，發光二極體晶粒231包括P型材料及N型材料的層疊，並於P型材料及N型材料之間形成PN介面。在本發明一實施例中，可於基板21上形成N型材料，而後在N型材料上形成P型材料，最後再透過曝光、顯影及蝕刻等半導體製程，完成N型材料及P型材料的設置，藉此在基板上形成複數個發光二極體晶粒231。上述發光二極體晶粒231的製作方法是本發明領域常見的技術，在此便不再多做說明，此外對本發明領域的技術人員來說，亦可以不同的方式及步驟製作發光二極體晶粒231。在本發明另一實施例中，發光二極體晶粒231亦可以覆晶方式設置在一基板21的表面。
在本發明一實施例中，基板21上可設置供電電路(未顯示)，而發光二極體晶粒231則電性連接基板21的供電電路，並以供電電路對發光二極體晶粒231供電，使得發光二極體晶粒231發出光源。供電電路可以設置在基板21的表面，此外亦可貫穿基板21，例如可於基板21上形成複數個貫穿孔，並在貫穿孔內設置
導電金屬以形成供電電路。供電電路的設置同樣是本發明領域常見的技術，並具有各種不同的設置方式，在此亦不再贅述。
在完成發光二極體晶粒231的設置及電路連接之後，可於發光二極體晶粒231及/或基板21的表面設置封裝層25。封裝層25可包括封裝體251及保護層253，如圖4所示，於各個發光二極體晶粒231上分別設置封裝體251，封裝體251可用以保護發光二極體晶粒23及供電電路。封裝體251可為如圖所示之半圓球狀，用以聚集發光二極體晶粒231所產生的光源，以產生所需的光形。在不同實施例中封裝體251亦可為方形體、平面、曲面結構或多邊形體。在以封裝層25包覆發光二極體晶粒231的過程中，通常會有部分的封裝層25溢流到基板21的表面，並在基板21的表面形成保護層253。
在本發明圖式及上述說明中，主要以一個封裝體251包覆單一個發光二極體晶粒231，但在實際應用時，封裝體251亦可用以包覆複數個發光二極體晶粒231，例如封裝體251可用以包覆複數個設置在基板21表面的發光二極體晶粒231，亦可用以包覆複數個以層疊方式設置的發光二極晶粒231。
在完成上述半導體晶片23及封裝層25的設置之後，便會開始進行半導體封裝模組20的切割製程。在本發明中主要使用雷射22切割半導體封裝模組20，以形成複數個單獨的半導體封裝單元201。
如先前技術所述，在將發光二極體晶粒13及封裝體151
設置在基板11表面時，通常會在相鄰的封裝體151之間預留切割通道17，以避免在切割的過程中損害封裝體151及/或發光二極體晶粒13，如圖1及圖2所示。然而切割通道17的設置，將會造成相同作用面積的基板11上設置的發光二極體晶粒13的數量降低，並影響發光二極體101的製作效率。
在本發明中是使用雷射22切割半導體封裝20，如此將可以減小切割通道27的面積，甚至可省去設置切割通道27的面積，如圖3及圖4的切割通道27的寬度明顯小於圖1及圖2的切割通道17的寬度，因此在相同面積的基板11/21表面，可設置更多數量的發光二極體晶粒231，相對也將降低發光二極體晶粒231的製作成本。另外，由於本發明可以減少切割通道27的面積，相對也可以擴大封裝體251的球體面積，藉此以提高半導體封裝單元201的發光效率。
然而在透過雷射22切割基板21或封裝層25時，雷射22所產生的高溫有可能會燒焦基板21或封裝層25，例如保護層253及/封裝體251都有可能會吸收雷射22的能量而發生燒焦的情形，進而影響半導體封裝單元201的良率。為了解決上述的問題，本發明提出了將雷射22投射在相鄰的半導體晶片23之間的基板21及/或封裝層25的保護層253上，並在基板21及/或封裝層25上形成複數個點狀凹陷部29，藉此以降低封裝層25發生燒焦的機率及燒焦的面積。
在使用雷射22切割半導體封裝模組20時，可依據半導
體晶片23的設置位置，在基板21的表面定義出複數個切割線24，其中切割線24是虛擬的線，並位於兩個半導體晶片23之間，而雷射22投射在切割線24上，並沿著切割線24位移，以在基板21及/或封裝層25上形成複數個點狀凹陷部29。例如基板21的半導體晶片23可以矩陣方式排列，並以棋盤狀的方式定義切割線24。雷射22沿著切割線24位移的過程中，可以一定的週期或頻率開啟及關閉雷射22，或者是以一定的週期或頻率增強及降低雷射22的能量，如此將可沿著切割線24，在基板21的表面形成複數個不連續的點狀凹陷部29，如圖5所示。圖5的區域A對應於圖3的區域A。
由於雷射22在切割半導體封裝模組20的基板21及/或封裝層25時，並不會一長時間處在開啟或高能量狀況，如此將可大幅降低封裝層25的保護層253及/或封裝體251燒焦的機率及燒焦的面積。此外更可縮小切割通道27的面積，甚至可省略切割通道27的設置，使得單位面積的基板21表面可設置更多的半導體晶片23，並提高半導體封裝單元201的產出數量。
在本發明一實施例中，可將封裝層25均勻設置在基板21的表面並包覆半導體晶片23，而後再透過雷射22在封裝層25及基板21上形成點狀凹陷部29。最後可沿著點狀凹陷部29折斷半導體封裝模組20及/或基板21，以形成半導體封裝單元201。以此一方式所製作的發光二極體封裝單元201的封裝層25的外觀可是一方形體。
在本發明一實施例中，亦可沿著切割線24，將雷射22一次或多次投射打點在基板21及或封裝層25的相同位置上，以在基板21及/或封裝層25上形成複數個點狀凹陷部29。具體來說，可先使用雷射22在基板21及/或封裝層25上形成具有第一深度H1的第一點狀凹陷部291，如圖6所示。在經過一段時間後，再次將雷射22投射在基板21及/或封裝層25上的第一點狀凹陷部291，並於基板21及/或封裝層25上形成具有第二深度H2的第二點狀凹陷部293，其中第二深度H2大於第一深度H1，如圖7所示。之後可重複多次上述的步驟，直到基板21及/或封裝層25上的點狀凹陷部29的深度達到預設的深度H，如圖8所示。在上述實施例中，主要以雷射22對基板21及/或封裝層25進行三次的投射，以形成點狀凹陷部29，但本發明權利範圍並不侷限在三次，在實際應用時可以進行單次投射、兩次投射、三次投射或三次以上的投射，以形成點狀凹陷部29。
具體來說雷射22可用以產生單一波長及單一能量，並分次點狀投射在基板21及/或封裝層25上，以形成點狀凹陷部29。此外雷射22亦可用以產生不同波長及不同能量，並分次點狀投射在基板21及/或封裝層25上，同樣可以形成點狀凹陷部29。
由於雷射22分次在基板21及/或封裝層25上形成第一點狀凹陷部291、第二點狀凹陷部293及點狀凹陷部29，且形成第一點狀凹陷部291、第二點狀凹陷部293及點狀凹陷部29時具有一定的時間間隔，如此可於基板21及/或封裝層25冷卻之後，再
次將雷射22投射在同樣的位置，如此可進一步降低封裝層25的保護層253及/或封裝體251燒焦的機率及燒焦的面積。
具體來說，本發明的點狀凹陷部29並沒有貫穿基板21，因此在完成點狀凹陷部29的設置後，基板21並不會沿著點狀凹陷部29或切割線24斷開。在所有的切割線24上形成複數個點狀凹陷部29後，可對基板21施力，使得半導體封裝模組20的基板21沿著切割線24裂開，並形成複數個經過切割的半導體封裝單元201。
在本發明實施例中，以雷射22在基板21及/或封裝層25上所形成的點狀凹陷部29的剖面可為弧狀的構造，如圖6至圖8所示。圖6至圖8的區域B對應於圖4的區域B。此一具有弧狀構造的點狀凹陷部29為本發明所述之切割方法所製作的半導體封裝單元201的主要特徵。
在本發明一實施例中，點狀凹陷部29可分為保護層253部分斷開的保護層凹陷部296、基板21部分斷開的基板凹陷部297及雷射切割最終點的雷射點凹陷部298。其中，保護層凹陷部296最頂端的作用寬度約為1um~500um，基板凹陷部297最頂端的作用寬度約為1um~150um，而雷射點凹陷部298的作用寬度1um~100um。本發明點狀凹陷部29在對基板21施力，使得半導體封裝模組20的基板21沿著切割線24裂開，作用面積和寬度0.01um~100um非常小，甚至可忽略不計。相較於習用半導體封裝模組，除了每個半導體封裝單元(如半導體封裝單元101或半導體
封裝單元201)必須具備的保護層(如保護層153或保護層253)作用寬度外，還必須預留有切割通道(如切割通道17)位置，而本發明不需預留或使用切割通道(如切割通道17)，所有雷射加工都在原有的保護層(如保護層153或保護層253)垂直作用面積下進行。因此，在同一面積基板(如基板11或基板21)上可以放置更多的半導體晶片(如半導體晶片13或半導體晶片23)，產出更多的半導體封裝單元(如半導體封裝單元101或半導體封裝單元201)。
請參閱圖9，為本發明半導體封裝模組另一實施例的俯視圖。如圖所示，本發明所述的半導體封裝模組20包括一基板21、複數個半導體晶片23及一封裝層25，其中各個半導體晶片23設置於基板21的表面，而封裝層25則包覆各個半導體晶片23及/或基板21的表面。
依據位於基板21表面上半導體晶片23的設置位置，可於基板21的表面定義出複數個切割線24，其中切割線24為虛擬的線。各個切割線24位於相鄰的兩個半導體晶片23之間，且各個切割線24包括複數個切割區段(如第一切割區段2411及第二切割區段2431)。
在本發明一實施例中，基板21的表面所定義的切割線24可包括平行第一方向X設置的複數個第一切割線241，及平行第二方向Y設置的複數個第二切割線243，其中各個第一切割線241分別與各個第二切割線243交錯，而半導體晶片23位於兩條相鄰的第一切割線241及兩條相鄰的第二切割線243所形成的區域，
而雷射22可沿著虛擬的切割線24切割半導體封裝模組20及/或基板21。在本發明一實施例中，第一切割線241可與第二切割線243垂直，並在基板21上形成棋盤狀的構造，而各個半導體晶片23則位於棋盤格內。當然第一切割線241與第二切割線243垂直僅為本發明一實施例，而非本發明權利範圍的限制。
各個切割線24可包括複數個切割區段(如第一切割區段2411及第二切割區段2431)，例如第一切割線241包括複數個第一切割區段2411，而第二切割線243則包括複數個第二切割區段2431。為了減少封裝層25被雷射22燒焦的機率及燒焦的面積，本發明實施例中，會使得雷射22依序投射在不相鄰的切割區段(如第一切割區段2411及第二切割區段2431)的基板21及/或封裝層25，並依序在不相鄰的切割區段(如第一切割區段2411及第二切割區段2431)的基板21及/或封裝層25上形成複數個不連續的切割痕39，直到以雷射22在所有的切割線24上皆形成切割痕39，如圖10所示。
在本發明圖式中，第一切割區段2411位於第一切割線241上，並位在兩條相鄰的第二切割線243之間，而第二切割區段2431則位於第二切割線243上，並位在兩條相鄰的第一切割線241之間。但在實際應用時，第一切割區段2411及第二切割區段2431的長度並不侷限為兩條相鄰的第一切割線241及第二切割線243之間的間距，亦可大於或小於第一切割線241及第二切割線243之間的間距。
當所有的切割線24上皆形成切割痕39後，可對基板21施力，使得半導體封裝模組20的基板21沿著切割線24裂開，並形成複數個經過切割的半導體封裝單元201。
在本發明另一實施例中，亦可以圖3至圖8所述的方式，以複數個點狀凹陷部29形成單一個切割痕39，如圖11所示。雷射22可依序投射在不相鄰的切割區段(如第一切割區段2411及第二切割區段2431)，並依序在不相鄰的切割區段(如第一切割區段2411及第二切割區段2431)上形成複數個點狀凹陷部29以形成本實施例的切割痕39，直到所有的切割線24上皆佈滿多個點狀凹陷部29，並形成如圖3所示的構造。點狀凹陷部29的設置方式如圖3至圖8所述。
請參閱圖12及圖13，分別為本發明半導體封裝單元一實施例的立體示意圖及俯視圖。如圖所示，半導體封裝單元201包括一基板21、至少一半導體晶片23及一封裝層25，其中基板21包括一上表面211、一下表面213及複數個側表面215，上表面211與下表面213相對，而複數個側表面215則設置在上表面211及/或下表面213的側邊。
半導體晶片23設置在基板21的上表面211，而封裝層25則包覆半導體晶片23及基板21的上表面211。在本發明一實施例中，封裝層25包括封裝體251及保護層253，其中封裝體251用以包覆半導體晶片23，而保護層253則設置在基板21的部分上表面211。此外設置在基板21上表面211的封裝層25包括複數個
側邊255。
以本發明所述的切割方法所製作的半導體封裝單元201，會在基板21的至少一側表面215及封裝層25的至少一側邊255上形成一鋸齒狀構造或一圓錐狀構造290，如圖13所示為一鋸齒狀構造。具體來說當半導體封裝模組20沿著點狀凹陷部29及/或切割線24斷開時，將自然會在半導體封裝單元201的至少一側邊形成鋸齒狀構造290，其中鋸齒狀構造290是由複數個點狀凹陷部29所構成。另外，當半導體封裝模組20沿著點狀凹陷部29及/或切割線24斷開時，將自然會在半導體封裝單元201的至少一側邊形成斷面218，其中斷面218是因施力於基板21，使基板21沿著點狀凹陷部29及/或切割線24斷開所構成。
圖14為半導體封裝單元201的一點狀凹陷部29及/或鋸齒狀構造290的剖面示意圖。圖14的區域C是對應於圖12的區域C的放大剖面示意圖。封裝層25的至少一側邊255上具有一第一弧形結構257，而基板21的至少一側表面215上則具有一第二弧形結構217以及斷面218，其中第一弧形結構257與第二弧形結構217的弧度或曲面半徑可不同，且斷面218與第二弧形結構217連接。
在本發明又一實施例中，發光二極體晶粒231亦可先設置在一暫時基板(21)的表面。雷射22投射在相鄰兩個該半導體晶片23之間的該封裝體251上，並在該封裝體251上形成複數個點狀凹陷部29，之後先移除暫時基板後再對該封裝體251施力，使
得該封裝體251沿著該複數個點狀凹陷部29裂開，並形成複數個只有半導體晶片23及封裝層25，而沒有基板21的半導體封裝單元201。在此架構下，將自然會在封裝層25的至少一側邊形成與第一弧形結構連接的斷面。此斷面是因施力於封裝體251，使得該封裝體251沿著該複數個點狀凹陷部29裂開所構成。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
Claims (13)
- 一種半導體封裝模組的切割方法，包括：在一基板的一表面上設置複數個半導體晶片；以一封裝層包覆設置在該基板的該表面的該複數個半導體晶片；將一雷射投射在相鄰兩個該半導體晶片之間的基板或該封裝層，並在該基板或該封裝層上形成複數個點狀凹陷部，其中該雷射同時移除該封裝層及該基板，且該複數個點狀凹陷部的每一個是由該基板的內部延伸至該封裝層的表面的開放式凹陷；及對該基板施力，使得該基板沿著該複數個點狀凹陷部裂開，並形成複數個半導體封裝單元。
- 如申請專利範圍第1項所述的半導體封裝模組的切割方法，包括以下步驟：將該雷射一次或多次投射在該基板或該封裝層的相同位置上，並於該基板或該封裝層上形成該複數個點狀凹陷部。
- 如申請專利範圍第1項所述的半導體封裝模組的切割方法，包括以下步驟：依據該複數個半導體晶片的設置位置，在該基板的該表面定義出複數個切割線，以該雷射投射在該切割線上，並沿著該切割線在該基板或該封裝層形成該複數個點狀凹陷部。
- 如申請專利範圍第1項所述的半導體封裝模組的切割方法，其中該半導體晶片為發光二極體晶粒、IC晶片或半導體元件。
- 如申請專利範圍第1項所述的半導體封裝模組的切割方法，其中該封裝層包括至少一封裝體及至少一保護層，該封裝體為半圓球狀、平面形體、方形體、多邊形體或曲面結構並包覆該半導體晶片，而該保護層則位於未設置該封裝體的該基板的該表面。
- 一種半導體封裝模組的切割方法，包括：在一基板的一表面上設置複數個半導體晶片；以一封裝層包覆該基板的該表面的該複數個半導體晶片；依據該複數個半導體晶片的設置位置，在該基板的該表面定義出複數個切割線，其中各個該切割線位於兩個該半導體晶片之間，且該各個切割線包括複數個切割區段；將一雷射依序投射在不相鄰的切割區段的該基板或該封裝層，並依序在不相鄰的切割區段的該基板或該封裝層上形成複數個切割痕，直到以該雷射在所有的切割線上形成該切割痕；及對該基板施力，使得該基板沿著該切割痕裂開，並形成複數個半導體封裝單元。
- 如申請專利範圍第6項所述的半導體封裝模組的切割方法，其中該切割痕包括複數個點狀凹陷部。
- 如申請專利範圍第7項所述的半導體封裝模組的切割方法，包括以下步驟：將該雷射一次或多次投射在該基板或該封裝層的相同位置上，並於該基板或該封裝層上形成該複數個點狀凹陷部。
- 如申請專利範圍第6項所述的半導體封裝模組的切割方法，其中該半導體晶片為發光二極體晶粒、IC晶片或半導體元件。
- 如申請專利範圍第6項所述的半導體封裝模組的切割方法，其中該封裝層包括至少一封裝體及至少一保護層，該封裝體為半圓球狀、平面形體、方形體、多邊形體或曲面結構並包覆該半導體晶片，而該保護層則位於未設置該封裝體的該基板的該表面。
- 一種半導體封裝單元，包括：一基板，包括一上表面、一下表面及複數個側表面，其中該上表面與該下表面相對，而該複數個側表面則環設在該上表面及該下表面的周圍；至少一半導體晶片，位於該基板的該上表面；一封裝層，設置在該基板的該上表面，並包覆該半導體晶片，並具有複數個側邊；及一鋸齒狀構造或一圓錐狀構造，包括複數個點狀凹陷部，位於該基板的至少一該側表面及該封裝層的至少一該側邊，其中位於該封裝層的至少一該側邊的該點狀凹陷部包括一第一弧形結構，而位於該基板的至少一該側表面的該點狀凹陷部則包括一第二弧形結構，且該第一弧形結構的弧度與該第二弧形結構不同。
- 一種半導體封裝模組的切割方法，包括：在一暫時基板的表面上設置至少一半導體晶片；以一封裝層設置並包覆至少一半導體晶片；將一雷射投射在相鄰兩個該半導體晶片之間的該封裝層，並在該封裝層上形成複數個點狀凹陷部，其中該複數個點狀凹陷部的每一個是由該封裝層的內部延伸至該封裝層的表面的開放式凹陷；及先移除該暫時基板後再對該封裝層施力，使得該封裝層沿著該複數個點狀凹陷部裂開，並形成複數個半導體封裝單元。
- 一半導體封裝單元，包括：至少一半導體晶片；一封裝層，設置並包覆該半導體晶片，並具有複數個側邊；一鋸齒狀構造或一圓錐狀構造，包括複數個點狀凹陷部，位於該封裝層的至少一該側邊，該點狀凹陷部包括一第一弧形結構；及一斷面，位於該封裝層的該至少一該側邊，且該斷面與該第一弧形結構連接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ??201711297556.1 | 2017-12-08 | ||
| CN201711297556.1A CN109904296A (zh) | 2017-12-08 | 2017-12-08 | 半导体封装模组的切割方法及半导体封装单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201926441A TW201926441A (zh) | 2019-07-01 |
| TWI668747B true TWI668747B (zh) | 2019-08-11 |
Family
ID=66697318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107105551A TWI668747B (zh) | 2017-12-08 | 2018-02-14 | 半導體封裝模組的切割方法及半導體封裝單元 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190181309A1 (zh) |
| CN (1) | CN109904296A (zh) |
| TW (1) | TWI668747B (zh) |
| WO (1) | WO2019109888A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI703380B (zh) * | 2019-08-21 | 2020-09-01 | 友達光電股份有限公司 | 殼座 |
| JP7422526B2 (ja) | 2019-12-03 | 2024-01-26 | ダウ・東レ株式会社 | シリコーン層を含む積層体の切断方法 |
| KR102560434B1 (ko) * | 2022-10-14 | 2023-07-27 | 주식회사 옵티멀이노베이션 | 모듈형 pcb 기판 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090298263A1 (en) * | 2008-06-02 | 2009-12-03 | Disco Corporation | Dividing method for wafer having film on the front side thereof |
| US20150111365A1 (en) * | 2000-09-13 | 2015-04-23 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US20170207181A1 (en) * | 2016-01-19 | 2017-07-20 | Disco Corporation | Wafer processing method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770518B2 (en) * | 2001-01-29 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| KR20100042081A (ko) * | 2008-10-15 | 2010-04-23 | 삼성엘이디 주식회사 | 반도체 웨이퍼 절단 방법 |
| CN102637639A (zh) * | 2011-02-12 | 2012-08-15 | 安徽三安光电有限公司 | 一种劈裂半导体芯片或其封装基板的方法 |
| KR101887448B1 (ko) * | 2011-10-13 | 2018-08-13 | 삼성전자주식회사 | 세라믹 기판을 채용한 발광소자 패키지의 절단 방법 및 다층구조의 가공 대상물의 절단방법 |
| CN102509722A (zh) * | 2012-01-06 | 2012-06-20 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN104741797B (zh) * | 2013-12-30 | 2017-12-01 | 比亚迪股份有限公司 | 狭缝的激光加工方法 |
| CN207800637U (zh) * | 2017-12-08 | 2018-08-31 | 昱鑫制造股份有限公司 | 半导体封装单元 |
-
2017
- 2017-12-08 CN CN201711297556.1A patent/CN109904296A/zh active Pending
-
2018
- 2018-02-14 TW TW107105551A patent/TWI668747B/zh not_active IP Right Cessation
- 2018-05-31 US US15/993,620 patent/US20190181309A1/en not_active Abandoned
- 2018-12-03 WO PCT/CN2018/118944 patent/WO2019109888A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150111365A1 (en) * | 2000-09-13 | 2015-04-23 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US20090298263A1 (en) * | 2008-06-02 | 2009-12-03 | Disco Corporation | Dividing method for wafer having film on the front side thereof |
| US20170207181A1 (en) * | 2016-01-19 | 2017-07-20 | Disco Corporation | Wafer processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190181309A1 (en) | 2019-06-13 |
| WO2019109888A1 (zh) | 2019-06-13 |
| TW201926441A (zh) | 2019-07-01 |
| CN109904296A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11201271B2 (en) | Method for manufacturing light emitting device including first and second reflectors | |
| TWI407591B (zh) | 白光二極體晶片及其形成方法 | |
| TWI542047B (zh) | 發光二極體封裝結構之製法 | |
| KR101887448B1 (ko) | 세라믹 기판을 채용한 발광소자 패키지의 절단 방법 및 다층구조의 가공 대상물의 절단방법 | |
| TWI668747B (zh) | 半導體封裝模組的切割方法及半導體封裝單元 | |
| US9318671B2 (en) | High efficiency light emitting diode package suitable for wafer level packaging | |
| JP6500255B2 (ja) | 発光装置の製造方法 | |
| TWI574358B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| TWI645577B (zh) | 具有用於側發光之定型生長基板之發光二極體 | |
| TWI573295B (zh) | 具有形成於溝槽中之反射壁之發光二極體混合室 | |
| TW201409767A (zh) | 藉由透明分隔物與發光二極體隔開之磷光體 | |
| US20140017837A1 (en) | Method of cutting silicon substrate having light-emitting element package | |
| US8809189B2 (en) | Method of forming through-silicon via using laser ablation | |
| JP2016513881A (ja) | 底面反射器を用いたカプセル化のためのｌｅｄレンズ | |
| KR101764024B1 (ko) | 웨이퍼 구조물 및 웨이퍼 다이싱 방법 | |
| KR20120100193A (ko) | 발광 다이오드 칩 | |
| US8796071B2 (en) | Thermal dissipation substrate | |
| TW201532303A (zh) | 應力誘導裁切半導體裝置之方法 | |
| KR102453026B1 (ko) | 발광 장치 | |
| CN207800637U (zh) | 半导体封装单元 | |
| KR101021974B1 (ko) | 자기조립 패키지용 반도체 칩 | |
| TW201340407A (zh) | 發光二極體之封裝結構與其製法 | |
| JP2013120824A (ja) | 発光デバイス | |
| KR101256929B1 (ko) | 파장변환층이 형성된 발광소자 칩 및 그 제조방법 | |
| CN209282184U (zh) | 元件单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |