TWI574358B - 半導體裝置及半導體裝置之製造方法 - Google Patents
半導體裝置及半導體裝置之製造方法 Download PDFInfo
- Publication number
- TWI574358B TWI574358B TW104105066A TW104105066A TWI574358B TW I574358 B TWI574358 B TW I574358B TW 104105066 A TW104105066 A TW 104105066A TW 104105066 A TW104105066 A TW 104105066A TW I574358 B TWI574358 B TW I574358B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- gap
- layer
- wafer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 374
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 235000012431 wafers Nutrition 0.000 claims description 320
- 230000001154 acute effect Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 44
- 239000011347 resin Substances 0.000 description 32
- 229920005989 resin Polymers 0.000 description 32
- 125000006850 spacer group Chemical group 0.000 description 32
- 238000000034 method Methods 0.000 description 31
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000008707 rearrangement Effects 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229930040373 Paraformaldehyde Natural products 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- -1 polyoxymethylene Polymers 0.000 description 2
- 229920006324 polyoxymethylene Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 244000172533 Viola sororia Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010436 fluorite Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 150000004060 quinone imines Chemical class 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
- H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
Description
本申請係對於經由在2014年9月16日所申請之日本國專利申請第2014-188004號之優先權的利益為基礎,且尋求其利益,而其內容全體則經由引用而加以包含於此。
實施形態係有關半導體裝置及半導體裝置之製造方法。
將半導體晶片作為封裝化之方法,例如,有著晶圓級封裝工法。例如,經由膠帶擴張法,而擴大複數之半導體晶片的間隙而作為封裝化之情況,經由間隙擴大後之晶圓尺寸係對於進行晶圓級封裝工法,需要必須開發或導入新的裝置之情況。另外,經由所選擇之晶片之拉長間隔轉印的間隙變換係僅可擴大為整數倍之間隙。因此,
要求以低成本,配置間隙的自由度高之半導體晶片的再配置方法。
實施形態之目的係提供:低成本,間隙自由度高之晶片的再配置可能之半導體裝置及半導體裝置之製造方法者。
實施形態係提供:加以支持於第1支持體,而從以初期間隙排列之複數的半導體晶片加以選擇,將以較前述初期間隙為長之第1間隙排列之第1群,從前述第1支持體轉印至第2支持體,使前述第2支持體變形,將加以轉印於前述第2支持體之前述第1群之各前述半導體晶片的間隙,變換為與前述第1間隙不同之第2間隙,被覆以前述第2間隙排列之前述第1群之各前述半導體晶片,於各前述半導體晶片的周圍,形成絕緣層,切割前述絕緣層之半導體裝置之製造方法。
另外,實施形態係提供:伸長加以支持有以初期間隙排列之複數之半導體晶片的第1支持體,將前述複數之半導體晶片之間隙,從前述初期間隙擴大為第1間隙,將以較從以前述第1間隙排列之前述第1支持體的前述複數之半導體晶片所選擇之前述第1間隙為長之第2間
隙排列之第1群,從前述第1支持體轉印於第2支持體,被覆以前述第2間隙排列之前述第1群之各前述半導體晶片,於各前述半導體晶片的周圍,形成絕緣層,切割前述絕緣層之半導體裝置之製造方法。
另外,實施形態係提供:具備半導體晶片,和加以設置於前述半導體晶片的周圍,而被覆前述半導體晶片之絕緣層,從前述半導體晶片的上面而視,僅加以設置對於前述半導體晶片的面積而言之前述絕緣層之部分的面積比例係整數倍以外,連結前述半導體晶片之第1角部與第2角部的對角線係在前述絕緣層中,與連結最接近於前述半導體晶片之前述第1角部的第3角部,和最接近於前述半導體晶片之前述第2角部的第4角部之對角線交叉的半導體裝置。
10‧‧‧半導體晶片
20‧‧‧絕緣層
31‧‧‧轉印源膠帶
32‧‧‧轉印側膠帶
100‧‧‧半導體裝置
103‧‧‧晶片
107‧‧‧P側電極
108‧‧‧n側電極
113‧‧‧發光層
114、118、119‧‧‧絕緣膜
115‧‧‧半導體層
116‧‧‧第1p側配線層
117‧‧‧第1n側配線層
130、133‧‧‧光學層
131‧‧‧螢光體
132‧‧‧結合材
121‧‧‧第2p側配線層
122‧‧‧第2n側配線層
123‧‧‧p側外部連接電極
124‧‧‧n側外部連接電極
123a‧‧‧p側安裝面
124a‧‧‧n側安裝面
125‧‧‧樹脂層
127‧‧‧絕緣構件
【圖1】圖1(a)及圖1(b)係實施形態之半導體裝置的模式剖面圖。
【圖2】圖2(a)~圖2(d)係顯示實施形態之半導體裝置的製造方法之模式剖面圖。
【圖3】圖3(a)~圖3(c)係顯示實施形態之半導體裝置的其他製造方法之模式剖面圖。
【圖4】圖4(a)~圖4(c)係顯示實施形態之半導體裝置的又其他製造方法之模式剖面圖。
【圖5】其他實施形態之半導體裝置的模式剖面圖。
【圖6】其他實施形態之半導體裝置的模式平面圖。
【圖7】其他實施形態之半導體層的模式剖面圖。
【圖8】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖9】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖10】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖11】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖12】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖13】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖14】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖15】顯示其他實施形態之半導體裝置的製造方法之模式剖面圖。
【圖16】顯示其他實施形態之半導體裝置的製造方
法之模式剖面圖。
【圖17】顯示其他實施形態之半導體裝置的製造方法之模式平面圖。
【圖18】其他實施形態之半導體裝置的一部分擴大模式剖面圖。
如根據實施形態,半導體裝置之製造方法係加以支持於第1支持體,而從以初期間隙排列之複數的半導體晶片加以選擇,將以較前述初期間隙為長之第1間隙排列之第1群,從前述第1支持體轉印至第2支持體,使前述第2支持體變形,將加以轉印於前述第2支持體之前述第1群之各前述半導體晶片的間隙,變換為與前述第1間隙不同之第2間隙,被覆以前述第2間隙排列之前述第1群之各前述半導體晶片,於各前述半導體晶片的周圍,形成絕緣層,切割前述絕緣層。
以下,參照圖面,對於實施形態加以說明。然而,各圖面中,對於相同要素係附上相同符號。
例如,晶圓級工程而形成扇出CSP(Chip size package)時,晶片的間隙變換則為必要,但假設以膠帶擴張法進行間隙變換時,位置精確度為差,擴張率亦低之故,適用上有困難之可能性。更且,以拉長間隔法進行間隙變換時,成為整倍數之間隙變換,而封裝尺寸則成為晶片尺寸的整倍數,對於半導體晶片之尺寸而言的封裝
尺寸之比率的自由度則有不充分之可能性。
有鑑於此,本實施形態之半導體裝置與半導體裝置之製造方法,係做成可提高對於半導體晶片之尺寸而言之封裝尺寸的比率之自由度者。於以下,對於本實施形態之半導體裝置與半導體裝置之製造方法加以說明。
圖1(a)及圖1(b)係實施形態之半導體裝置的模式平面圖。
如圖1(a)所示,本實施形態之半導體裝置100係具有:半導體晶片10,和絕緣層20。絕緣層20係加以設置於半導體晶片10之周圍,至少被覆半導體晶片10之周圍。
從半導體晶片10之上面而視,僅加以設置有對於半導體晶片10之面積而言的絕緣層20之部分的面積比例R係整數倍以外,例如除了3倍以外之2.2倍以上3.8倍以下。
如後述,可將加以切割前之複數的半導體晶片10之間隙,設定為半導體晶片10之寬度10a的整數倍以外者。經由此,可自由地設定上述面積之比例R者。經由此,可使設計半導體裝置100的構造時之自由度提升者。
半導體晶片10之平面形狀係為四角形狀,而半導體晶片10係具有4個角部。圍繞其半導體晶片10之周圍的絕緣層20亦具有4個角部。如根據圖1(b)所示之半導體裝置100,半導體晶片10之對角線與絕緣層20
之對角線係未一致而偏移著。半導體晶片10之角部係未對向於絕緣層20的角部,而對向於絕緣層20的邊部。半導體晶片10之角部形狀係例如為尖形狀,而例如為圓潤形狀亦可。
例如,連結半導體晶片10之4個角部之中的第1角部10b與位置於其對角之第2角部10c的對角線10h係與連結例如,絕緣層20之4個角部之中,最接近於半導體晶片10之第1角部10b之第3角部20b,和最接近於半導體晶片10之第2角部10c之第4角部20c的對角線20h交叉。對角線10h,和對角線20h則形成銳角而交叉的角度θ係例如0°以上15°以下。然而,角部形狀為圓潤形狀的情況之對角線係延長在連結於其角部之半導體晶片10之2邊,將交叉的點作為基點。或者,與半導體晶片10之一邊對應之封裝的一邊係並非平行而傾斜,形成銳角(15°以下)。另外,半導體晶片10則具有4個邊的情況,係4個邊則各形成銳角(15°以下)。
在加以個片化之半導體裝置100中,即使對於封裝之絕緣層20的角部,從外部加上應力,半導體晶片10之角部的位置則因從絕緣層20之角部的位置偏移之故,亦可使加上於半導體晶片10之角部的應力分散,而可使半導體裝置100之信賴性提升者。
接著,參照圖2(a)~圖2(d),對於實施形態之半導體裝置的製造方法加以說明。
如圖2(a)所示,對於轉印源膠帶31(第1
支持體)上,係加以支持有複數之半導體晶片10。各半導體晶片10之晶片係與半導體晶片10之寬度10a同等。作為轉印源膠帶31,加以使用例如經由UV的照射,而黏著力降低之膠帶。
作為複數之半導體晶片10的形成方法,例如,於晶圓狀態之基板上,加以形成複數之半導體元件。之後,剝離基板之後,或基板殘留,切割晶圓,經由使複數之半導體元件個片化之時,加以形成複數之半導體晶片10。加以個片化之複數之半導體晶片10的間隙(初期間隙)係加上於半導體晶片10之寬度10a,而包含經由切割而加以形成之間隙。
接著,對於貼合於半導體晶片10之轉印源膠帶31的面之相反側的面,係加以貼合轉印側膠帶32(第2支持體,第3支持體)。之後,剝離加以貼合於半導體晶片10之轉印源膠帶31。此時,從轉印源膠帶31所選擇之半導體晶片10係加以轉印於轉印側膠帶32。另一方面,從轉印源膠帶31未加以選擇之半導體晶片10係殘留於轉印源膠帶31。
如圖2(b)所示,對於轉印側膠帶32上,加以再配置從轉印源膠帶31所選擇之半導體晶片10之各群(第1群11~第4群14)。在本實施形態中,半導體晶片10係例如,均等地加以形成於4個轉印側膠帶32。即,呈成為4等分地拉長加以形成於轉印源膠帶31之半導體晶片10的數(拉長間隔法)。經由此,加以再配置之各
群11~14之間隙(第1間隙)係成為半導體晶片之寬度10a的2倍。然而,加以再配置時之半導體晶片的群的數及選擇方法係為任意。例如,第1群11之間隙(第1間隙)係成為與第2群12之間隙(第3間隙)不同亦可,而第1間隙及第3間隙係較初期間隙為長。
之後,使用膠帶擴張法而伸長轉印側膠帶32。經由此,轉印側膠帶32係加以解除應力之後,亦保持伸長之狀態。
如圖2(c)所示,加以再配置的群11~14之半導體晶片10之第2間隙係成為比較於伸長前之第1間隙為長。半導體晶片10之第2間隙係例如為半導體晶片10之寬度10a的2.2倍。半導體晶片10之第2間隙係較半導體晶片之寬度10a的整數倍為大,寬度10a之整數倍之1.2倍以下。
接著,對於群11~14之各半導體晶片10的周圍,係加以形成有絕緣層20。絕緣層20係被覆半導體晶片10。之後,如圖2(d)所示,對於各包含絕緣層20之半導體晶片10加以切割,加以形成本實施形態之半導體裝置。加以切斷半導體晶片10與半導體晶片10之間的範圍之絕緣層20。
如對於半導體晶片10的邊而言,平行地形成切割線時,如圖1(a)所示,半導體晶片10的邊與絕緣層20的邊則成為平行。如對於半導體晶片10的邊而言,形成傾斜之切割線時,如圖1(b)所示,可從絕緣層20
的角部之位置挪動半導體晶片10的角部之位置者。
如根據本實施形態,在半導體晶片10之再配置工程中,可將加以再配置之半導體晶片10之間隙(第2間隙),設定為半導體晶片10之寬度10a的整數倍以外。例如,在半導體晶片10之再配置工程中,僅使用拉長間隔法時,加以再配置之半導體晶片10之間隙係加以限定為寬度10a之整數倍。對此,如根據本實施形態,加以再配置之半導體晶片10之間隙(第2間隙)係可以較使用拉長間隔法時之間隙(寬度10a的整數倍)為細的值而設定。例如,第1群11之間隙(第2間隙)係成為與第2群12之間隙(第4間隙)不同亦可。
經由此,可使再配置半導體晶片10時的間隙之自由度提升者。即,可使對於半導體晶片10之尺寸的封裝之尺寸比率之自由度提升者。另外,例如,製造加以規格化之一定大小之封裝尺寸之半導體裝置之情況,可自由地選擇晶片尺寸而形成者。例如,可自由地形成對於在半導體晶片10之尺寸而言之封裝尺寸的比率為充分大,而可充分地進行半導體晶片10之保護的半導體裝置,或對於大電力用具有大的晶片尺寸之半導體裝置等,因應用途或性能之半導體裝置者。
加上於此,如根據本實施形態,在實施在半導體晶片10之再配置之後,使用膠帶擴張法。經由組合拉長間隔轉印與膠帶擴張之時,比較於僅使用膠帶擴張法時,可抑制使膠帶伸長的程度,而可抑制經由膠帶之應力
的影響之半導體晶片10的位置不均者。即,設定間隙之精確度則提升。
更且,如根據本實施形態,可抑制使膠帶伸長的程度之故,而未招致加以再配置半導體晶片10之各群的範圍之面積之大幅度增大。因此,在再配置後中,經由與再配置前同樣之晶圓級封裝工程而亦可進行絕緣層20之形成等者。
接著,參照圖3(a)~圖3(c),對於實施形態之其他的半導體裝置的製造方法加以說明。
如圖3(a)所示,對於轉印源膠帶31上,係相互分離加以支持有複數之半導體晶片10。各半導體晶片10之間隙係與半導體晶片10之寬度10a同等。加以個片化之複數之半導體晶片10的初期間隙係加上於半導體晶片10之寬度10a,而包含經由切割而加以形成之間隙。
接著,對於貼合於半導體晶片10之轉印源膠帶31的面之相反側的面,係加以貼合轉印側膠帶32。之後,剝離加以貼合於半導體晶片10之轉印源膠帶31。此時,從轉印源膠帶31所選擇之半導體晶片10係加以轉印於轉印側膠帶32。另一方面,從轉印源膠帶31未加以選擇之半導體晶片10係殘留於轉印源膠帶31。
如圖3(b)所示,對於轉印側膠帶32上,係加以再配置從轉印源膠帶31所選擇之半導體晶片10之各群11~14。加以再配置之各群11~14之間隙係成為半導體
晶片之寬度10a的2倍。例如,第1群11之間隙(第1間隙)係成為與第2群12之間隙(第3間隙)不同亦可。之後,加熱轉印側膠帶32,而使轉印側膠帶32收縮。
如圖3(c)所示,加以再配置的群11~14之半導體晶片10之第2間隙係成為比較於收縮前之第1間隙為短。半導體晶片10之第2間隙係例如為半導體晶片10之寬度10a的1.8倍。半導體晶片10之第2間隙係較半導體晶片10之寬度10a的整數倍為小,寬度10a之整數倍之0.8倍以上。例如,第1群11之間隙(第2間隙)係成為與第2群12之間隙(第4間隙)不同亦可。
接著,對於群11~14之各半導體晶片10的周圍,係加以形成有絕緣層20。絕緣層20係被覆半導體晶片10。之後,與上述之圖2(d)同樣地,對於各包含絕緣層20之半導體晶片10加以切割,加以形成本實施形態之半導體裝置。加以切斷半導體晶片10與半導體晶片10之間的範圍之絕緣層20。
如對於半導體晶片10的邊而言,平行地形成切割線時,如圖1(a)所示,半導體晶片10的邊與絕緣層20的邊則成為平行。如對於半導體晶片10的邊而言,形成傾斜之切割線時,如圖1(b)所示,可從絕緣層20的角部之位置挪動半導體晶片10的角部之位置者。
如根據本實施形態,與上述之製造方法同樣地,可將加以再配置之半導體晶片10之間隙(第2間
隙),設定為半導體晶片10之寬度10a的整數倍以外者。如根據本實施形態,加以再配置之半導體晶片10之間隙(第2間隙)係可以較使用拉長間隔法時之間隙(寬度10a的整數倍)為細的值而設定。
經由此,可使再配置半導體晶片10時的間隙之自由度提升者。即,可使對於半導體晶片10之尺寸的封裝之尺寸比率之自由度提升者。
更且,如根據本實施形態,可抑制使膠帶收縮的程度之故,而未招致加以再配置半導體晶片10之各群的範圍之面積之大幅度增大。因此,在再配置後中,經由與再配置前同樣之晶圓級封裝工程而亦可進行絕緣層20之形成等者。
接著,參照圖4(a)~圖4(c),對於實施形態之又其他的半導體裝置的製造方法加以說明。
與上述之製造方法同樣地,如圖4(a)所示,對於轉印源膠帶31上,係相互分離加以支持有複數之半導體晶片10。各半導體晶片10之間隙係與半導體晶片10之寬度10a同等。加以個片化之複數之半導體晶片10的初期間隙係加上於半導體晶片10之寬度10a,而包含經由切割而加以形成之間隙。
接著,如圖4(b)所示,使用膠帶擴張法而伸長轉印源膠帶31。半導體晶片10之第1間隙係例如,半導體晶片10之寬度10a的1.1倍。即,第1間隙係較初期間隙為長。
之後,對於加以貼合於半導體晶片10之轉印源膠帶31的面之相反側的面,係加以貼合轉印側膠帶32。之後,剝離加以貼合於半導體晶片10之轉印源膠帶31。
如圖4(c)所示,對於轉印側膠帶32上,係加以再配置從轉印源膠帶31所選擇之半導體晶片10的群11~14。加以再配置的群11~14之半導體晶片10之第2間隙係例如,半導體晶片10之寬度10a的2.2倍。半導體晶片10之第2間隙係較半導體晶片之寬度10a的整數倍為大,寬度10a的整數倍之1.2倍以下。例如,第1群11之間隙(第2間隙)係成為與第2群12之間隙(第3間隙)不同亦可。
接著,群11~14之各半導體晶片10之周圍,係加以形成絕緣層20。絕緣層20係被覆半導體晶片10。之後,與上述圖2(d)同樣地,切割為各包含絕緣層20之半導體晶片10,而加以形成本實施形態之半導體裝置。加以切斷半導體晶片10與半導體晶片10之間的範圍之絕緣層20。
如對於半導體晶片10的邊而言,平行地形成切割線時,如圖1(a)所示,半導體晶片10的邊與絕緣層20的邊則成為平行。如對於半導體晶片10的邊而言,形成傾斜的切割線時,如圖1(b)所示,可將半導體晶片10的角部位置,從絕緣層20的角部位置挪移者。
如根據本實施形態,與上述製造方法同樣
地,可將加以再配置之半導體晶片10的間隙(第2間隙),設定為半導體晶片10之寬度10a的整倍數以外者。如根據本實施形態,加以再配置之半導體晶片10的間隙(第2間隙)係可以較使用拉長間隔法時之間隙(寬度10a之整數倍)為高的精確度而加以設定。
經由此等,可使再配置半導體晶片10時之間隙的自由度提升者。即,可使對於半導體晶片10之尺寸的封裝之尺寸的比率之自由度提升者
更且,如根據本實施形態,可抑制使膠帶伸長的程度之故,而未招致加以再配置半導體晶片10之各群的範圍之面積之增大。因此,在再配置後中,經由與再配置前同樣之晶圓級封裝工程而亦可進行絕緣層20之形成等者。
加上於此,如根據本實施形態,使用膠帶擴張法之後,實施在半導體晶片10之再配置。經由組合膠帶擴張與拉長間隔轉印之時,比較於僅使用膠帶擴張法時,可抑制使膠帶伸長的程度,而可抑制經由膠帶之應力的影響之半導體晶片10的位置不均者。即,設定間隙之精確度則提升。
如根據上述各實施形態,例如,作為形成封裝尺寸則較半導體晶片10尺寸為大之扇出CSP的方法,可使用晶圓級封裝工程者。經由此,成為可封裝尺寸之小尺寸化,封裝成本之大幅降低。
圖5係其他實施形態之半導體裝置之模式剖
面圖。
圖6係其他實施形態之半導體裝置之安裝面側的模式平面圖,對應於在圖5之下面圖。
其他的實施形態之半導體裝置係具有:以晶圓級加以形成之晶片尺寸裝置(以下,亦單稱作晶片)103,和加以設置於晶片103周圍之絕緣構件127,和加以設置於安裝面側之金屬層171,172。
晶片103係具有:電極107,108,和第1配線層(晶載配線層)116,117,和光學層130,133,和加以設置於第1配線層116,117與光學層130,133之間的半導體層115。
圖7係半導體層115之擴大模式剖面圖。
半導體層115係例如,包含氮化鎵。半導體層115係具有:包含n型半導體之第1層111,和包含p型半導體之第2層112,和加以設置於第1層111與第2層112之間的發光層113。
第1層111係例如,包含基底緩衝層,n型GaN層。第2層112係例如,包含p型GaN層。發光層113係包含將藍,紫,藍紫,紫外光等進行發光的材料。發光層13之發光峰值波長係例如為430~470nm。
半導體層115係如圖8(a)所示,於基板110上,加以磊晶成長。基板110係例如,矽基板,藍寶石基板,碳化矽素基板等。於基板110上依序加以磊晶成長第1層111,發光層113及第2層112。之後,經由使
用未圖示之光罩的RIE(Reactive Ion Etching)法,而選擇性地加以除去第2層112及發光層113。
隨之,半導體層115係具有:具有第2層112及發光層113之層積膜的範圍(發光範圍)115d,和具有未由發光層113及第2層112所被覆之第1層111之第2面111a的範圍115e。
圖8(b)係對應於圖7及圖8(a)所示之半導體層115的下面圖。
如圖8(b)所示,例如,範圍115e係加以形成為圍繞於發光範圍115d之島狀,另外,範圍115e係於發光範圍115d之外周側,呈連續圍繞發光範圍115d地加以形成。發光範圍115d之面積係較範圍115e的面積為寬。
如圖7所示,在第1層111中,對於第2面111a之相反側,係加以形成有未由發光層113及第2層112所被覆之第1面115a。另外,半導體層115係具有持續於第1面115a的側面115c。
如圖9(a),及對應於圖9(a)之下面圖的圖9(b)所示,於第1層111之第2面111a,加以設置有n側電極108,於第2層112之表面,加以設置有p側電極107。p側電極107及n側電極108係加以形成於重疊於半導體層115之範圍(晶片範圍)的範圍內。
在圖9(b)之平面視中,p側電極107之面積係較n側電極108之面積為寬。p側電極107與第2層112之接觸面積係較n側電極107與第1層111之接觸面
積為寬。
如圖10(a),及對應於圖10(a)之下面圖的圖10(b)所示,對於半導體層115之第1面115a以外的面係加以設置有絕緣膜114。絕緣膜114係為無機膜,例如為矽氧化膜。
對於絕緣膜114係加以形成有使p側電極107露出之第1開口114a,和使n側電極108露出之第2開口114b。例如,相互分離而加以形成有2個n側的第2開口114b。此等之2個第2開口114b之間的p側電極107表面係由絕緣膜114而加以被覆。
第1層111之側面115c,第2層112之側面,及發光層113之側面係由絕緣膜114而加以被覆。
如圖11(a),及對應於圖11(a)之下面圖的圖11(b)所示,對於半導體層115之第1面115a的相反側係加以設置有第1p側配線層116,和第1n側配線層117。
第1p側配線層116係加以形成於重疊於半導體層115之範圍(晶片範圍)的範圍內。第1p側配線層116係亦對於第1開口114a內加以設置,接觸於p側電極107。第1p側配線層116係藉由一體地加以形成於第1開口114a內之接點部116a而與p側電極107加以連接。第1p側配線層116係未接觸於第1層111。
第1n側配線層117係加以形成於重疊於半導體層115之範圍(晶片範圍)的範圍內。第1n側配線層
117係亦對於第2開口114b內加以設置,接觸於n側電極108。第1n側配線層117係藉由一體地加以形成於第2開口114b內之接點部117a而與n側電極108加以連接。
第1n側配線層117係例如,加以形成為延著連結2個島狀n側電極108之方向的線圖案狀。對於第1n側配線層117之2個n側電極108之間的部分與p側電極107之間,及第1n側配線層117之2個n側電極108之間的部分與第2層112之間,係加以設置有絕緣膜114,而第1n側配線層117係未接觸於p側電極107及第2層112。
如圖8(b)所示,包含發光層113之發光範圍115d係佔據半導體層115之平面範圍的大部分。另外,如圖9(b)所示,加以連接於發光範圍115d之p側電極107的面積係較n側電極108的面積為寬。隨之,可得到寬的發光面,可提高光輸出。
p側電極107係加以設置於第2層112與第1p側配線層116之間。如圖18(a)所示,p側電極107係為複數層(例如3層)之層積膜。p側電極107係具有從第2層112側依序加以設置之第1膜107a,第2膜107b,及第3膜107c。
例如,第1膜107a係對於發光層113及螢光體層130所發射的光而言,具有高反射率的銀(Ag)膜。例如,第2膜107b係鈦(Ti),而第3膜107c係白金(Pt)膜。
n側電極108係加以設置於第1層111,和第1n側配線層117之接點部117a之間。如圖18(b)所示,n側電極108係為複數層(例如3層)之層積膜。n側電極108係具有從第1層111側依序加以設置之第1膜108a,第2膜108b,及第3膜108c。
例如,第1膜108a係對於發光層113及螢光體層130所發射的光而言,具有高反射率的鋁(Al)膜。例如,第2膜108b係鈦(Ti)膜,而第3膜108c係白金(Pt)膜。
如圖12(a),及對應於圖12(a)之下面圖的圖12(b)所示,對於第1p側配線層116及第1n側配線層117的表面係加以設置有絕緣膜118。絕緣膜118係對於第1p側配線層116與第1n側配線層117之間亦加以設置。絕緣膜118係例如為無機膜,矽氧化膜等。
對於絕緣膜118係加以形成有使第1p側配線層116之一部分(p側墊片116b)露出之第1開口118a,和使第1n側配線層117之一部分(n側墊片17b)露出之第2開口118b。
p側墊片116b的面積係較n側墊片117b的面積為大。n側墊片117b的面積係較第1n側配線層117與n側電極108之接觸面積為寬。
第1面115a上之基板110係如後述地加以除去。對於加以除去基板110之第1面115a上,係加以設置有對於半導體裝置的釋放光賦予所期望之光學特性的光
學層。例如,如圖5所示,對於半導體層115之第1面115a上,係加以設置有螢光體層130,更且於其螢光體層130上,加以設置有透明層(第1透明層)133。
螢光體層130係包含複數之粒子狀的螢光體131。螢光體131係經由發光層113之放射光加以激發,放射與其放射光不同之波長的光。複數之螢光體131係加以分散於結合材132中。結合材132係透過發光層113之放射光及螢光體131之放射光。在此,「透過」係指不限於透過率為100%之情況,而亦包含吸收光的一部分之情況。對於結合材132係例如,可使用聚矽氧樹脂等之透明樹脂者。
透明層133係未包含螢光體粒子。另外,透明層133係在後述之絕緣構件127的表面研削時保護螢光體層130。
或者,透明層133係作為光散射層而發揮機能。即,透明層133係包含:使發光層113之放射光散射之複數的粒子狀之散射材(例如,矽氧化物,鈦化合物),和使發光層113之放射光透過地結合材(例如,透明樹脂)。
對於較半導體層115側面為外側之晶片外範圍,係加以設置有絕緣構件127。絕緣構件127係較半導體層115為厚,而支持半導體層115。絕緣構件127係藉由絕緣膜114而被覆半導體層115之側面。
另外,絕緣構件127係亦加以設置於光學層
(螢光體層130及透明層133)之側面的外側,被覆光學層之側面。
絕緣構件127係加以設置於包含半導體層115,電極107,108,第1配線層(晶載配線層)116,117,及光學層之晶片103的周圍,支持晶片103。
絕緣構件127之上面127a與透明層133之上面係形成平坦面。對於絕緣構件127背面,係加以設置有絕緣膜126。
對於第1p側配線層116之第1p側墊片116b上,係加以設置第2p側配線層121。第2p側配線層121係與接觸於第1p側配線層116之第1p側墊片116b同時,延伸於晶片外範圍。延伸出於第2p側配線層121之晶片外範圍之部分係藉由絕緣膜126而加以支持於絕緣構件127。
另外,第2p側配線層121之一部分係藉由絕緣膜118,而亦對於重疊於第1n側配線層117之範圍延伸。
對於第1n側配線層117之第1n側墊片117b上,係加以設置第2n側配線層122。第2n側配線層122係與接觸於第1n側配線層117之第1n側墊片117b同時,延伸於晶片外範圍。延伸出於第2n側配線層122之晶片外範圍之部分係藉由絕緣膜126而加以支持於絕緣構件127。
圖17(b)係表示第2p側配線層121與第2n
側配線層122之平面配置的一例。
第2p側配線層121與第2n側配線層122係對於將半導體層115之平面範圍作為2等分之中心線c而言加以配置成非對稱,而第2p側配線層121之下面(安裝面側的面)係較第2n側配線層122之下面為寬。
如圖5所示,對於第2p側配線層121與第2n側配線層122表面,係加以設置有絕緣膜119。絕緣膜119係例如為無機膜,矽氧化膜等。
對於絕緣膜119係如圖14所示,加以形成有使第2p側配線層121之第2p側墊片121a露出之第1開口119a,和使第2n側配線層122之第2n側墊片122a露出之第2開口119b。
對於第2p側配線層121之第2p側墊片121a上係如圖5所示,加以設置有p側外部連接電極123。p側外部連接電極123係接觸於第2p側配線層121之第2p側墊片121a,加以設置於第2p側配線層121上。
另外,p側外部連接電極123之一部分係藉由絕緣膜118,119,而對於重疊於第1n側配線層117之範圍,及藉由絕緣膜119而重疊於第2n側配線層122之範圍亦加以設置。
p側外部連接電極123係擴大於重疊於半導體層115之晶片範圍,及晶片外範圍。p側外部連接電極123係較第1p側配線層116為厚,而較第2p側配線層121為厚。
對於第2n側配線層122之第2n側墊片122a上,係加以設置n側外部連接電極124。n側外部連接電極124係加以配置於晶片外範圍,而接觸於第2n側配線層122之第2n側墊片122a。
n側外部連接電極124係較第1n側配線層117為厚,而較第2n側配線層122為厚。
對於p側外部連接電極123與n側外部連接電極124之間,係加以設置有樹脂層(絕緣層)125。樹脂層125係接觸於p側外部連接電極123之側面與n側外部連接電極124之側面,加以充填於p側外部連接電極123與n側外部連接電極124之間。
另外,樹脂層125係加以設置於p側外部連接電極123之周圍及n側外部連接電極124之周圍,被覆p側外部連接電極123之側面及n側外部連接電極124之側面。
樹脂層125係提高p側外部連接電極123及n側外部連接電極124之機械性強度。另外,樹脂層125係作為防止安裝時焊錫擴散之抗焊劑而發揮機能。
p側外部連接電極123之下面係從樹脂層125露出,作為可與安裝基板等之外部電路連接之p側安裝面(p側外部端子)123a而發揮機能。n側外部連接電極124之下面係從樹脂層125露出,作為可與安裝基板等之外部電路連接之n側安裝面(n側外部端子)124a而發揮機能。p側安裝面123a及n側安裝面124a係例如,藉由
焊錫,或導電性之接合材,加以接合於安裝基板之焊盤圖案。
在此,更且,使p側安裝面123a及n側安裝面124a,較樹脂層125表面為突出者為佳。經由此,安裝時之連接部焊錫形狀則安定化,可使安裝的信賴性提升者。
圖6係表示p側安裝面123a與n側安裝面124a之平面佈局之一例。
p側安裝面123a與n側安裝面124a係對於2等分半導體層115之平面範圍之中心線c而言,非對稱性地加以配置,而p側安裝面123a係較n側安裝面124a為寬。
p側安裝面123a與n側安裝面124a之間隔係加以設定為在安裝時焊錫未橋接p側安裝面123a與n側安裝面124a之間的間隔。
在半導體層115之n側的電極接觸面(第1層111之第2面111a)係經由第1n側配線層117與第2n側配線層122,而加以再配置較亦包含有晶片外範圍為寬的範圍。經由此,成為可對於信賴性高的安裝確保充分之n側安裝面124a面積的同時,可縮小在半導體層115之n側電極面的面積者。隨之,成為可縮小在半導體層115之未包含發光層113的範圍115e之面積,而可使擴大包含發光層113之範圍115d的面積而使光輸出提升者。
如根據其他實施形態之半導體裝置,對於安
裝面側加以配置有p側金屬層171與n側金屬層172。p側金屬層171係包含第1p側配線層116,第2p側配線層121及p側外部連接電極123。n側金屬層172係包含第1n側配線層117,第2n側配線層122及n側外部連接電極124。
半導體層115係於基板上,經由磊晶成長法而加以形成。其基板係加以被除去,半導體層115係於第1面115a側未包含基板。可經由基板的除去而謀求半導體裝置之低背化。另外,經由基板的除去,而可形成微小凹凸於半導體層115之第1面115a,謀求光取出效率之提升。
半導體層115係加以支持於金屬層171,172,和樹脂層125之複合體所成之支持體上。另外,半導體層115係經由較半導體層115為厚,例如樹脂層之絕緣構件127,從側面側加以支持。
作為金屬層171,172的材料,例如,可使用銅,金,鎳,銀等者。此等之中,當使用銅時,可使良好的熱傳導性,高位移耐性及對於絕緣材料而言之密著性提升者。
經由半導體裝置之安裝時的熱循環,因使p側安裝面123a及n側安裝面124a接合於安裝基板之金屬銲點的焊錫等引起之應力則加上於半導體層115。由將p側外部連接電極123,n側外部連接電極124及樹脂層125形成為適當的厚度(高度)者,p側外部連接電極
123,n側外部連接電極124及樹脂層125則可吸收上述應力而緩和者。特別是由將較半導體層115為柔軟之樹脂層125,作為支持體之一部分而使用安裝面側者,可提高應力緩和效果。
金屬層171,172係例如,將具有高熱傳導率的銅做為主成分而含有,於重疊於發光層113之範圍,高熱傳導体則在寬的面積擴張。在發光層113產生的熱係通過金屬層171,172,以形成於晶片下方之短路徑,加以散熱於安裝基板。
特別是,與半導體層115之發光範圍115d加以連接之p側金屬層171的p側安裝面123a係在圖6所示之平面視,重疊於半導體層115之幾乎平面範圍之故,而可通過p側金屬層171而以高效率散熱至安裝基板者。
另外,如根據其他的實施形態,p側安裝面123a係亦擴張於晶片外範圍。隨之,加以接合於p側安裝面123a之焊錫的平面尺寸亦變大,可提升對於藉由焊錫之安裝基板的散熱性。
另外,第2n側配線層122係延伸於晶片外範圍。因此,未受到佔據重疊於晶片之範圍的大部分而加以佈局之p側安裝面123a的限制,而可於晶片外範圍配置n側安裝面124a者。由將n側安裝面124a配置於晶片外範圍者,可較僅在晶片範圍內佈局n側安裝面124a,擴大面積。
隨之,對於n側,加以接合於n側安裝面
124a之焊錫的平面尺寸亦變大,可提升對於藉由焊錫之安裝基板的散熱性。
從發光層113加以放射於第1面115a側的光係入射至螢光體層130,而一部分的光係激發螢光體131,作為發光層113的光,和螢光體131的光之混合光而例如得到白色光。
從發光層113加以放射至安裝面側的光係經由p側電極107及n側電極108而加以反射,朝向於上方的螢光體層130側。
對於螢光體層130上係加以設置有透明層(第1透明層)133,而對於其透明層133上及晶片外範圍之絕緣構件127上,係加以設置有透明層(第2透明層)134。
透明層134係包含:使發光層113之放射光散射之複數的粒子狀之散射材(例如,矽氧化物),和使發光層113之放射光透過地結合材(例如,透明樹脂)。
透明層134係作為光散射層而發揮機能。其光散射層之透明層134的面積係較螢光體層130之面積,及透明層133之面積為大。即,透明層134之面積係較晶片103之面積為大。隨之,可擴大從半導體裝置發射至外部的光的範圍,可作廣角之配光特性。
接近於絕緣構件127之至少半導體層115的側面部分的表面係對於發光層113之放射光而言,具有反射性。另外,接近於絕緣構件127之螢光體層130之側面
的部分及接近於透明層133之側面的部分係對於發光層113的放射光及螢光體131之放射光而言,具有反射性。更且,與絕緣構件127之透明層134的邊界附近則對於發光層113之放射光及螢光體131之放射光而言,具有反射性。
例如,絕緣構件127係對於發光層113之放射光及螢光體131之放射光而言之反射率則成為50%以上之樹脂層。
隨之,可使自晶片103側面的放射光,及在透明層134加以散射而朝向於絕緣構件127側的光,在絕緣構件127加以反射者。防止在絕緣構件127的光之吸收損失,可提高對於通過透明層134之外部的光取出效率者。
螢光體層130係於半導體層115之第1面115a上,以晶圓級處理加以形成,而螢光體層130的面積係與半導體層115的面積略相同,或較半導體層115之面積稍為大。
螢光體層130係繞入於半導體層115之側面,及安裝面側而加以形成。即,對於未取出光於外部之晶片側面側及安裝面側,係未無意地加以形成螢光體層130,而加以謀求成本降低。
在一般的覆晶安裝中,藉由突起電極等而安裝LED晶片於安裝基板之後,呈被覆晶片全體地加以形成螢光體層。或者,於突起電極間,加以下填充樹脂。
對此,如根據其他的實施形態之半導體裝置,在圖5所示之安裝前的狀態,對於p側外部連接電極123之周圍及n側外部連接電極124之周圍,係加以設置有與螢光體層130不同之樹脂層125,可對於安裝面側,賦予適合於應力緩和之特性者。另外,對於安裝面側既已設置有樹脂層125之故,成為無須安裝後之下填充。
對於半導體層115之第1面115a側,係加以設置將光取出效率,色變換效率,配光特性等作為優先設計之光學層,而對於安裝面側,係加以設置將安裝時之應力緩和,或作為取代於基板之支持體的特性作為優先的層。例如,樹脂層125係具有加以高密度充填氧化矽粒子等之填充劑於成基底之樹脂的構造,作為支持體而加以調整適當的硬度。
如根據以上說明之其他的實施形態,半導體層115,電極107,108,晶載配線層116,117,及光學層係以晶圓級進行一次形成而實現低成本之晶片尺寸裝置103之同時,使外部端子(安裝面)123a,134a擴張於晶片外範圍,可提高散熱性者。隨之,可提供廉價且高信賴性之半導體裝置者。
如根據本實施形態,從半導體晶片103之上面而視,僅加以設置有對於晶片103之面積而言之絕緣構件127(絕緣層)部分之面積的比例R係為整數倍以外,例如除了3倍以外之2.2倍以上3.8倍以下。
如後述,可將加以切割前之複數的晶片103
之間隙,設定為晶片103之晶片寬度之整數倍以外者。經由此,可自由地設定上述面積之比例R者。經由此,可使設計半導體裝置之構造時之自由度提升者。
晶片103之平面形狀係四角形狀,晶片103係具有4個角部。圍繞其晶片103周圍之絕緣構件127亦具有4個角部。與上述圖1(b)所示之半導體裝置同樣地,晶片103之對角線與絕緣構件127的對角線係未一致而偏移著。晶片103之角部係未對向於絕緣構件127之角部,而對向於絕緣構件127之邊部。晶片103之角部形狀係例如為尖銳形狀,例如為圓潤形狀亦可。
例如,連結晶片103之4個角部之中的第1角部與位置於其對角之第2角部的對角線係與連結例如,絕緣構件127之4個角部之中,最接近於晶片103之第1角部之第3角部,和最接近於晶片103之第2角部之第4角部的對角線交叉。對角線,和對角線則形成銳角而交叉的角度θ係例如0°以上15°以下。然而,角部形狀為圓潤形狀的情況之對角線係延長連結於其角部之晶片103之2邊,將交叉的點作為基點。或者,與晶片103之一邊對應之封裝的一邊係並非平行而傾斜,形成銳角(15°以下)。另外,晶片103則具有4個邊的情況,係4個邊則各形成銳角(15°以下)。
在加以個片化之半導體裝置中,即使對於封裝之絕緣構件127的角部,從外部加上應力,晶片103之角部的位置則因從絕緣構件127之角部的位置偏移之故,
亦可使加上於絕緣構件127之角部的應力分散,而可使半導體裝置之信賴性提升者。
接著,參照圖8(a)~圖17(b),對於其他之實施形態的半導體裝置的製造方法加以說明。
圖8(b)、圖9(b)、圖10(b)、圖11(b)、圖12(b)、圖17(a)及圖17(b)係各對應於圖8(a)、圖9(a)、圖10(a)、圖11(a)、圖12(a)、圖13及圖14之下面圖。
半導體層115係例如,經由MOCVD(metal organic chemical vapor deposition)法而加以磊晶成長於基板110上。基板110係例如為矽基板。或,基板110係為藍寶石基板或碳化矽基板亦可。半導體層115係例如,包含氮化鎵(GaN)之氮化物半導體層。
例如,經由RIE(Reactive Ion Etching)法而選擇性地蝕刻第2層112及發光層113之層積膜,如圖8(a)及(b)所示,使第1層111之第2面111a露出。
另外,第1層111係選擇性地加以除去,在基板110而分離為複數之半導體層115。複數地分離半導體層115的溝係例如,以格子狀圖案加以形成。
接著,如圖9(a)及(b)所示地,於第2層112表面形成p側電極107,而於第1層111之第2面111a形成n側電極108。
接著,如圖10(a)及(b)所示地,呈被覆半導體層115及電極107、108地形成絕緣膜114之後,
於絕緣膜114形成第1開口114a及第2開口114b。
接著,如如圖11(a)及(b)所示地,形成第1p側配線層116及第1n側配線層117。第1p側配線層116係對於第1開口114a內加以形成,接觸於p側電極107。
第1n側配線層117係對於第2開口114b內加以形成,接觸於n側電極108。另外,第1n側配線層117係例如,在2處與n側電極108接觸。第1n側配線層117係加以形成為延著連結其2處之n側電極108之方向的線圖案狀。對於加以形成為第1n側配線層117之線狀的部分,和p側電極107之間係介入存在有絕緣膜114,而第1n側配線層117係未接觸於p側電極107。
p側電極107,n側電極108、第1p側配線層116、及第1n側配線層117係加以形成於重疊於半導體層115之範圍的範圍內。
接著,如圖12(a)及(b)所示地,於第1p側配線層116的表面及第1n側配線層117的表面形成絕緣膜118,而於其絕緣膜118,形成第1開口118a和第2開口118b。對於第1開口118a係露出有第1p側配線層116之第1p側墊片116b,而對於第2開口118b係露出有第1n側配線層117之第1n側墊片117b。
接著,除去基板110。包含半導體層115及配線層116,117之層積體係在支持於未圖示之一時性之支持體的狀態,加以除去基板110。
例如,矽基板之基板110係可經由RIE等之乾蝕刻而除去。或者,經由濕蝕刻而除去矽基板110亦可。或者,對於基板110為藍寶石基板之情況,係可經由雷射剝離法而除去。
加以磊晶成長於基板110上之半導體層115係為包含大的內部應力之情況。另外,p側金屬層171,n側金屬層172及樹脂層125係例如,比較於GaN系材料之半導體層115為柔軟的材料。隨之,即使磊晶成長時之內部應力則在基板110之剝離時一口氣加以開放,p側金屬層171,n側金屬層172及樹脂層125係吸收其應力。因此,可回避在除去基板110之過程中之半導體層115的破損。
經由基板110之除去而加以露出之半導體層115之第1面115a係因應必要而加以粗面化。
更且,對於第1面115a上係加以形成有前述之螢光體層130,而對於其螢光體層130上係加以形成有透明層133。至此為止之工程係在晶圓狀態加以進行。
並且,切割晶圓,個片化為複數之晶片103。其晶片103係例如加以支持於上述之實施形態之轉印源膠帶31。經由此,無須配合晶圓之切割,而選定轉印源膠帶31之必要。即,轉印源膠帶31之種類係可任意地選擇。
此時,例如在切割之前,晶圓則加以支持於轉印源膠帶31。經由此,無須在個片化複數之晶片103
之後使用新的膠帶之必要,成為可作為成本之削減及工程數的削減。
接著,與上述之實施形態之製造方法同樣地,進行晶片103之再配置。之後,如圖13所示,於晶片103之周圍(晶片外範圍),及晶片103上(透明層133上),加以形成絕緣構件(支持構件)127,加以切割成包含絕緣構件127之各晶片103。
對於在圖13之絕緣構件127下面,係如圖14所示,加以形成有絕緣膜126。經由此,消解晶片103與絕緣構件127之階差,可提升之後所形成之配線層的信賴性者。作為絕緣膜126係可使用各種樹脂材料,但特別是對於耐熱性優越之醯亞胺系樹脂或苯酚系樹脂,聚矽氧系樹脂,環氧系樹脂等則適合。
對於第1p側配線層116之第1p側墊片116b上,及晶片外範圍的絕緣膜126上,係如圖14所示,加以形成有第2p側配線層121。對於第1n側配線層117之第1n側墊片117b上,及晶片外範圍之絕緣膜126上係加以設置第2n側配線層122。
第2n側配線層122係對於晶片103而言加以調整位置。第1n側墊片117b係以較n側電極108為寬的面積加以再配置之故,對於晶片103而言即使第2n側配線層122之形成位置多少偏移,亦可將第2n側配線層122確實地重疊於第1n側墊片117b而連接者。
對於第2p側配線層121之表面及第2n側配
線層122之表面係加以形成有絕緣膜119,而對於其絕緣膜119係加以形成有第1開口119a與第2開口119b。
對於第1開口119a係露出有第2p側配線層121之第2p側墊片121a。對於第2開口119b係露出有第2n側配線層122之第2n側墊片122a。
對於第2p側墊片121a上係如圖15所示,加以形成有p側外部連接電極123。對於第2n側墊片122a上係加以形成有n側外部連接電極124。更且,於p側外部連接電極123與n側外部連接電極124之間,p側外部連接電極123之周圍,及n側外部連接電極124之周圍,加以形成有樹脂層125。
接著,研削透明層133上之絕緣構件127的上面,及晶片外範圍之絕緣構件127的上面。透明層133上之絕緣構件127係加以除去,如圖16所示,透明層133上面及晶片外範圍之絕緣構件127之上面係加以平坦化。
螢光體層130之上面所露出之高度為止係未被研削,而殘留於螢光體層130上之透明層133係保護螢光體層130。
對於加以平坦化之透明層133上面上,及絕緣構件127上面上,係如圖5所示,加以形成有平面尺寸則較晶片103為大之透明層(散射層)134。
如根據本實施形態,與上述實施形態同樣地,在晶片103之再配置工程中,可將加以再配置之晶片
103的間隙(第2間隙),設定為晶片103之晶片寬度的整倍數以外者。例如,在晶片103之再配置工程中,僅使用拉長間隔法時,加以再配置之晶片103之間隙係加以限定為晶片寬度之整數倍。對此,如根據本實施形態,加以再配置之晶片103之間隙(第2間隙)係可以較使用拉長間隔法時之間隙(寬晶片度的整數倍)為細的值而設定。
經由此等,可使再配置晶片103時之間隙的自由度提升者。即,可使對於晶片103之尺寸的封裝之尺寸的比率之自由度提升者。另外,例如,製造加以規格化之一定大小之封裝尺寸之半導體裝置之情況,可自由地選擇晶片尺寸而形成者。例如,可自由地形成對於晶片103之尺寸而言之封裝尺寸的比率為充分大,而可充分地進行晶片103之保護的半導體裝置,或對於大電力用具有大的晶片尺寸之半導體裝置等,因應用途或性能之半導體裝置者。
如根據上述之各實施形態,半導體裝置之製造方法係例如,使前述第2支持體伸長而變形,將前述第2間隙,作為較前述第1間隙為長。
如根據上述之各實施形態,半導體裝置之製造方法係例如,前述第2間隙係較各前述半導體晶片的長度之整數倍為長,各前述半導體晶片之長度之整數倍的1.2倍以下。
如根據上述之各實施形態,半導體裝置之製造方法係例如,前述第2間隙係較各前述半導體晶片的長
度之整數倍為短,各前述半導體晶片之長度之整數倍的0.8倍以上。
如根據上述之各實施形態,半導體裝置之製造方法係例如,前述半導體晶片之前述對角線,和前述絕緣層之前述對角線則形成銳角而交叉之角度係較0°為大,而15°以下。
如根據上述之各實施形態,半導體裝置係例如,前述半導體晶片之前述對角線,和前述絕緣層之前述對角線則形成銳角而交叉之角度係較0°為大,而15°以下。
如根據上述之各實施形態,半導體裝置係例如,自前述半導體晶片上面而視,僅加以設置對於前述半導體晶片面積而言之前述樹脂層的部分之面積之前述比例,係除了3倍以外而為2.2倍以上3.8倍以下。
如根據上述之各實施形態,半導體裝置係例如,連結前述半導體晶片之第1角部與第2角部之對角線係在前述樹脂層中,與連結最接近於前述半導體晶片之前述第1角部之第3角部,和最接近於前述半導體晶片之前述第2角部之第4角部的對角線交叉。
如根據上述之各實施形態,半導體裝置係例如,具備半導體晶片,和加以設置於前述半導體晶片周圍而被覆前述半導體晶片之絕緣層,自前述半導體晶片之上面而視,僅加以設置對於前述半導體晶片面積而言之前述絕緣層的部分之面積之比例係整數倍以外,而僅加以設置
對於前述半導體晶片面積而言之前述絕緣層的部分之面積之前述比例係除了3倍以外而為2.2倍以上3.8倍以下。
雖已說明過本發明之幾個實施形態,但此等實施形態係作為例而提示之構成,未特意限定發明之範圍者。此等新穎之實施形態係可由其他種種形態而加以實施,在不脫離發明的內容範圍,可進行種種省略,置換,變更者。此等實施形態或其變形係與包含於發明範圍或內容之同時,包含於記載於申請專利申請範圍之發明與其均等的範圍。
10‧‧‧半導體晶片
20‧‧‧絕緣層
100‧‧‧半導體裝置
10a‧‧‧寬度
10b‧‧‧第1角部
10c‧‧‧第2角部
10h‧‧‧對角線
20b‧‧‧第3角部
20c‧‧‧第4角部
20h‧‧‧對角線
Claims (19)
- 一種半導體裝置之製造方法,其特徵為從加以支持於第1支持體,而以初期間隙排列之複數的半導體晶片中選擇前述複數的半導體晶片的一部分,將以較前述初期間隙為長之第1間隙排列之第1群,從前述第1支持體轉印至第2支持體,使前述第2支持體變形,將加以轉印於前述第2支持體之前述第1群之各前述半導體晶片的間隙,變換為與前述第1間隙不同之第2間隙,被覆以前述第2間隙排列之前述第1群之各前述半導體晶片,於各前述半導體晶片的周圍,形成絕緣層,切割前述絕緣層者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法,其中,加熱處理前述第2支持體而使其變形,將前述第2間隙作為較前述第1間隙為短者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法,其中,前述第2間隙係較各前述半導體晶片的長度之整數倍為短,且係各前述半導體晶片之長度的整數倍之0.8倍以上者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法,其中,前述絕緣層之切割係對於前述半導體晶片的邊而言,形成傾斜之切割線者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法,其中,更具備從加以支持於前述第1支持體之以前 述初期間隙而排列之前述複數之半導體晶片之中,將以較前述初期間隙為長之第3間隙排列之第2群,從前述第1支持體轉印至第3支持體,使前述第3支持體變形,將加以轉印於前述第3支持體之前述第2群之各前述半導體晶片的間隙,變換為與前述第3間隙不同之第4間隙,被覆以前述第4間隙而排列之前述第2群之各前述半導體晶片,於各前述半導體晶片周圍,形成前述絕緣層之工程者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法,其中,伸長前述第2支持體而使其變形,將前述第2間隙作為較前述第1間隙為長者。
- 如申請專利範圍第6項記載之半導體裝置之製造方法,其中,前述第2間隙係較各前述半導體晶片的長度之整數倍為長,且係各前述半導體晶片之長度的整數倍之1.2倍以下者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法,其中,各前述半導體晶片係具有:具有發光層之半導體層者。
- 一種半導體裝置之製造方法,其特徵為伸長加以支持有以初期間隙排列之複數之半導體晶片的第1支持體,將前述複數之半導體晶片之間隙,從前述初期間隙擴大為第1間隙,將從以前述第1間隙排列之前述第1支持體的前述複 數之半導體晶片中所選擇的前述複數的半導體晶片的一部分之以較前述第1間隙為長之第2間隙排列之第1群,從前述第1支持體轉印於第2支持體,被覆以前述第2間隙排列之前述第1群之各前述半導體晶片,於各前述半導體晶片的周圍,形成絕緣層,切割前述絕緣層者。
- 如申請專利範圍第9項記載之半導體裝置之製造方法,其中,前述第2間隙係較各前述半導體晶片的長度之整數倍為長,且係各前述半導體晶片之長度的整數倍之1.2倍以下者。
- 如申請專利範圍第9項記載之半導體裝置之製造方法,其中,前述第1間隙係較各前述半導體晶片的長度之整數倍為長,且係各前述半導體晶片之長度的整數倍之1.1倍以下者。
- 如申請專利範圍第9項記載之半導體裝置之製造方法,其中,前述絕緣層之切割係對於前述半導體晶片的邊而言,形成傾斜之切割線者。
- 如申請專利範圍第9項記載之半導體裝置之製造方法,其中,更具備將從以前述第1間隙排列之前述第1支持體的前述複數之半導體晶片所選擇之以較前述第1間隙為長之第3間隙排列之第2群,從前述第1支持體轉印於第3支持體,被覆以前述第3間隙而排列之前述第2群之各前述半導體晶片,於各前述半導體晶片周圍,形成前述絕緣層之 工程者。
- 如申請專利範圍第9項記載之半導體裝置之製造方法,其中,各前述半導體晶片係具有:具有發光層之半導體層者。
- 一種半導體裝置,其特徵為具備:半導體晶片,和加以設置於前述半導體晶片周圍而被覆前述半導體晶片之絕緣層,從前述半導體晶片的上面而視,對於前述半導體晶片的面積而言僅加以設置前述絕緣層之部分的面積比例係整數倍以外,連結前述半導體晶片之第1角部與第2角部的對角線係在前述絕緣層中,與連結最接近於前述半導體晶片之前述第1角部的第3角部,和最接近於前述半導體晶片之前述第2角部的第4角部之對角線交叉者,前述半導體晶片之前述對角線,和前述絕緣層之前述對角線形成銳角而交叉之角度係較0°為大,而15°以下者。
- 如申請專利範圍第15項記載之半導體裝置,其中,對於前述半導體晶片之前述面積而言僅加以設置前述絕緣層的部分之前述面積之前述比例,係除了3倍以外而為2.2倍以上3.8倍以下者。
- 如申請專利範圍第15項記載之半導體裝置,其中,前述第1角部及第2角部之各形狀係為尖銳形狀者。
- 如申請專利範圍第15項記載之半導體裝置,其 中,前述第1角部及第2角部之各形狀係為圓潤形狀者。
- 如申請專利範圍第15項記載之半導體裝置,其中,前述半導體晶片係具有:具有發光層之半導體層者。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014188004A JP2016062986A (ja) | 2014-09-16 | 2014-09-16 | 半導体装置と半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201613039A TW201613039A (en) | 2016-04-01 |
TWI574358B true TWI574358B (zh) | 2017-03-11 |
Family
ID=52596864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104105066A TWI574358B (zh) | 2014-09-16 | 2015-02-13 | 半導體裝置及半導體裝置之製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9735325B2 (zh) |
EP (1) | EP2998991B1 (zh) |
JP (1) | JP2016062986A (zh) |
HK (1) | HK1221070A1 (zh) |
TW (1) | TWI574358B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102528636B1 (ko) * | 2016-06-30 | 2023-05-03 | 린텍 가부시키가이샤 | 반도체 가공용 시트 |
GB2570221B (en) * | 2016-08-11 | 2022-05-04 | Lumens Co Ltd | LED module and method for fabricating the same |
WO2018108734A1 (en) * | 2016-12-15 | 2018-06-21 | Lumileds Holding B.V. | Led module with high near field contrast ratio |
CN110050353B (zh) | 2016-12-15 | 2022-09-20 | 亮锐控股有限公司 | 具有高近场对比率的led模块 |
US11355548B2 (en) * | 2017-12-20 | 2022-06-07 | Lumileds Llc | Monolithic segmented LED array architecture |
US10490428B2 (en) | 2017-12-22 | 2019-11-26 | Lumidleds LLC | Method and system for dual stretching of wafers for isolated segmented chip scale packages |
CN109980070B (zh) * | 2017-12-22 | 2024-03-19 | 海迪科(南通)光电科技有限公司 | 一种晶圆级芯片级csp封装结构及其制备方法 |
JP7436772B2 (ja) | 2018-12-27 | 2024-02-22 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
US11508876B2 (en) * | 2018-12-31 | 2022-11-22 | Seoul Viosys Co., Ltd. | Light emitting device package and display device having the same |
JP7389331B2 (ja) * | 2019-10-31 | 2023-11-30 | 日亜化学工業株式会社 | 発光デバイスの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040195578A1 (en) * | 2003-04-04 | 2004-10-07 | Chang-Tae Kim | AlGalnN light emitting diode |
US20090206357A1 (en) * | 2005-02-16 | 2009-08-20 | Rohm Co., Ltd. | Semiconductor Light Emitting Device |
US20130320378A1 (en) * | 2012-05-29 | 2013-12-05 | Toyoda Gosei Co., Ltd. | Light-emitting device |
US20140077235A1 (en) * | 2012-09-14 | 2014-03-20 | Bridgelux, Inc. | Substrate Free LED Package |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208822A (ja) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体発光装置 |
JP2001308234A (ja) | 2000-04-24 | 2001-11-02 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JP4491948B2 (ja) * | 2000-10-06 | 2010-06-30 | ソニー株式会社 | 素子実装方法および画像表示装置の製造方法 |
JP3813599B2 (ja) * | 2003-06-13 | 2006-08-23 | ローム株式会社 | 白色発光の発光ダイオード素子を製造する方法 |
JP4320676B2 (ja) | 2004-03-31 | 2009-08-26 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
JP2007242662A (ja) * | 2006-03-06 | 2007-09-20 | Japan Science & Technology Agency | 微小チップの剥離方法及び剥離装置、微小チップの選択転写方法 |
US20080122119A1 (en) * | 2006-08-31 | 2008-05-29 | Avery Dennison Corporation | Method and apparatus for creating rfid devices using masking techniques |
DE102008010512A1 (de) | 2008-02-22 | 2009-08-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils |
JP2009239116A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 発光装置 |
TWI387076B (zh) | 2008-04-24 | 2013-02-21 | Mutual Pak Technology Co Ltd | 積體電路元件之封裝結構及其製造方法 |
JP5196262B2 (ja) * | 2008-09-30 | 2013-05-15 | ソニー株式会社 | 表示装置の製造方法 |
JP5496692B2 (ja) | 2010-01-22 | 2014-05-21 | 三洋電機株式会社 | 半導体モジュールの製造方法 |
US9773950B2 (en) | 2012-04-06 | 2017-09-26 | Ctlab Co. Ltd. | Semiconductor device structure |
-
2014
- 2014-09-16 JP JP2014188004A patent/JP2016062986A/ja active Pending
-
2015
- 2015-02-13 TW TW104105066A patent/TWI574358B/zh active
- 2015-03-04 US US14/638,430 patent/US9735325B2/en active Active
- 2015-03-05 EP EP15157757.4A patent/EP2998991B1/en active Active
-
2016
- 2016-07-27 HK HK16108973.6A patent/HK1221070A1/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040195578A1 (en) * | 2003-04-04 | 2004-10-07 | Chang-Tae Kim | AlGalnN light emitting diode |
US20090206357A1 (en) * | 2005-02-16 | 2009-08-20 | Rohm Co., Ltd. | Semiconductor Light Emitting Device |
US20130320378A1 (en) * | 2012-05-29 | 2013-12-05 | Toyoda Gosei Co., Ltd. | Light-emitting device |
US20140077235A1 (en) * | 2012-09-14 | 2014-03-20 | Bridgelux, Inc. | Substrate Free LED Package |
Also Published As
Publication number | Publication date |
---|---|
EP2998991B1 (en) | 2021-02-17 |
US20160079491A1 (en) | 2016-03-17 |
US9735325B2 (en) | 2017-08-15 |
TW201613039A (en) | 2016-04-01 |
EP2998991A1 (en) | 2016-03-23 |
HK1221070A1 (zh) | 2017-05-19 |
JP2016062986A (ja) | 2016-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI574358B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US10043955B2 (en) | Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same | |
TWI682558B (zh) | 半導體發光裝置 | |
US20170288088A1 (en) | Uv light emitting diode package and light emitting diode module having the same | |
JP6271380B2 (ja) | 半導体装置の製造装置と半導体装置の製造方法 | |
JP5918221B2 (ja) | Ledチップの製造方法 | |
JP6295171B2 (ja) | 発光ユニット及び半導体発光装置 | |
JP2011243977A (ja) | 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法 | |
JP2015173142A (ja) | 半導体発光装置 | |
US9595631B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR20120092000A (ko) | 파장변환층을 갖는 발광 소자 | |
JP6185415B2 (ja) | 半導体発光装置 | |
KR101752425B1 (ko) | 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 | |
WO2017154975A1 (ja) | 半導体発光装置 | |
JP7348520B2 (ja) | 発光装置及び表示装置 | |
KR102199988B1 (ko) | 발광소자 | |
JP6530460B2 (ja) | 半導体装置 | |
JP6633111B2 (ja) | 発光ユニット及び半導体発光装置 | |
KR101719645B1 (ko) | 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 |