KR101719645B1 - 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 - Google Patents

파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 Download PDF

Info

Publication number
KR101719645B1
KR101719645B1 KR1020110139396A KR20110139396A KR101719645B1 KR 101719645 B1 KR101719645 B1 KR 101719645B1 KR 1020110139396 A KR1020110139396 A KR 1020110139396A KR 20110139396 A KR20110139396 A KR 20110139396A KR 101719645 B1 KR101719645 B1 KR 101719645B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting diode
wavelength conversion
electrode
Prior art date
Application number
KR1020110139396A
Other languages
English (en)
Other versions
KR20120049161A (ko
Inventor
정정화
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020110139396A priority Critical patent/KR101719645B1/ko
Publication of KR20120049161A publication Critical patent/KR20120049161A/ko
Application granted granted Critical
Publication of KR101719645B1 publication Critical patent/KR101719645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

파장변환층을 갖는 발광 다이오드 칩이 개시된다. 상기 발광 다이오드 칩은, 기판 상에 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 배어 칩; 상기 제2 도전형 반도체층 상에 형성된 전극; 상기 전극 상에 형성된 추가전극; 및 상기 배어 칩을 덮는 파장변환층을 포함하고, 상기 추가전극은 상기 파장변환층을 관통한다. 이에 따라, 광의 파장 변환을 수행할 수 있으며 또한 와이어를 용이하게 본딩할 수 있는 발광 다이오드 칩을 제공할 수 있다.

Description

파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지{LIGHT EMITTING DIODE CHIP HAVING WAVELENGTH CONVERTING LAYER, METHOD OF FABRICATING THE SAME AND PACKAGE HAVING THE SAME}
본 발명은 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지에 관한 것으로, 더욱 상세하게는 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지에 관한 것이다.
현재 발광 다이오드는 경박단소화가 가능하고, 에너지 절감과 오랜 기간 동안 수명이 유지되는 장점으로 인해 휴대폰을 비롯한 각종 표시장치의 배면 광원으로 이용되고 있으며, 발광 다이오드를 실장한 발광소자, 즉 발광 다이오드 패키지는 높은 연색성을 갖는 백색광 구현이 가능하기 때문에 형광등과 같은 백색광원을 대체하여 일반조명에도 적용될 것으로 기대되고 있다.
한편, 발광 다이오드를 이용하여 백색광을 구현하는 다양한 방법이 있으며, 일반적으로 430nm~470nm의 청색광을 방출하는 InGaN 발광 다이오드와 상기 청색광을 장파장으로 변환할 수 있는 형광체를 조합하여 백색광을 구현하는 방법이 사용되고 있다. 예컨대, 백색광은 청색 발광 다이오드와 상기 청색 발광 다이오드에 의해 여기되어 황색을 방출하는 황색 형광체의 조합을 통해 구현되거나 청색 발광 다이오드와 녹색 형광체 및 적색 형광체의 조합으로 구현될 수 있다.
종래, 백색 발광 소자는 형광체가 함유된 수지를 발광 다이오드가 실장된 패키지의 리세스 영역 내에 도포함으로써 형성되어 왔다. 그러나 패키지 내에 수지를 도포함에 따라 형광체가 수지 내에 균일하게 분포되지 못하고 또한 수지를 균일한 두께로 형성하는 것이 어려운 문제가 있다.
이에 따라, 발광 다이오드 상에 파장변환 시트(sheet)를 부착하는 방식이 연구되고 있다. 파장변환 시트는 예컨대 글래스 등에 형광체를 혼합하여 형성될 수 있다. 이러한 파장변환 시트를 발광 다이오드 상면에 부착함으로써 칩 레벨에서 백색광을 구현할 수 있다.
한편, 패키지에서 형광체를 함유한 수지를 도포하는 경우, 발광 다이오드에 와이어를 본딩한 후, 수지를 도포하기 때문에, 발광 다이오드의 전극은 형광체를 함유한 수지로 덮여도 문제가 되지 않는다. 그러나, 칩 레벨에서 파장변환층을 형성하는 경우, 파장 변환층이 형성된 이후에 와이어를 발광 다이오드에 본딩할 것이 요구된다. 이에 따라, 파장 변환층을 통해 와이어를 본딩하기 위한 전극을 노출시킬 필요가 있으며, 또한 와이어를 용이하게 본딩할 수 있도록 파장변환층을 형성하는 기술이 요구되고 있다.
본 발명이 해결하려는 과제는, 칩 레벨에서 파장 변환 등의 광 변환을 수행할 수 있는 발광 다이오드 칩 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 파장 변환 등의 광 변환을 수행할 수 있으면서도 본딩 와이어를 용이하게 본딩할 수 발광 다이오드 칩 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 파장 변환층에서 변환된 광이 다시 발광 다이오드 칩 내부로 입사되어 손실되는 것을 방지할 수 있는 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 파장변환층이 광에 의해 손상되는 것을 완화할 수 있는 발광 다이오드 칩을 제공하는 것이다.
본 발명의 일 태양에 따른 발광 다이오드 칩은, 기판; 상기 기판 상에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체; 상기 반도체 적층 구조체에 전기적으로 접속된 전극; 상기 전극 상에 형성된 추가 전극; 및 상기 반도체 적층 구조체의 상부를 덮는 파장변환층을 포함한다. 나아가, 상기 추가 전극은 상기 파장 변환층을 관통한다. 상기 추가 전극을 채택함으로써 파장변환을 수행함과 아울러 와이어를 용이하게 본딩할 수 있는 발광 다이오드 칩을 제공할 수 있다.
또한, 상기 발광 다이오드 칩은 상기 파장변환층과 상기 반도체 적층 구조체 사이에 개재된 스페이서층을 더 포함할 수 있다. 상기 스페이서층은 절연층으로 형성된다. 나아가, 상기 스페이서층은 분포 브래그 반사기를 포함할 수 있으며, 또한 상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함할 수 있다.
상기 스페이서층은 상기 파장변환층과 상기 반도체 적층 구조체 사이에 개재되어 상기 파장변환층을 상기 반도체 적층 구조체로부터 이격시킨다. 상기 스페이서층은 반도체 적층 구조체로부터 방출되는 광에 의해 발생될 수 있는 상기 파장 변환층 내의 형광체의 황변을 방지한다.
상기 분포 브래그 반사기는 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 형성될 수 있다. 상기 분포 브래그 반사기는 이들 절연층들의 광학 두께를 조절함으로써 상기 활성층에서 생성된 광을 투과시키고 상기 파장변환층에서 변환된 광을 반사시키도록 형성될 수 있다.
한편, 상기 응력 완화층은 상기 분포 브래그 반사기에 유발되는 응력을 완화하여 상기 분포 브래그 반사기가 그 아래의 층, 예컨대 반도체 적층 구조체로부터 박리되는 것을 방지한다. 상기 응력 완화층은 스핀-온-글래스(SOG) 또는 다공성 실리콘 산화막으로 형성될 수 있다.
한편, 고경도 투명 수지가 상기 파장변환층을 덮을 수 있다. 여기서, 고경도 투명 수지는 듀로미터 쇼어 경도 값이 60A 이상인 것을 의미한다.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은 상기 기판 하면 상에 위치하는 하부 분포 브래그 반사기를 더 포함함 수 있다. 상기 하부 분포 브래그 반사기는 활성층에서 생성된 광뿐만 아니라 가시광 영역의 거의 전 영역에 대해 상대적으로 높은 반사율을 가질 수 있다. 예컨대, 상기 하부 분포 브래그 반사기는 청색 영역의 광, 녹색 영역의 광 및 적색 영역의 광에 대해 90% 이상의 반사율을 가질 수 있다. 또한, 상기 하부 분포 브래그 반사기에 금속층이 위치할 수 있다. 금속층은 반사 금속으로 형성될 수 있다.
한편, 상기 추가전극은 상기 전극에 비해 좁은 폭을 가질 수 있으며, 상기 전극에서 멀어질수록 폭이 좁아질 수 있다. 이에 따라, 상기 추가전극을 상기 전극에 안정하게 부착시킬 수 있으며, 향후 와이어를 본딩하는 공정의 신뢰성을 보증할 수 있다.
몇몇 실시예들에 있어서, 상기 파장변환층의 상부면은 실질적으로 평평하다(flat). 다른 실시예들에 있어서, 상기 파장변환층의 상부면은 반도체 적층 구조체의 지형(topology)을 따라 균일하게 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 반도체 적층 구조체에 전기적으로 접속된 전극은, 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극; 및 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극을 포함할 수 있다. 또한, 상기 추가전극은, 상기 제1 전극 상에 형성된 제1 추가 전극; 및 상기 제2 전극 상에 형성된 제2 추가 전극을 포함할 수 있다. 이들 제1 추가 전극 및 제2 추가 전극이 상기 파장변환층을 관통하여 외부에 노출된다. 또한, 이들 제1 추가 전극 및 제2 추가 전극의 상부면은 상기 파장변환층의 상부면과 일치할 수 있다.
이와 달리, 상기 반도체 적층 구조체에 전기적으로 접속된 전극은 상기 제1 도전형 반도체층에 전기적으로 접속된 것일 수 있다. 상기 제2 도전형 반도체층은 상기 기판과 상기 제1 도전형 반도체층 사이에 위치한다. 이 경우, 상기 제2 도전형 반도체층에 접속된 전극에는 추가전극이 형성되지 않을 수 있다.
나아가, 상기 파장변환층은 상기 기판의 측면을 덮을 수 있다. 따라서, 기판의 측면을 통해 방출되는 광에 대해서도 파장변환을 수행할 수 있다. 상기 기판 측면의 파장변환층의 두께는 상기 반도체 적층 구조체 상부의 파장변환층의 두께와 실질적으로 동일할 수 있다.
본 발명의 또 다른 태양에 따른 발광 다이오드 칩은, 기판; 상기 기판 상에 위치하고, 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 반도체 적층 구조체; 하나의 반도체 적층 구조체에 전기적으로 접속된 제1 전극; 또 다른 반도체 적층 구조체에 전기적으로 접속된 제2 전극; 상기 제1 전극 상에 형성된 제1 추가전극; 상기 제2 전극 상에 형성된 제2 추가전극; 및 상기 복수의 반도체 적층 구조체의 상부를 덮는 파장변환층을 포함한다. 또한, 상기 제1 추가전극 및 상기 제2 추가전극은 상기 파장변환층을 관통한다.
나아가, 상기 복수의 반도체 적층 구조체를 서로 전기적으로 연결하는 배선들을 더 포함할 수 있다.
한편, 상기 발광 다이오드 칩은, 상기 파장변환층과 상기 복수의 반도체 적층 구조체 사이에 개재된 스페이서층을 더 포함할 수 있다. 상기 스페이서층은 절연층으로 형성된다. 나아가, 상기 스페이서층은 상기 파장 변환층과 상기 복수의 반도체 적층 구조체 사이에 개재된 분포 브래그 반사기를 더 포함할 수 있다. 또한, 응력 완화층이 상기 분포 브래그 반사기와 상기 복수의 반도체 적층 구조체 사이에 개재될 수 있다.
상기 제1 및 제2 추가 전극은 각각 상기 제1 및 제2 전극에 비해 좁은 폭을 가질 수 있으며, 또한, 상기 제1 및 제2 추가전극은 각각 상기 제1 및 제2 전극에서 멀어질수록 폭이 좁아질 수 있다.
한편, 상기 제1 전극은 상기 하나의 반도체 적층 구조체의 제1 도전형 반도체층에 전기적으로 접속되고, 상기 제2 전극은 상기 또 다른 반도체 적층 구조체의 제2 도전형 반도체층에 전기적으로 접속될 수 있다.
본 발명의 또 다른 태양에 따르면, 발광 다이오드 칩이 탑재된 발광 다이오드 패키지가 제공된다. 이 패키지는 리드 단자, 앞서 설명한 발광 다이오드 칩 및 상기 리드 단자와 상기 발광 다이오드 칩을 연결하는 본딩와이어를 포함한다. 상기 본딩와이어는 상기 발광 다이오드 칩의 추가전극과 상기 리드 단자를 연결한다.
본 발명의 또 다른 태양에 따른 발광 다이오드 칩 제조 방법은, 지지 기판 상에 복수개의 배어 칩들을 배열하되, 상기 각 배어 칩은 기판과, 상기 기판 상에 위치하는 질화갈륨계 화합물 반도체 적층 구조체로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체와, 상기 반도체 적층 구조체에 전기적으로 접속된 전극을 포함하고; 상기 각 배어 칩의 전극 상에 추가 전극을 형성하고; 상기 지지 기판 상에서 상기 복수개의 배어 칩들 및 상기 추가 전극을 덮는 투명 코팅층을 형성하고; 상기 투명 코팅층의 상부를 제거하여 상기 추가 전극을 노출시키고; 상기 지지 기판을 제거하고; 상기 투명 코팅층을 분리하여 개별 발광 다이오드 칩들로 분리하는 것을 포함한다.
균일한 투명 코팅층을 지지기판 상에서 배어 칩들에 형성하므로, 배어 칩들의 기판 측면에도 균일한 투명 코팅층을 형성할 수 있다. 또한, 추가전극을 사용함으로써 배어 칩들 상에 균일한 두께로 투명 코팅층을 형성할 수 있으며, 와이어를 용이하게 본딩할 수 있다. 나아가, 상기 지지 기판이 제거되기 때문에, 활성층에서 생성된 광의 방열 경로를 감소시킬 수 있다.
상기 투명 코팅층은 그 사용 목적에 따라 다양한 재료를 함유할 수 있다. 예컨대, 상기 투명 코팅층은, 이에 한정되는 것은 아니나, 형광체 또는 확산재를 포함할 수 있다. 따라서, 상기 투명 코팅층은 파장 변환층 또는 확산층으로 사용될 수 있다.
상기 반도체 적층 구조체에 전기적으로 접속된 전극은 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 및 상기 제2 도전형 반도체층에 전기적으로 접속된 제2 전극을 포함할 수 있다. 또한, 상기 추가 전극을 형성하는 것은, 상기 제1 전극 상에 제1 추가 전극을 형성하고, 상기 제2 전극 상에 제2 추가 전극을 형성하는 것을 포함할 수 있다.
상기 제1 추가 전극 및 제2 추가 전극의 상부면은 동일 높이에 위치할 수 있다. 이에 따라, 상기 투명 코팅층의 상부가 제거된 후, 투명 코팅층의 상부면과 상기 제1 및 제2 추가전극들의 상부면이 동일 면에 위치할 수 있다.
몇몇 실시예들에 있어서, 상기 추가전극을 형성하는 것은 상기 배어 칩들을 지지 기판 상에 배열하기 전에 미리 수행될 수 있다. 다른 실시예들에 있어서, 상기 추가전극을 형성하는 것은 상기 배어 칩들을 지지 기판 상에 배열한 후에 수행될 수 있다.
나아가, 상기 방법은 또한 상기 투명 코팅층을 형성하기 전에 상기 지지 기판 상에 배열된 배어 칩들을 덮는 스페이서층을 형성하는 것을 더 포함할 수 있다.
상기 스페이서층은 단일 절연층 또는 복수의 절연층으로 형성될 수 있으며, 투명 수지, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 또한, 상기 스페이서층은 응력 완화층을 더 포함할 수 있으며, 상기 분포 브래그 반사기는 상기 응력 완화층 상에 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 배어 칩은, 상기 반도체 적층 구조체 상부에 위치하는 분포 브래그 반사기를 더 포함할 수 있다. 또한, 상기 배어 칩은, 상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함할 수 있다.
한편, 상기 지지 기판을 제거하는 것은 상기 투명 코팅층을 분리하기 전에 수행될 수 있으나, 이에 한정되는 것은 아니며, 상기 투명 코팅층의 상부를 제거하기 전에 수행될 수도 있으며, 또는 상기 투명 코팅층을 분리한 후에 수행될 수도 있다.
몇몇 실시예들에 있어서, 상기 배어 칩은 상기 기판 상에 위치하는 복수의 반도체 적층 구조체를 포함할 수 있다. 나아가, 상기 배어 칩은 상기 복수의 반도체 적층 구조체를 서로 연결하는 배선들을 더 포함할 수 있다.
또한, 상기 배어 칩은, 상기 복수의 반도체 적층 구조체 상부에 위치하는 스페이서층을 더 포함할 수 있다. 상기 스페이서층은 절연층으로 형성될 수 있으며, 분포 브래그 반사기를 포함할 수 있다. 또한, 상기 스페이서층은 상기 분포 브래그 반사기와 상기 복수의 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함할 수 있다.
본 발명에 따르면, 추가전극을 채택함으로써 파장변환을 수행하면서도 와이어 본딩을 용이하게 수행할 수 있는 발광 다이오드 칩을 제공할 수 있다. 또한, 본 발명에 따르면, 스페이서층을 채택함으로써 파장변환층 내의 형광체가 반도체 적층 구조체에서 방출되는 광에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 스페이서층이 분포 브래그 반사기를 포함함으로써, 파장변환층에서 변환된 광이 반도체 적층 구조체 내부로 다시 입사되는 것을 방지할 수 있어 광 효율을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 발광 다이오드 칩을 탑재한 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 다이오드 칩 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 칩(101)을 설명하기 위한 단면도이다.
발광 다이오드 칩(101)은 기판(21), 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 질화갈륨계 반도체 적층 구조체(30), 제1 전극(41), 제2 전극(42), 제1 추가 전극(43), 제2 추가 전극(44) 및 투명 코팅층, 예컨대 파장 변환층(50)을 포함한다. 또한, 제1 도전형 반도체층(25)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있다.
기판(21)은 반도체 적층 구조체가 위치하는 상면, 상기 상면에 대향하는 하면, 상면과 하면을 연결하는 측면을 갖는다. 기판(21)은 투명 기판이면 특별히 한정되지 않으며, 질화물 반도체층을 성장시킬 수 있는 기판, 예컨대 사파이어, 실리콘 탄화물, 스피넬, 또는 실리콘 등일 수 있다. 기판(21)은 반도체 적층 구조체에 비해 상대적으로 두꺼울 수 있으며, 반도체 적층 구조체에서 생성된 광의 일부가 기판(21)의 측면을 통해 방출될 수 있다.
상기 활성층(27), 상기 제1 및 제2 도전형 반도체층들(25, 29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 제1 도전형 및/또는 제2 도전형 반도체층(25, 29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 예컨대, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으나, 이에 한정되는 것은 아니며, 그 반대일 수 있다. 버퍼층(23)은 기판(21)과 제1 도전형 반도체층(25) 사이에서 격자 부정합을 완화하여 반도체층들(25, 27, 29) 내에 발생되는 결함밀도를 감소시킨다.
한편, 제1 전극(41)은 제1 도전형 반도체층(25)의 노출된 표면에 접촉하여 제1 도전형 반도체층(27)에 전기적으로 접속한다. 또한, 제2 전극(42)은 제2 도전형 반도체층(29) 상부에 위치하여 제2 도전형 반도체층(29)에 전기적으로 접속한다. 제1 전극(41) 및 제2 전극(42)은 예컨대, Ti, Cu, Ni, Al, Au 또는 Cr을 포함할 수 있으며 이들 중 2개 이상의 물질로 형성될 수도 있다. 또한, 전류 분산을 위해 Ni/Au, ITO, IZO, ZnO와 같은 투명 도전층이 제2 도전형 반도체층(29) 상에 형성될 수 있으며, 제2 전극(42)은 상기 투명 도전층에 접속할 수 있다.
제1 추가 전극(43) 및 제2 추가 전극(44)이 각각 제1 전극(41) 및 제2 전극(42) 상에 위치한다. 제1 추가 전극(43) 및 제2 추가 전극(43)은 각각 제1 전극(41) 및 제2 전극(42)의 폭에 비해 좁은 폭을 갖는다. 즉, 제1 및 제2 추가전극(43, 44)은 각각 제1 전극(41) 및 제2 전극(42) 상부에 한정된다. 또한, 제1 추가 전극(43) 및 제2 추가 전극(44)은 각각 제1 전극(41) 및 제2 전극(42)으로부터 멀어질수록 폭이 좁아지는 형상을 가질 수 있다. 이러한 형상에 의해, 제1 추가 전극(43) 및 제2 추가 전극(44)이 각각 제1 전극(41) 및 제2 전극(42)에 안정하게 부착되어 유지될 수 있으며, 와이어 본딩 등의 후속 공정에 유리하다. 제1 및 제2 추가전극(43, 44)이 제1 전극(41) 및 제2 전극(42) 상에 안정하게 유지될 수 있도록 바닥면에 대한 높이의 비율을 소정 범위 내에 제한할 수 있다.
파장 변환층(50)은 에폭시 또는 실리콘에 형광체가 함유되어 형성되거나 또는 형광체만으로 형성될 수 있다. 예컨대, 파장 변환층(50)은 에폭시 또는 실리콘에 형광체를 함유한 후, 이를 도포하여 형성될 수 있다. 이 경우, 기판(21)의 측면에 균일한 두께의 파장변환층(50)이 형성되도록 몰드(mold)가 사용될 수 있다. 이때, 제1 추가 전극(43) 및 제2 추가 전극(44)의 상면 전체 또는 일부가 노출되도록 몰드가 배치되어 파장 변환층(50)이 형성될 수 있으며, 또는 제1 추가 전극(43) 및 제2 추가 전극(44)을 덮도록 형광체를 함유하는 수지가 도포된 후, 수지를 기계적으로 연마함으로써 제1 추가 전극(43) 및 제2 추가 전극(44)의 상면을 노출시킬 수 있다. 이에 따라, 상면이 평평한 파장 변환층(50)이 형성될 수 있으며, 제1 추가 전극(43) 및 제2 추가 전극(44)이 파장 변환층(50)을 관통하여 외부에 노출된다.
나아가, 파장 변환층(50)은 예컨대 1.4~2.0 범위 내의 굴절률을 가질 수 있으며, 굴절률을 조절하기 위해 TiO2, SiO2, Y2O3 등의 분말이 파장 변환층(50) 내에 혼입될 수 있다.
한편, 도시된 바와 같이, 제1 추가 전극(43)의 상면은 제2 추가 전극(44)의 상면과 동일한 높이에 위치할 수 있다. 따라서, 제2 도전형 반도체층(29) 및 활성층(25)의 일부를 제거하여 제1 도전형 반도체층(25)을 노출시킨 경우, 도시한 바와 같이, 제1 추가 전극(43)이 제2 추가 전극(44)에 비해 더 길 수 있다.
파장 변환층(50)은 기판(21)의 측면 및 반도체 적층 구조체(30)의 상부를 덮을 수 있다. 따라서, 반도체 적층 구조체(30)의 상면을 통해 방출되는 광뿐만 아니라, 기판(21)의 측면을 통해 방출되는 광에 대해서도 파장 변환을 수행할 수 있는 발광 다이오드 칩(101)이 제공될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 발광 다이오드 칩(102)을 설명하기 위한 단면도이다.
도 2를 참조하면, 본 실시예에 따른 발광 다이오드 칩(102)은 도 1의 발광 다이오드 칩(101)과 대체로 유사하나, 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있다. 또한, 투명 도전층(31)이 상기 스페이서층(33)과 상기 반도체 적층 구조체(30)의 제2 도전형 반도체층(29) 사이에 개재되어 있다. 제2 전극(42)은 상기 투명 도전층(31)에 접속할 수 있다. 앞서 설명한 실시예의 발광 다이오드 칩(101)과 동일한 구성요소에 대해서는 중복을 피하기 위해 상세한 설명을 생략한다.
스페이서층(33)은 상기 반도체 적층 구조체(30) 및 투명 도전층(31)의 상부를 덮을 수 있다. 상기 스페이서층(33)에 의해 상기 파장변환층(50)이 반도체 적층 구조체(30)로부터 이격된다. 스페이서층(33)은 예컨대, 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다. 또한, 상기 스페이서층(33)은 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층한 분포 브래그 반사기로 형성될 수 있다. 이 경우, 굴절률이 다른 절연층들의 광학 두께를 조절함으로써, 상기 스페이서층(33)은 활성층(27)에서 생성된 광을 투과시키고, 외부에서 입사되거나 파장 변환층(50)에서 변환된 광을 반사시킬 수 있다. 이러한 분포 브래그 반사기는 가시광 영역 중 장파장 영역의 광을 반사시키고, 활성층(27)에서 생성된 단파장 가시광 또는 자외선을 투과시키는 반사 대역을 갖는다. 특히, TiO2에 비해 Nb2O5의 광 흡수율이 상대적으로 작기 때문에, SiO2/Nb2O5를 이용하여 분포 브래그 반사기를 형성하는 것이 광 손실을 방지하기 위해 더 바람직하다.
한편, 상기 기판(21)의 하부에 하부 분포 브래그 반사기(45)가 위치한다. 상기 하부 분포 브래그 반사기(45)는 굴절률이 서로 다른 절연층들을 교대로 적층함으로써 형성되며, 청색 파장 영역의 광, 예컨대 활성층(27)에서 생성된 광뿐만 아니라, 황색 파장 영역의 광 혹은 녹색 및/또는 적색 파장 영역의 광에 대해서도 상대적으로 높은, 바람직하게 90% 이상의 반사율을 갖는다. 나아가, 상기 하부 분포 브래그 반사기(45)는 예컨대 400~700nm의 파장 범위에 걸쳐 전체적으로 90% 이상의 반사율을 가질 수도 있다.
넓은 파장 영역에 걸쳐 상대적으로 높은 반사율을 갖는 하부 분포 브래그 반사기(45)는 반복 적층되는 재료층들의 각 광학 두께를 제어함으로써 형성된다. 상기 하부 분포 브래그 반사기(45)는 예컨대, SiO2의 제1층과 TiO2의 제2층을 교대로 적층하여 형성되거나, SiO2의 제1층과 Nb2O5의 제2층을 교대로 적층하여 형성될 수 있다. TiO2에 비해 Nb2O5의 광 흡수율이 상대적으로 작기 때문에, SiO2의 제1층과 Nb2O5의 제2층을 교대로 적층하는 것이 더 바람직하다. 제1층과 제2층의 적층수가 증가할수록 하부 분포 브래그 반사기(45)의 반사율이 더욱 안정적이며, 예컨대, 하부 분포 브래그 반사기(45)의 적층수는 50층 이상, 즉 25쌍 이상일 수 있다.
교대로 적층되는 제1층들 또는 제2층들이 모두 동일한 두께를 가질 필요는 없으며, 활성층(27)에서 생성된 광의 파장뿐만 아니라 가시영역의 다른 파장에 대해서도 상대적으로 높은 반사율을 갖도록 제1층들 및 제2층들의 두께가 선택된다. 또한, 특정 파장 대역에 대해 반사율이 높은 복수의 분포 브래그 반사기들을 적층하여 상기 하부 분포 브래그 반사기(45)를 형성할 수도 있다.
상기 하부 분포 브래그 반사기(45)를 채택함으로써, 파장변환층(50)에서 변환된 광이 다시 기판(21)쪽으로 입사될 때, 이 입사된 광을 다시 반사시켜 외부로 방출할 수 있으며, 따라서 광 효율을 개선할 수 있다.
한편, 상기 분포 브래그 반사기(45)의 첫째층 및 마지막층은 SiO2일 수 있다. SiO2를 분포 브래그 반사기(45)의 첫째층 및 마지막층에 배치함으로써 분포 브래그 반사기(45)를 기판(21)에 안정하게 부착할 수 있고, 또한, 상기 마지막 SiO2층을 이용하여 하부 분포 브래그 반사기(45)를 보호할 수 있다.
금속층(47)은 상기 하부 분포 브래그 반사기(45)의 하부에 위치한다. 상기 금속층(47)은 하부 분포 브래그 반사기(45)를 투과한 광을 반사시키기 위해 알루미늄과 같은 반사 금속으로 형성될 수 있으나, 반사 금속 이외의 금속으로 형성될 수도 있다. 더욱이, 금속층(47)은 적층 구조체(30)에서 생성된 열을 외부로 방출하는 것을 도와, 발광 다이오드 칩(102)의 열 방출 성능을 향상시킨다.
본 실시예에 따르면, 스페이서층(33)을 장파장의 가시광에 대해 반사율이 높은 분포 브래그 반사기로 형성함으로써 파장변환층(50)에서 변환된 광이 다시 반도체 적층 구조체(30) 내로 입사되는 것을 방지할 수 있다. 또한, 하부 분포 브래그 반사기(45)를 채택함으로써, 외부에서 기판(21)쪽으로 입사되거나 파장 변환층(50)에서 변환된 광이 기판(21)쪽으로 입사된 경우, 이를 다시 반사시킬 수 있어 광 효율을 개선할 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(103)을 설명하기 위한 단면도이다.
도 3을 참조하면, 발광 다이오드 칩(103)은 도 2를 참조하여 설명한 발광 다이오드 칩(102)과 유사하나, 상기 스페이서층(33)에 더하여 또는 상기 스페이서층(33)을 대체하여 응력 완화층(35) 및 상부 분포 브래그 반사기(37)가 파장변환층(50)과 반도체 적층 구조체(30) 사이에 개재된 것에 차이가 있다. 즉, 응력 완화층(35)이 반도체 적층 구조체(30) 상부, 예컨대 스페이서층(33) 상에 위치할 수 있으며, 그 위에 상부 분포 브래그 반사기(37)가 위치한다. 상기 응력 완화층(35) 및 상기 상부 분포 브래그 반사기(37) 또한 스페이서층으로서 기능한다.
상기 상부 분포 브래그 반사기(37)는 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 형성될 수 있다. 이 경우, 굴절률이 다른 절연층들의 광학 두께를 조절함으로써, 상기 상부 분포 브래그 반사기(37)는 활성층(27)에서 생성된 광을 투과시키고, 외부에서 입사되거나 파장 변환층(50)에서 변환된 광을 반사시킬 수 있다. 상기 상부 분포 브래그 반사기(37)는 가시광 영역 중 장파장 영역의 광을 반사시키고, 활성층(27)에서 생성된 단파장 가시광 또는 자외선을 투과시키는 반사 대역을 갖는다. 특히, TiO2에 비해 Nb2O5의 광 흡수율이 상대적으로 작기 때문에, SiO2/Nb2O5를 이용하여 분포 브래그 반사기를 형성하는 것이 광 손실을 방지하기 위해 더 바람직하다.
한편, 응력 완화층(35)은 스핀 온 글래스(SOG) 또는 다공성 실리콘 산화막으로 형성될 수 있다. 상기 응력 완화층(35)은 상기 상부 분포 브래그 반사기(37)의 응력을 완화하여 상부 분포 브래그 반사기(37)의 박리를 방지한다.
굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 상부 분포 브래그 반사기(37)를 형성할 경우, 상대적으로 고밀도의 층들이 적층되기 때문에, 분포 브래그 반사기에 생기는 응력이 커진다. 이에 따라 분포 브래그 반사기가 그 아래의 층, 예컨대 스페이서층(33)으로부터 박리되기 쉽다. 따라서, 응력 완화층(35)을 상부 분포 브래그 반사기(37) 하부에 배치함으로써 상부 분포 브래그 반사기(37)의 박리를 방지할 수 있다.
한편, 본 실시예에 있어서, 상기 스페이서층(33)은 단일층, 예컨대 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있으며, 생략될 수도 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(104)을 설명하기 위한 단면도이다.
도 4를 참조하면, 앞서 도 1 내지 도 3에서 수평형 발광 다이오드 칩(101, 102, 103)을 예로서 설명하였지만 상기 발광 다이오드 칩(104)은 수직형 발광 다이오드 칩이다. 상기 발광 다이오드 칩(104)은 기판(51), 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 반도체 적층 구조체(30), 상부 전극(41), 추가 전극(43) 및 파장 변환층(60)을 포함한다. 상기 파장변환층(60)은 스페이서층에 의해 반도체 적층 구조체(30)로부터 이격될 수 있다. 예컨대, 상기 스페이서층은 도 2를 참조하여 설명한 바와 같은 스페이서층(33)을 포함할 수 있으며, 또한 도 3을 참조하여 설명한 바와 같이 스페이서층(33), 응력완화층(35) 및/또는 상부 분포 브래그 반사기(37)를 포함할 수 있다. 나아가, 상기 발광 다이오드 칩(104)은 반사 금속층(55), 장벽 금속층(57) 및 본딩 금속(53)을 포함할 수 있다.
기판(51)은 반도체층들(25, 27, 29)을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들(25, 27, 29)에 부착된 2차 기판이다. 상기 기판(51)은 도전성 기판, 예컨대 금속 기판 또는 반도체 기판일 수 있으나, 이에 한정되는 것은 아니며, 사파이어와 같은 절연 기판일 수도 있다.
반도체 적층 구조체(30)는 기판(51) 상에 위치하며, 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함한다. 여기서, 상기 반도체 적층 구조체(30)는 일반적인 수직형 발광 다이오드와 같이 p형 화합물 반도체층(29)이 n형 화합물 반도체층(25)에 비해 기판(51) 측에 가깝게 위치한다. 상기 반도체 적층 구조체(30)는 기판(51)의 일부 영역 상에 위치할 수 있다. 즉, 기판(51)이 반도체 적층 구조체(30)에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체(30)는 상기 기판(51)의 가장자리로 둘러싸인 영역 내에 위치할 수 있다.
상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 도 1을 참조하여 설명한 반도체층들과 유사하므로 상세한 설명은 생략한다. 한편, 저항이 상대적으로 작은 n형 화합물 반도체층(25)을 기판(51)의 반대쪽에 위치하도록 함으로써 n형 화합물 반도체층(25)의 상부면에 거칠어진 표면이 형성될 수 있다.
상기 기판(51)과 반도체 적층 구조체(30) 사이에 반사 금속층(55)이 개재될 수 있으며, 장벽 금속층(57)이 기판(51)과 반사 금속층(55) 사이에 개재되어 반사 금속층(55)을 둘러쌀 수 있다. 나아가, 상기 기판(51)은 본딩 금속(53)을 통해 반도체 적층 구조체(30)에 본딩될 수 있다. 상기 반사 금속층(55) 및 상기 장벽 금속층(57)이 상기 제2 도전형 반도체층(29)에 전기적으로 접속된 하부 전극으로 기능할 수 있다.
한편, 상기 반도체 적층 구조체(30) 상부에 파장변환층(60)이 위치한다. 상기 파장변환층(60)은 상기 반도체 적층 구조체(30) 상부에 한정되어 위치할 수 있으나, 이에 한정되는 것은 아니며, 상기 반도체 적층 구조체(30)의 측면, 나아가 상기 기판(51)의 측면을 덮을 수도 있다.
스페이서층(33)이 반도체 적층 구조체(30)의 상부면을 덮고, 그 위에 차례로 응력 완화층(35) 및 상부 분포 브래그 반사기(37)가 위치할 수 있다. 상기 스페이서층(33), 응력 완화층(35) 및 상부 분포 브래그 반사기(37)는 도 3을 참조하여 설명한 것과 동일한 재질로 형성될 수 있으므로 중복을 피하기 위해 상세한 설명은 생략한다. 또한, 상기 스페이서층(33)은 생략될 수도 있다. 또한, 상기 스페이서층(33)은 도 2의 실시예에서 설명한 바와 같이 분포 브래그 반사기일 수 있으며, 이 경우, 응력 완화층(35) 및 상부 분포 브래그 반사기(37)는 생략될 수 있다.
한편, 상부 전극(41)이 반도체 적층 구조체(30), 예컨대 제1 도전형 반도체층(25) 상에 위치하여 제1 도전형 반도체층(25)에 전기적으로 접속되며, 추가 전극(43)이 상기 상부 전극(41) 상에 위치한다. 상기 추가 전극(43)은 앞서 도 1을 참조하여 설명한 제1 추가전극(43) 또는 제2 추가전극(44)과 동일한 형상 및 구조를 가질 수 있다. 상기 추가 전극(43)이 상기 파장 변환층(60)을 통해 외부에 노출된다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(105)을 설명하기 위한 단면도이다.
도 5를 참조하면, 발광 다이오드(105)는 도 1을 참조하여 설명한 발광 다이오드 칩(101)과 대체로 유사하나, 파장변환층(50)이 반도체 적층 구조체(30)로부터 떨어져 있는 것에 차이가 있다. 즉, 파장 변환층(50)과 반도체 적층 구조체(30) 사이에 스페이서층(61)이 개재되어 있다.
파장 변환층(50)이 반도체 적층 구조체(30)로부터 이격됨에 따라 활성층(27)에서 생성된 광에 의해 파장 변환층(50)의 수지 또는 형광체가 열화되는 것을 방지할 수 있다. 스페이서층(61)은 기판(21)의 측면과 파장 변환층(50) 사이에도 개재될 수 있다.
상기 스페이서층(61)은, 투명 수지, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 상기 스페이서층(61)은, 형광체로 전달되는 열을 감소시키기 위해, 열전도율이 낮을수록 유리하며, 예컨대 3W/mK 미만의 열전도율을 가질 수 있다. 또한, 상기 스페이서층(61)이 투명 수지로 형성되는 경우, 투명 수지의 굴절률을 조절하기 위해 TiO2, SiO2, Y2O3 등의 분말이 투명 수지 내에 혼입될 수 있다. 나아가, 상기 스페이서층(61)은 단일층 뿐만 아니라 복수의 층으로 형성될 수 있다. 상기 스페이서층(61)을 구성하는 복수의 층들의 굴절률 및 두께를 조절함으로써 활성층(27)에서 생성된 광을 투과시키고 파장변환층(50)에서 변환되어 발광 다이오드 칩(105) 내로 입사되는 광은 반사시키도록 스페이서층(61)을 형성할 수 있다. 예를 들어, 굴절률이 서로 다른 층들, 예컨대 TiO2와 SiO2를 반복 적층함으로써 선택적으로 활성층(27)에서 생성된 광을 투과시키거나 파장변환층(43)에서 변환된 광을 반사시키는 분포 브래그 반사기를 형성할 수 있다. 나아가, 상기 스페이서층(61)이 분포 브래그 반사기를 포함하는 경우, 상기 분포 브래그 반사기가 박리되는 것을 방지하기 위해 반도체 적층 구조체(30)와 상기 분포 브래그 반사기 사이에 도 6에 도시한 발광 다이오드 칩(106)의 예와 같이 응력 완화층(62)이 개재될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(107)을 설명하기 위한 단면도이다.
도 7을 참조하면, 발광 다이오드 칩(106)은 도 5를 참조하여 설명한 발광 다이오드 칩(105)과 대체로 유사하나, 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있다. 또한, 투명 도전층(31)이 상기 스페이서층(33)과 상기 반도체 적층 구조체(30)의 제2 도전형 반도체층(29) 사이에 개재되어 있다. 제2 전극(42)은 상기 투명 도전층(31)에 접속할 수 있다. 상기 스페이서층(61)은 스페이서층(33)을 덮어 파장변환층(50)을 반도체 적층 구조체(30)로부터 더 멀리 이격시킨다. 나아가, 상기 스페이서층(61)이 분포 브래그 반사기인 경우, 상기 스페이서층(61)의 박리를 방지하기 위해 도 6에 도시한 바와 같은 응력 완화층(62)이 스페이서층(61)과 반도체 적층 구조체(30) 사이에 개재될 수 있다.
상기 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)은 앞서 도 2를 참조하여 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명을 생략한다. 나아가, 도 3을 참조하여 설명한 바와 같이, 상부 분포 브래그 반사기(37) 및 응력 완화층(35)이 반도체 적층 구조체(30) 상부에 위치할 수 있으며, 따라서, 상기 파장변환층(50)은 반도체 적층 구조체(30)로부터 더 멀리 이격될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(108)을 설명하기 위한 단면도이다.
도 8을 참조하면, 발광 다이오드 칩(107)은 도 5를 참조하여 설명한 발광 다이오드 칩(105)과 대체로 유사하나, 파장변환층(50) 상에 투명 수지(63)가 추가된 것에 차이가 있다. 즉, 투명 수지(63)가 파장변환층(50)을 덮는다. 투명 수지(63)는 외부의 습기로부터 형광체를 보호한다. 흡습 방지를 위해, 상기 투명 수지(63)는 고경도, 예컨대 듀로미터 쇼어 경도 값이 60A 이상인 것이 바람직하다. 상기 고 경도 투명 수지(63)는 스페이서층(61)이 투명 수지로 형성된 경우, 스페이서층(61)에 비해 높은 경도값을 가질 수 있다.
나아가, 상기 고경도 투명 수지(63)의 굴절률을 조절하기 위해, 투명 수지(63) 내에 TiO2, SiO2, Y2O3 등의 분말이 혼입될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(109)을 설명하기 위한 단면도이다.
도 9를 참조하면, 상기 발광 다이오드 칩(109)은 도 8을 참조하여 설명한 발광 다이오드 칩(108)과 대체로 유사하나, 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있다. 또한, 투명 도전층(31)이 상기 스페이서층(33)과 상기 반도체 적층 구조체(30)의 제2 도전형 반도체층(29) 사이에 개재되어 있다. 제2 전극(42)은 상기 투명 도전층(31)에 접속할 수 있다. 상기 스페이서층(61)은 스페이서층(33)을 덮어 파장변환층(50)을 반도체 적층 구조체(30)로부터 더 멀리 이격시킨다.
상기 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)은 앞서 도 2를 참조하여 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명을 생략한다. 나아가, 도 3을 참조하여 설명한 바와 같이, 상부 분포 브래그 반사기(37) 및 응력 완화층(35)이 반도체 적층 구조체(30) 상부에 위치할 수 있으며, 따라서, 상기 파장변환층(50)은 반도체 적층 구조체(30)로부터 더 멀리 이격될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(110)을 설명하기 위한 단면도이다.
도 10를 참조하면, 상기 발광 다이오드 칩(110)은 도 1을 참조하여 설명한 발광 다이오드 칩(101)과 대체로 유사하나, 제1 추가 전극(43)의 상면이 제2 추가 전극(44)의 상면보다 낮게 위치하는 것에 차이가 있다.
이에 따라, 파장 변환층(70)의 상면은 대체로 평평하지만, 제1 추가 전극(43) 근처에서 단차진 형상을 갖는다. 이러한 형상의 파장 변환층(70)은 반도체 적층 구조체의 표면 형상을 따라 특수하게 제작된 몰드를 이용하여 제작될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(111)을 설명하기 위한 단면도이다.
도 11을 참조하면, 상기 발광 다이오드 칩(111)은 도 10를 참조하여 설명한 발광 다이오드 칩(110)과 대체로 유사하나, 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있다. 또한, 투명 도전층(31)이 상기 스페이서층(33)과 상기 반도체 적층 구조체(30)의 제2 도전형 반도체층(29) 사이에 개재되어 있다. 제2 전극(42)은 상기 투명 도전층(31)에 접속할 수 있다.
상기 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)은 앞서 도 2를 참조하여 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명을 생략한다. 나아가, 상기 파장변환층(70)과 반도체 적층 구조체(30) 사이에, 도 3을 참조하여 설명한 바와 같이, 응력 완화층(35) 및 상부 분포 브래그 반사기(37)가 개재될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(112)을 설명하기 위한 단면도이다.
도 12를 참조하면, 발광 다이오드 칩(112)은 도 10를 참조하여 설명한 발광 다이오드 칩(110)과 대체로 유사하나, 파장변환층(70)이 반도체 적층 구조체(30)로부터 떨어져 있는 것에 차이가 있다. 즉, 파장 변환층(70)과 반도체 적층 구조체 사이에, 도 5를 참조하여 설명한 바와 같이, 스페이서층(71)이 개재되어 있다. 파장 변환층(70)이 반도체 적층 구조체로부터 이격됨에 따라 활성층(27)에서 생성된 광에 의해 파장 변환층(70)의 수지 또는 형광체가 열화되는 것을 방지할 수 있다. 스페이서층(71)은 기판(21)의 측면과 파장 변환층(70) 사이에도 개재될 수 있다.
또한, 상기 스페이서층(71)이 분포 브래그 반사기를 포함하는 경우, 도 6을 참조하여 설명한 바와 같은 응력 완화층(62)이 스페이서층(71)과 반도제 적층 구조체(30) 사이에 개재될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(113)을 설명하기 위한 단면도이다.
도 13을 참조하면, 발광 다이오드 칩(113)은 도 12를 참조하여 설명한 발광 다이오드 칩(112)과 대체로 유사하나, 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있다. 또한, 투명 도전층(31)이 상기 스페이서층(33)과 상기 반도체 적층 구조체(30)의 제2 도전형 반도체층(29) 사이에 개재되어 있다. 제2 전극(42)은 상기 투명 도전층(31)에 접속할 수 있다. 상기 스페이서층(71)은 스페이서층(33)을 덮어 파장변환층(70)을 반도체 적층 구조체(30)로부터 더 멀리 이격시킨다.
상기 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)은 앞서 도 2를 참조하여 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명을 생략한다. 나아가, 도 3을 참조하여 설명한 바와 같이, 상부 분포 브래그 반사기(37) 및 응력 완화층(35)이 반도체 적층 구조체(30) 상부에 위치할 수 있으며, 따라서, 상기 파장변환층(70)은 반도체 적층 구조체(30)로부터 더 멀리 이격될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(114)을 설명하기 위한 단면도이다.
도 14를 참조하면, 상기 발광 다이오드 칩(114)은 도 12를 참조하여 설명한 발광 다이오드 칩과 대체로 유사하나, 파장 변환층(70) 상에 투명 수지(73)가 추가된 것에 차이가 있다. 즉, 투명 수지(73)가 파장 변환층(70)을 덮는다. 투명 수지(73)는 외부의 습기로부터 형광체를 보호한다. 흡습 방지를 위해, 상기 투명 수지(73)는 고경도, 예컨대 듀로미터 쇼어 경도 값이 60A 이상인 것이 바람직하다. 상기 고경도 투명 수지(73)는 스페이서층(71)이 투명수지로 형성된 경우, 상기 스페이서층(71)에 비해 높은 경도값을 가질 수 있다.
나아가, 상기 고경도 투명 수지(73)의 굴절률을 조절하기 위해, 투명 수지(73) 내에 TiO2, SiO2, Y2O3 등의 분말이 혼입될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(115)을 설명하기 위한 단면도이다.
도 15를 참조하면, 상기 발광 다이오드 칩(115)은 도 14를 참조하여 설명한 발광 다이오드 칩(114)과 대체로 유사하나, 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있다. 또한, 투명 도전층(31)이 상기 스페이서층(33)과 상기 반도체 적층 구조체(30)의 제2 도전형 반도체층(29) 사이에 개재되어 있다. 제2 전극(42)은 상기 투명 도전층(31)에 접속할 수 있다. 상기 스페이서층(71)은 스페이서층(33)을 덮어 파장변환층(50)을 반도체 적층 구조체(30)로부터 더 멀리 이격시킨다.
상기 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)은 앞서 도 2를 참조하여 설명한 것과 동일하므로, 중복을 피하기 위해 상세한 설명을 생략한다. 나아가, 도 3을 참조하여 설명한 바와 같이, 상부 분포 브래그 반사기(37) 및 응력 완화층(35)이 반도체 적층 구조체(30) 상부에 위치할 수 있으며, 따라서, 상기 파장변환층(70)은 반도체 적층 구조체(30)로부터 더 멀리 이격될 수 있다.
도 16은 본 발명의 또 다른 실시예에 따라 제조되는 발광 다이오드 칩(116)을 설명하기 위한 단면도이다.
도 16을 참조하면, 발광 다이오드 칩(116)은 도 1을 참조하여 설명한 발광 다이오드 칩(101)과 대체로 유사하나, 기판(21) 상에 복수의 반도체 적층 구조체(30)가 위치하는 것에 차이가 있다. 복수의 반도체 적층 구조체는 배선들(83)에 의해 서로 전기적으로 연결될 수 있다. 배선들(83)은 하나의 반도체 적층 구조체(30)의 제1 도전형 반도체층(25)과 그것에 인접한 반도체 적층 구조체(30)의 제2 도전형 반도체층(29)을 연결하여 직렬 어레이를 형성할 수 있으며, 이러한 직렬 어레이들이 병렬 또는 역병렬로 연결될 수 있다.
한편, 배선(39)에 의해 반도체 적층 구조체의 제1 도전형 반도체층(25)과 제2 도전형 반도체층(29)이 단락되는 것을 방지하기 위해 절연층(81)이 반도체 적층 구조체와 배선(83) 사이에 개재될 수 있다. 상기 절연층(81)은 또한 반도체 적층 구조체들(30)과 파장 변환층(50)을 서로 이격시키는 스페이서층으로서 기능한다.
한편, 제1 전극(41) 및 제2 전극(42)이 각각 서로 다른 반도체 적층 구조체(30) 상에 위치할 수 있다. 또한, 본 실시예에 있어서, 제1 전극(41) 및 제2 전극(42)이 형성되는 위치는 특별히 한정되지 않는다. 예컨대, 제1 전극(41) 및 제2 전극(42)은 모두 기판(21) 상에 형성될 수도 있으며, 제1 도전형 반도체층(25) 또는 제2 도전형 반도체층(29) 상에 형성될 수도 있다. 이 경우, 상기 제1 전극(41) 및 제2 전극(42)은 배선(83)을 통해 각각 서로 다른 반도체 적층 구조체(30)에 접속될 수 있다. 상기 제1 전극(41) 및 제2 전극(42) 상에 각각 제1 추가 전극(43) 및 제2 추가 전극(44)이 배치된다.
파장 변환층(50)이 상기 복수의 반도체 적층 구조체(30)를 덮는다. 파장 변환층(50)은 또한 기판(21)의 측면을 덮을 수 있다. 파장 변환층(50)은 도 5을 참조하여 설명한 바와 같이 스페이서층(61)에 의해 반도체 적층 구조체로부터 이격될 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(117)을 설명하기 위한 단면도이다.
도 17을 참조하면, 발광 다이오드 칩(117)은 도 16를 참조하여 설명한 발광 다이오드 칩(115)과 대체로 유사하나, 제2 절연층(85), 하부 분포 브래그 반사기(45) 및 금속층(47)을 더 포함하는 것에 차이가 있으며, 배선(81)의 형성을 쉽게 하기 위해 상기 반도체 적층 구조체(30)의 측면이 경사지게 형성되어 있다. 또한, 절연층(81)과 각 반도체 적층 구조체(30) 사이에 투명 도전층(31)이 위치하며, 투명 도전층(31)이 제2 도전형 반도체층(29)에 오믹 콘택된다. 배선들(83)은 하나의 반도체 적층 구조체(30)의 제1 도전형 반도체층(25)을 그것에 인접한 반도체 적층 구조체(30)의 제2 도전형 반도체층(29)(또는 투명 도전층(31))에 연결하여 직렬 어레이를 형성할 수 있으며, 이러한 직렬 어레이들이 병렬 또는 역병렬로 연결될 수 있다.
한편, 절연층(81)은 투명 도전층(31)을 덮을 수 있으며, 나아가 반도체 적층 구조체(30)의 측면을 덮을 수 있다. 또한, 반도체 적층 구조체(30) 및 배선들(83)을 보호하기 위해 제2 절연층(85)이 반도체 적층 구조체(30) 및 배선들(83)을 덮을 수 있으며, 또한 제2 절연층(85)은 절연층(83)을 덮는다. 상기 절연층(81) 및 제2 절연층(85)은 동일한 재질의 물질막 예컨대, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 각각 단일층으로 형성될 수 있다. 이 경우, 상기 제2 절연층(85)이 절연층(81)으로부터 박리되는 것을 방지하기 위해, 상기 제2 절연층(85)이 절연층(81)에 비해 상대적으로 얇을 수 있다.
이와 달리, 상기 절연층(81) 및/또는 제2 절연층(85)은, 도 2를 참조하여 설명한 스페이서층(33)과 유사하게, 굴절률이 다른 절연층들을 교대로 적층한 분포 브래그 반사기로서 형성될 수 있다. 이러한 분포 브래그 반사기는, 도 2에서 설명한 바와 같이, 활성층(27)에서 생성된 광을 투과시키고 파장변환층(50)에서 변환된 광을 반사시키도록 형성된다. 바람직하게, 상기 제2 절연층(85)이 분포 브래그 반사기로 형성되고, 상기 절연층(81)은 SOG 또는 다공성 실리콘 산화막 등의 응력 완화층으로 형성될 수 있다.
상기 파장 변환층(50)은 제2 절연층(85) 상부에 위치하며, 상기 절연층(81) 및 제2 절연층(85)이 스페이서층으로 기능한다. 이에 더하여, 도 5를 참조하여 설명한 바와 같은 스페이서층(61)이 복수의 반도체 적층 구조체(30)와 파장변환층(50) 사이에 개재될 수 있다. 또한, 도 8을 참조하여 설명한 바와 같이, 고경도 투명 수지(63)가 파장 변환층(50)을 덮을 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(118)을 설명하기 위한 단면도이다.
도 18을 참조하면, 상기 발광 다이오드 칩(118)은 도 17을 참조하여 설명한 발광 다이오드 칩(118)과 대체로 유사하나, 응력 완화층(87) 및 상부 분포 브래그 반사기(89)를 더 포함하는 것에 차이가 있다.
즉, 상부 분포 브래그 반사기(89)가 복수의 반도체 적층 구조체들(30)과 파장변환층(50) 사이에 위치할 수 있으며, 이에 더하여, 상부 분포 브래그 반사기(89)와 복수의 반도체 적층 구조체들(30) 사이에 응력 완화층(87)이 위치할 수 있다. 상기 상부 분포 브래그 반사기(89)는 도 3를 참조하여 설명한 상부 분포 브래그 반사기(37)와 유사하게 굴절률이 다른 절연층들을 교대로 적층하여 형성될 수 있다. 또한, 상기 응력 완화층(87)은 도 3의 응력 완화층(35)과 같이 SOG 또는 다공성 실리콘 산화막으로 형성될 수 있다. 상기 상부 분포 브래그 반사기(89) 및 응력 완화층(87) 또한 상기 파장 변환층(50)을 반도체 적층 구조체(30)로부터 이격시키는 스페이서층으로서 기능한다.
본 실시예에 있어서, 상기 절연층(81) 및 제2 절연층(85)은 단일층으로 형성될 수 있으며, 또한 제2 절연층(85)은 생략될 수도 있다.
앞서 설명한 실시예들에 있어서, 형광체는 YAG 또는 TAG 계열의 형광체, 실리케이트 계열의 형광체, 나이트라이드 또는 옥시나이트라이드 계열의 형광체일 수 있다. 나아가, 파장 변환층(50, 60 또는 70)은 동일 종류의 형광체를 포함할 수 있으나, 이에 한정되지 않고, 2종 이상의 형광체를 포함할 수 있다. 또한, 파장 변환층(50, 60 또는 70)이 단일층인 것으로 도시 및 설명하였지만, 복수의 파장 변환층이 사용될 수 있으며, 복수의 파장 변환층에 각각 서로 다른 형광체가 포함될 수 있다.
도 19는 본 발명의 일 실시예에 따른 발광 다이오드 칩(101)을 탑재한 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 19를 참조하면, 발광 다이오드 패키지는, 발광 다이오드 칩(101) 및 발광 다이오드 칩(101)을 탑재하기 위한 마운트(91)를 포함한다. 또한, 상기 발광 다이오드 패키지는 본딩 와이어(95) 및 렌즈(97)를 포함할 수 있다.
상기 마운트(91)는 예컨대 인쇄회로 기판, 리드 프레임, 세라믹 기판 등일 수 있으며, 리드 단자들(93a, 93b)을 포함한다. 발광 다이오드 칩(101)의 제1 추가 전극(도 1의 43) 및 제2 추가 전극(도 1의 44)이 각각 본딩 와이어(95)를 통해 리드 단자들(93a, 93b)에 전기적으로 연결된다.
한편, 렌즈(97)가 발광 다이오드 칩(101)을 덮는다. 렌즈(97)는 발광 다이오드 칩(101)에서 방출된 광의 지향각을 조절하여 원하는 방향으로 광이 방출되도록 한다. 발광 다이오드 칩(101)에 파장 변환층(50)이 형성되어 있으므로, 상기 렌즈(97)는 형광체를 함유할 필요가 없다.
본 실시예에 있어서, 발광 다이오드 칩(101)이 탑재된 발광 다이오드 패키지에 대해 설명하였지만, 상기 발광 다이오드 패키지에는 앞의 도 2 내지 도 17을 참조하여 설명한 발광 다이오드 칩(101 내지 117)이 탑재될 수도 있다.
이하, 본 발명의 실시예들에 따른 발광 다이오드 칩 제조 방법에 대해 구체적으로 설명한다.
도 20는 본 발명의 일 실시예에 따른 발광 다이오드 칩(101) 제조 방법을 설명하기 위한 단면도들이다.
도 20(a)를 참조하면, 지지 기판(121) 상에 배어 칩들(150)이 배열된다. 배어 칩들(150)은 등간격으로 지지 기판(121) 상에 배열될 수 있다. 배어 칩들(150)은, 도 1에 도시된 바와 같이, 기판(21), 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 질화갈륨계 반도체 적층 구조체(30), 제1 전극(41), 제2 전극(42)을 포함한다. 또한, 제1 도전형 반도체층(25)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있다. 즉, 상기 배어 칩(150)은 도 1의 발광 다이오드 칩(101)에서 제1 및 제2 추가전극(43, 44)과 파장 변환층(50)을 제외한 부분에 해당하며, 중복을 피하기 위해 배어칩(150)의 각 구성 요소에 대한 상세한 설명은 생략한다.
지지 기판(121)은 배어 칩들(150)이 등간격을 유지하도록 지지한다. 지지기판(121)은 예컨대, 글래스, 세라믹, 사파이어, GaN, Si 등의 기판일 수 있다.
도 20(b)를 참조하면, 상기 배어 칩들(150)에 제1 추가전극(43) 및 제2 추가전극(44)이 각각 형성된다. 제1 및 제2 추가전극들(43, 44)은 예컨대, 화학기상성장법, 스퍼터링, 도금, 또는 솔더 볼 등을 이용하여 형성될 수 있다. 상기 제1 및 제2 추가전극들(43, 44)은 Au, Ag, Cu, W, Ni, Al 등 전기전도성을 갖는 물질로 형성될 수 있다. 이에 따라, 도 1에 도시된 바와 같은 제1 및 제2 추가전극들(43, 44)이 배어 칩들(150) 상에 형성될 수 있다.
도 20(c)를 참조하면, 상기 지지 기판(121) 상에서 상기 배어 칩들(150), 제1 및 제2 추가전극들(43, 44)을 덮는 파장 변환층(50)이 형성된다. 파장 변환층(50)은 형광체를 함유할 수 있으며, 또한 굴절률을 제어하기 위해 TiO2, SiO2, Y2O3 등의 분말을 함유할 수 있다. 상기 파장 변환층(50)은 제1 및 제2 추가전극들(43, 44)을 덮도록 충분히 두껍게 형성된다. 파장 변환층(50)은 인젝션 몰딩, 트랜스퍼 몰딩, 컴프레션 몰딩, 프린팅 등 다양한 도포 방법에 의해 형성될 수 있다.
도 20(d)를 참조하면, 파장 변환층(50)이 형성된 후, 지지기판(121)이 제거된다. 지지기판(121)을 쉽게 제거하기 위해, 지지기판(121) 상에 박리 필름(도시하지 않음)이 형성될 수도 있다. 이러한 박리 필름은 예컨대 열 또는 자외선 등의 광에 의해 박리되는 필름일 수 있다. 따라서, 이러한 박리 필름에 열을 가하거나 자외선 등의 광을 조사함으로써 지지기판(121)이 용이하게 제거될 수 있다.
지지기판(121)이 제거된 후, 상기 배어칩들(150)은 파장 변환층(50)에 의해 서로 고정되어 있으며, 또한 별도의 지지체 상에 부착될 수 있다.
도 20(e)를 참조하면, 상기 파장 변환층(50)의 상부가 제거되어 제1 및 제2 추가전극들(43, 44)이 노출된다. 상기 파장 변환층(50)의 상부는 그라인딩, 커팅 또는 레이저를 이용한 물리적 방법에 의해 제거될 수 있으며, 또는 에칭 등의 화학적 방법을 사용하여 제거될 수 있다. 나아가, 상기 제1 및 제2 추가전극들(43, 44)과 파장변환층(50)의 상부면이 동일면을 이루도록 파장변환층(50)의 상부가 제거될 수 있다.
도 20(f)를 참조하면, 배어칩들(150) 사이의 공간을 채우는 파장변환층(50)을 분리(sawing)함으로써 도 1에 도시된 바와 같은 개별 발광 다이오드 칩들(101)이 완성된다. 상기 파장변환층(50)은 블레이드를 이용하거나 또는 레이저를 이용하여 분리될 수 있다. 상기 개별 발광 다이오드 칩들(101)은 제1 및 제2 추가전극들(43, 44)을 노출시키며, 기판(21)의 측면 및 반도체 적층 구조체의 상면을 덮는 파장변환층(50)을 갖는다.
본 실시예에 있어서, 제1 및 제2 추가전극들(43, 44)이 지지기판(121) 상에서 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 제1 및 제2 추가전극들(43, 44)은, 지지기판(121) 상에 배어 칩들을 배열하기 전에, 배어 칩들 상에 형성될 수도 있다.
또한, 제1 및 제2 추가전극들(43, 44)을 형성하기 전에 지지기판(121) 상에 배열된 배어 칩들(150) 상에 스페이서층(도 5의 61)을 먼저 형성할 수도 있으며, 또한 스페이서층을 형성하기 전에 응력 완화층(도 6의 62)을 형성할 수도 있다. 이어서, 상기 스페이서층을 패터닝하여 제1 및 제2 전극들(41, 42)을 노출시키고, 그 위에 제1 및 제2 추가전극들(43, 44)을 형성할 수 있다.
또한, 본 실시예에 있어서, 파장 변환층(50)의 상부를 제거하기 전에 지지기판(121)이 제거되는 것으로 설명하였으나, 지지기판은 파장 변환층(50)의 상부를 제거한 후, 또는 파장 변환층(50)을 블레이드나 레이저를 이용하여 분리한 후에 제거될 수도 있다.
한편, 상기 배어 칩(150)은 도 2를 참조하여 설명한 바와 같은 스페이서층(33), 하부 분포 브래그 반사기(45) 및 금속층(47)을 포함할 수 있으며, 또한 도 3을 참조하여 설명한 바와 같은 상부 분포 브래그 반사기(37) 및 응력 완화층(35)을 포함할 수 있다. 또한, 상기 배어 칩(150)이 도 1과 같이 단일의 반도체 적층 구조체(30)를 포함할 수 있으나, 이에 한정되는 것은 아니며, 배어 칩(150)은 도 16 내지 도 18을 참조하여 설명한 바와 같이, 복수의 반도체 적층 구조체(30)를 포함할 수 있으며, 절연층(81), 제2 절연층(85), 응력 완화층(87) 및 분포 브래그 반사기(89)를 포함할 수 있다. 이에 따라, 도 16 내지 도 18의 발광 다이오드 칩(116 내지 118)이 제조될 수 있다.
본 실시예에 있어서, 배어 칩(150) 상에 파장 변환층(50)을 형성하여 발광 다이오드 칩을 제조하는 방법에 대해 설명하였지만, 본 발명은 파장 변환층(50) 뿐만 아니라 광학적 특성을 변경하기 위한 다양한 투명 코팅층을 파장 변환층(50) 형성방법과 유사한 방법으로 배어 칩(150) 상에 형성하는 것을 포함한다. 이러한 투명 코팅층은 광학적 특성을 개선하기 위한 다양한 재료를 함유할 수 있으며, 예컨대 확산재를 함유할 수 있다.

Claims (7)

  1. 기판 상에 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 배어 칩;
    상기 제2 도전형 반도체층 상에 형성된 전극;
    상기 전극 상에 형성된 추가전극;
    상기 배어 칩을 덮는 파장변환층;
    상기 배어 칩과 상기 파장변환층 사이에 절연층으로 형성되며, 상기 활성층에서 생성된 광을 투과시키고, 상기 파장변환층에서 변환된 파장의 광을 반사하는 분포 브래그 반사기를 포함하는 스페이서층; 및
    상기 분포 브래그 반사기와 상기 배어 칩 사이에 개재된 응력 완화층을 포함하고,
    상기 추가전극은 상기 파장변환층, 상기 응력 완화층 및 상기 스페이서층을 관통하는 발광 다이오드 칩.
  2. 청구항 1에 있어서,
    상기 추가 전극은 상기 전극에 비해 좁은 폭을 갖는 발광 다이오드 칩.
  3. 청구항 2에 있어서,
    상기 추가전극은 경사를 갖는 측면을 포함하는 발광 다이오드 칩.
  4. 청구항 3에 있어서,
    상기 추가전극은 상기 전극에서 멀어질수록 폭이 좁아지는 발광 다이오드 칩.
  5. 청구항 1에 있어서,
    상기 기판은 도전성 기판, 반도체 기판 및 사파이어 기판 중 적어도 어느 하나를 포함하는 발광 다이오드 칩.
  6. 청구항 1에 있어서,
    상기 기판과 상기 배어 칩 사이에 형성된 하부 분포 브래그 반사기 및 금속층을 더 포함하는 발광 다이오드 칩.
  7. 청구항 1에 있어서,
    상기 스페이서층은 상기 배어 칩의 측면 및 상면을 덮으며, 또한, 상기 기판의 측면을 덮는 발광 다이오드 칩.
KR1020110139396A 2011-12-21 2011-12-21 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지 KR101719645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139396A KR101719645B1 (ko) 2011-12-21 2011-12-21 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139396A KR101719645B1 (ko) 2011-12-21 2011-12-21 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110149A Division KR101230619B1 (ko) 2010-05-18 2010-11-08 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111146A Division KR20130110131A (ko) 2013-09-16 2013-09-16 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Publications (2)

Publication Number Publication Date
KR20120049161A KR20120049161A (ko) 2012-05-16
KR101719645B1 true KR101719645B1 (ko) 2017-03-24

Family

ID=46267168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139396A KR101719645B1 (ko) 2011-12-21 2011-12-21 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Country Status (1)

Country Link
KR (1) KR101719645B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068734A (ja) * 1999-08-25 2001-03-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2004179644A (ja) * 2002-11-12 2004-06-24 Nichia Chem Ind Ltd 蛍光体積層構造及びそれを用いる光源
JP2007519214A (ja) * 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068734A (ja) * 1999-08-25 2001-03-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2004179644A (ja) * 2002-11-12 2004-06-24 Nichia Chem Ind Ltd 蛍光体積層構造及びそれを用いる光源
JP2007519214A (ja) * 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法

Also Published As

Publication number Publication date
KR20120049161A (ko) 2012-05-16

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US9450155B2 (en) Light emitting device having wavelength converting layer
US8314440B2 (en) Light emitting diode chip and method of fabricating the same
JP5508244B2 (ja) 半導体発光装置の製造方法
US9136447B2 (en) Light emitting device and method of manufacturing the same
JP2011243977A (ja) 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
KR101230619B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101423717B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101752425B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101259969B1 (ko) 발광 장치
TW201810444A (zh) 發光裝置
KR101634369B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20170026801A (ko) 반도체 발광소자 패키지 및 이를 이용한 광원모듈
KR101660020B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101562375B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지
KR101654339B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20130110131A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20160087048A (ko) 발광다이오드 패키지
KR101719645B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101731058B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4