JP2011066051A - 機能性領域の移設方法、及び機能性領域を持つ基板構造体 - Google Patents
機能性領域の移設方法、及び機能性領域を持つ基板構造体 Download PDFInfo
- Publication number
- JP2011066051A JP2011066051A JP2009213132A JP2009213132A JP2011066051A JP 2011066051 A JP2011066051 A JP 2011066051A JP 2009213132 A JP2009213132 A JP 2009213132A JP 2009213132 A JP2009213132 A JP 2009213132A JP 2011066051 A JP2011066051 A JP 2011066051A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- functional region
- resist
- dry film
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Abstract
【解決手段】機能性領域の移設方法により、処理により分離可能状態になる分離層105を有する第1の基板103の分離層上に配される機能性領域101、102の少なくとも一部が第2の基板100に移設される。第1接合工程では、第1の基板上に配された機能性領域の少なくとも一部と第2の基板との間にドライフィルムレジスト115を介在させて、第1の基板と第2の基板を接合する。露光工程では、ドライフィルムレジスト115の一部を露光する。パターニング工程では、露光されたドライフィルムレジスト115をパターニングする。
【選択図】図1
Description
即ち、前記第1の基板上に配された機能性領域の少なくとも一部と前記第2の基板との間にドライフィルムレジストを介在させて、前記第1の基板と前記第2の基板を接合する第1接合工程と、
前記ドライフィルムレジストの一部を露光する露光工程と、
前記露光されたドライフィルムレジストを現像し、パターニングするパターニング工程と、
を含む。
即ち、前記第1の基板上に配された機能性領域上にレジストを配し、該レジストの少なくとも一部を露光してパターニングする工程と、
前記パターニングされたレジストをマスクとして前記機能性領域をエッチングしてパターニングする工程と、
前記マスクとして用いたレジストを介在させて、前記第1の基板と前記第2の基板を接合する第1接合工程と、
を含む。
(第1の実施例)
第1の実施例を説明する。まず、機能性領域が配された第1の基板を用意する方法を説明する。図1(b)に示す様に、本例では、第1の基板である化合物半導体基板103から第2の基板100に移設される第1及び第2の機能性領域101、102は化合物半導体膜106を含む。図1(b)に示す様に、第1及び第2の機能性領域101、102は、化合物半導体基板103上に、エッチング犠牲層105と、化合物半導体膜106とを、該化合物半導体基板103側からこの順に備えて形成される。この際、化合物半導体基板103上に形成したエッチング犠牲層105(処理により分離可能状態になる分離層)及び化合物半導体膜106上にレジスト107を塗布し、露光、現像する。そして、こうして形成されたマスクを介してエッチング犠牲層105及び化合物半導体膜106をエッチングしてパターニングし、第1及び第2の機能性領域101、102間に溝110を形成する。こうして、第1及び第2の機能性領域101、102を島状に分離する。本例では、化合物半導体基板103はGaAs基板であり、GaAsのエッチングは、NH4OH+H2O2のエッチング液及び/又はDeep RIE(リアクティブイオンエッチング)で行う。また、第1及び第2の機能性領域101、102の化合物半導体膜106は、DBR層とLED層を含み、エッチング犠牲層105はAlAs層などである。
(式1)l≦L
(式2)W>w
(式3)W+S>w+s
(式4)l=L
(式5)W=n×w
(式6)W+S=n(w+s)
ここで、nは2以上の整数を表す。ここでは、第2の基板100上に高密度で形成した第1の機能性領域101を選択的に第3の基板200の接合層205の配置領域に移設することを、例えばn回繰り返す。こうすれば、発光層などとなる機能性領域を回路素子などに移設する場合に、機能性領域の配列及び取り個数は、回路素子などの配列にあまり制約されることはなくなる。従って、結果として、シード基板である第1の基板の単位面積当たりにおいて発光層などとして活用できる面積割合を大きくできる。よって、シリコンウェーハよりも数十倍も格段に高価な化合物半導体ウェーハを有効に利用することが可能となり、複合的な多機能素子集積回路において、より有利な経済効果をもたらすことができる。
図7から図10を用いて、第2の実施例を説明する。第2の実施例の特徴点は、DFRと第2の基板とを接合した後に、第2の基板を介してDFRの一部に露光してパターニングする点である。機能性領域101、102が配された第1の基板103を用意する方法は、第1の実施例で説明した通りである。
図13から図16を用いて、第3の実施例を説明する。第3の実施例の特徴点は、複数層のDFRを用いて、第1の基板103と第2の基板100との間の側部空間から現像液やエッチング液が入り易くしている点である。ここでも、第1の基板103上の機能性領域とDFR115の厚さの比率をより現実に近いものとして描いている。機能性領域101、102が配された第1の基板103を用意する方法は、第1の実施例で説明した通りである。
図17と図18を用いて、第4の実施例を説明する。第4の実施例の特徴点は、露光・現像された複数層のDFRをアライメントして接合し、第1の基板103と第2の基板100との間の側部空間からエッチング液が入り易くしている点である。機能性領域101、102が配された第1の基板103を用意する方法は、第1の実施例で説明した通りである。また、パターニングされた機能性領域を備える第1の基板103上に露光・現像された第1のDFR155を形成する点は、第3の実施例と同様である(図13(b)、(c)(d)参照)。
図19と図20を用いて、第5の実施例を説明する。第5の実施例の特徴点は、第1の基板上の機能性領域をパターニングするために用いた液体レジストを前記DFRの替わりに用いる点である。機能性領域101、102が配された第1の基板103を用意する方法は、第1の実施例で説明した通りである。
Claims (19)
- 処理により分離可能状態になる分離層を有する第1の基板の前記分離層の上に配されている機能性領域の少なくとも一部を第2の基板に移設する機能性領域の移設方法であって、
前記第1の基板の上に配された機能性領域の少なくとも一部と前記第2の基板との間にドライフィルムレジストを介在させて、前記第1の基板と前記第2の基板を接合する第1接合工程と、
前記ドライフィルムレジストの一部を露光する露光工程と、
前記露光されたドライフィルムレジストをパターニングするパターニング工程と、
を含むことを特徴とする機能性領域の移設方法。 - 前記第1接合工程では、
前記第1の基板の上に配された機能性領域の少なくとも一部にドライフィルムレジストを配した後に、前記露光工程と前記パターニング工程とを実行し、更に前記パターニングしたドライフィルムレジストと前記第2の基板とを接合することを特徴とする請求項1に記載の機能性領域の移設方法。 - 前記第1接合工程では、
前記第1の基板の上に配された機能性領域の少なくとも一部にドライフィルムレジストと前記第2の基板とを接合し、更に前記第2の基板を介して前記露光工程を実行し、前記パターニング工程を実行することを特徴とする請求項1に記載の機能性領域の移設方法。 - 前記第1接合工程では、
前記第1の基板の上に配された機能性領域の少なくとも一部にドライフィルムレジストを配した後に前記露光工程を実行し、更に前記ドライフィルムレジストと前記第2の基板とを接合し、前記パターニング工程を実行することを特徴とする請求項1に記載の機能性領域の移設方法。 - 前記第1接合工程では、
前記第1の基板の上に配された機能性領域の少なくとも一部に第1のドライフィルムレジストを配した後に前記露光工程と前記パターニング工程とを実行し、前記パターニングした第1のドライフィルムレジストの上に第2のドライフィルムレジストと前記第2の基板とを接合し、更に前記第2の基板を介して前記第2のドライフィルムレジストに対して前記露光工程と前記パターニング工程とを実行することを特徴とする請求項1に記載の機能性領域の移設方法。 - 前記パターニング工程では、
前記第1の基板又は前記第2の基板に、該基板を貫通する分離溝又は分離孔を形成し、前記分離溝又は分離孔から現像液を導入することを特徴とする請求項3から5の何れか1項に記載の機能性領域の移設方法。 - 前記第1接合工程では、
前記第1の基板の上に配された機能性領域の少なくとも一部に第1のドライフィルムレジストを配した後に前記第1のドライフィルムレジストに対して前記露光工程と前記パターニング工程とを実行するとともに、前記第2の基板に第2のドライフィルムレジストを接合した後に前記第2のドライフィルムレジストに対して前記露光工程と前記パターニング工程とを実行し、更に前記パターニングした第1のドライフィルムレジストと前記パターニングした第2のドライフィルムレジストとを接合して前記第1の基板と前記第2の基板とを接合することを特徴とする請求項1に記載の機能性領域の移設方法。 - 処理により分離可能状態になる分離層を有する第1の基板の前記分離層の上に配されている機能性領域の少なくとも一部を第2の基板に移設する機能性領域の移設方法であって、
前記第1の基板の上に配された機能性領域の上に第1のドライフィルムレジストを配し、前記機能性領域と前記第1のドライフィルムレジストとに所定の圧力をかけて接触させながら所定の温度で熱処理を行い前記機能性領域と前記第1のドライフィルムレジストとを接合する工程と、
前記ドライフィルムレジストの少なくとも一部を露光、現像してパターニングする工程と、
前記パターニングされた前記第1のドライフィルムレジストをマスクとして前記機能性領域をエッチングしてパターニングする工程と、
第2のドライフィルムレジストを介在させて、前記第1の基板と前記第2の基板を接合する接合工程と、
を含むことを特徴とする機能性領域の移設方法。 - 処理により分離可能状態になる分離層を有する第1の基板の前記分離層の上に配されている機能性領域の少なくとも一部を第2の基板に移設する機能性領域の移設方法であって、
前記第1の基板の上に配された機能性領域の上にレジストを配し、該レジストの少なくとも一部を露光してパターニングする工程と、
前記パターニングされたレジストをマスクとして前記機能性領域をエッチングしてパターニングする工程と、
前記マスクとして用いたレジストを介在させて、前記第1の基板と前記第2の基板を接合する第1接合工程と、
を含むことを特徴とする機能性領域の移設方法。 - 前記第1の基板又は前記第2の基板に、該基板を貫通する分離溝又は分離孔を形成する溝形成工程を含むことを特徴とする請求項1から5、及び7から9の何れか1項に記載の機能性領域の移設方法。
- 前記溝形成工程の後に、前記分離溝又は分離孔から処理液を導入し、前記第1の基板と前記第2の基板とを前記分離層で分離する第1分離工程を含むことを特徴とする請求項10に記載の機能性領域の移設方法。
- 前記第1分離工程の後に、前記第2の基板に移設した機能性領域の少なくとも一部と第3の基板の移設領域とを接合する第2接合工程と、
前記第2の基板側から所定の波長を有する光を前記ドライフィルムレジスト又は前記レジストの所定の部分に照射することによって、前記第2の基板と前記第3の基板とを前記ドライフィルムレジスト又は前記レジストの所定の部分で分離する第2分離工程と、
を含むことを特徴とする請求項11に記載の機能性領域の移設方法。 - 前記第2の基板はセグメント基板であり、
前記第1接合工程において、前記複数のセグメント基板を互いに間隔を置いて前記ドライフィルムレジスト又は前記レジストの上に配することを特徴とする請求項1、8又は9に記載の機能性領域の移設方法。 - 処理により分離可能状態になる分離層を有する第1の基板の前記分離層の上に配されている機能性領域の少なくとも一部と第2の基板との間にドライフィルムレジストを介在させて、前記第1の基板と前記第2の基板を接合させていることを特徴とする基板構造体。
- 機能性領域の少なくとも一部と基板との間にドライフィルムレジストを介在させて、前記機能性領域と前記基板を接合させていることを特徴とする基板構造体。
- 前記ドライフィルムレジストは、単層からなり、未露光状態、或いは前記機能性領域のパターンに合わせて一部露光状態、或いは前記機能性領域のパターンに合わせて一部露光されパターニングされた状態であることを特徴とする請求項14又は15に記載の基板構造体。
- 前記ドライフィルムレジストは、複数層からなり、それぞれの層が前記機能性領域のパターンに合わせて一部露光されパターニングされた状態、或いは少なくとも一層が未露光状態、或いは少なくとも一層が前記機能性領域のパターンに合わせて一部露光状態であることを特徴とする14又は15に記載の基板構造体。
- 処理により分離可能状態になる分離層を有する第1の基板の前記分離層の上に配されている機能性領域の少なくとも一部と第2の基板との間にレジストを介在させて、前記第1の基板と前記第2の基板を接合させている基板構造体であって、
前記レジストは、前記機能性領域をエッチングしてパターニングする際に、前記第1の基板の上の機能性領域の上に配され少なくとも一部が露光されてパターニングされた状態でマスクとして用いられたレジストであることを特徴とする基板構造体。 - 機能性領域の少なくとも一部と基板との間にレジストを介在させて、前記機能性領域と前記基板を接合させている基板構造体であって、
前記レジストは、前記機能性領域をエッチングしてパターニングする際に、機能性領域の上に配され少なくとも一部が露光されてパターニングされた状態でマスクとして用いられたレジストであることを特徴とする基板構造体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009213132A JP5590837B2 (ja) | 2009-09-15 | 2009-09-15 | 機能性領域の移設方法 |
CN2010800403430A CN102576779A (zh) | 2009-09-15 | 2010-09-14 | 包括功能性区域的基板结构和用于转移功能性区域的方法 |
US13/395,202 US8513093B2 (en) | 2009-09-15 | 2010-09-14 | Substrate structure including functional region and method for transferring functional region |
PCT/JP2010/005598 WO2011033758A2 (en) | 2009-09-15 | 2010-09-14 | Substrate structure including functional region and method for transferring functional region |
TW099131246A TW201119081A (en) | 2009-09-15 | 2010-09-15 | Substrate structure including functional region and method for transferring functional region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009213132A JP5590837B2 (ja) | 2009-09-15 | 2009-09-15 | 機能性領域の移設方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011066051A true JP2011066051A (ja) | 2011-03-31 |
JP2011066051A5 JP2011066051A5 (ja) | 2012-11-01 |
JP5590837B2 JP5590837B2 (ja) | 2014-09-17 |
Family
ID=43430847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009213132A Expired - Fee Related JP5590837B2 (ja) | 2009-09-15 | 2009-09-15 | 機能性領域の移設方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8513093B2 (ja) |
JP (1) | JP5590837B2 (ja) |
CN (1) | CN102576779A (ja) |
TW (1) | TW201119081A (ja) |
WO (1) | WO2011033758A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004632A (ja) * | 2011-06-14 | 2013-01-07 | Canon Components Inc | 半導体装置の製造方法 |
JP2013055153A (ja) * | 2011-09-01 | 2013-03-21 | Canon Components Inc | 半導体装置の製造方法、及び半導体装置 |
WO2013187079A1 (ja) * | 2012-06-15 | 2013-12-19 | 住友化学株式会社 | 複合基板の製造方法および複合基板 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105359282B (zh) * | 2013-07-29 | 2018-01-16 | 晶元光电股份有限公司 | 选择性转移半导体元件的方法 |
US20160020131A1 (en) * | 2014-07-20 | 2016-01-21 | X-Celeprint Limited | Apparatus and methods for micro-transfer-printing |
DE102014014422A1 (de) * | 2014-09-29 | 2016-03-31 | Siltectra Gmbh | Kombiniertes Waferherstellungsverfahren mit einer Löcher aufweisenden Aufnahmeschicht |
TWI674682B (zh) * | 2016-09-07 | 2019-10-11 | 優顯科技股份有限公司 | 光電半導體裝置及其製造方法 |
CN108122814B (zh) * | 2017-10-27 | 2021-04-23 | 江西乾照光电有限公司 | 一种led芯片中led芯粒的分选转移方法 |
WO2019089793A1 (en) * | 2017-11-01 | 2019-05-09 | The Regents Of The University Of California | Selective transfer of a thin pattern from layered material using a patterned handle |
JP6900006B2 (ja) | 2018-02-14 | 2021-07-07 | 東芝デバイス&ストレージ株式会社 | チップ移載部材、チップ移載装置、およびチップ移載方法 |
US11031311B2 (en) * | 2018-11-21 | 2021-06-08 | Texas Instruments Incorporated | Packaged semiconductor device with multilayer stress buffer |
TWI823087B (zh) * | 2021-05-05 | 2023-11-21 | 友達光電股份有限公司 | 巨量轉移晶片的裝置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005051117A (ja) * | 2003-07-30 | 2005-02-24 | Oki Data Corp | 半導体装置の製造方法 |
JP2008135419A (ja) * | 2006-10-27 | 2008-06-12 | Canon Inc | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ |
JP2008521220A (ja) * | 2004-11-15 | 2008-06-19 | バーティクル,インク | 機能が向上された厚い超伝導フィルム |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6226874A (ja) * | 1985-07-29 | 1987-02-04 | Oki Electric Ind Co Ltd | 発光ダイオ−ドアレイのダイスボンデイング方法 |
DE69233314T2 (de) * | 1991-10-11 | 2005-03-24 | Canon K.K. | Verfahren zur Herstellung von Halbleiter-Produkten |
JP3406207B2 (ja) * | 1997-11-12 | 2003-05-12 | シャープ株式会社 | 表示用トランジスタアレイパネルの形成方法 |
TW464953B (en) * | 1999-04-14 | 2001-11-21 | Matsushita Electronics Corp | Method of manufacturing III nitride base compound semiconductor substrate |
JP3447619B2 (ja) * | 1999-06-25 | 2003-09-16 | 株式会社東芝 | アクティブマトリクス基板の製造方法、中間転写基板 |
US6214733B1 (en) * | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
JP2002026270A (ja) * | 2000-07-10 | 2002-01-25 | Nec Corp | 半導体装置の製造方法 |
JP3906653B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 画像表示装置及びその製造方法 |
KR100853410B1 (ko) * | 2001-04-11 | 2008-08-21 | 소니 가부시키가이샤 | 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법 |
JP3696131B2 (ja) | 2001-07-10 | 2005-09-14 | 株式会社東芝 | アクティブマトリクス基板及びその製造方法 |
JP2003174041A (ja) | 2001-12-06 | 2003-06-20 | Seiko Epson Corp | 素子の実装方法、電子機器、フラットパネルディスプレイ、システムインパッケージ型icおよびオプティカルエレクトリカルic |
FR2837620B1 (fr) | 2002-03-25 | 2005-04-29 | Commissariat Energie Atomique | Procede de transfert d'elements de substrat a substrat |
TW200414453A (en) * | 2002-03-26 | 2004-08-01 | Sumitomo Electric Wintec Inc | Bonding wire and IC device using the bonding wire |
US6913985B2 (en) | 2003-06-20 | 2005-07-05 | Oki Data Corporation | Method of manufacturing a semiconductor device |
US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
JP4468107B2 (ja) | 2004-08-09 | 2010-05-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置及び半導体回路基板 |
EP1844364B1 (en) * | 2005-02-02 | 2015-04-01 | Kolon Industries, Inc. | Method for manufacturing array for display device and array board for display device |
US20070243662A1 (en) * | 2006-03-17 | 2007-10-18 | Johnson Donald W | Packaging of MEMS devices |
US20080054291A1 (en) * | 2006-08-31 | 2008-03-06 | Samsung Electronics Co., Ltd. | Vertical semiconductor light-emitting device and method of manufacturing the same |
WO2008053907A1 (en) * | 2006-10-27 | 2008-05-08 | Canon Kabushiki Kaisha | Led array manufacturing method, led array and led printer |
JP4827698B2 (ja) * | 2006-10-27 | 2011-11-30 | キヤノン株式会社 | 発光素子の形成方法 |
JP2008147608A (ja) * | 2006-10-27 | 2008-06-26 | Canon Inc | Ledアレイの製造方法とledアレイ、及びledプリンタ |
DE102007043877A1 (de) | 2007-06-29 | 2009-01-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement |
JP5212686B2 (ja) * | 2007-08-22 | 2013-06-19 | ソニー株式会社 | 半導体レーザアレイの製造方法 |
JP2009141093A (ja) * | 2007-12-06 | 2009-06-25 | Toshiba Corp | 発光素子及び発光素子の製造方法 |
JP4540734B2 (ja) | 2008-02-07 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
JP2010114106A (ja) * | 2008-11-04 | 2010-05-20 | Canon Inc | 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ |
JP5390832B2 (ja) * | 2008-11-04 | 2014-01-15 | キヤノン株式会社 | 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ |
KR101570874B1 (ko) * | 2008-12-23 | 2015-11-23 | 삼성전자 주식회사 | 기판 단위 본딩 방법 및 기판 단위 패키지 |
JP2010205943A (ja) * | 2009-03-04 | 2010-09-16 | Canon Inc | 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ |
DE102009056386A1 (de) * | 2009-11-30 | 2011-06-01 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiterbauelementen |
-
2009
- 2009-09-15 JP JP2009213132A patent/JP5590837B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-14 CN CN2010800403430A patent/CN102576779A/zh active Pending
- 2010-09-14 WO PCT/JP2010/005598 patent/WO2011033758A2/en active Application Filing
- 2010-09-14 US US13/395,202 patent/US8513093B2/en not_active Expired - Fee Related
- 2010-09-15 TW TW099131246A patent/TW201119081A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005051117A (ja) * | 2003-07-30 | 2005-02-24 | Oki Data Corp | 半導体装置の製造方法 |
JP2008521220A (ja) * | 2004-11-15 | 2008-06-19 | バーティクル,インク | 機能が向上された厚い超伝導フィルム |
JP2008135419A (ja) * | 2006-10-27 | 2008-06-12 | Canon Inc | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004632A (ja) * | 2011-06-14 | 2013-01-07 | Canon Components Inc | 半導体装置の製造方法 |
JP2013055153A (ja) * | 2011-09-01 | 2013-03-21 | Canon Components Inc | 半導体装置の製造方法、及び半導体装置 |
WO2013187079A1 (ja) * | 2012-06-15 | 2013-12-19 | 住友化学株式会社 | 複合基板の製造方法および複合基板 |
Also Published As
Publication number | Publication date |
---|---|
US20120171866A1 (en) | 2012-07-05 |
WO2011033758A3 (en) | 2011-07-14 |
WO2011033758A2 (en) | 2011-03-24 |
JP5590837B2 (ja) | 2014-09-17 |
CN102576779A (zh) | 2012-07-11 |
US8513093B2 (en) | 2013-08-20 |
TW201119081A (en) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5590837B2 (ja) | 機能性領域の移設方法 | |
JP5276412B2 (ja) | 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ | |
JP5390832B2 (ja) | 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ | |
JP5171016B2 (ja) | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ | |
US8415230B2 (en) | Method for transferring functional regions, LED array, LED printer head, and LED printer | |
KR101168881B1 (ko) | 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터 | |
KR20130093528A (ko) | 인쇄가능한 화합물 반도체 장치를 박리시키기 위한 물질 및 방법 | |
KR20170018112A (ko) | 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리 | |
WO2015013864A1 (zh) | 选择性转移半导体元件的方法 | |
JP7179121B2 (ja) | 半導体素子を選択的にトランスファーする方法 | |
JP4403712B2 (ja) | 半導体装置の製造方法 | |
JP2005150298A (ja) | 微小タイル状素子、接続構造、接続方法、薄膜デバイス及び電子機器 | |
JP2009004502A (ja) | 半導体装置、及びledプリントヘッド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140729 |
|
LAPS | Cancellation because of no payment of annual fees |