JPS6226874A - 発光ダイオ−ドアレイのダイスボンデイング方法 - Google Patents
発光ダイオ−ドアレイのダイスボンデイング方法Info
- Publication number
- JPS6226874A JPS6226874A JP60165878A JP16587885A JPS6226874A JP S6226874 A JPS6226874 A JP S6226874A JP 60165878 A JP60165878 A JP 60165878A JP 16587885 A JP16587885 A JP 16587885A JP S6226874 A JPS6226874 A JP S6226874A
- Authority
- JP
- Japan
- Prior art keywords
- led
- substrate
- bonding
- led arrays
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、発光ダイオード（ＬＥＤ）アレイのダイスボ
ンディング方法に係り、特に、ＬＥＤプリンタヘッドと
して用いるＬＥＤアレイの高精度ダイスボンディング方
法に関するものである。
ンディング方法に係り、特に、ＬＥＤプリンタヘッドと
して用いるＬＥＤアレイの高精度ダイスボンディング方
法に関するものである。
（従来の技術）
従来のＬＥＤアレイ等チップのダイスポンディング方法
としては、金、シリコンの共晶接合、半田接合、銀ペー
ストによるエポキシ接合などがあるが、ダイスボンディ
ング時スクラブ（圧力をかけ接続部のすり合わせを行う
）など接合時の界面状態の変化により高精度位置決めが
困難である。
としては、金、シリコンの共晶接合、半田接合、銀ペー
ストによるエポキシ接合などがあるが、ダイスボンディ
ング時スクラブ（圧力をかけ接続部のすり合わせを行う
）など接合時の界面状態の変化により高精度位置決めが
困難である。
そこで、高精度位置決めを行うためには一般的にパター
ン認識が行われている。この種の技術は例えば、Ｓｅｍ
１ｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９８４＋３＋
８２〜８７真に記載されている。
ン認識が行われている。この種の技術は例えば、Ｓｅｍ
１ｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９８４＋３＋
８２〜８７真に記載されている。
（発明が解決しようとする問題点）
しかしながら、上記方法を用いても、チップは硬化又は
接合時に微小移動する。その移動は例えば、５０μｍ以
上になってしまうという問題がある。
接合時に微小移動する。その移動は例えば、５０μｍ以
上になってしまうという問題がある。
因みに、精度のよいボンディングを行うために、通常ピ
ックアップステーションとボンドステーションとの間に
位置修正ステーションが設けられるが、この位置修正ス
テーションを設けてもダイスボンディングの位置精度は
せいぜい±Ｑ、１ｍａ乃至０．０５鶴である。
ックアップステーションとボンドステーションとの間に
位置修正ステーションが設けられるが、この位置修正ス
テーションを設けてもダイスボンディングの位置精度は
せいぜい±Ｑ、１ｍａ乃至０．０５鶴である。
このような位置精度では、特に、ＬＥＤアレイの場合に
種々の問題が生じる。例えば、ＬＥＤプリンタヘッドと
して用いられるＬＥＤアレイの場合は、第３図に示され
るように基板１上に配列される。ＬＥＤアレイ２に対応
して集光性ロンドレンズ３が設けられ、この集光性ロッ
ドレンズ３でＬＥＤアレイからの光が集光され感光ドラ
ム３２に結像するように構成される。この場合にＬＥＤ
アレイ２が高精度に配列されていないと集光性ロンドレ
ンズ３に画一にしかも高精度に集光することが難しぐな
り、結局感光ドラム上に一直線上にドツトの切れ目がな
い鮮明な結像を得ることができなくなる。従って、高品
質なプリントを行うことができなくなるという問題があ
った。
種々の問題が生じる。例えば、ＬＥＤプリンタヘッドと
して用いられるＬＥＤアレイの場合は、第３図に示され
るように基板１上に配列される。ＬＥＤアレイ２に対応
して集光性ロンドレンズ３が設けられ、この集光性ロッ
ドレンズ３でＬＥＤアレイからの光が集光され感光ドラ
ム３２に結像するように構成される。この場合にＬＥＤ
アレイ２が高精度に配列されていないと集光性ロンドレ
ンズ３に画一にしかも高精度に集光することが難しぐな
り、結局感光ドラム上に一直線上にドツトの切れ目がな
い鮮明な結像を得ることができなくなる。従って、高品
質なプリントを行うことができなくなるという問題があ
った。
本発明は、上記問題点を除去し、許容寸法内に高精度に
ダイスボンディングを行い得るＬＥＤアレイのダイスボ
ンディング方法を提供することを目的とする。
ダイスボンディングを行い得るＬＥＤアレイのダイスボ
ンディング方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、ＬＥＤアレイ
のダイスポンディング方法において、まず予めパターン
が形成された基材表面に感光性ドライフィルムを熱圧着
し、次に、該フィルムをガラスマスクを使って露光、現
像し、ＬＥＤアレイのＸ−Ｙ方向を規制する枠を形成す
る。一方、ダイスボンディングするＬＥＤアレイには導
電性フィルムを接着し、そのＬＥＤアレイを前記枠が形
成された基材上に順次配列し、低温で固定するようにし
たものである。
のダイスポンディング方法において、まず予めパターン
が形成された基材表面に感光性ドライフィルムを熱圧着
し、次に、該フィルムをガラスマスクを使って露光、現
像し、ＬＥＤアレイのＸ−Ｙ方向を規制する枠を形成す
る。一方、ダイスボンディングするＬＥＤアレイには導
電性フィルムを接着し、そのＬＥＤアレイを前記枠が形
成された基材上に順次配列し、低温で固定するようにし
たものである。
（作用）
本発明によれば、ＬＥＩ）アレイには導電性フィルムを
接着しておき、該ＬＥＤアレイは予め形成される高精度
の枠に位置決めされた後、ダイスボンディングが行われ
る。この場合、ＬＥＤは低温で硬化される。従って、ダ
イスボンディング時のスクラブの必要はなく硬化時のＬ
ＥＤアレイの動きは規制され、ＬＥＤアレイを高精度に
配列させることができる。
接着しておき、該ＬＥＤアレイは予め形成される高精度
の枠に位置決めされた後、ダイスボンディングが行われ
る。この場合、ＬＥＤは低温で硬化される。従って、ダ
イスボンディング時のスクラブの必要はなく硬化時のＬ
ＥＤアレイの動きは規制され、ＬＥＤアレイを高精度に
配列させることができる。
（実施例）
以下、本発明の実施例について図面に基づいて詳細に説
明する。
明する。
第１図は本発明のＬＥＤアレイのダイスボンディング方
法の説明図である。
法の説明図である。
この図を参照しながら、ＬＥＤアレイのダイスボンディ
ング方法について説明する。
ング方法について説明する。
予め、第１図（ａ）に示されるように、導体パターン１
２が形成された基材上に８０℃〜１２０℃で７０μｍの
感光性ドライフィルム１３を熱圧着する。
２が形成された基材上に８０℃〜１２０℃で７０μｍの
感光性ドライフィルム１３を熱圧着する。
次に、ガラスマスクを用いてＬＥＤアレイを整列すべき
位置にＸ−Ｙ方向のパターンを露光して、焼き付け、次
に、カバーフィルムを剥がし、再度基板１１を２〜３分
８０℃で加熱し、次に、クロロセン液に浸漬し現像する
。
位置にＸ−Ｙ方向のパターンを露光して、焼き付け、次
に、カバーフィルムを剥がし、再度基板１１を２〜３分
８０℃で加熱し、次に、クロロセン液に浸漬し現像する
。
すると、第１図（ｂ）及び第２図に示されるように、Ｌ
ＥＤアレイのサイズより片側で最大５μｍ大きい高精度
な枠１４が形成される。
ＥＤアレイのサイズより片側で最大５μｍ大きい高精度
な枠１４が形成される。
次に、第１図（ｃ）に示されるように、グイシングした
ＬＥＤアレイ１５に導電性フィルム１６を接着し、その
ＬＦ、Ｄアレイをビンカ−にて予め形成された基材の前
記枠１４内に順次並べる。
ＬＥＤアレイ１５に導電性フィルム１６を接着し、その
ＬＦ、Ｄアレイをビンカ−にて予め形成された基材の前
記枠１４内に順次並べる。
次に、第１図（ｄ）に示されるように、このチップが搭
載された基材を１００℃で３０分、２００℃で３０分加
熱し硬化させる。
載された基材を１００℃で３０分、２００℃で３０分加
熱し硬化させる。
このようにして配列されたＬＥＤアレイの平面図が第２
図に示される。この図に示されるように、ＬＥＤアレイ
と枠１４のギャップｇは最大５μｍに設定することがで
きる。
図に示される。この図に示されるように、ＬＥＤアレイ
と枠１４のギャップｇは最大５μｍに設定することがで
きる。
このように、厚い感光性フィルムを用いたＸ−Ｙ方向の
高精度の枠１４を形成し、しかもＬＥＤアレイには導電
性フィルムを接着してダイスボンディングを行うように
したことにより、ダイスボンディング時のスクラブの必
要がなく硬化時のＬＥＤアレイの動きは枠内に規制され
、高精度のＬＥＤアレイの配列を行うことができる。
高精度の枠１４を形成し、しかもＬＥＤアレイには導電
性フィルムを接着してダイスボンディングを行うように
したことにより、ダイスボンディング時のスクラブの必
要がなく硬化時のＬＥＤアレイの動きは枠内に規制され
、高精度のＬＥＤアレイの配列を行うことができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上詳細に説明したように、本発明によれば、基材上に
感光性ドライフィルムを接着し、該フィルムをマスクを
用いて露光、現像して精度の高い枠を形成し、該枠内に
導電性フィルムが接着された発光ダイオードアレイを整
列させ、該配列された発光ダイオードアレイを低温で硬
化する各工程を順に施すようにしたので、ＬＥＤアレイ
を高精度に配列することができ、信頼性の高い発光源を
得ることができる。
感光性ドライフィルムを接着し、該フィルムをマスクを
用いて露光、現像して精度の高い枠を形成し、該枠内に
導電性フィルムが接着された発光ダイオードアレイを整
列させ、該配列された発光ダイオードアレイを低温で硬
化する各工程を順に施すようにしたので、ＬＥＤアレイ
を高精度に配列することができ、信頼性の高い発光源を
得ることができる。
特に、高積度が要求されるＬＥＤプリンタのヘッドとし
て用いる時はそのプリンタの品質の向上に資するところ
大である。
て用いる時はそのプリンタの品質の向上に資するところ
大である。
第１図は本発明のＬＥＤアレイのダイスボンディング方
法の説明図、第２図は同ＬＥＤアレイの配列状態の平面
図、第３図はＬＥＤプリンタヘッドの側面図である。 １１・・・基板、１２・・・導体パターン、１３・・・
感光性ドライフィルム、１４・・・枠、１５・・・ＬＥ
Ｄアレイ、１６・・・導電性フィルム。
法の説明図、第２図は同ＬＥＤアレイの配列状態の平面
図、第３図はＬＥＤプリンタヘッドの側面図である。 １１・・・基板、１２・・・導体パターン、１３・・・
感光性ドライフィルム、１４・・・枠、１５・・・ＬＥ
Ｄアレイ、１６・・・導電性フィルム。
Claims (2)
- （１）（ａ）基材上に感光性ドライフィルムを接着し、 （ｂ）該フィルムをマスクを用いて露光、現像して精度
の高い枠を形成し、 （ｃ）該枠内に導電性フィルムが接着された発光ダイオ
ードアレイを整列させ、 （ｄ）該配列された発光ダイオードアレイを低温で硬化
する各工程を順に施すようにしたことを特徴とする発光
ダイオードアレイのダイスボンディング方法。 - （２）前記感光性ドライフィルムの厚さを５０μｍ乃至
７０μｍとしたことを特徴とする特許請求の範囲第１項
記載の発光ダイオードアレイのダイスボンディング方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165878A JPS6226874A (ja) | 1985-07-29 | 1985-07-29 | 発光ダイオ−ドアレイのダイスボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165878A JPS6226874A (ja) | 1985-07-29 | 1985-07-29 | 発光ダイオ−ドアレイのダイスボンデイング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226874A true JPS6226874A (ja) | 1987-02-04 |
Family
ID=15820694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165878A Pending JPS6226874A (ja) | 1985-07-29 | 1985-07-29 | 発光ダイオ−ドアレイのダイスボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226874A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413964A (en) * | 1991-06-24 | 1995-05-09 | Digital Equipment Corporation | Photo-definable template for semiconductor chip alignment |
| JP2001237458A (ja) * | 1999-12-22 | 2001-08-31 | Lumileds Lighting Us Llc | 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法 |
| JP2008226633A (ja) * | 2007-03-13 | 2008-09-25 | Emuden Musen Kogyo Kk | 端子台装置 |
| WO2011033758A3 (en) * | 2009-09-15 | 2011-07-14 | Canon Kabushiki Kaisha | Substrate structure including functional region and method for transferring functional region |
| JP2021064792A (ja) * | 2018-04-28 | 2021-04-22 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドＳｚ Ｄｊｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ | 半導体装置 |
-
1985
- 1985-07-29 JP JP60165878A patent/JPS6226874A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413964A (en) * | 1991-06-24 | 1995-05-09 | Digital Equipment Corporation | Photo-definable template for semiconductor chip alignment |
| US5561328A (en) * | 1991-06-24 | 1996-10-01 | Digital Equipment Corporation | Photo-definable template for semiconductor chip alignment |
| JP2001237458A (ja) * | 1999-12-22 | 2001-08-31 | Lumileds Lighting Us Llc | 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法 |
| JP2008226633A (ja) * | 2007-03-13 | 2008-09-25 | Emuden Musen Kogyo Kk | 端子台装置 |
| WO2011033758A3 (en) * | 2009-09-15 | 2011-07-14 | Canon Kabushiki Kaisha | Substrate structure including functional region and method for transferring functional region |
| US8513093B2 (en) | 2009-09-15 | 2013-08-20 | Canon Kabushiki Kaisha | Substrate structure including functional region and method for transferring functional region |
| JP2021064792A (ja) * | 2018-04-28 | 2021-04-22 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドＳｚ Ｄｊｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187051B2 (en) | Solid image-pickup device and method for manufacturing the solid image pickup device | |
| US5408121A (en) | Semiconductor device, an image sensor device, and methods for producing the same | |
| US4867371A (en) | Fabrication of optical devices | |
| US20050167800A1 (en) | Semiconductor device and method of manufacturing same | |
| CN109509727B (zh) | 一种半导体芯片封装方法及封装结构 | |
| JPS6226874A (ja) | 発光ダイオ−ドアレイのダイスボンデイング方法 | |
| JP2578774B2 (ja) | レンズ付きモジュ−ルの製造方法 | |
| JP2002026301A (ja) | 光電変換装置およびその製造方法 | |
| JP2004071895A (ja) | 導電層形成用の型及びその製造方法 | |
| JP2004006670A (ja) | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JPH04199723A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10303151A (ja) | 電子部品の製造方法 | |
| JPH05326628A (ja) | フリップチップの実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JP2980402B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JPH01228178A (ja) | 固体撮像装置 | |
| KR100515101B1 (ko) | 반도체패키지의 제조 방법 및 그 반도체패키지 | |
| JPS61168232A (ja) | 半導体素子のダイスボンデイング方法 | |
| JPH05326629A (ja) | フリップチップの実装方法 | |
| JPS63205950A (ja) | イメ−ジセンサのチツプ固定方法 | |
| JP2002009112A (ja) | 半導体素子の位置決め方法 | |
| JPH0786287A (ja) | バンプの形成方法 |