JP2002026301A - 光電変換装置およびその製造方法 - Google Patents

光電変換装置およびその製造方法

Info

Publication number
JP2002026301A
JP2002026301A JP2000207002A JP2000207002A JP2002026301A JP 2002026301 A JP2002026301 A JP 2002026301A JP 2000207002 A JP2000207002 A JP 2000207002A JP 2000207002 A JP2000207002 A JP 2000207002A JP 2002026301 A JP2002026301 A JP 2002026301A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
wafer
wiring board
conversion device
translucent resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000207002A
Other languages
English (en)
Inventor
Michiko Oishi
美智子 大石
Masao Segawa
雅雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000207002A priority Critical patent/JP2002026301A/ja
Publication of JP2002026301A publication Critical patent/JP2002026301A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 製造コストが安価で、量産に好適な光電変換
装置およびその製造方法を提供すること。 【解決手段】 光電変換素子5に用いるイメージセンサ
の複数の回路が配列形成されたウエハ7に対して、透光
性樹脂10の樹脂膜を形成し、その後に、ウエハ状態か
個別パッケージ状態で、それぞれ対応する配線基板1と
接合する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、カメラのイメージ
センサ等に用いるCCD(Charge Couple
d Device)素子等を用いた光電変換装置および
その製造方法に関する。
【0002】
【従来の技術】近年、カメラ等に用いられている光電変
換素子(CCD素子等)を小型パッケージ内に収納した
光電変換装置等の電子部品は様々な分野に用いられてお
り、軽薄短小化が進んでいる。電子部品の小型化の進展
に伴い、光電変換装置の実装技術もより高密度化が求め
られている。
【0003】
【発明が解決しようとする課題】しかし、従来の製造方
法では、光電変換素子を個々にそれぞれの配線基板に実
装しているので、光電変換素子を配線基板にフリップチ
ップ実装する際にも、接続・封止用の樹脂である接着剤
を、個々の配線基板にディスペンサで供給する必要があ
り、作業性が悪く、また、フリップチップ実装の際まで
配線基板を保管する間に、供給された接着剤の樹脂が劣
化してしまい、性能が低下する等の問題もある。
【0004】本発明は、これらに事情にもとづいてなさ
れもので、製造コストが安価で、量産に好適な光電変換
装置およびその製造方法を提供することを目的としてい
る。
【0005】
【課題を解決するための手段】請求項1の発明による手
段によれば、表面に所定の電極パターンが形成れた配線
基板と、この電極パターン上にバンプを介して接合さ
れ、かつ、受光部が前記配線基板に対面した光電変換素
子を具備しパッケージングされた光電変換装置におい
て、 前記配線基板の少なくとも前記受光部に対面した領域が
透光性であり、かつ、前記電極パターンは前記配線基板
を貫通して裏面に引き出す接続配線を有していることを
特徴とする光電変換装置である。
【0006】また請求項2の発明による手段によれば、
前記配線基板を貫通して裏面に引き出す接続配線は、ス
ルーホール電極であることを特徴とする光電変換装置で
ある。
【0007】また請求項3の発明による手段によれば、
前記配線基板は、感光性ガラスを用いていることを特徴
とする光電変換装置である。
【0008】また請求項4の発明による手段によれば、
複数の光電変換素子の回路が形成されたウエハの表面に
前記回路全体を覆うように透光性樹脂を塗布する塗布工
程と、この塗布工程で塗布された前記透光性樹脂を乾燥
させる乾燥工程と、この乾燥工程の後に前記ウエハと配
線基板を位置合せしこの接合された一対のウエハと配線
基板とを所定個所で分割するダイシング工程とを有する
ことを特徴とする光電変換装置の製造方法である。
【0009】また請求項5の発明による手段によれば、
複数の光電変換素子の回路が形成されたウエハの表面に
前記回路全体を覆うように透光性樹脂を塗布する塗布工
程と、この塗布工程で塗布された前記透光性樹脂を乾燥
させる乾燥工程と、この乾燥工程の後に前記ウエハを所
定個所で分割するダイシング工程と、前記分割されたウ
エハと配線基板とを接合させる接合工程とを有すること
を特徴とする光電変換装置の製造方法である。
【0010】また請求項6の発明による手段によれば、
前記乾燥工程の後に、前記透光性樹脂の表面を保護する
シートを積層する工程を有することを特徴とする光電変
換装置の製造方法である。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 図1は本発明の光電変換装置の側面断面図である。配線
基板1は、透光性の絶縁基板2の表面に電極パターン3
が形成されている。この電極パターン3上の所定個所に
バンプ(突起電極)4a、4b、4c…4nを介して光
電変換素子5が接合されている。なお、バンプ4a、4
b、4c…4nは光電変換素子5に設けられた電極パッ
ド6a、6b、6c…6nに形成されている。また、光
電変換素子5の配線基板1に面した側には受光部8が形
成されている。 配線基板1は、厚さが数400μm〜700μmの感光
性ガラス基板やPET基板等の電気絶縁性の透光性材料
を用い、その表層(片面または両面)に、例えば、表面
に金メッキ処理を施した銅リード(厚さ:10μm〜数
10μm程度、幅:100μm〜数100μm程度)か
らなる電極パターン3が形成されたものである。なお、
Al、Ag、ITO他の配線電極も形成可能である。こ
の配線基板1にはスルーホール電極9a、9bが形成さ
れており、このスルーホール電極9a、9bに光電変換
素子5のバンプ4a、4b、4c…4nがそれぞれ接続
されて、電気的に配線基板1の裏面に導かれている。
【0012】また、配線基板1は、光電変換素子5の受
光部8への入光部として光を透過する透光領域が形成さ
れている。この透光領域の光の透過率は光学ガラスと同
程度である。なお、配線基板1の、この透光領域以外の
個所は必ずしも透光性でなくてもよい。
【0013】光電変換素子5の大きさは数mm角程度、
厚さは数100μm〜数mm程度で、その受光部8の外
側には、100μm〜数100μm角程度の大きさの電
極パッド6a、6b、6c…6nが形成されている。電
極パッド6a、6b、6c…6nには、高さ数10μm
の接続用のバンプ4a、4b、4c…4nがそれぞれ形
成されている。
【0014】次に、本発明による光電変換装置の製造方
法についての各実施の形態を説明する。 図2(a)から(f)は、本発明の第1の光電変換装置
の製造方法での製造工程を示す説明図である。
【0015】まず、光電変換素子5に用いるイメージセ
ンサ(不図示)の複数の回路が、配列形成されたウエハ
7の電極パッド6a、6b、6c…6nの上に、バンプ
4a、4b、4c…4n(金ボール或いはメッキによ
り、高さ30μm程度)を形成する(a)。
【0016】次に、ウエハ7のバンプ4a、4b、4c
…4nが形成された面に、スピンコート法により透光性
樹脂10を、バンプ4a、4b、4c…4nが内部に埋
設されるように均一な厚さ(数10μm程度)に塗布す
る(b)。透光性樹脂10は、例えば、アクリル、エポ
キシなどを主成分とするUV硬化性樹脂(熱硬化併用型
でもよい)を用いることができる。
【0017】ウエハ7を約数10度で加熱して透光性樹
脂10を乾燥させ、透光性樹脂10の内部の溶剤を揮発
させて、透光性樹脂10をドライフィルム化する
(c)。
【0018】次に、ウエハ7に形成されているバンプ4
a、4b、4c・4nと、配線基板1の電極パターン3
との相互の位置合せを行こない、スルーホール9aが形
成された配線基板1上にウエハ7を搭載する(d)。
【0019】次に、図示しない加熱手段により透光性樹
脂10を加熱して、一時的に軟化させる。この状態で加
圧するとバンプ4a、4b、4c…4nが透光性樹脂1
0の樹脂フイルムを押し退けて配線基板1の電極パター
ン3と接触する。ここで、UV照射により透光性樹脂1
0の硬化を促し、ウエハ7と配線基板1に形成されてい
るバンプ4a、4b、4c…4nとの電気的接続を得
る。配線基板1は、例えば、感光性ガラスの配線基板や
PETの配線基板等の透光性の配線基板を用い、スルー
ホール電極9a、9b、9c…9nにより外部回路(不
図示)への接続配線を裏面に引き出す。
【0020】なお、感光性ガラスは、パターンマスクを
介して紫外線の照射により、スルーホールを形成し、ス
パッタあるいはめっきによりCuを埋め込んだ後、表面
に配線パターンを形成えることにより、両面配線基板が
形成可能である。
【0021】また、透光性樹脂10は、熱硬化併用タィ
プのUV硬化性樹脂を用いることで、UV照射する際に
電極パターン3により遮光部となる領域を、確実に硬化
させることができる(e)。
【0022】次に、配線基板1に接続したウエハ7ごと
所定個所でダイシングソウ(不図示)によりダイシング
を行い、分割して個別のパッケージ(CSP:Chip
Scale Package)を製造する。
【0023】図3(a)から(f)は、本発明の第2の
光電変換装置の製造方法での製造工程を示す説明図であ
る。
【0024】まず、光電変換作用を有するイメージセン
サ(不図示)の回路が、複数配列して形成されたウエハ
7の電極パッド6a、6b、6c…6n上に、バンプ4
a、4b、4c…4n(金ボール或いはメッキ、高さ3
0μm程度)を形成する(a)。
【0025】次に、ウエハ7のバンプ4a、4b、4c
…4nが形成された面に、スピンコート法により透光性
樹脂10を、バンプ4a、4b、4c…4nが内部に埋
設されるように均一な厚さ(数10μm程度)に塗布す
る(b)。透光性樹脂10は、例えば、アクリル、エポ
キシなどを主成分とするUV硬化性樹脂(熱硬化併用型
でもよい)を用いることができる。
【0026】ウエハ7を数10度の雰囲気中にて加熱し
て透光性樹脂10内の溶剤を揮発させて、透光性樹脂1
0をドライフィルム化する(c)。
【0027】次に、ウエハ7に塗布した透光性樹脂10
の上に保護シート12をラミネートする。このラミネー
トされた保護シート12により、次工程で行なうダイシ
ングの際の、ダイシングソウ(不図示)による透光性樹
脂10の表面へのダメージを防止する。その状態のウエ
ハ7を、所定個所でダイシングを行い、分離して個別パ
ッケージ14(CSP)を形成する(d)。
【0028】次に、個別パッケージ14の保護シート1
2を剥がし、個別パッケージ14のバンプ4a、4b、
4c…4nを透光性の配線基板1(感光性ガラス、PE
Tなど)の電極パターン3と位置合せを行なう(e)。
【0029】次に、配線基板1の上にウエハ7を搭載
し、マウントツール18の加熱手段18aにより透光性
樹脂10を加熱して一時的に軟化させる。この状態で加
圧手段18bで加圧すると、バンプ4a、4b、4c…
4nが透光性樹脂10の樹脂フイルムを押し退けて配線
基板1の電極パターン3と接触する。そこで、UV照射
により透光性樹脂10の硬化を促し、個別パッケージ1
4のバンプ4a、4b、4c…4nと配線基板1との電
気的接続を得る。なお、透光性樹脂10は、熱硬化併用
タィプのUV硬化性樹脂を用いることで、UV照射する
際に電極パターン3により遮光部となる領域を、確実に
硬化させることができる(f)。
【0030】図4(a)から(f)は、本発明の第3の
光電変換装置の製造方法での製造工程を示す説明図であ
る。
【0031】まず、光電変換作用を有するイメージセン
サ(不図示)の回路が、複数配列して形成されたウエハ
7の電極パッド6a、6b、6c…6n上に、バンプ4
a、4b、4c…4n(金ボール或いはメッキにより、
高さ30μm程度)を形成する(a)。
【0032】次に、ウエハ7をダイシングソウ(不図
示)によるダイシングの際に固定用に用いる粘着テープ
15上に固定し、所定個所でダイシングを行い、分離し
て個別パッケージ14(CSP)を形成する(b)。
【0033】次に、個別パッケージ14のウエハ7のバ
ンプ4a、4b、4c…4n形成面に、透光性樹脂10
を不図示のマスク(メタル、プラスチック、レジストな
ど)を用いて、バンプ4a、4b、4c…4nが透光性
樹脂10の内部に埋没するような形状にパターン形成す
る(c)。
【0034】次に、ウエハ7を約数10度で加熱して透
光性樹脂10を乾燥させ、透光性樹脂10内の溶剤を揮
発させて、透光性樹脂10をドライフィルム化する
(d)。
【0035】次に、個別パッケージ14を粘着テープ1
5を剥がし、個別パッケージ14のバンプ4a、4b、
4c…4nを透光性の配線基板1(感光性ガラス、PE
Tなど)の電極パターン3と位置合せを行なう(e)。
【0036】次に、配線基板1の上にウエハ7を搭載
し、マウントツール18の加熱手段18aにより透光性
樹脂10を加熱して一時的に軟化させる。この状態で加
圧手段18bで加圧するとバンプ4a、4b、4c…4
nが透光性樹脂10の樹脂フイルムを押し退けて配線基
板1の電極パターン3と接触する。そこで、UV照射に
より透光性樹脂10の硬化を促し、個別パッケージ14
と配線基板1との電気的接続を得る。なお、透光性樹脂
10は、熱硬化併用タィプのUV硬化性樹脂を用いるこ
とで、UV照射する際に電極パターン3により遮光部と
なる領域を、確実に硬化させることができる(f)。
【0037】図5(a)から(f)は、本発明の第4の
光電変換装置の製造方法での製造工程を示す説明図であ
る。
【0038】まず、光電変換作用を有するイメージセン
サとその付帯回路が複数配列されて形成されたウエハ7
の電極パッド6a、6b、6c…6n上に、バンプ4
a、4b、4c…4n(金ボール或いはメッキによる、
高さ30μm程度)を形成する(a)。
【0039】次に、ウエハ7のバンプ4a、4b、4c
…4nの形成面に、透光性樹脂10を不図示のマスク
(メタル、プラスチック、レジストなど)を用いて、個
々のバンプ4a、4b、4c…4nが透光性樹脂10の
内部に埋没するような形状にパターン形成する(b)。
【0040】次に、ウエハ7を数10度の雰囲気中で加
熱して透光性樹脂10を乾燥させ、透光性樹脂10の内
部の溶剤を揮発させて、透光性樹脂10をドライフィル
ム化する(c)。
【0041】次に、ウエハ7をダイシングソウ(不図
示)によるダイシングを行い、所定個所ごとに分離して
個別パッケージ14を形成する(d)。
【0042】次に、個別パッケージ14のバンプ4a、
4b、4c…4nを透光性の配線基板1(感光性ガラ
ス、PETなど)の電極パターン3とが対向配置される
ように位置合せを行なう(e)。
【0043】次に、加熱手段18aにより透光性樹脂1
0を加熱して一時的に軟化させる。この状態で配線基板
1上に個別パッケージ14を搭載し、加圧手段18bで
加圧すると、バンプ4a、4b、4c…4nが透光性樹
脂10の樹脂フイルムを押し退けて配線基板1の電極パ
ターン3と接触する。ここで、UV照射により透光性樹
脂10の硬化を促し、個別パッケージ14のバンプ4
a、4b、4c…4nと配線基板1との電気的接続を得
る。なお、透光性樹脂10は、熱硬化併用タィプのUV
硬化性樹脂を用いることで、UV照射する際に電極パタ
ーン3により遮光部となる領域を、確実に硬化させるこ
とができる(f)。
【0044】上述のように本発明によれば、光電変換素
子に用いるイメージセンサの複数の回路が配列形成され
たウエハに対して、透光性樹脂の樹脂膜を形成し、その
後に、ウエハ状態か個別パッケージ状態で、それぞれ対
応する配線基板と接合する、ウエハレベルのプロセスを
用いて光電変換装置を製造している。
【0045】したがって、従来のチップレベルで製造し
ていたプロセスに比べると大幅に作業性が向上した。
【0046】
【発明の効果】本発明によれば、製造コストが安価で、
かつ、量産に好適な光電変換装置のおよびその製造方法
が得られる。
【図面の簡単な説明】
【図1】本発明の光電変換装置の側面断面図。
【図2】(a)から(f)は、本発明の第1実施例の光
電変換装置の製造工程を示す説明図。
【図3】(a)から(f)は、本発明の第2実施例の光
電変換装置の製造工程を示す説明図。
【図4】(a)から(f)は、本発明の第3実施例の光
電変換装置の製造工程を示す説明図。
【図5】(a)から(f)は、本発明の第4実施例の光
電変換装置の製造工程を示す説明図。
【符号の説明】
1…配線基板、2…絶縁基板、3…電極パターン、4
a、4b、4c〜4n…バンプ、5…光電変換素子、6
a、6b、6c〜6n…電極パッド、7…ウエハ、8…
受光部、9a、9b、9c〜9n…スルーホール電極、
10…透光性樹脂、12…保護シート、14…個別パッ
ケージ、15…粘着テープ
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/335 H01L 31/02 B Fターム(参考) 4M118 AA10 AB01 BA10 HA12 HA17 HA24 HA26 HA31 HA33 5C024 CY47 EX24 GY01 HX01 5F088 BA18 BB03 JA03 JA06 JA09 JA20

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 表面に所定の電極パターンが形成れた配
    線基板と、この電極パターン上にバンプを介して接合さ
    れ、かつ、受光部が前記配線基板に対面した光電変換素
    子を具備しパッケージングされた光電変換装置におい
    て、前記配線基板の少なくとも前記受光部に対面した領
    域が透光性であり、かつ、前記電極パターンは前記配線
    基板を貫通して裏面に引き出す接続配線を有しているこ
    とを特徴とする光電変換装置。
  2. 【請求項2】 前記配線基板を貫通して裏面に引き出す
    接続配線は、スルーホール電極であることを特徴とする
    請求項1記載の光電変換装置。
  3. 【請求項3】 前記配線基板は、感光性ガラスを用いて
    いることを特徴とする請求項1記載の光電変換装置。
  4. 【請求項4】 複数の光電変換素子の回路が形成された
    ウエハの表面に前記回路全体を覆うように透光性樹脂を
    塗布する塗布工程と、この塗布工程で塗布された前記透
    光性樹脂を乾燥させる乾燥工程と、この乾燥工程の後に
    前記ウエハと配線基板を位置合せしこの接合された一対
    のウエハと配線基板とを所定個所で分割するダイシング
    工程とを有することを特徴とする光電変換装置の製造方
    法。
  5. 【請求項5】 複数の光電変換素子の回路が形成された
    ウエハの表面に前記回路全体を覆うように透光性樹脂を
    塗布する塗布工程と、この塗布工程で塗布された前記透
    光性樹脂を乾燥させる乾燥工程と、この乾燥工程の後に
    前記ウエハを所定個所で分割するダイシング工程と、前
    記分割されたウエハと配線基板とを接合させる接合工程
    とを有することを特徴とする光電変換装置の製造方法。
  6. 【請求項6】 前記乾燥工程の後に、前記透光性樹脂の
    表面を保護するシートを積層する工程を有することを特
    徴とする請求項5記載の光電変換装置の製造方法。
JP2000207002A 2000-07-07 2000-07-07 光電変換装置およびその製造方法 Pending JP2002026301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000207002A JP2002026301A (ja) 2000-07-07 2000-07-07 光電変換装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000207002A JP2002026301A (ja) 2000-07-07 2000-07-07 光電変換装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002026301A true JP2002026301A (ja) 2002-01-25

Family

ID=18703830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000207002A Pending JP2002026301A (ja) 2000-07-07 2000-07-07 光電変換装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002026301A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
KR100826394B1 (ko) 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
US7384812B2 (en) 2002-07-17 2008-06-10 Fujifilm Corporation Method of manufacturing a semiconductor device with light shading means
US7745834B2 (en) 2005-08-03 2010-06-29 Panasonic Corporation Semiconductor image sensor and method for fabricating the same
JP2010272844A (ja) * 2009-05-25 2010-12-02 Pixart Imaging Inc 光センサと基板とを接続するコネクタ及び光センサの製造方法
JP2012186235A (ja) * 2011-03-04 2012-09-27 Renesas Electronics Corp 半導体装置の製造方法
US8913034B2 (en) 2009-05-25 2014-12-16 Pixart Imaging Inc. Connector of connecting light sensor and substrate and method of fabricating light sensor
KR101505906B1 (ko) 2013-02-06 2015-03-26 (주)옵토레인 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384812B2 (en) 2002-07-17 2008-06-10 Fujifilm Corporation Method of manufacturing a semiconductor device with light shading means
US7518206B2 (en) 2002-07-17 2009-04-14 Fujifilm Corporation Semiconductor device with a photoelectric converting portion and a light-shading means
US7745834B2 (en) 2005-08-03 2010-06-29 Panasonic Corporation Semiconductor image sensor and method for fabricating the same
US8017418B2 (en) 2005-08-03 2011-09-13 Panasonic Corporation Semiconductor image sensor and method for fabricating the same
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
KR100826394B1 (ko) 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
JP2010272844A (ja) * 2009-05-25 2010-12-02 Pixart Imaging Inc 光センサと基板とを接続するコネクタ及び光センサの製造方法
US8913034B2 (en) 2009-05-25 2014-12-16 Pixart Imaging Inc. Connector of connecting light sensor and substrate and method of fabricating light sensor
US9202942B2 (en) 2009-05-25 2015-12-01 Pixart Imaging Inc. Connector of connecting light sensor and substrate and method of fabricating light sensor
JP2012186235A (ja) * 2011-03-04 2012-09-27 Renesas Electronics Corp 半導体装置の製造方法
KR101505906B1 (ko) 2013-02-06 2015-03-26 (주)옵토레인 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지

Similar Documents

Publication Publication Date Title
TWI426587B (zh) 晶片尺寸封裝件及其製法
US6882054B2 (en) Semiconductor device and method of manufacturing the same
EP0561964B1 (en) Optoelectronic device component package and method of making the same
JP5161732B2 (ja) 半導体装置の製造方法
US20110249106A1 (en) Image pickup apparatus, endoscope and manufacturing method for image pickup apparatus
US20170243841A1 (en) Method of manufacturing printed circuit board
US8334174B2 (en) Chip scale package and fabrication method thereof
JP2003506860A5 (ja)
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
KR20060092079A (ko) 반도체 장치 및 그 제조 방법
JP2004095836A (ja) 半導体装置およびその製造方法
US7208340B2 (en) Semiconductor device manufacturing method
KR20060063649A (ko) 감광성 경화수지의 도포방법 및 접착방법
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
JP7072266B2 (ja) イメージセンサモジュール及びその製造方法
JP2002026301A (ja) 光電変換装置およびその製造方法
TWI718415B (zh) 基板結構及電子裝置
JP2009272512A (ja) 半導体装置の製造方法
KR100711966B1 (ko) 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
JP5320844B2 (ja) 先アンダーフィル接合方式半導体装置及びその製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP2005019815A (ja) 半導体装置およびその製造方法、回路基板ならびに電子機器
JP2006351630A (ja) 光検出半導体装置およびその製造方法
JP3431316B2 (ja) 半導体装置の製造方法及び半導体チツプの実装方法