KR20060092079A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060092079A
KR20060092079A KR1020060013914A KR20060013914A KR20060092079A KR 20060092079 A KR20060092079 A KR 20060092079A KR 1020060013914 A KR1020060013914 A KR 1020060013914A KR 20060013914 A KR20060013914 A KR 20060013914A KR 20060092079 A KR20060092079 A KR 20060092079A
Authority
KR
South Korea
Prior art keywords
active element
semiconductor device
semiconductor substrate
spacer layer
transmissive member
Prior art date
Application number
KR1020060013914A
Other languages
English (en)
Other versions
KR100791730B1 (ko
Inventor
아쯔시 오노
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060092079A publication Critical patent/KR20060092079A/ko
Application granted granted Critical
Publication of KR100791730B1 publication Critical patent/KR100791730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/187—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements with sliding nuts or other additional connecting members for joining profiles provided with grooves or channels
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/02—Structures made of specified materials
    • E04H12/08—Structures made of specified materials of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • F21S8/08—Lighting devices intended for fixed installation with a standard
    • F21S8/085—Lighting devices intended for fixed installation with a standard of high-built type, e.g. street light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Architecture (AREA)
  • General Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

반도체 장치에 있어서, 스페이서층을 반도체 기판 상의 촬상 소자의 주위에 형성하여 스페이서층에 접착제층을 거쳐서 글래스 리드를 접합한다. 반도체 기판과 글래스 리드 사이에는 촬상 소자가 배치되는 부위에 공간이 형성된다. 이에 의해, 광투과성 부재와 반도체 기판 상의 능동 소자와의 사이에 중공 부분을 형성하는 구조를 얻기 때문에, 광투과성 부재와 반도체 기판의 접합 시에 고하중을 가하는 것 및 패턴 맞춤을 불필요로 한다.
반도체 장치, 스페이서층, 글래스 리드, 능동 소자, 광투과성 부재

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREOF}
도1a는 본 발명의 일 실시 형태에 관한 반도체 장치(CCD-CSP)의 구성을 도시하는 평면도.
도1b는 상기 반도체 장치의 구성을 도시하는 종단면도.
도2a 내지 도2d는 각각 다른 홈이 형성된 상기 반도체 장치의 구성을 도시하는 평면도.
도3a 내지 도3g는 상기 반도체 장치의 각 제조 공정을 도시하는 종단면도.
도4는 스크린 인쇄에 의한 스페이서층의 형성을 도시하는 종단면도.
도5a는 웨이퍼에 형성된 반도체 장치를 절단하는 구성을 도시하는 종단면도.
도5b는 절단된 결과로서 얻게 된 반도체 장치를 도시하는 종단면도.
도6은 종래의 CCD 패키지의 구성을 도시하는 종단면도.
도7은 종래의 CCD 모듈의 구성을 도시하는 종단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치
11 : 반도체 기판
12 : 촬상 소자
14 : 관통 전극
15 : 글래스 리드
17 : 스페이서층
17a : 홈
18 : 접착제층
[문헌 1] 일본 특허 공개 2002-94082호 공보
[문헌 2] 일본 특허 공개 2004-207461호 공보
본 발명은 반도체 소자 및 관통 전극이 형성된 반도체 기판과 반도체 기판에 장착된 광투과성 재료를 구비한, CCD나 CMOS 촬상 장치(imager) 등의 수광 센서에 적절하게 이용되는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래의 CCD나 CMOS 촬상 장치 등의 수광 센서의 패키지는 도6에 도시하는 구조를 갖고 있다. 이 구조에서는 세라믹이나 수지로 형성된 중공 용기(115) 내에 다이본드재(117)로 반도체 칩(101)이 다이본드되고, 전극 패드(109)와 전극 도선(116)이 와이어(118)로 전기적으로 접속되고, 접착제(119)로 글래스 리드(glass lid)(112)를 장착하여 밀봉되어 있다. 또한, 반도체 칩(101) 상에는 촬상 소자(113)가 형성되어 있고, 또한 그 위에 마이크로 렌즈부(114)가 형성되어 있다.
또한, CCD나 CMOS 촬상 장치 등의 수광 센서를 사용한 종래의 센서 모듈은 도7에 도시하는 구조를 갖고 있다. 이 구조에서는 기판(120) 상에 다이본드재(117)로 반도체 칩(101)이 다이본드되고, 전극 패드(109)와 기판(120) 상의 전극(121)이 와이어(118)로 전기적으로 접속되어 있다. 또한, 기판(120)의 반도체 칩(101) 탑재면이 패키지(122)에 의해 덮여 있다. 그리고, 이 패키지(122)의 개구부는 글래스 리드(112) 및 렌즈(123)를 장착한 홀더(124)로 밀봉되어 있다.
이와 같은 기술이 존재하는 상황에 있어서, 최근 수광 센서 패키지나 모듈의 고밀도 실장을 행하기 위해 패키지의 소형화에 대한 요구가 높아지고 있다. 그러나, 수광 센서는 반도체 표면의 대부분에 센서가 형성되어 있으므로, 웨이퍼 표면에서 재배선 및 실장용 단자를 형성하는 웨이퍼 레벨 CSP(Chip Size Package)화는 불가능했다. 또한, 특허문헌 1(일본 특허 공개 2002-94082호 공보, 공개일 : 2002년 3월 29일) 및 특허문헌 2(일본 특허 공개 2004-207461호 공보, 공개일 : 2004년 7월 22일)에 개시되어 있는 바와 같이 반도체 칩의 표면으로부터 이면으로 관통 전극을 형성하여 반도체 칩의 이면에 재배선 및 실장용 단자를 형성한 반도체 칩이 등장하여 수광 센서로도 응용이 진행되고 있다.
그러나, 수광 센서에 관통 전극을 형성하는 경우에는 이하의 과제가 있다.
수광 센서 상에는 수광 센서로의 이물질 부착이나 손상 등을 방지하기 위해 글래스 등의 광투과성 재료를 장착하여 밀봉할 필요가 있다.
특허문헌 1의 구조의 제조에 있어서는 웨이퍼에 관통 구멍을 형성하는 동시에, 이면에 배선 및 땜납 볼을 형성하여 광학 글래스(광투과성 부재)를 투명 수지 또는 저융점 글래스로 이루어지는 접착제에 의해 부착한다. 그 후, 다이싱으로 웨이퍼와 광학 글래스를 일괄하여 절단하여 반도체 칩을 얻을 수 있다.
그러나, 촬상 소자의 상부에 집광을 위한 마이크로 렌즈를 형성하여 감도 향상을 도모하고 있는 디바이스의 경우, 상기한 순서에 따라서 작성되면 다음의 문제점이 생긴다. 그것은, 광학 글래스(광투과성 부재)를 부착하기 위한 투명 수지 또는 저융점 글래스로 이루어지는 접착제가 마이크로 렌즈 상에 존재하기 때문에, 다음에 설명하는 바와 같이 집광할 수 없게 된다는 것이다. 마이크로 렌즈에 사용되고 있는 아크릴 수지의 굴절률은 1.5 부근이다. 공기의 굴절률은 1.0 정도이므로, 공기 중으로부터 마이크로 렌즈로 입사하는 광은 집광된다. 한편, 저융점 글래스나 접착제(에폭시 수지 등)의 굴절률은 아크릴과 같은 정도의 1.5 부근이므로, 이들로부터 입사하는 광은 집광되지 않아 촬상이 곤란해진다. 따라서, 광학 글래스와 마이크로 렌즈 사이는 중공으로 할 필요가 있다.
한편, 광학 글래스와 마이크로 렌즈 사이를 중공으로 하여 웨이퍼와 광학 글래스를 접합하기 위해서는, 예를 들어 특허문헌 2의 수법을 이용한다. 이 수법에서는 광학 글래스 상에 접착제층으로서 감광성 에폭시 수지나 폴리이미드 등의 유기 재료를 포토리소그래피법을 이용하여 에어 갭(중공 부분)을 마련하도록 패터닝함으로써 형성하고 있다. 그리고, 광학 글래스와 웨이퍼의 접합을 위치 맞춤을 한 후에 행하고 있다.
그러나, 이 수법에서는, 감광성 에폭시 수지나 폴리이미드 등의 유기 재료로 형성된 접착제층은 패터닝 시에 광반응 부분이 경화되고 있다. 이로 인해, 접착제층을 웨이퍼와 접합하여 경화하기 위해서는 1 내지 2 ㎫의 압력이 필요해진다. 예를 들어 8인치 웨이퍼의 절반의 면적을 접착제층이 차지하는 경우, 약 3 t의 하중을 웨이퍼에 가해야만 해, 접착제층과 웨이퍼를 균일하게 접합하는 것은 곤란하다.
또한, 광학 글래스에 접착제층을 형성하고 있으므로, 광학 글래스의 패턴과 웨이퍼의 패턴의 위치 맞춤(정렬)이 필요해진다. 그러므로, 양자의 외형이 맞지 않아 후공정에 문제점이 생길 가능성이 있다.
본 발명의 목적은 광학 글래스와 웨이퍼 상의 마이크로 렌즈와의 사이에 중공 부분을 형성하는 구조를 얻기 위해, 고하중을 가하지 않아도 광학 글래스와 웨이퍼의 접합을 가능하게 하고, 또한 접합 시의 광학 글래스와 웨이퍼의 패턴 맞춤을 불필요로 하는 반도체 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위해, 본 발명에 관한 반도체 장치는 능동 소자가 형성된 반도체 기판과, 상기 반도체 기판의 능동 소자 형성면 상에 상기 능동 소자와 간격을 두고 설치되는 광투과성 부재를 구비하고, 상기 능동 소자 형성면과 상기 광투과성 부재 사이에 공간이 형성된 반도체 장치에 있어서, 상기 과제를 해결하기 위해, 상기 공간을 형성하기 위해 상기 반도체 기판 상의 상기 능동 소자의 주위에 형성되는 스페이서층과, 상기 광투과성 부재와 상기 스페이서층을 접합하는 접착제층을 구비하고 있는 것을 특징으로 하고 있다.
상기 구성에 따르면, 스페이서층이 반도체 기판 상의 상기 능동 소자의 주위 에 형성되어 있으므로, 스페이서층에 접착제층을 거쳐서 광투과성 부재가 접합됨으로써, 반도체 기판과 광투과성 부재 사이에는, 능동 소자가 배치되는 부위에는 공간이 형성된다. 또한, 이 구조에서는 스페이서층과 광투과성 부재가 접착제층으로 접합되어 있으므로, 저하중으로 반도체 기판과 광투과성 부재를 접합할 수 있다. 게다가, 이 구조에서는 반도체 기판측에 스페이서층을 형성하고 있으므로, 광투과성 부재를 스페이서층에 접합할 때에 패턴 맞춤을 할 필요가 없고, 광투과성 부재와 스페이서층을 외형으로 맞추는 것만으로 접합할 수 있다.
또한, 상기한 목적을 달성하기 위해, 본 발명에 관한 제조 방법은 상기 반도체 장치를 제조하는 방법이며, 상기 스페이서층 및 상기 접착제층을 스크린 인쇄 방식으로 패턴 형성하는 것을 특징으로 하고 있다.
상기 구성에 따르면, 포토리소그래피법을 이용하여 패턴 형성을 하는 경우와 같이 고가의 감광성의 수지 재료를 사용할 필요가 없으므로, 재료 단가가 저렴해진다. 종래의 제조 방법에서는 감광성 수지 재료가 패턴 형성 후에 경화되어 있으므로, 웨이퍼와 접합하기 위해서는 1 내지 2 ㎫의 압력이 필요해진다. 이에 대해, 인쇄 방식으로 스페이서층의 패턴을 형성한 후, 경화를 행하고, 그 후에 접착제층의 패턴 형성을 하는 본 발명의 제조 방법에서는 접합용 수지가 경화되고 있지 않으므로, 0.5 ㎫ 이하의 압력으로 접합하는 것이 가능해진다.
본 발명의 또 다른 목적, 특징 및 우수한 점은 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음 설명으로 명백하게 될 것이다.
본 발명의 일 실시 형태에 대해 도1a 내지 도5b를 기초로 하여 설명하면, 이하와 같다.
도1a는 본 발명의 실시 형태에 관한 반도체 장치(1)의 구성을 도시하는 평면도이고, 또한 도1b는 반도체 장치(1)의 구성을 도시하는 단면도이다.
도1a 및 도1b에 도시한 바와 같이, 반도체 장치(1)는 평면에서 볼 때 직사각형의 반도체 기판(11)을 구비한다. 반도체 기판(11)은, 예를 들어 Si를 이용하여 이루어지는 평판이고, 반도체 기판(11)의 일면에는 평면에서 볼 때 직사각형의 촬상 소자(12)가 형성되어 있다. 촬상 소자(12)는 수광 센서로서 기능하는 화소가 다수 배열되어 이루어진다. 촬상 소자(12)의 형성면 상에는 마이크로 렌즈부(13)가 형성되어 있다. 이 마이크로 렌즈부(13)는 촬상 소자(12)의 집광 효율을 향상시키기 위해, 촬상 소자(12)의 화소와 1대 1로 대응하여 배열되어 있다.
여기서, 반도체 기판(11)에 관하여, 촬상 소자(12)가 형성된 일면을 반도체 기판(11)의 표면으로 하고, 촬상 소자(12)가 형성되어 있지 않은 다른 면을 반도체 기판(11)의 이면으로 한다. 반도체 기판(11)은 각각이 반도체 기판(11)의 표면 및 이면을 관통하는 복수의 관통 전극(14…)을 구비한다. 관통 전극(14…)은 서로 적당한 간격을 두고 설치되는 동시에, 적당한 간격을 두고 촬상 소자(12) 및 마이크로 렌즈부(13)를 둘러싸도록 배치되어 있다. 관통 전극(14…)의 개수 및 배치는 촬상 소자(12)에 대한 배선의 필요성에 따라서 설정되어 있다.
반도체 장치(1) 상에는 평면에서 볼 때의 치수가 반도체 기판(11)의 치수에 대략 동등한 직사각형 평판형의 글래스 리드(15)(광투과성 부재)가 형성되어 있다. 반도체 기판(11) 및 글래스 리드(15)는 스페이서층(17) 및 접착제층(18)으로 이루어지는 밀봉 재료부(19)에 의해 접합되어 있다. 스페이서층(17)은 글래스 리드(15)와 마이크로 렌즈부(13) 사이의 공간(16)을 확보하기 위해 설치된다. 또한, 접착제층(18)은 글래스 리드(15)와 스페이서층(17)을 접합하는 접착제로 이루어진다.
글래스 리드(15)는 적외선 차단 필터가 코팅된 글래스인 것이 바람직하다. 이에 의해, 반도체 장치(1)에 의해 구성되는 수광 센서 모듈에서는 적외선을 제거한 입사광을 검출할 수 있다.
단, 밀봉 재료부(19)는 반도체 기판(11)의 표면 주연부 상에 촬상 소자(12) 및 마이크로 렌즈부(13)로부터 적당한 간격을 두고 형성되어 있다. 또한, 밀봉 재료부(19)는 반도체 기판(11) 및 글래스 리드(15)의 주연부를 밀봉하고 있다. 이에 의해, 반도체 기판(11)과 글래스 리드(15) 사이에 존재하는 촬상 소자(12) 및 마이크로 렌즈부(13)는 이물질의 부착이나 물리적인 접촉으로부터 보호된다.
또한, 스페이서층(17)에는 홈(17a)이 형성되어 있다. 이 홈(17a)은 글래스 리드(15)를 스페이서층(17)에 접착할 때에 접착제층(18)이 공간(16)에 있어서의 능동 소자[촬상 소자(12)] 상으로 침입하는 것을 방지하는 댐(dam)의 역할을 발휘한다. 홈(17a)의 방향은 원칙적으로 촬상 소자(12)의 외주 각 변과 평행이 되는 방향인 것이 바람직하다. 홈(17a)을 이 방향에 형성함으로써 글래스 리드(15)를 스페이서층(17)에 접합하였을(압착됨) 때에 확산되는 접착제의 대부분을 공간(16)에 침입하기 전에 홈(17a)에서 차단할 수 있다. 반대로, 홈(17a)을 촬상 소자(12)의 각 변에 대해 수직이 되는 방향에 형성하면, 접착제를 차단하는 효과를 얻을 수 없다.
또한, 홈(17a)의 형상은 도1a에 도시한 바와 같은 촬상 소자(12)의 각 변과 평행해지는 직선형으로 한정되지 않는다. 도2a 내지 도2d는 그와 같은 홈(17a)의 형상을 예시하고 있다.
도2a에 도시하는 홈(17a)은 촬상 소자(12)의 각 변에 대해 다른 방향으로 경사지는 짧은 부분이 교대로 배치되는 지그재그형으로 형성되어 있다.
도2b에 도시하는 홈(17a)은, 즉 홈(17a)은 촬상 소자(12)의 각 변에 대해 거의 평행하지만, 전체적으로 완만한 곡선을 이루도록 형성된다. 구체적으로는, 이 홈(17a)은 촬상 소자(12)의 각 변의 중앙부에 대향하는 부분이 그 양측의 부분보다 대향하는 각 변에 약간 근접하여 형성되어 있다.
도2c에 도시하는 홈(17a)은 촬상 소자(12)의 각 변의 대략 중앙부에 대향하는 부분이 각 변으로부터 가장 이격되어 있고, 그곳으로부터 각 변의 양단부를 향함에 따라서 각 변에 근접하는 직선형으로 형성되어 있다.
도2d에 도시하는 홈(17a)은 촬상 소자(12)의 4구석의 부분에 대향하는 부분이 곡선형으로 형성되는 것 이외에는 도1에 도시하는 홈(17a)과 마찬가지로 촬상 소자(12)의 각 변과 평행한 직선형으로 형성되어 있다.
이상과 같이, 홈(17a)은 공간(16)으로의 접착제의 침입을 저지하는 형상으로 되어 있으면[촬상 소자(12)의 각 변에 대해 수직으로 되어 있지 않으면], 직선의 조합으로 형성한 패턴이나 곡선으로 형성되어 있어도 좋다.
계속해서, 반도체 장치(1)를 CCD-CSP(Chip Size Package)로서 제작하는 방법을 도3a 내지 도5b에 따라서 이하에 설명한다.
우선, 도3a에 도시한 바와 같이, 웨이퍼(31)의 표면측에, 그 위에 마이크로 렌즈부(13)가 형성된 촬상 소자(12)와, 관통 전극(14)이 되는 매립 전극(32)을 형성한다.
다음에, 도3b에 도시한 바와 같이, 웨이퍼(31)의 표면측에 매립 전극(32)을 덮도록 페이스트형의 에폭시계 수지를 스크린 인쇄에 의해 전사함으로써 패턴을 형성한 후, 경화를 행함으로써 스페이서층(17)을 형성한다. 구체적으로는, 스페이서층(17)은, 도4에 도시한 바와 같이 스테인레스 메시(mesh)(41) 상에 도포된 스페이서용 수지(42)(에폭시계 수지)를 스퀴지(squeegee)(43)로 하방으로 압입함으로써 형성된다. 다음에, 페이스트형의 에폭시계 수지를 스크린 인쇄에 의해 전사함으로써 접합용 접착제층(18)을 패턴 형성한다. 이에 의해, 종래의 제조 방법과 같이, 접합용 수지가 경화되지 않고, 글래스 리드(15)를 스페이서층(17)에 0.5 ㎫ 이하의 압력으로 접합하는 것이 가능해진다.
또한, 스페이서층(17)은 필러(filler)가 60 내지 90 ％ 첨가된 열팽창 계수 20 ppm/℃ 이하의 에폭시계 수지로 이루어지는 것이 바람직하다. 이에 의해, 스페이서층(17)과 반도체 기판(11)이나 글래스 리드(15)와의 열팽창의 차가 작아지므로, 반도체 기판(11)의 휨이나 글래스 리드(15)의 깨짐을 방지할 수 있다.
스페이서층(17) 상에 마련되는 홈(17a)의 깊이 및 폭은 인쇄용 스크린 마스크의 패턴 폭과 에폭시 수지의 요변성(thixotropy)을 조정함으로써 자유자재로 바 꿀 수 있다. 또한, 도4에 도시한 바와 같이 마이크로 렌즈부(13)에 대향하는 스크린 마스크의 마스크막 면(44)[마이크로 렌즈부(13)와 대향하는 면]에 오목부(44a)를 마련함으로써 마이크로 렌즈부(13)에 직접 마스크막이 접촉하지 않도록 하여 인쇄 시의 마이크로 렌즈부(13)로의 손상을 방지할 수 있다.
다음에, 도3c에 도시한 바와 같이 접착제층(18)이 되는 접착제(33)를 스페이서층(17) 상에 도포한다. 접착제(17)의 도포는 액상 혹은 페이스트형의 에폭시계 접착제를 인쇄로 전사함으로써 행한다. 이 경우에도 마이크로 렌즈부(13)에 대응하는 스크린 마스크의 마스크막 면에 오목부를 마련함으로써 마이크로 렌즈부(13)에 직접 마스크막이 접촉하지 않도록 하여 인쇄 시의 마이크로 렌즈부(13)로의 손상을 방지할 수 있다.
혹은, 접착제층(18)은 디스펜서에 의한 묘화(drawing)에 의해 도포해도 좋다,
또한, 접착제층(18)[접착제(33)]은 글래스 전이 온도가 80 내지 100 ℃의 에폭시 수지로 이루어지는 것이 바람직하다. 이에 의해, 글래스 리드(15)를 스페이서층(17)에 접합하는 공정 이후의 공정에서 150 ℃ 정도의 열이 가해졌다고 해도 접착제층(18)이 휘게 되므로, 글래스 리드(15)의 깨짐 등이 발생하기 어려워진다.
다음에, 도3d에 도시한 바와 같이, 글래스 리드(15)를 다음의 순서로 스페이서층(17) 상에 장착한다. 우선, 스페이서층(17) 상에 접착제(33)가 도포된 웨이퍼(31)를 스테이지 상에 접착제(33)를 위로 하여 고정하고, 그 위에 글래스 리드(15)를 적재한다. 이때, 접착제(33)는 가압됨으로써 스페이서(17) 상으로 확산되어 접 착제층(18)을 형성한다. 그 후, 접착제(33)에 가경화 및 본경화의 처리가 실시됨으로써 글래스 리드(15)가 스페이서층(17)을 거쳐서 웨이퍼(31)에 접합된다. 이에 의해, 촬상 소자(12)와 글래스 리드(15) 사이에 공간(16)이 형성된다.
또한, 스페이서층(17) 상에 마련되는 홈(17a)에 의해 접착제(33)가 스페이서층(17) 상으로 확산될 때의 흐름을 제어하기 위해, 접착제(33)가 공간(16)으로 크게 새어 나오지 않는다. 또한, 종래 기술에서 이용하고 있던 포토 방식으로 접합용 감광성 수지를 경화하도록 접착제(33)를 경화하지 않으므로, 8인치 웨이퍼당 3 t이나 되는 하중을 가할 필요가 없고, 10분의 1 이하의 하중으로 접합이 가능하고, 웨이퍼(31)로의 손상도 없다. 또한, 패턴을 웨이퍼(31)측에 형성하고 있으므로, 글래스 리드(15)와 웨이퍼(31) 사이에서의 패턴 맞춤이 필요없다. 이로 인해, 외형으로 맞춤으로써 접합이 가능하고, 접합 장치를 저렴하게 구성할 수 있다.
다음에, 도3e에 도시한 바와 같이, 웨이퍼(31)의 이면측을 매립 전극(32)에 도달할 때까지 제거하여 반도체 기판(11)을 형성하는 동시에, 관통 전극(14)을 형성한다. 웨이퍼(31)의 이면측의 제거는 통상의 이면 연마로 행한다.
이면 연마 후, 또한 연마면의 청정화를 행하기 위해 CMP(Chemical Mechanical Polishing)로 연마를 행해도 좋고, RIE(Reactive Ion Etching)로 에칭을 행해도 좋다. 이 공정에 있어서는 웨이퍼(31)에 접합되는 글래스 리드(15)가 웨이퍼(31)를 보강하는 역할을 발휘한다.
다음에, 도3f에 도시한 바와 같이 관통 전극(14)으로부터 소정의 랜드부(land portion)에 이르는 이면 배선(20)을 다음의 순서로 형성한다. 우선, 웨이퍼 (31)의 이면과 재배선 사이를 전기적으로 절연하는 절연층(도시하지 않음)을 형성하여 관통 전극(14)의 부분만을 이면 배선(20)과 전기적으로 접속하기 위한 창 개방을 행한다. 감광성의 유기막을 도포하고 노광 및 현상을 행하여 필요 부분의 창 개방을 행한 후, 열경화를 행하여 유기막을 경화시킴으로써 절연층을 형성한다.
이 경우, 절연층에 SiO2나 Si3N4 등의 무기막을 형성하여 레지스트를 도포하여 노광 및 현상을 행하고, 에칭으로 창 개방을 행해도 좋다.
다음에, 절연층의 개구부로부터 랜드부에 도달하는 이면 배선(20)을 형성하였다.
이면 배선의 형성은 도금용 시드층과 배리어 메탈층을 겸한 Ti 및 Cu층을 스퍼터링으로 형성하고, 레지스트를 도포하여 노광·현상을 행하여 Cu 도금 배선을 형성하는 부분의 창 개방을 행하여 전해 Cu 도금으로 배선을 형성하고, 레지스트 제거를 행하고, 불필요한 부분의 스퍼터층을 에칭으로 제거함으로써 형성하였다.
이 경우, 배선을 형성하는 금속층(Cu, CuNi, Ti 등)을 스퍼터링으로 형성하고, 레지스트를 도포하여 노광 및 현상을 행하고, 에칭으로 배선을 형성해도 좋다. 그리고, 이면 배선(20)을 보호하는 이면 보호막(21)을 형성한다. 이면 보호막(21)의 형성은 감광성의 유기막을 도포하고 노광 및 현상을 행하여 랜드 부분의 창 개방을 행한 후, 열경화를 행하고 유기막을 경화시킴으로써 행한다. 이때, SiO2나 Si3N4 등의 무기막을 형성하고, 레지스트를 도포하여 노광 및 현상을 행하고, 에칭으로 창 개방을 행하여 이면 보호막(21)을 형성해도 좋다.
다음에, 도3g에 도시한 바와 같이 땜납 전극(22)의 형성을 행한다. 이때, 이면의 랜드부에 로진계의 플럭스를 도포한 후, Sn-Ag-Cu의 땜납 볼을 장착하고 열처리를 행하여 플럭스를 세정 제거한다. 혹은, 이면의 랜드부에 Sn-Ag-Cu의 땜납 페이스트를 인쇄하여 열처리를 행함으로써 땜납 전극(22)을 형성해도 좋다.
최후에, 도5a에 도시한 바와 같이 반도체 기판(11) 및 글래스 리드(15)를 이하의 순서로 반도체 장치(1)에 분할하였다. 우선, 다이싱용 시트(34)에 글래스 리드(15)를 부착한 상태에서 다이싱 장치에 의해 절단을 행한다. 이에 의해, 도5b에 도시한 바와 같이 반도체 장치(1)를 얻는다.
이상의 공정에 의해, CCD-CSP가 제작된다.
이와 같이, 본 실시 형태에 관한 반도체 장치(1)에 있어서, 스페이서층(17)이 반도체 기판(11) 상의 촬상 소자(12)의 주위에 형성되어 있으므로, 스페이서층(17)에 접착제층(18)을 거쳐서 글래스 리드(15)가 접합된다. 이에 의해, 반도체 기판(11)과 글래스 리드(15) 사이에는 촬상 소자(12)가 배치되는 부위에 공간(16)이 형성된다. 또한, 이 구조에서는 스페이서층(17)과 글래스 리드(15)가 접착제층(18)으로 접합되어 있으므로, 저하중으로 반도체 기판(11)과 글래스 리드(15)를 접합할 수 있다. 게다가, 이 구조에서는 반도체 기판(11)측에 스페이서층(17)을 형성하고 있으므로, 글래스 리드(15)를 스페이서층(17)에 접합할 때에 패턴 맞춤을 행할 필요가 없고, 글래스 리드(15)와 반도체 기판(11)을 외형으로 맞추는 것만으로 접합할 수 있다.
또한, 본 실시 형태에 있어서 예시한 반도체 장치(1)는 반도체 소자인 촬상 소자(12)가 형성된 반도체 기판(11)을 구비하는 CCD 이미지 센서의 CSP(Chip Size Package)에 적절하다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 예를 들어 수광 소자, 발광 소자 등이 형성된 반도체 기판을 구비하는 반도체 장치라도 좋다.
또한, 본 발명의 반도체 장치에서는, 상기 스페이서층은 상기 광투과성 부재가 상기 스페이서층과 접합될 때에 접착제층을 형성하는 접착제가 상기 능동 소자 상으로 침입하는 것을 방지하는 홈을 갖는 것이 바람직하다. 이에 의해, 광투과성 부재가 스페이서층에 접합할 때에 접착제가 확산되어도 홈으로 유입되므로, 접착제가 공간에 있어서의 능동 소자 상으로 침입하는 것을 방지할 수 있다. 그리고, 상기 홈이 상기 능동 소자의 외주변에 대략 평행하게 형성되어 있음으로써 보다 많은 접착제가 홈에 들어가기 때문에, 접착제의 확산을 보다 확실하게 방지할 수 있다.
본 발명의 반도체 장치에서는, 상기 스페이서층은 필러를 60 내지 90 ％ 첨가한 열팽창 계수 20 ppm/℃ 이하의 에폭시 수지로 이루어지는 것이 바람직하다. 이에 의해, 스페이서층과 반도체 기판이나 광투과성 부재와의 열팽창의 차가 작아지기 때문에, 반도체 기판의 휨이나 광투과성 부재의 깨짐을 방지할 수 있다.
본 발명의 반도체 장치에서는, 상기 접착제층은 글래스 전이 온도가 80 내지 100 ℃인 에폭시 수지로 이루어지는 것이 바람직하다. 이에 의해, 광투과성 부재를 스페이서층에 접합하는 공정 이후의 공정에서 150 ℃ 정도의 열이 가해졌다고 해도 접착제층이 휘게 되므로, 광투과성 부재의 깨짐 등이 발생하기 어려워진다.
본 발명의 반도체 장치에서는, 상기 능동 소자는 수광부를 갖는 CCD나 CMOS 이미지 센서 등의 광학 수광 센서이고, 상기 수광부에 마이크로 렌즈가 형성되어 있는 것이 바람직하다. 이에 의해, 반도체 장치를 광학 수광 센서 모듈로서 이용할 수 있다.
본 발명의 반도체 장치에서는, 상기 광투과성 부재는 적외선 차단 필터가 코팅된 글래스인 것이 바람직하다. 이에 의해, 적외선을 제거한 입사광을 수광 센서 모듈로 검출할 수 있다.
본 발명의 반도체 장치는 상기 반도체 기판에 있어서의 능동 소자 형성면과 그 반대면 사이에 관통하여 형성되는 관통 전극을 구비하고 있는 것이 바람직하다. 이에 의해, 관통 전극을 갖는 반도체 장치에 있어서, 반도체 기판과 광투과성 부재의 접합을 저하중으로 또한 외형 맞춤에 의해 접합할 수 있다.
또한, 본 발명의 제조 방법에서는 상기 스크린 인쇄 방식으로 사용하는 스크린 마스크의 마스크막 면에 있어서, 상기 능동 소자 상에 형성된 물리적으로 약한 부분에 대향하는 영역에 오목부가 형성되어 있는 것이 바람직하다. 종래의 제조 방법에서는 광학 글래스가 아닌 웨이퍼측에 접착제층을 형성하면, 패턴의 위치 맞춤은 필요없게 된다. 그러나, 일단, 마이크로 렌즈 상에 수지층이 형성되므로, 마이크로 렌즈에 이물질 부착이나 손상 등의 문제점이 생길 가능성이 있다. 이에 대해, 상기한 제조 방법에 따르면, 마스크막 면에 오목부가 형성된 스크린 마스크를 이용하고 있으므로, 능동 소자 상에 형성된 물리적으로 약한 부분(예를 들어 마이크로 렌즈)가 스크린 마스크에 접촉하지 않는다. 그러므로, 그 부분에 손상을 주지 않고 반도체 기판측에 접착제층을 형성할 수 있다. 이에 의해, 예를 들어 CCD에 있어서의 마이크로 렌즈와 접촉하는 부분의 마스크막 면에 오목부를 형성해 두 면, 마스크의 접촉에 의한 마이크로 렌즈로의 손상을 억제하는 것이 가능해진다.
본 발명에 관한 반도체 장치는 이상과 같이 반도체 기판에 있어서의 능동 소자 형성면과 광투과성 부재 사이에 공간을 형성하기 위해 반도체 기판 상의 능동 소자의 주위에 형성되는 스페이서층과, 상기 광투과성 부재와 상기 스페이서층을 접합하는 접착제층을 구비한다. 따라서, 반도체 기판과 광투과성 부재와의 접합을 저하중으로 또한 간단하게(외형 맞춤) 접합할 수 있다는 효과를 발휘한다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은 상기 스페이서층 및 상기 접착제층을 스크린 인쇄 방식으로 패턴 형성한다. 이에 의해, 반도체 장치의 제조 비용을 저감시킬 수 있다는 효과를 발휘한다. 게다가, 인쇄용 스크린 마스크의 마이크로 렌즈와 접촉하는 부분의 마스크막 면에 오목부를 마련함으로써 마이크로 렌즈 등의 능동 소자 형성면에 형성된 물리적으로 약한 부분에 직접 마스크막이 접촉하지 않도록 하여 인쇄 시의 마이크로 렌즈로의 손상을 방지할 수 있다.
그러므로, 본 발명의 반도체 장치는 반도체 기판과 글래스 리드(광투과성 부재)와의 접합을 저하중이고 또한 간단하게 행함으로써 CCD나 CMOS 촬상 장치 등의 수광 센서에 적절하게 이용할 수 있다.
발명의 상세한 설명에서 이루어진 구체적인 실시 형태는 어디까지나 본 발명의 기술 내용을 명백하게 하는 것이며, 그와 같은 구체예로만 한정하여 좁은 의미로 해석되어야 하는 것은 아니고, 본 발명의 사상과 다음에 기재하는 특허청구 사항의 범위 내에서 다양하게 변경하여 실시할 수 있는 것이다.
본 발명은 광학 글래스와 웨이퍼 상의 마이크로 렌즈와의 사이에 중공 부분을 형성하는 구조를 얻기 위해, 고하중을 가하지 않아도 광학 글래스와 웨이퍼의 접합을 가능하게 하고, 또한 접합 시의 광학 글래스와 웨이퍼의 패턴 맞춤을 불필요로 하는 반도체 장치를 제공할 수 있다.

Claims (10)

  1. 능동 소자가 형성된 반도체 기판과, 상기 반도체 기판의 능동 소자 형성면 상에 상기 능동 소자와 간격을 두고 설치되는 광투과성 부재를 구비하고, 상기 능동 소자 형성면과 상기 광투과성 부재 사이에 공간이 형성된 반도체 장치에 있어서,
    상기 공간을 형성하기 위해 상기 반도체 기판 상의 상기 능동 소자 주위에 형성되는 스페이서층과,
    상기 광투과성 부재와 상기 스페이서층을 접합하는 접착제층을 구비하고 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 스페이서층은 상기 광투과성 부재가 상기 스페이서층과 접합될 때에 접착제층을 형성하는 접착제가 상기 능동 소자 상으로 침입하는 것을 방지하는 홈을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 홈은 상기 능동 소자의 외주변에 대략 평행하게 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스페이서층은 필러를 60 내지 90 ％ 첨가한 열팽창 계수 20 ppm/℃ 이하의 에폭시 수지로 이루어지는 것을 특 징으로 하는 반도체 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접착제층은 글래스 전이 온도가 80 내지 100 ℃인 에폭시 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 능동 소자는 수광부를 갖는 광학 수광 센서이고, 상기 수광부에 마이크로 렌즈가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 광투과성 부재는 적외선 차단 필터가 코팅된 글래스인 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 상기 반도체 기판에 있어서의 능동 소자 형성면과 그 반대면 사이에 관통하여 형성되는 관통 전극을 구비하고 있는 것을 특징으로 하는 반도체 장치.
  9. 능동 소자가 형성된 반도체 기판과, 상기 반도체 기판의 능동 소자 형성면 상에 상기 능동 소자와 간격을 두고 설치되는 광투과성 부재를 구비하고, 상기 능동 소자 형성면과 상기 광투과성 부재 사이에 공간이 형성된 반도체 장치의 제조 방법이며,
    상기 공간을 형성하기 위해 상기 반도체 기판 상의 상기 능동 소자의 주위에 형성되는 스페이서층 및 상기 광투과성 부재와 상기 스페이서층을 접합하는 접착제층을 스크린 인쇄 방식으로 패턴 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 스크린 인쇄 방식으로 사용하는 스크린 마스크의 마스크막 면에는, 상기 능동 소자 상에 형성된 물리적으로 약한 부분에 대향하는 영역에 오목부가 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060013914A 2005-02-15 2006-02-14 반도체 장치 및 그 제조 방법 KR100791730B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005038395A JP2006228837A (ja) 2005-02-15 2005-02-15 半導体装置及びその製造方法
JPJP-P-2005-00038395 2005-02-15

Publications (2)

Publication Number Publication Date
KR20060092079A true KR20060092079A (ko) 2006-08-22
KR100791730B1 KR100791730B1 (ko) 2008-01-03

Family

ID=36814823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013914A KR100791730B1 (ko) 2005-02-15 2006-02-14 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20060180887A1 (ko)
JP (1) JP2006228837A (ko)
KR (1) KR100791730B1 (ko)
TW (1) TW200727461A (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266152B2 (en) * 2006-03-03 2012-09-11 Perfect Search Corporation Hashed indexing
EP2573814B1 (en) * 2006-09-28 2015-03-11 Fujifilm Corporation Solid-state image sensor
JP2008103421A (ja) * 2006-10-17 2008-05-01 Tokyo Electron Ltd 半導体装置，半導体装置の製造方法及び検査方法
US7820543B2 (en) 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
JP2009277950A (ja) * 2008-05-16 2009-11-26 Panasonic Corp 光学半導体装置
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2010129643A (ja) * 2008-11-26 2010-06-10 Kyoritsu Kagaku Sangyo Kk 半導体装置の製造方法
JP2011003828A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 光半導体装置、及びそれを用いた光ピックアップ装置、並びに電子機器
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8890268B2 (en) 2010-02-26 2014-11-18 Yu-Lung Huang Chip package and fabrication method thereof
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
CN103000649B (zh) * 2012-11-22 2015-08-05 北京工业大学 一种cmos图像传感器封装结构及其制造方法
CN103000648B (zh) * 2012-11-22 2016-03-09 北京工业大学 大芯片尺寸封装及其制造方法
JP2015032653A (ja) 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
CN103474365B (zh) * 2013-09-04 2017-01-18 惠州硕贝德无线科技股份有限公司 一种半导体封装方法
US9768361B2 (en) * 2014-07-23 2017-09-19 Heptagon Micro Optics Pte. Ltd. Light emitter and light detector modules including vertical alignment features
TWI544580B (zh) * 2015-05-01 2016-08-01 頎邦科技股份有限公司 具中空腔室之半導體封裝製程
WO2017023211A1 (en) 2015-08-06 2017-02-09 Heptagon Micro Optics Pte. Ltd. Optical modules including customizable spacers for focal length adjustment and/or reduction of tilt, and fabrication of the optical modules
US9653504B1 (en) * 2015-11-03 2017-05-16 Omnivision Technologies, Inc. Chip-scale packaged image sensor packages with black masking and associated packaging methods
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
FR3073120A1 (fr) * 2017-11-02 2019-05-03 Stmicroelectronics (Grenoble 2) Sas Capot d'encapsulation pour boitier electronique
CN112313799A (zh) * 2018-06-29 2021-02-02 索尼半导体解决方案公司 固态成像装置、电子设备和制造固态成像装置的方法
KR20220021238A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594813Y2 (ja) * 1991-09-13 1999-05-10 旭光学工業株式会社 接着部材
JPH07202152A (ja) * 1993-12-28 1995-08-04 Olympus Optical Co Ltd 固体撮像装置
US6207475B1 (en) * 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed
US6252220B1 (en) * 1999-04-26 2001-06-26 Xerox Corporation Sensor cover glass with infrared filter
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
KR20020069288A (ko) * 2001-02-24 2002-08-30 삼성전자 주식회사 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
KR100748313B1 (ko) * 2001-06-28 2007-08-09 매그나칩 반도체 유한회사 이미지센서의 제조방법
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
DE10163859A1 (de) * 2001-12-22 2003-07-10 Henkel Kgaa Mehrphasige Strukturklebstoffe
KR100760140B1 (ko) * 2001-12-29 2007-09-18 매그나칩 반도체 유한회사 시모스 이미지센서의 마이크로렌즈 제조방법
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004273438A (ja) * 2003-02-17 2004-09-30 Pioneer Electronic Corp エッチング用マスク
JP4542768B2 (ja) * 2003-11-25 2010-09-15 富士フイルム株式会社 固体撮像装置及びその製造方法
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US20060076884A1 (en) * 2004-10-11 2006-04-13 Lg Electronics Inc. Organic electroluminescent device for preventing overflow of a sealant

Also Published As

Publication number Publication date
US20060180887A1 (en) 2006-08-17
KR100791730B1 (ko) 2008-01-03
TW200727461A (en) 2007-07-16
JP2006228837A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100791730B1 (ko) 반도체 장치 및 그 제조 방법
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
US7083999B2 (en) Optical device, method of manufacturing the same, optical module, circuit board and electronic instrument
US7851880B2 (en) Solid-state imaging device
JP3494948B2 (ja) 固体撮像装置およびその製造方法
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
KR100687069B1 (ko) 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
KR101963809B1 (ko) 이미지 센서 패키지
KR100643017B1 (ko) 보호판이 부착된 웨이퍼와 이미지 센서 칩, 그리고 그의제조 방법
US9153614B2 (en) Method and apparatus for lens alignment for optically sensitive devices and systems implementing same
US20090059055A1 (en) Optical device and method for fabricating the same
KR100730726B1 (ko) 카메라 모듈
JP5342838B2 (ja) カメラモジュール及びその製造方法
JP2007317719A (ja) 撮像装置及びその製造方法
JP7389029B2 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
KR100610497B1 (ko) 이미지 센서 소자의 마이크로렌즈의 오염 방지 방법 및그를 이용한 이미지 센서 소자의 제조 방법
US8158452B2 (en) Backside-illuminated imaging device and manufacturing method of the same
JP2006049700A (ja) 固体撮像装置の製造方法
JP2006351630A (ja) 光検出半導体装置およびその製造方法
JP2010165779A (ja) 固体撮像装置およびその製造方法
TW202412294A (zh) 影像感測器封裝結構及相關方法
JP2012090033A (ja) 撮像モジュール
JP2008010535A (ja) 固体撮像装置及び固体撮像装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee