CN102576779A - 包括功能性区域的基板结构和用于转移功能性区域的方法 - Google Patents

包括功能性区域的基板结构和用于转移功能性区域的方法 Download PDF

Info

Publication number
CN102576779A
CN102576779A CN2010800403430A CN201080040343A CN102576779A CN 102576779 A CN102576779 A CN 102576779A CN 2010800403430 A CN2010800403430 A CN 2010800403430A CN 201080040343 A CN201080040343 A CN 201080040343A CN 102576779 A CN102576779 A CN 102576779A
Authority
CN
China
Prior art keywords
substrate
functional region
dry film
film photoresist
dfr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800403430A
Other languages
English (en)
Inventor
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102576779A publication Critical patent/CN102576779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

根据用于转移功能性区域(101，102)的方法，布置于第一基板(103)上的分离层(105)上的功能性区域(101，102)的至少一部分被转移到第二基板(100)上，分离层(105)能够通过处理进入能分离状态。在第一接合步骤中，在干膜抗蚀剂(115)被布置于第二基板(100)与第一基板(103)之上的功能性区域(101，102)的所述至少一部分之间的状况下，第一基板(103)与第二基板(100)接合。在曝光步骤中，干膜抗蚀剂(115)的至少一部分被曝光。在构图步骤中，曝光的干膜抗蚀剂(115)被构图。

Description

包括功能性区域的基板结构和用于转移功能性区域的方法
技术领域
本发明涉及用于转移功能性区域以制备半导体部件、半导体产品和半导体元件等的方法，并且涉及包括被分离成多个子区域的功能性区域的基板结构。可通过使用根据本发明的各方面的基板结构和用于转移功能性区域的方法，制备LED阵列、LED打印机头和LED打印机等。
背景技术
到目前为止，将经由牺牲层形成在GaAs基板上的构成发光二极管的层转移到硅基板上的技术已经是已知的。PTL 1公开了用于将构成发光二极管的层转移到硅基板上的技术。具体而言，对于经由牺牲层形成在GaAs基板上的构成发光二极管的层，根据发光区域形成被配置成使层分离的沟槽。牺牲层在沟槽的正下方被露出。干膜抗蚀剂与构成发光二极管的层接合。并且，由金属线形成的网格状(meshed)支撑部件与干膜抗蚀剂接合。抗蚀剂位于金属线正下方的部分以外的抗蚀剂部分被去除。牺牲层通过经由网格状支撑部件与蚀刻溶液接触而被蚀刻，由此使GaAs基板与得到的接合结构分离。在GaAs基板的分离之后，构成发光二极管的层与硅基板接合。由此，构成发光二极管的层被转移到硅基板上。
PTL 2公开了选自布置于基板上的多个半导体芯片中的至少一个半导体芯片被安装在另一基板上的技术。具体而言，在第一基板上制备具有包含元件的器件层的第一叠层体。在第二基板上制备具有分离层的第二叠层体。第一叠层体以器件层面向分离层的这样的方式与第二叠层体接合。以预定的图案分离所得到的包含器件层和分离层的叠层体，由此在第二基板上形成包含元件的多个芯片。选自所述芯片中的预定芯片在第三基板的预定位置处与第三基板接合。第二基板在分离层处与所述预定芯片分离，由此在第三基板上安装所述预定芯片。
引文列表
专利文献
PTL 1：美国专利No.6,913,985
PTL 2：日本专利公开No.2003-174041
发明内容
技术问题
在GaAs基板上制备例如包含由诸如GaAs的化合物半导体构成的发光层的LED阵列的情况下，由于GaAs基板与硅基板相比是非常昂贵的，因此需要有效地使用GaAs基板。并且，在GaAs基板的尺寸(例如，2英寸、4英寸或6英寸基板)与硅基板的尺寸(例如，4英寸、5英寸、6英寸、8英寸、12英寸或16英寸基板)不同的情况下，当在一次操作中转移整个基板时，LED阵列可转移到其上的区域是较小基板的区域。因此，为了有效地执行转移，两个基板受到需要等于较小基板的尺寸的同一尺寸的制约。
在执行如在PTL 1中公开的转移的情况下，GaAs半导体基板的只有与形成在目的地硅基板上的元件对应的部分是可有效使用的。位于元件之间的GaAs半导体基板的无元件部分不被使用并且被废弃。将参照附图进一步描述该问题。图22A示出形成在硅基板上的电路元件。图22B示出形成在GaAs基板上的发光层。在图22A和图22B中，附图标记11表示GaAs基板，附图标记12表示包含GaAs的发光层，附图标记13表示硅基板，并且附图标记14表示形成在硅基板上的电路元件。将发光层12转移到电路元件14上导致发光元件的完成。发光层12中的每一个被布置于电路元件14中的相应一个的一部分上，或者被布置为与电路元件中的相应一个相邻。例如，各发光层12具有约10mm＊50μm的尺寸。同时，例如，各电路元件14具有约10mm＊300μm的尺寸。因此，在发光层12在一次操作中被转移到电路元件14上的情况下，发光层12的布置和每个基板的发光层12的数量受限于电路元件14的布置。因此，GaAs基板11上的每单位面积的用作发光层12的部分的面积小。
同时，PTL 2公开了用于在一个基板上形成许多芯片并且选择性地安装芯片中的一部分的技术。根据该技术，在籽基板(源基板)上形成要转移的多个芯片。由此可以在一定的程度上有效地使用基板。但是，根据PTL 2中公开的技术，当选择性地安装芯片时，粘接剂被涂敷于要安装的芯片。这可导致以下的问题：当芯片的尺寸在长度或宽度上减小到例如几百微米或更小时，粘接剂可流出到要安装的芯片之外。如果粘接剂流出，那么不将被安装的芯片可被接合。这可导致有缺陷的安装，由此降低产量。因此，需要实现基板的更有效使用的方法。并且，为了不允许粘接剂流出到芯片之外，芯片尺寸的减小要求粘接层厚度的减小。在这种情况下，当执行接合时，在接合期间不将被安装的芯片可通过与安装基板接触而被破坏。
鉴于前述的问题，根据本发明的一个方面，一种用于将布置于第一基板上的分离层上的功能性区域的至少一部分转移到第二基板上的方法(分离层能够通过处理进入能分离状态)包括：第一接合步骤，在第二基板与第一基板之上的功能性区域的所述至少一部分之间布置干膜抗蚀剂的状况下接合第一基板与第二基板；曝光步骤，将干膜抗蚀剂的至少一部分曝光；以及构图步骤，通过显影将被曝光的干膜抗蚀剂构图。
根据本发明的另一方面，一种用于将布置于第一基板上的分离层上的功能性区域的至少一部分转移到第二基板上的方法(分离层能够通过处理进入能分离状态)包括：在第一基板之上的功能性区域上布置抗蚀剂并使抗蚀剂的至少一部分经受曝光和构图的步骤；通过使用被构图的抗蚀剂作为掩模进行蚀刻而将功能性区域构图的步骤；以及在其间设置用作掩模的抗蚀剂的状况下接合第一基板与第二基板的第一接合步骤。
根据本发明的另一方面，一种基板结构包括：具有分离层的第一基板，所述分离层能够通过处理进入能分离状态；布置于分离层上的功能性区域；干膜抗蚀剂；以及第二基板，其中，在干膜抗蚀剂设置在功能性区域的至少一部分和第二基板之间的状况下，第一基板与第二基板接合。作为替代方案，一种基板结构包括：功能性区域；基板；以及干膜抗蚀剂，其中，在干膜抗蚀剂设置在功能性区域的至少一部分和基板之间的状况下，功能性区域与基板接合。
根据本发明的另一方面，一种基板结构包括：具有分离层的第一基板，所述分离层能够通过处理进入能分离状态；布置于分离层上的功能性区域；抗蚀剂；以及第二基板，在抗蚀剂设置在功能性区域的至少一部分和第二基板之间的状况下第一基板与第二基板接合。作为替代方案，一种基板结构包括：功能性区域；基板；以及抗蚀剂，其中，在抗蚀剂设置在功能性区域的至少一部分和基板之间的状况下，功能性区域与基板接合。抗蚀剂被布置于第一基板之上的功能性区域上，并且在通过蚀刻将功能性区域构图时，树脂的至少一部分被曝光、被构图且被用作掩模。
发明的有利效果
根据本发明的各方面，可通过使用具有感光性、通过适当处理所引起的可分离性、适当的黏性和粘接性的非液体干膜抗蚀剂(也称为“DFR”)与液体或涂覆的抗蚀剂中的一种或两种，将布置于基板上的功能性区域的任何区域选择性地且有效地转移到另一基板上。并且，例如，通过使用根据本发明的各方面的基板结构和用于转移功能性区域的方法，可以以低成本制备高性能的LED打印机。
附图说明
图1A是示出根据第一实施例的接合第一基板与DFR的步骤的平面图。
图1B是示出根据第一实施例的接合第一基板与DFR的步骤的截面图。
图1C是示出根据第一实施例的接合第一基板与DFR的步骤的截面图。
图2A是示出根据第一实施例的曝光DFR并接合第二基板的步骤的平面图。
图2B是示出根据第一实施例的曝光DFR并接合第二基板的步骤的截面图。
图2C是示出根据第一实施例的曝光DFR并接合第二基板的步骤的截面图。
图3A是示出根据第一实施例的通过显影将DFR构图的步骤的截面图。
图3B是示出根据第一实施例的通过显影将DFR构图的步骤的截面图。
图4是示出根据第一实施例的使第一基板与基板结构分离的步骤的截面图。
图5是示出根据第一实施例的从第二基板选择性地转移功能性区域的步骤的截面图。
图6A是示出根据第一实施例的从第二基板选择性地转移功能性区域的状态的截面图。
图6B是示出根据第一实施例的从第二基板选择性地转移功能性区域的状态的截面图。
图7A是示出根据第二实施例的接合DFR与第二基板的步骤的平面图。
图7B是示出根据第二实施例的接合DFR与第二基板的步骤的截面图。
图7C是示出根据第二实施例的接合DFR与第二基板的步骤的截面图。
图8A是示出根据第二实施例的曝光并显影DFR的步骤的截面图。
图8B是示出根据第二实施例的曝光并显影DFR的步骤的截面图。
图9是示出根据第二实施例的使第一基板与基板结构分离的步骤的截面图。
图10是示出根据第二实施例的选择性地转移功能性区域的步骤的截面图。
图11A是示出根据第二实施例的变型的曝光DFR的步骤的截面图。
图11B是示出根据第二实施例的变型的曝光DFR的步骤的截面图。
图12A是示出根据第二实施例的变型的显影DFR以使第一基板与基板结构分离的步骤的截面图。
图12B是示出根据第二实施例的变型的显影DFR以使第一基板与基板结构分离的步骤的截面图。
图13A是示出根据第三实施例的曝光和显影第一DFR的步骤的截面图。
图13B是示出根据第三实施例的曝光和显影第一DFR的步骤的截面图。
图13C是示出根据第三实施例的曝光和显影第一DFR的步骤的截面图。
图13D是示出根据第三实施例的曝光和显影第一DFR的步骤的截面图。
图14A是示出根据第三实施例的曝光第二DFR的步骤的截面图。
图14B是示出根据第三实施例的曝光第二DFR的步骤的截面图。
图15A是示出根据第三实施例的显影第二DFR的步骤的截面图。
图15B是示出根据第三实施例的显影第二DFR的步骤的截面图。
图16是示出根据第三实施例的使第一基板与基板结构分离的步骤的截面图。
图17是示出根据第四实施例的曝光和显影第二DFR的步骤的截面图。
图18是示出根据第四实施例的接合曝光和显影的第一DFR与曝光和显影的第二DFR的步骤的截面图。
图19是示出根据第五实施例的经由设置在其间的抗蚀剂接合第一基板与第二基板的步骤的截面图。
图20是示出根据第五实施例的选择性地转移功能性区域的步骤的截面图。
图21A是示出第三基板上的功能性区域将转移到其上的多个区域的平面图。
图21B是示出第二基板上的多个功能性区域的平面图。
图22A是示出根据相关技术的基板上的功能性区域将转移到其上的多个区域的平面图。
图22B是示出根据相关技术的籽基板上的多个功能性区域的平面图。
具体实施方式
以下将描述本发明的实施例。本发明的各方面的要点是，通过利用干膜抗蚀剂(以下，称为“DFR”)或者液体或涂覆的抗蚀剂(以下，简称为“抗蚀剂”)的性能，经由DFR或抗蚀剂接合和分离两个基板。例如，在为了选择性地将功能性区域转移到另一基板而需要分离该区域的情况下，需要布置DFR或抗蚀剂的部分经受诸如紫光线照射的能量照射，以增大DFR或抗蚀剂的相应部分的可分离性，由此选择性地分离功能性区域。DFR(可易于得到的例子包括FP415(商品名，由Tokyo Ohka Kogyo Co.，Ltd.制造))或抗蚀剂具有以下的性能：例如，在曝光和构图期间使用的感光性；归因于通过适当的能量照射所导致的表面凹凸的变化、体积的变化(包含发泡)、粘接力的变化以及分解等的可分离性；与另一部分接合所需要的适当的黏性或粘接性；曝光部分或者未曝光或弱曝光部分的黏性；以及对于预定处理溶液的耐性(耐性依赖于抗蚀剂是负还是正而改变)。在本发明的各方面中，术语“黏性”指的是DFR与接合目标(例如功能性区域或基板)之间的粘接性(瞬间粘接性)。在前述概念的基础上，根据本发明的各方面的包含功能性区域的基板结构和用于转移功能性区域的方法的基本形态具有上述的配置。
可基于基本形态提出以下的实施例。例如，在第一接合步骤中，在布置于第一基板上的功能性区域的至少一部分上布置DFR之后，执行曝光步骤和通过显影将曝光区域构图的构图步骤，然后，构图的DFR与第二基板接合。并且，在第一接合步骤中，在第一基板上的功能性区域的至少一部分上布置DFR。在DFR上布置具有透明性的第二基板，使得这些组件被接合，以制备包含第一基板、功能性区域、DFR和第二基板的接合体(结构)。然后，(从第二基板侧)通过第二基板执行曝光步骤，由此执行构图步骤(参见以下描述的第二实施例)。另外，在第一基板中，构图步骤中的处理可导致DFR的黏性的降低；由此，可如下执行接合：在布置于第一基板上的功能性区域的至少一部分上布置DFR之后，执行曝光步骤。在该阶段，不执行显影和构图。DFR与第二基板接合。在接合之后，通过显影DFR的曝光部分执行构图步骤(参见以下描述的第一实施例)。并且，在第一接合步骤中，在布置于第一基板上的功能性区域的至少一部分上布置第一DFR(第一干膜抗蚀剂)之后，执行曝光步骤和构图步骤。在被构图的第一DFR上接合与第一DFR不同的第二DFR(第二干膜抗蚀剂)和第二基板。然后，第二DFR通过第二基板经受曝光步骤和构图步骤(参见以下描述的第三实施例)。并且，在构图步骤中，穿过第一基板或第二基板形成分离沟槽或分离孔，并然后通过分离沟槽或分离孔供给显影溶液(例如，参见以下描述的第一实施例)。
并且，在第一接合步骤中，在布置于第一基板上的功能性区域的至少一部分上布置DFR之后，第一DFR经受曝光步骤和构图步骤。在第二DFR与第二基板接合之后，第二DFR经受曝光步骤和构图步骤。被构图的第一DFR与被构图的第二DFR接合，以接合第一基板与第二基板(参见以下描述的第四实施例)。
另外，该方法可在穿过第一基板或第二基板形成分离沟槽或分离孔的沟槽形成步骤之后进一步包括第一分离步骤，该第一分离步骤通过分离沟槽或分离孔供给显影溶液，而在分离层处使第一基板与第二基板分离(参见以下描述的第一实施例)。并且，该方法可在第一分离步骤之后进一步包括：第二接合步骤，该第二接合步骤使转移到第二基板的功能性区域的至少一部分与第三基板的转移区域接合；以及第二分离步骤，该第二分离步骤通过从第二基板侧用具有预定波长的光(例如，紫外线)照射DFR或抗蚀剂的预定部分，在DFR或抗蚀剂的预定部分处使第二基板与第三基板分离(例如，参见第一实施例)。
并且，第二基板可以以希望的尺寸被分离成基板区块(substratesegment)(归一化的单位基板)。在第一接合步骤中，多个基板区块可被布置于DFR或抗蚀剂上，以相互分离。在这种情况下，在基板区块之间存在间隙。由此，可以省略分离沟槽或分离孔的形成。
在包括功能性区域的基板结构中，DFR可由单个层形成，并且可处于未曝光状态(参见图7C)、与功能性区域的图案对应的部分曝光状态(参见例如图2B)、或根据功能性区域的图案而部分曝光和构图DFR的状态(参见例如图3B)。这种基板结构可作为被配置为选择性地转移功能性区域的产品被投放到市场上。作为替代方案，DFR可由多个层形成，并且可处于响应于功能性区域的图案而部分曝光和构图层中的每一个的状态(参见图18)、不曝光至少一个层(例如，表面层)的状态(参见图14A)、或根据功能性区域的图案而部分曝光至少一个层的状态(参见图14B)。这种基板结构也可作为被配置为选择性地转移功能性区域的产品被投放到市场上。
DFR的黏性和粘接性响应于曝光、加热、表面层对于氧气氛的暴露、以及接合基板的表面性能(例如，表面粗糙度)而改变。根据本发明的各方面，可以通过使用以下描述的技术调整DFR和接合目标之间的可接合性，例如黏性或粘接性。为了提高DFR和基板之间的可接合性，第一技术包括在基板侧涂敷抗蚀剂并接合DFR与基板。这是用于通过在接合表面(粘接表面)上布置特定的有机物质来增大DFR和无机物质(例如，玻璃、硅或化合物半导体)之间的可接合性的技术。由无机物质构成的基板表面与液体或涂覆的抗蚀剂的可接合性优于与DFR的可接合性。涂覆的抗蚀剂与DFR之间的接合是即使在低温也强固的有机聚合物材料之间的接合。因此，例如，通过在功能性区域上涂敷抗蚀剂并然后使DFR与抗蚀剂接合而不是在功能性区域上直接涂敷DFR，完成接合体(结构)。
第二技术是用于通过处理无机物质的表面以实现预定的表面粗糙度来提高与DFR的可接合性的技术。在无机物质的表面被处理以具有预定范围内的表面粗糙度的情况下，例如，当无机物质在压力下与DFR热接合时，可接合性得到提高。具体而言，由无机物质构成的基板和功能性区域的表面可经受例如抛光或化学蚀刻的表面处理，以具有预定范围内的表面粗糙度。根据我们的发现，接合表面的过小的表面粗糙度导致可接合性的小改善。对于过大的表面粗糙度，如果使用透明基板，例如，出现基板的模糊(fogging)。因此，例如，表面粗糙度的范围如下：Rpv(表面凹凸的峰与谷之间的最大差值)在3nm至10nm的范围内；以及Ra(表面凹凸的峰与谷之间的平均差值)在0.3nm至3nm的范围内。其原因可能如下：与抗蚀剂不同，DFR不是液体，而具有一定的硬度(弹性)。因此，不平坦的接合表面的形成增大接合表面的面积，从而提高可接合性。
第三技术是在使第一DFR附着于无机物质(或与其接触)之后执行预定的热处理以接合它们、并然后使第一DFR与第二DFR接合的技术。典型地，DFR具有类似于一种双面粘接带的结构。即，DFR具有用聚对苯二甲酸乙二醇酯(PET)膜覆盖DFR膜的表面中的每一个的夹层结构。在将DFR附着于由无机物质构成的接合表面的情况下，将一个PET膜从DFR剥离以露出DFR，并然后将露出的DFR表面附着于接合表面。在通过剥离PET膜而露出的DFR的表面附着于经由分离层布置于第一基板上的功能性区域之后，在预定的压力下执行热处理，以将DFR压接到第一基板，使得它们被接合以实现一定程度的接合强度。该热处理可能允许DFR中的溶剂挥发(evaporate)，由此提高可接合性。在热处理期间剥离另一PET膜(其设置在DFR的与功能性区域的接合表面相邻的一侧的相对侧)有利于从通过剥离另一PET膜而露出的DFR的表面挥发DFR中的溶剂，由此在较短的时间内增大接合强度。同时，在使DFR与功能性区域接合的步骤之后通过曝光和显影执行构图步骤的情况下(这里，可通过使用被构图的DFR作为掩模来蚀刻和构图功能性区域)，DFR的表面的黏性减小。因此，在构图步骤之后，DFR的与接合表面相邻一侧相对的露出表面与无机物质(例如由无机物质构成的第二基板)之间的可接合性降低。因此，仅剥离设置在要附着于第二基板表面的第二DFR(该第二DFR是与第一DFR不同的未处理的DFR)上的一个PET膜，以仅露出第二DFR膜的一个表面。第二DFR的露出表面附着于第二基板，并然后在预定的压力下执行热处理以将它们牢固地接合在一起。接下来，设置在第二DFR的与第二基板的接合表面相邻的一侧的相对侧的另一PET膜在没有被构图的状态下被剥离，以露出DFR。露出的第二DFR与第一基板上的被构图的第一DFR接合。在如上面描述的那样形成接合的情况下，由于第一DFR和第二DFR由具有高亲和性的同一材料构成，因此，由于相同的化学性能，即使在低温也可以将它们牢固地接合在一起。在第三技术中，可如上面描述的那样事先将第二基板和第二DFR接合在一起。作为替代方案，第二DFR可首先与第一DFR接合，然后，第二DFR可与第二基板接合。
在本发明的各方面中，在接合DFR和无机物质时施加的压力和热处理温度(加热温度)处于以下的范围中。过低的压力可导致接合强度(粘接强度)不足。过高的压力可导致抗蚀剂塌陷，由此改变图案的形状。或者，过高的压力可导致基板和功能性区域变形或破坏。因此，压力优选在5.0g/mm2至60g/mm2的范围内，更优选为5.0g/mm2至50g/mm2。热处理期间的过低的温度可导致接合反应的进展不足或者可导致接合时间的增加。过高的温度可改变有机物质的质量。因此，加热温度例如在50度(摄氏)至200度(摄氏)的范围内。出于实现良好的生产率的观点，只要获得足够的接合，就可使得处理时间最短。根据我们的发现，处理时间例如在10秒至10分钟的范围内。在第二和第三技术中的每一个中，可以仅用DFR接合第一基板与第二基板而不使用液体或涂覆的抗蚀剂，这在组件的数量、步骤的数量和制备时间方面是有利的。
在本发明的各方面中，典型地使用术语“功能性区域”来指示至少包含半导体结并且可以为元件的区域。并且，术语“功能性区域”指的是可被用作功能性元件的区域，其具有压电性能、介电性能或磁性能等，其具有电功能或磁功能，并且其可以为半导体元件。在任何情况下，本发明的各方面中的要点在于，当从包含功能性区域的基板向另一基板的预定部分选择性地转移功能性区域的至少一部分时，通过利用DFR或抗蚀剂等的特性执行处理。典型地，布置以下描述的连接层。连接层可具有足够大的厚度，该厚度防止功能性区域的不应被转移的部分与上述的另一基板强烈接触从而接合该部分与上述的另一基板。并且，连接层可在连接层确实地提供其预计功能的程度上具有足够大的厚度。但是，在为了电连接要转移的元件与另外地布置于目的地基板中的元件或电路而需要使用薄金属膜的连接的情况下，必须减小连接层的端面的台阶高度，以防止由于台阶高度导致的薄金属膜的断开。并且，布置连接层的部分以外的部分的表面粗糙度可比连接层的表面粗糙度大。在这种情况下，如果要被转移的半导体连接区域的表面与连接层以外的部分接触，那么由于表面粗糙度造成的少量的接触点导致弱的原子间力和分子间力(范德瓦耳斯力)。与如上所述的作为有机物质的DFR与由无机物质构成的接合表面之间的接合的情况不同，在这种情况下，该问题归因于无机物质的极平滑表面之间的可接合性。因此，如上所述，一个表面被处理以具有预定的粗糙度，由此避免连接层以外的部分的未预料的接合。由此，即使在接合表面中出现连接层以外的部分的意外接触，也不获得足够的接合强度，由此不会形成接合。另外，通过使用黏性有机绝缘层等将连接层构图。对于不允许意外接合的区域，无机物质的无黏性表面被露出。这使得能够仅选择性地接合想要被接合的区域。
以下将参照附图描述本发明的实施例。
第一实施例
将描述第一实施例。首先，将描述包括功能性区域的第一基板的制备方法。如图1B所示，在本实施例中，将从用作第一基板的化合物半导体基板103转移到第二基板100的第一和第二功能性区域101和102包含化合物半导体膜106。如图1B所示，第一和第二功能性区域101和102形成在化合物半导体基板103上，并且包含从化合物半导体基板103侧依次布置的蚀刻牺牲层105和化合物半导体膜106。为了形成该结构，抗蚀剂107被涂敷在化合物半导体基板103上的要形成为蚀刻牺牲层105(能够通过处理进入可分离状态的分离层)的膜和要形成为化合物半导体膜106的膜上，被曝光并被显影。要形成为蚀刻牺牲层105的膜和要形成为化合物半导体膜106的膜通过得到的掩模进行蚀刻而被构图，由此在第一和第二功能性区域101和102之间形成沟槽110。以这种方式，第一和第二功能性区域101和102被分离成岛状体(island)。在本实施例中，化合物半导体基板103为GaAs基板。通过深反应离子蚀刻(RIE)并且/或者利用NH4OH+H2O2的蚀刻溶液来蚀刻GaAs。第一和第二功能性区域101和102中的相应一个中的化合物半导体膜106中的每一个包含DBR层和LED层。蚀刻牺牲层105例如为AlAs层。
接下来，如图1A和图1C所示，DFR 115被布置于形成在化合物半导体基板103上的功能性区域的至少一部分上。在这种情况下，被配置为保护DFR 115的下表面的PET膜116b被剥离，然后，通过在例如80度(摄氏)热压，DFR 115与被构图的第一基板103接合。
可被使用的用作籽基板的化合物半导体基板103的例子包括GaAs基板、p型GaAs基板、n型GaAs基板、InP基板、SiC基板和GaN基板。除了这样的化合物半导体基板以外，也可使用蓝宝石基板或Ge基板。术语“蚀刻牺牲层”指的是以比化合物半导体多层膜的蚀刻速度高的蚀刻速度被选择性蚀刻的层。如上所述，在本实施例中，蚀刻牺牲层为AlAs层或AlGaAs层(例如，Al0.7Ga0.3As)。在AlGaAs层具有以下成分的情况下，0.7或更大的x导致明显的蚀刻选择性：
[数学1]
AlxGax-1As(1≥x≥0.7)
在使用AlAs层作为蚀刻牺牲层的情况下，可以使用2％至10％HF溶液作为蚀刻溶液。
在使用蓝宝石基板作为化合物半导体基板103的情况下，可以使用由例如氮化铬(CrN)构成的金属氮化物膜作为基板上的蚀刻牺牲层。在这种情况下，可通过外延生长在氮化铬上沉积被配置为制备例如LED或激光器的蓝色或紫外光发光器件的功能性多层膜。在该多层膜中，有源层可由GaInN构成，并且，间隔层可由AlGaN或GaN构成。作为用于由例如氮化铬(CrN)构成的用作牺牲层的金属氮化物膜的蚀刻剂，可以使用例如铬蚀刻溶液的普通Cr蚀刻剂。
如图2B所示，利用掩模117，DFR 115被部分曝光。为了避免曝光减感(desensitization)效果(其被定义为由于氧扩散而使DFR表面对于曝光减感的效果)，通常通过保护性PET膜执行曝光。这里，在去除保护性PET膜116a之后执行曝光。因此，在DFR 115的表面层中形成由于曝光减感效果导致的未曝光或弱曝光部分115b，使得留下DFR表面的黏性或粘接性。以这种方式，在DFR 115中形成曝光部分115a和未曝光或弱曝光部分115b。随后，如图2A和图2C所示，通过在例如100度(摄氏)热压，用作第二基板的玻璃基板100与DFR115的其上保留表面黏性的表面对准并接合。仅穿过第二基板100和DFR 115形成分离沟槽111(以例如几毫米的间隔隔开)，由此将第二基板100分离成多个区块。作为用于形成分离沟槽的方法，从实现良好的可操作性和低成本的观点，可以采用切割(dicing)。作为替代方案，多个基板区块可与DFR 115的表面接合，从而被相互分离。在这种情况下，可以不形成分离沟槽。
如图3A和图3B所示，通过第二基板100中的分离沟槽111喷淋(shower)碳酸钠显影溶液和冲洗水，以将DFR 115显影。在这种情况下，第二基板100可被热压(这里，DFR 115为负)至如下的程度：在第二基板100正下方的未曝光或弱曝光部分115b对于显影溶液具有足够的耐性。以这种方式，如图3B所示，DFR 115的未曝光部分的去除提供了作为复合部件的基板结构，该基板结构包含经由设置在其间的曝光部分115a和未曝光或弱曝光部分115b而与第二基板100接合的第一基板103。
接下来，使蚀刻牺牲层105通过沟槽111与蚀刻溶液接触而被蚀刻，由此使第一基板103与复合部件分离。因此，如图4所示的那样制备了具有第一和第二功能性区域101和102的第二基板100。用作第一基板的被分离的化合物半导体基板103可被再使用，以形成包含化合物半导体膜的其它功能性区域。在沟槽111深的情况下，沟槽111的出口可被通过蚀刻由例如AlAs构成的蚀刻牺牲层所产生的气体(氢)的气泡阻塞。在这种情况下，可以连续地或断续地向用于蚀刻的溶液和诸如化合物半导体基板的晶片施加超声波。并且，减小浸润角(wetting angle)的醇(alcohol)或润滑剂可被添加至蚀刻剂(例如，氢氟酸)，以抑制气泡的产生或去除气泡。
在第二基板100中形成沟槽的情况下，代替前述的切割，可以采用以下的方法。例如，如果第二基板是硅基板，那么可通过使用氟的RIE在包含例如SF6的气氛中形成贯通沟槽。自由基物种(radicalspecies)不限于氟。如果使用湿处理，例如，可以使用NaOH、KOH或TMAH。在硅基板的表面上利用抗蚀剂形成用于形成沟槽的掩模层，并然后通过使用掩模在硅基板中形成沟槽。
可以使用诸如RIE的干蚀刻或湿蚀刻。作为替代方案，可以使用喷砂(sandblasting)，其中，通过对于露出部分吹送微细的石英粒子等以在物理上破坏硅基板而形成沟槽。例如，可在保护侧壁的同时在不减小高宽比(aspect ratio)的情况下在具有如几百微米那样大的厚度的硅晶片中形成这种贯通沟槽。并且，也可容易地在诸如玻璃基板的部件中形成这种贯通沟槽。代替通过化学蚀刻形成沟槽，可通过如喷砂那样吹送固体粒子或施加流体能量来形成沟槽。可以使用激光钻或微钻。如上所述，如图3B所示的那样制备复合部件，该复合部件包含在化合物半导体膜106中形成的沟槽110和穿过第二基板100形成以连通沟槽110的分离沟槽111。
图4所示的第二基板的制备方法不限于前述方法。例如，可以采用以下的方法：对于复合部件的界面分离层(其代替蚀刻牺牲层而被布置)的侧面或在该界面分离层附近吹送流体，以使化合物半导体基板103与复合部件分离，由此制备第二基板。
以下将描述功能性区域到器件基板上的选择性转移。这里，在要被选择性地转移的第一功能性区域101和第三基板200的其上将被转移第一功能性区域101的区域中的至少一个上，形成具有预定厚度的连接层205。在本实施例中，如图5所示，在包含驱动电路的第三基板200上形成连接层205。用于形成连接层205的方法如下：在第三基板200上形成具有预定厚度的连接层205(有机绝缘层)。用抗蚀剂掩蔽连接层205的仅其上将被转移第一功能性区域101的区域。通过化学蚀刻或RIE执行蚀刻，以如图5所示的那样仅在希望的区域中布置连接层205。用例如灰化剂(asher)去除抗蚀剂。这里，连接层205具有2.0微米至5.0微米的厚度以及足够平滑的表面。这种厚度可在第一功能性区域101与连接层205接合时防止第二功能性区域102被强烈地压靠(press against)第三基板200的表面。在本实施例中，连接层205可具有1.0微米至10微米的厚度。1.0微米或更小的厚度导致上述的效果的降低。10微米或更大的厚度非常可能在功能性区域的转移之后在功能性区域与形成在基板中的电路等电连接时导致诸如台阶处的破坏的问题。并且，在本实施例中，根据需要，可在功能性区域的转移之前在与第一功能性区域101以外的区域对应的第三基板200的区域的表面上形成预定的表面凹凸。在这种情况下，即使第三基板200的表面通过接合期间施加的压力而与不是要被转移的目标的第二功能性区域102接触，也可以有效地防止它们的接合。可在形成连接层205(有机绝缘层)时通过过蚀刻形成表面凹凸。与连接层205的表面相比，不平坦的表面充分地更加粗糙。关于连接层205的表面的平滑程度，例如，Rpv(表面凹凸的峰与谷之间的最大差值)被设为2nm或更小，并且Ra(表面凹凸的峰与谷之间的平均差值)被设为0.2nm或更小。关于不平坦的表面的粗糙程度，Rpv(表面凹凸的峰与谷之间的最大差值)可被设为2nm或更大，并且Ra(表面凹凸的峰与谷之间的平均差值)可被设为0.2nm或更大。
如上所述，在布置于第二基板100上的DFR 115上设置包含第二功能性区域102和第一功能性区域101的多个岛状功能性区域。在本实施例中，至少在与留在第二基板100上的、第一功能性区域以外的第二功能性区域102对应的第三基板200的区域的表面上，形成预定的表面凹凸。
在本实施例中，连接层205例如为由有机物质构成的膜。由有机物质构成的膜的例子是由例如聚酰亚胺构成的有机绝缘膜。除了聚酰亚胺以外，可以使用基于环氧树脂的粘接剂。作为绝缘膜，除了前述的由有机物质构成的膜以外，可以使用旋涂(spin-on)聚合物(其中，将甲基基团、乙基基团或苯基基团等加入到诸如氧化硅膜的绝缘无机氧化物膜中，以增加塑性)或有机旋涂玻璃(org.SOG)。例如，在用作第三基板200的硅基板上和/或中设置电路区域的情况下，可以采用以下的方法。在约100度(摄氏)的预烘焙温度具有一定程度的粘接性并被用于增大电路区域的平坦性的绝缘氧化硅膜可以通过使用有机SOG以预定厚度被形成在第三基板200上，并然后被构图。在本实施例中，预烘焙处理之后的连接层205的表面的一定程度的粘接性可在随后的接合步骤中导致有效的接合。一般地，相信黏性(粘接性)的提供是由于包含于有机绝缘物质(旋涂聚合物)中的作为可水解基团的硅烷醇基团或作为有机成分的烷氧基团。基团或成分的脱水缩合在处理温度进行，从而增大晶片之间或者元件之间的接合强度(粘接强度)。关于塑性，在有机成分之中，不可水解基团有助于高温(大于400度(摄氏))的物质的稳定塑性。确定接合技术的成功或失败的最大因素已知为表面平坦性和粒子。因此，具有塑性和黏性的有机绝缘层的布置缓解了接合表面和包含器件结构等的下层所需要的平坦性。并且，依赖于粒子的尺寸，由于塑性而可允许在有机绝缘层中埋入粒子。由此，可以基本上消除粒子的影响。当层具有增大的厚度时，塑性在积累的应力的松驰方面起到强有力的作用。因此，具有1微米或更大的厚度和低的有机成分含量的相对厚层的形成可导致诸如裂纹的缺陷。出于这些原因，包含于有机SOG中的可水解基团和不可水解基团的重量约1％或更多的有机成分含量可导致粘接性和塑性，并且，即使层具有微米级的厚度，也可允许层是稳定的。
如上所述，第三基板200的例子包含半导体基板、硅基板、具有其上形成氧化物层的表面的硅晶片、以及具有诸如驱动器电路的希望的电路的硅晶片。这里使用的术语“驱动器电路”例如指示被配置为驱动和控制由化合物半导体多层膜构成的发光二极管(LED)的电路。硅基板可以为CZ晶片或在其表面上包含外延硅层的基板。作为替代方案，可以代替硅基板而使用SOI基板。
以下将描述利用连接层205接合第一功能性区域101与第三基板200、并在DFR 115处使第二基板100与第一功能性区域101分离的步骤。如图5所示，布置于第二基板100上的DFR 115上的第一功能性区域101与连接层205对准并接合。如图6A所示，第二基板100然后在DFR 115处与第一功能性区域101分离。在本实施例中，利用了DFR能够通过一定的处理进入可分离状态的性能。这里，具有紫外(UV)光的波长(300nm至400nm)的激光受到限制，并且通过受限的激光执行扫描。即，可以用UV光选择性地照射DFR 115的具有所希望面积的所希望部分。以这种方式，来自透过光的透明基板100侧的UV照射导致DFR 115的分解或DFR 115的接合强度的降低，由此使第二基板100与第一功能性区域101分离。由于激光受到限制，因此，第二功能性区域102上的DFR 115不被UV光照射。因此，如图6A所示，第二功能性区域102留在第二基板100侧，并且不被转移。可通过使用用于防止不需要UV照射的部分被UV光照射的遮光层或模版掩模(stencil mask)执行UV照射。在这种情况下，可用具有足够强度的激光在没有限制的情况下执行UV照射。在UV照射在整个区域之上被执行的情况下，可以使用I线UV灯或发射UV光的LED。
如下面描述的那样，留在第二基板100侧的第二功能性区域102可进一步被转移到另一基板上。在这种情况下，上述的另一基板可以是第三基板。第一功能性区域和第二功能性区域可被转移到一个基板上不同的位置中。在第二功能性区域102被进一步转移到另一基板上的情况下，可以以与第一功能性区域101的转移基本上相同的方式转移第二功能性区域102。即，如图6B所示，在第四基板300(或第三基板200)上形成连接层205(有机绝缘层)。连接层205的仅其上将被转移第二功能性区域102的区域被抗蚀剂掩蔽。通过化学蚀刻或RIE执行蚀刻，以仅在希望的区域中布置连接层205。第二功能性区域102与连接层205对准并接合。如图6B所示，第二基板100通过UV照射在DFR 115处与第二功能性区域102分离。
作为接合方法，在第二基板被分离成区块之后，包含许多有源层的各区块可相继地接合到包含器件电路的硅基板晶片上。作为替代方案，为了减少处理时间，整个晶片可在一次操作中与晶片接合。这里使用的术语“区块”指的是例如其上被转移功能性区域的、构成一个或更多个电路单元的有源层区域。在本实施例中，即使在使用具有不同尺寸的基板的情况下，也可通过重复转移而在不浪费的情况下转移功能性区域。例如，作为第二基板的4英寸基板被切成包含功能性区域的多个区块。根据目的地基板(例如，5英寸、6英寸、8英寸或12英寸硅晶片)的尺寸致密地布置功能性区域。在布置于第二基板上的功能性区域之中，仅将与5英寸、6英寸、8英寸或12英寸基板(其是第三基板)的第一区域(其是目的地区域)对应的功能性区域选择性地转移到第一区域上。在布置于第二基板上的功能性区域之中，仅将与5英寸、6英寸、8英寸或12英寸基板(其是第三基板)的第二区域(其是残留的目的地区域)对应的功能性区域选择性地转移到第二区域上。以这种方式，即使在使用具有不同尺寸的基板的情况下，也可通过转移步骤的重复而在不浪费的情况下将功能性区域选择性地转移到目的地区域上。该方法对于异种(dissimilar)基板之间、异种材料之间或异种器件之间的接合是重要的。换句话说，当直径相对小的由昂贵材料构成的基板与直径大的由例如硅构成的相对便宜基板或其器件组接合时，该方法是重要的，其中直径大的便宜基板在商业上可得到。在就物质而言具有本质差异并且具有极其不同的直径或价格的异种基板之间的接合的情况下，该方法可提供高的经济效果。并且，在分块的区域中存在多个有源层。器件有源层的转移的重复可导致包含异种有源层并具有大直径的多个大直径主晶片(host wafer)。该方法可提供比单次转移的情况中高的经济效果。
在第二功能性区域102进一步被转移到另一基板上的情况下，在留在第二基板上的第二功能性区域和第四基板的其上被转移第二功能性区域的区域中的至少一个上，形成具有预定厚度的连接层205。第二功能性区域102经由连接层205与第四基板300接合，然后，第二基板100在DFR 115处与第二功能性区域102分离。在这种情况下，也可至少在第四基板300的与第二基板100的第二功能性区域以外的区域对应的区域的表面上形成预定的表面凹凸。但是，如果充分地确保基板之间的平行性(对于相对小面积的区块，该条件常常被充分地满足)，那么不需要形成这种粗糙表面。
可以以任何岛状图案在第二基板100上布置第一和第二功能性区域101和102。典型地，如图21B所示，以预定的间隔在第二基板100上布置第一和第二功能性区域101和102。在这种情况下，例如，如图21A所示，以预定的间隔布置与第一功能性区域101接合的第三基板200的区域405(各包含布置连接层205的区域并包含CMOS芯片)。在该配置中，在仅将第二基板100上的第一功能性区域101转移到第三基板200上的其中布置连接层205的区域上的情况下，当满足以下的条件时，有效率地并有效果地实现转移。如图21A和图21B所示，可以满足以下的条件。即，w、l、s、W、L和S可满足式1至3：
[数学2]
(式1)l≤L，
(式2)W＞w，以及
(式3)W+S＞w+s，
这里，l表示第一和第二功能性区域的单位区域的长度，w表示单位区域的宽度，s表示单位区域之间的间距；L表示要与第一功能性区域接合的第三基板的单位区域的长度，W表示单位区域的宽度，以及S表示单位区域之间的间距。
并且，可以满足式4至6：
[数学3]
(式4)l＝L，
(式5)W＝n＊w，以及
(式6)W+S＝n(w+s)，
这里，n表示2或更大的整数。这里，致密地布置于第二基板100上的第一功能性区域101到第三基板200上的其中布置连接层205的区域上的选择性转移例如被重复n次。在这种情况下，当要形成为发光层等的功能性区域被转移到电路元件等上时，功能性区域的布置和每个晶片的功能性区域的数量基本上不限于电路元件等的布置。这导致每单位面积的第一基板(其是籽基板)上的可用于发光层等的面积比例的增大。因此，可以有效地使用比硅晶片贵几十倍的化合物半导体晶片。这对于复杂的多功能元件集成电路可提供更有利的经济效果。
这里，图21A所示的第三基板200包含具有CMOS芯片的第三功能性区域405。第一功能性区域101经由连接层205与第三功能性区域接合。类似地，第四基板包含第四功能性区域。第二功能性区域102可与第四功能性区域接合。
根据本实施例，利用DFR的除了本来性能(感光性)以外的黏性和通过处理所引起的可分离性，布置于一个基板上的多个功能性区域的任何区域可被选择性地且可靠地转移到另一基板上。例如，致密地布置于第二基板上的功能性区域的一部分可在不降低产量的情况下被转移到另一基板上。并且，布置于第二基板上的功能性区域中的每一个可被重复转移到另一基板上。并且，作为第一基板的一个籽基板的半导体区域可被有效利用，由此以低成本制备元件。
第二实施例
以下将参照图7A至10描述第二实施例。第二实施例的特征在于，在DFR与第二基板接合之后，DFR的一部分通过第二基板被曝光和构图。用于制备包含第一和第二功能性区域101和102的化合物半导体基板103的方法如第一实施例中所述。
如图7B所示，从其已剥离了一个保护性PET膜的DFR 115被附着于诸如透明玻璃基板的第二基板100。如图7A和图7C所示，从其已剥离另一保护性PET膜的DFR 115通过使用对准标记在例如100度(摄氏)热压而与被构图的第一基板103接合。接下来，使用对准标记用掩模117曝光和构图DFR 115的一部分。根据第一基板103上的功能性区域的图案，将DFR 115构图。如图8A和图8B所示，在DFR 115中形成曝光部分115a和未曝光部分。DFR 115然后被显影。对于DFR 115的显影，仅穿过第二基板100和DFR 115形成分离沟槽或孔111。然后，通过第二基板100中的分离沟槽或孔111喷淋碳酸钠显影溶液和冲洗水，以将DFR 115显影。
接下来，如图9所示，使蚀刻牺牲层105通过沟槽或孔111与蚀刻溶液接触而被蚀刻，由此分离第一基板103，并如图9所示的那样制备包含第一和第二功能性区域101和102的第二基板100。以与第一实施例中相同的方式执行功能性区域到诸如器件基板的另一基板上的选择性转移。图10示出该选择性转移方法。其它的点与第一实施例中相同。
图11A至12B示出该实施例的变型。这里，以更现实的比率绘制第一基板103上的功能性区域与DFR 115的厚度。在本实施例中，为了更平稳地供给显影溶液和蚀刻溶液，如图11B、图12A和图12B所示，用切割刀片140在DFR 115的未曝光部分的一部分中形成具有大尺寸的沟槽或孔。在图11A至12B中示出尺度的例子。根据本实施例，可以将显影溶液和蚀刻溶液平稳地供给到希望的部分中，由此成功地执行DFR 115的显影和蚀刻牺牲层105的蚀刻。
第三实施例
以下将参照图13A至16描述第三实施例。第三实施例的特征在于，通过使用多个DFR层，通过第一基板103和第二基板100之间的侧部空间容易地供给显影溶液和蚀刻溶液。如前面那样，这里以现实的比率绘制第一基板103上的功能性区域与DFR 115的厚度。用于制备包含第一和第二功能性区域101和102的化合物半导体基板103的方法如第一实施例中所述。
如图13A和图13B所示，制备具有第二DFR 115的诸如透明玻璃基板的第二基板100。制备包含被构图的功能性区域并具有第一DFR 155的第一基板103。如图13C和图13D所示，DFR 155的一部分用掩模117被曝光和构图。如图14A所示，图13A所示的具有DFR115的第二基板100与其接合。为了增加黏性，这里也可采用热压接合。在增加黏性的情况下，可对于其它的部分采用热压接合。如图14B所示，通过使用对准标记，用掩模117将DFR 115的一部分曝光。如图15A和图15B所示，第二DFR 115被构图。再次地，如图11B所示，使用切割刀片140。以与图11A至12B所示相同的方式执行DFR115的构图。
如图16所示，使蚀刻牺牲层105通过沟槽或孔与蚀刻溶液接触而被蚀刻，由此分离第一基板103。随后，以与前述实施例相同的方式执行功能性区域到另一基板上的选择性转移。
第四实施例
以下将参照图17和图18描述第四实施例。第四实施例的特征在于，通过对准和接合已被曝光和显影的多个DFR层，通过第一基板103和第二基板100之间的侧部空间容易地供给显影溶液和蚀刻溶液。用于制备包含第一和第二功能性区域101和102的化合物半导体基板103的方法如第一实施例中所述。用于在包含被构图的功能性区域的第一基板103上形成曝光并显影的第一DFR 155的方法与第三实施例中描述的方法相同(参见图13B、图13C和图13D)。
在该实施例中，如图17所示，第二DFR 115与第二基板100接合。通过使用掩模，DFR 115从第二基板100的相对侧被曝光和显影。在这种情况下，以在DFR 115中留下未曝光或弱曝光部分115b的这样的方式，在保护性PET膜被附着的同时将DFR 115曝光。在第二基板100中形成分离沟槽。如果在露出黏性表面的情况下基板不易于被分离成区块，那么可如图17所示的那样在再次接合PET膜116之后执行切割。
如图18所示，当对准和接合被曝光和显影的多个DFR层时，可以采用例如加热、加压或超声施加的方法。使图18所示的复合部件的蚀刻牺牲层105通过沟槽或孔与蚀刻溶液接触而被蚀刻，由此分离第一基板103。随后，以与前述实施例相同的方式执行功能性区域到另一基板上的选择性转移。
对于将布置于第一基板(其包含可进入可分离状态的分离层)上的功能性区域的至少一部分转移到第二基板上的转移方法，可以采用以下的变型方法。在第一基板的功能性区域上布置第一DFR。在功能性区域在预定的压力下接触第一DFR的同时，在预定的温度执行热处理，由此使功能性区域与第一DFR接合。通过曝光和显影将该DFR的至少一部分构图。通过以被构图的第一DFR用作掩模进行蚀刻，将功能性区域构图。然后，在其间设置第二DFR的状况下第一基板与第二基板接合。只要在其间设置第二DFR的状况下第一基板可与第二基板接合，第二基板和第二DFR的接合的次序就不被限制。该变型方法的特征在于，通过以被构图的第一DFR用作掩模进行蚀刻，将功能性区域构图。
同时，如上所述，在使DFR与诸如玻璃基板和功能性元件的无机材料成分接合的情况下，可在曝光和显影之后减小表面黏性。在适当的接合或对于化学处理溶液的剥离耐性不足的情况下，可以执行以下的处理。即，通过旋转涂覆或浸渍涂覆将硅烷耦联剂(例如，氨丙基三甲氧基硅烷(aminopropyltrimethoxysilane))施加至玻璃表面。在一些情况下，由于硅烷耦联剂中的氨基基团与DFR中的羧基基团形成离子键，因此，这导致黏性和其间的接合强度的提高。
第五实施例
以下将参照图19和图20描述第五实施例。第五实施例的特征在于，代替DFR，使用用于将第一基板上的功能性区域构图的液体抗蚀剂。用于制备包含第一和第二功能性区域101和102的化合物半导体基板103的方法如第一实施例中所述。
在该实施例中，如图19所示，第一基板103在抗蚀剂107设置在其间的状况下与第二基板100接合。在这种情况下，可以在抗蚀剂107和第二基板100之间设置由旋涂聚合物、聚甲基丙烯酸甲酯(PMMA)、PMER、聚酰亚胺或苯并环丁烯(BCB)构成的层190，由此增大粘接强度。使图19所示的复合部件的蚀刻牺牲层105通过形成在第二基板100中的沟槽或孔与蚀刻溶液接触而被蚀刻，由此分离第一基板103。随后，以与前述的实施例中相同的方式执行功能性区域到另一基板上的选择性转移。在该实施例中，用于将抗蚀剂107的结构变为可分离状态的条件(例如，抗蚀剂温度、照射光的波长和功率、以及抗蚀剂的结构将被改变的部分的厚度)可在一定的范围内被指定。为此目的，可以确定可分离的抗蚀剂的结构(例如，厚度、通过改变结构所产生的气泡的尺寸、壳的厚度、孔隙的直径和密度)。关于抗蚀剂材料等，可通过方法促进对于处理的局部反应。该方法的例子包括：将激光吸收剂添加至抗蚀剂的方法；选择照射光的波长的方法；布置具有波长选择性的辅助层的方法；以及在抗蚀剂上布置无机层的方法。可通过在例如300度(摄氏)碳化来分离抗蚀剂。可通过在120度(摄氏)使用臭氧灰化剂来分离抗蚀剂。当用UV激光照射抗蚀剂时，抗蚀剂的被UV激光照射的区域开始分解。放出氮气。抗蚀剂发泡以将厚度增加几十到上百倍。抗蚀剂的被UV激光照射的区域具有一种多孔结构以及减小的机械强度，使得该区域是脆性的。因此，脆性区域的破坏使功能性区域与玻璃基板分离。
在上述的转移方法中，在制备例如LED的情况下，可以形成以下描述的化合物半导体多层膜。在p型GaAs基板(籽基板)上形成p-AlAs层(蚀刻牺牲层)。作为化合物半导体多层膜，在其上形成以下的层。形成p型GaAs接触层、p型AlGaAs包覆层、p型AlGaAs有源层、n型AlGaAs包覆层和n型GaAs接触层。可在牺牲层和化合物半导体基板之间形成AlInGaP层作为蚀刻停止层。在用硫酸蚀刻GaAs层和AlGaAs层的情况下，蚀刻在AlInGaP层处停止。然后，用盐酸去除AlInGaP层。在用氨和过氧化氢的混合物蚀刻GaAs层和AlGaAs层的情况下，可以使用AlAs层作为停止层。
作为用于化合物半导体多层膜的材料，可以使用GaAs以外的化合物半导体材料系。其例子包括AlGaInP系、InGaAsP系、GaN系、AlGaN系和InAlGaN系。可在化合物半导体多层膜上布置金属膜和DBR镜中的至少一个。这里使用的术语“金属膜”指示由金属(其例如由Au、Ti或Al构成)形成的膜。可根据LED的发射波长来选择用于金属膜的材料。例如，在制备发射具有700至800nm的波长的光的红色LED的情况下，Au或Ag等具有高的反射率。对于发射具有约360nm的波长的光的蓝色LED，可以使用Al。例如，在基于GaAs的化合物半导体的情况下，术语“DBR镜”(分布Bragg反射器)指示：包含交替层叠的AlAs层和AlGaAs层的叠层体；或包含交替层叠的Al氧化物层和Al0.2Ga0.8As层的叠层体。难以通过外延生长形成铝氧化物。因此，事实上，使用AlxGa1-xAs，并且，可通过在0.2和0.8之间改变x的值来控制折射率。
并且，通过使用化合物半导体多层膜形成LED元件，可以代替异质结(heterojunction)LED而形成同质结(homojunction)LED。在这种情况下，在外延生长各层之后，通过固相扩散方法执行杂质扩散，从而在有源层中形成PN结。为了与布置于p型侧和n型侧的电极中的相应一个形成欧姆接触，与夹着有源层的包覆层相比，接触层中的每一个可具有较高的杂质浓度。
虽然已参照示例性实施例描述了本发明，但要理解，本发明不限于公开的示例性实施例。以下的权利要求的范围要被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。
本申请要求在2009年9月15日提交的日本专利申请No.2009-213132的益处，在此通过引用而并入其全部内容。
工业可适用性
本发明的各方面可被应用于诸如显示器和在半导体基板上以阵列形成半导体元件的阵列器件(特别是包含形成在半导体基板上的LED元件的LED打印机)的显示装置、光学发射器接收器元件以及光电检测器的制造。在将本发明的各方面应用于光电检测器的情况下，可以制备扫描仪。
附图标记列表
100第二基板
101、102功能性区域(第一功能性区域、第二功能性区域)
103第一基板(籽基板)
105分离层(蚀刻牺牲层)
106化合物半导体多层膜(功能性区域)
107抗蚀剂
200第三基板
300第四基板
115、155干膜抗蚀剂(DFR)

Claims (15)

1.一种用于将布置于第一基板上的分离层上的功能性区域的至少一部分转移到第二基板上的方法，分离层能够通过处理进入能分离状态，所述方法包括：
第一接合步骤，在第二基板与第一基板之上的功能性区域的所述至少一部分之间布置干膜抗蚀剂的状况下接合第一基板与第二基板；
曝光步骤，将干膜抗蚀剂的至少一部分曝光；以及
构图步骤，将被曝光的干膜抗蚀剂构图。
2.根据权利要求1的方法，其中，在第一接合步骤中，在第一基板之上的功能性区域的所述至少一部分上布置干膜抗蚀剂之后，执行所述曝光步骤和所述构图步骤，并且被构图的干膜抗蚀剂与第二基板接合。
3.根据权利要求1的方法，其中，在第一接合步骤中，干膜抗蚀剂和第二基板被与第一基板之上的功能性区域的所述至少一部分接合，通过第二基板执行所述曝光步骤，并且执行所述构图步骤。
4.根据权利要求1的方法，其中，在第一接合步骤中，在第一基板之上的功能性区域的所述至少一部分上布置干膜抗蚀剂之后，执行所述曝光步骤，干膜抗蚀剂与第二基板接合，并且执行所述构图步骤。
5.根据权利要求1的方法，其中，在第一接合步骤中，在第一基板之上的功能性区域的所述至少一部分上布置第一干膜抗蚀剂之后，执行所述曝光步骤和所述构图步骤，第二干膜抗蚀剂和第二基板被接合到被构图的第一干膜抗蚀剂上，并且第二干膜抗蚀剂通过第二基板经受所述曝光步骤和所述构图步骤。
6.根据权利要求1的方法，其中，在第一接合步骤中，第一干膜抗蚀剂被布置于第一基板之上的功能性区域的所述至少一部分上并然后经受所述曝光步骤和所述构图步骤，第二干膜抗蚀剂被与第二基板接合并然后经受所述曝光步骤和所述构图步骤，并且被构图的第一干膜抗蚀剂与被构图的第二干膜抗蚀剂接合，以接合第一基板与第二基板。
7.一种用于将布置于第一基板上的分离层上的功能性区域的至少一部分转移到第二基板上的方法，分离层能够通过处理进入能分离状态，所述方法包括：
接合步骤，在布置于第一基板之上的功能性区域上布置第一干膜抗蚀剂，并且在功能性区域在预定的压力下与第一干膜抗蚀剂接触的同时，在预定的温度执行热处理，由此接合功能性区域与第一干膜抗蚀剂；
通过曝光和显影将第一干膜抗蚀剂的至少一部分构图的构图步骤；
通过使用被构图的第一干膜抗蚀剂作为掩模进行蚀刻而将功能性区域构图的构图步骤；以及
第一接合步骤，在其间设置第二干膜抗蚀剂的状况下接合第一基板与第二基板。
8.一种用于将布置于第一基板上的分离层上的功能性区域的至少一部分转移到第二基板上的方法，分离层能够通过处理进入能分离状态，所述方法包括：
在第一基板之上的功能性区域上布置抗蚀剂并使抗蚀剂的至少一部分经受曝光和构图的步骤；
通过使用被构图的抗蚀剂作为掩模进行蚀刻而将功能性区域构图的步骤；以及
在其间设置用作掩模的抗蚀剂的状况下接合第一基板与第二基板的第一接合步骤。
9.根据权利要求1的方法，还包括：
沟槽形成步骤，穿过第一基板或第二基板形成分离沟槽或分离孔；
第一分离步骤，在沟槽形成步骤之后，通过分离沟槽或分离孔供给显影溶液而在分离层处使第一基板与第二基板分离；
第二接合步骤，在第一分离步骤之后，使第三基板的转移区域与已被转移到第二基板的功能性区域的至少一部分接合；以及
第二分离步骤，通过从第二基板侧用具有预定波长的光照射干膜抗蚀剂或抗蚀剂的预定部分，在干膜抗蚀剂或抗蚀剂的预定部分处使第二基板与第三基板分离。
10.根据权利要求1、7和8中任一项的方法，其中，第二基板由基板区块形成，
在第一接合步骤中，多个基板区块被布置于干膜抗蚀剂或抗蚀剂上以相互分离。
11.一种基板结构，包括：
包括分离层的第一基板，所述分离层能够通过处理进入能分离状态；
布置于分离层上的功能性区域；
干膜抗蚀剂；以及
第二基板，
其中，在干膜抗蚀剂设置在功能性区域的至少一部分和第二基板之间的状况下，第一基板与第二基板接合。
12.一种基板结构，包括：
功能性区域；
基板；以及
干膜抗蚀剂，
其中，在干膜抗蚀剂设置在功能性区域的至少一部分和基板之间的状况下，功能性区域与基板接合。
13.根据权利要求11或12的基板结构，其中，干膜抗蚀剂由单个层形成，并且处于未曝光状态、与功能性区域的图案对应的部分曝光状态、或根据功能性区域的图案将干膜抗蚀剂部分地曝光和构图的状态。
14.根据权利要求11或12的基板结构，其中，干膜抗蚀剂由多个层形成，并且处于根据功能性区域的图案将层中的每一个部分地曝光和构图的状态、处于不曝光至少一个层的状态、或处于根据功能性区域的图案将至少一个层部分地曝光的状态。
15.一种基板结构，包括：
包含分离层的第一基板，所述分离层能够通过处理进入能分离状态；
布置于分离层上的功能性区域；
抗蚀剂；以及
第二基板，在抗蚀剂设置在功能性区域的至少一部分和第二基板之间的状况下第一基板与第二基板接合，
其中，抗蚀剂被布置于第一基板之上的功能性区域上，并且在通过蚀刻将功能性区域构图时，树脂的至少一部分被曝光、被构图且被用作掩模。
CN2010800403430A 2009-09-15 2010-09-14 包括功能性区域的基板结构和用于转移功能性区域的方法 Pending CN102576779A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009213132A JP5590837B2 (ja) 2009-09-15 2009-09-15 機能性領域の移設方法
JP2009-213132 2009-09-15
PCT/JP2010/005598 WO2011033758A2 (en) 2009-09-15 2010-09-14 Substrate structure including functional region and method for transferring functional region

Publications (1)

Publication Number Publication Date
CN102576779A true CN102576779A (zh) 2012-07-11

Family

ID=43430847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800403430A Pending CN102576779A (zh) 2009-09-15 2010-09-14 包括功能性区域的基板结构和用于转移功能性区域的方法

Country Status (5)

Country Link
US (1) US8513093B2 (zh)
JP (1) JP5590837B2 (zh)
CN (1) CN102576779A (zh)
TW (1) TW201119081A (zh)
WO (1) WO2011033758A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799545A (zh) * 2016-09-07 2018-03-13 优显科技股份有限公司 光电半导体装置及其制造方法
CN108122814A (zh) * 2017-10-27 2018-06-05 江西乾照光电有限公司 一种led芯片中led芯粒的分选转移方法
CN114050207A (zh) * 2021-05-05 2022-02-15 友达光电股份有限公司 巨量转移芯片的装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5770542B2 (ja) * 2011-06-14 2015-08-26 キヤノン・コンポーネンツ株式会社 半導体装置の製造方法
JP6001246B2 (ja) * 2011-09-01 2016-10-05 キヤノン・コンポーネンツ株式会社 半導体製造装置の製造方法
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板
US9508894B2 (en) * 2013-07-29 2016-11-29 Epistar Corporation Method of selectively transferring semiconductor device
EP3170197B1 (en) * 2014-07-20 2021-09-01 X Display Company Technology Limited Apparatus and methods for micro-transfer printing
DE102014014422A1 (de) 2014-09-29 2016-03-31 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit einer Löcher aufweisenden Aufnahmeschicht
WO2019089793A1 (en) * 2017-11-01 2019-05-09 The Regents Of The University Of California Selective transfer of a thin pattern from layered material using a patterned handle
JP6900006B2 (ja) 2018-02-14 2021-07-07 東芝デバイス＆ストレージ株式会社 チップ移載部材、チップ移載装置、およびチップ移載方法
US11031311B2 (en) * 2018-11-21 2021-06-08 Texas Instruments Incorporated Packaged semiconductor device with multilayer stress buffer
CN113994484A (zh) * 2019-05-08 2022-01-28 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US20030011738A1 (en) * 2001-07-10 2003-01-16 Masahiko Akiyama Active matrix substrated and method of manufacturing the same
WO2003081661A1 (fr) * 2002-03-26 2003-10-02 Sumitomo Electric Wintec, Incorporated Fil de liaison et dispositif de circuit integre faisant appel a ce fil de liaison
US20040201789A1 (en) * 1999-06-25 2004-10-14 Masahiko Akiyama Active matrix substrate and method of manufacturing the same
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
US20050148121A1 (en) * 2003-12-19 2005-07-07 Shunpei Yamazaki Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
WO2006055601A2 (en) * 2004-11-15 2006-05-26 Verticle Inc Method for fabricating and separating semiconductor devices
US20080102545A1 (en) * 2006-10-27 2008-05-01 Canon Kabushiki Kaisha Method of forming light-emitting element
WO2008050901A1 (en) * 2006-10-27 2008-05-02 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226874A (ja) * 1985-07-29 1987-02-04 Oki Electric Ind Co Ltd 発光ダイオ−ドアレイのダイスボンデイング方法
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
TW464953B (en) * 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
KR100853410B1 (ko) 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP2003174041A (ja) 2001-12-06 2003-06-20 Seiko Epson Corp 素子の実装方法、電子機器、フラットパネルディスプレイ、システムインパッケージ型ｉｃおよびオプティカルエレクトリカルｉｃ
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
JP4488702B2 (ja) * 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
JP4468107B2 (ja) 2004-08-09 2010-05-26 シャープ株式会社 半導体装置の製造方法、半導体装置及び半導体回路基板
US8216762B2 (en) * 2005-02-02 2012-07-10 Kolon Industries, Inc. Method for manufacturing array board for display device
US20070243662A1 (en) * 2006-03-17 2007-10-18 Johnson Donald W Packaging of MEMS devices
US20080054291A1 (en) * 2006-08-31 2008-03-06 Samsung Electronics Co., Ltd. Vertical semiconductor light-emitting device and method of manufacturing the same
WO2008053907A1 (en) * 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
JP2008147608A (ja) * 2006-10-27 2008-06-26 Canon Inc Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ
DE102007043877A1 (de) 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
JP5212686B2 (ja) * 2007-08-22 2013-06-19 ソニー株式会社 半導体レーザアレイの製造方法
JP2009141093A (ja) * 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
JP4540734B2 (ja) 2008-02-07 2010-09-08 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5390832B2 (ja) * 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
KR101570874B1 (ko) * 2008-12-23 2015-11-23 삼성전자 주식회사 기판 단위 본딩 방법 및 기판 단위 패키지
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
US20040201789A1 (en) * 1999-06-25 2004-10-14 Masahiko Akiyama Active matrix substrate and method of manufacturing the same
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US20030011738A1 (en) * 2001-07-10 2003-01-16 Masahiko Akiyama Active matrix substrated and method of manufacturing the same
WO2003081661A1 (fr) * 2002-03-26 2003-10-02 Sumitomo Electric Wintec, Incorporated Fil de liaison et dispositif de circuit integre faisant appel a ce fil de liaison
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
US20050148121A1 (en) * 2003-12-19 2005-07-07 Shunpei Yamazaki Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
WO2006055601A2 (en) * 2004-11-15 2006-05-26 Verticle Inc Method for fabricating and separating semiconductor devices
US20080102545A1 (en) * 2006-10-27 2008-05-01 Canon Kabushiki Kaisha Method of forming light-emitting element
WO2008050901A1 (en) * 2006-10-27 2008-05-02 Canon Kabushiki Kaisha Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799545A (zh) * 2016-09-07 2018-03-13 优显科技股份有限公司 光电半导体装置及其制造方法
CN108122814A (zh) * 2017-10-27 2018-06-05 江西乾照光电有限公司 一种led芯片中led芯粒的分选转移方法
CN114050207A (zh) * 2021-05-05 2022-02-15 友达光电股份有限公司 巨量转移芯片的装置
CN114050207B (zh) * 2021-05-05 2023-11-10 友达光电股份有限公司 巨量转移芯片的装置

Also Published As

Publication number Publication date
WO2011033758A3 (en) 2011-07-14
WO2011033758A2 (en) 2011-03-24
US8513093B2 (en) 2013-08-20
US20120171866A1 (en) 2012-07-05
TW201119081A (en) 2011-06-01
JP2011066051A (ja) 2011-03-31
JP5590837B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
CN102576779A (zh) 包括功能性区域的基板结构和用于转移功能性区域的方法
KR101160137B1 (ko) 기능성 영역의 이설 방법, ｌｅｄ 어레이, ｌｅｄ 프린터 헤드, 및 ｌｅｄ 프린터
RU2416135C2 (ru) Полупроводниковый элемент, способ изготовления полупроводникового изделия и матрица светоизлучающих диодов, полученная с использованием этого способа изготовления
US7501752B2 (en) Color image display unit
KR101168881B1 (ko) 기능성 영역의 이설방법, ｌｅｄ 어레이, ｌｅｄ 프린터 헤드, 및 ｌｅｄ 프린터
US8415230B2 (en) Method for transferring functional regions, LED array, LED printer head, and LED printer
JP5390832B2 (ja) 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP4055405B2 (ja) 電子部品及びその製造方法
KR20200130076A (ko) 디스플레이 장치의 제조 방법, 및 소스 기판 구조체
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003303994A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20120711

C20 Patent right or utility model deemed to be abandoned or is abandoned