CN114050207A - 巨量转移芯片的装置 - Google Patents

巨量转移芯片的装置 Download PDF

Info

Publication number
CN114050207A
CN114050207A CN202111299142.9A CN202111299142A CN114050207A CN 114050207 A CN114050207 A CN 114050207A CN 202111299142 A CN202111299142 A CN 202111299142A CN 114050207 A CN114050207 A CN 114050207A
Authority
CN
China
Prior art keywords
substrate
patterned
chip
adhesive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111299142.9A
Other languages
English (en)
Other versions
CN114050207B (zh
Inventor
陈韦洁
李冠谊
曾文贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN114050207A publication Critical patent/CN114050207A/zh
Application granted granted Critical
Publication of CN114050207B publication Critical patent/CN114050207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开一种巨量转移芯片的装置，其包括第一基板，其中第一基板包括具有芯片连接区用以连接芯片的第一表面、相对于第一表面的第二表面、以及图案化的凹部。图案化的凹部位于第一表面与第二表面的至少其中一者上。至少一部分的图案化的凹部于第一表面的正投影与芯片连接区彼此错开。装置还包括具有第三表面的第二基板，其中第三表面具有芯片接收区用以附接来自第一基板的芯片。

Description

巨量转移芯片的装置
技术领域
本发明涉及一种转移芯片的装置，尤其是涉及巨量转移芯片的装置。
背景技术
发光二极管(light emitting diode,LED)以其体积小、功率低、使用寿命长、高亮度以及主动发光等优点，而被广泛应用于照明及显示等技术领域。微型LED(micro LED)为一种新式的显示技术，具备更好的对比度、更快的反应速度、和更低的能耗。
微型LED是以芯片的形式单独制造，因此在制作显示器的过程中，需将微型LED芯片巨量转移(mass transfer)到另一基板(例如，载板)上。提升微型LED芯片自生长基板转移至另一基板的转移率可有助于后续微型LED显示面板的制造良率。
发明内容
根据本发明的一些实施例，一种巨量转移芯片的装置包括第一基板，其中第一基板包括具有芯片连接区用以连接芯片的第一表面、相对于第一表面的第二表面、以及图案化的凹部。图案化的凹部位于第一表面与第二表面的至少其中一者上，图案化的凹部的深度例如为第一基板的厚度的至少约20％。至少一部分的图案化的凹部于第一表面的正投影与芯片连接区彼此错开。装置还包括具有第三表面的第二基板，其中第三表面具有芯片接收区用以附接来自第一基板的芯片。
根据本发明的一些实施例，一种巨量转移芯片的装置包括具有芯片连接区用此连接芯片的第一基板，以及具有承载层和第一粘着层的第二基板，其中芯片介于第一基板和第二基板之间。第一粘着层具有芯片接收区用以附接来自第一基板的芯片、相对于第一表面并接触承载层的第二表面、以及图案化的凹部。图案化的凹部位于第一表面并与芯片接收区彼此错开。图案化的凹部的深度例如为粘着层的厚度的至少约20％。
本发明的实施例提供巨量转移芯片的装置，可通过在转移芯片的两个基板中的至少一者上形成图案化的凹部，以提升基板平整度或协助排出转移芯片过程中产生在基板之间的气体，由此来改善芯片贴合情况从而提高芯片转移率。
附图说明
阅读以下实施方法时搭配附图以清楚理解本发明的观点。应注意的是，根据业界的标准做法，各种特征并未按照比例绘制。事实上，为了能清楚地讨论，各种特征的尺寸可能任意地放大或缩小。再者，相同的附图标记表示相同的元件。
图1为本发明一些实施例绘示巨量转移芯片的操作的流程图；
图2A为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图2B为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的俯视图；
图2C为本发明一些实施例绘示芯片的剖面图；
图3A为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图3B为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的俯视图；
图4A为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图4B为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的俯视图；
图5A为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图5B为本发明一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的俯视图；
图6A为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图6B为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的俯视图；
图7A为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图7B为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的俯视图；
图8A至图8D为本发明一些实施例绘示第一基板的图案化的凹部的例示性图案样式的示意图；
图9A为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图9B为本发明另一些实施例绘示巨量转移芯片的装置中的第二基板于其中一个操作阶段的俯视图；
图10A为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图10B为本发明另一些实施例绘示巨量转移芯片的装置中的第二基板于其中一个操作阶段的俯视图；
图11A至图11D为本发明一些实施例绘示第二基板的图案化的凹部的例示性样式的示意图；
图12A为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图12B为本发明另一些实施例绘示巨量转移芯片的装置中的第二基板于其中一个操作阶段的俯视图；
图13A至图13D为本发明一些实施例绘示第二基板的图案化的凹部的例示性样式的示意图；
图14A至图14B为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图；
图15为本发明另一些实施例绘示巨量转移芯片的装置于其中一个操作阶段的侧视图。
符号说明
200:装置
210:第一基板
210D:厚度
210E:侧表面
220:芯片
230:外延叠层
230S:侧表面
230T:顶表面
232:P型掺杂半导体层
234:发光层
236:N型掺杂半导体层
238:未掺杂半导体层
240:第一电极
250:第二电极
260:保护层
300:图案化的凹部
310:第二基板
310E:侧表面
312:承载层
314:第一粘着层
314D:厚度
314E:侧表面
320:沟槽
320D:深度
600:沟槽
600D:深度
700:图案化的通孔
900:图案化的凹部
920:沟槽
920D:深度
1000:图案化的通孔
1200:图案化的通孔
1500:第二粘着层
A1:芯片连接区
A2:芯片接收区
A3:区域
A4:区域
A5:区域
A6:区域
A7:区域
B1:间距
B2:间距
B3:间距
B4:间距
L:长度
S1:第一表面
S2:第二表面
S3:第三表面
S4:第四表面
S5:第五表面
S6:第六表面
S100,S120,S140,S160:步骤
具体实施方式
当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为「直接在另一元件上」或「直接连接到」另一元件时，不存在中间元件。如本文所使用的，「连接」可以指物理及/或电连接。再者，「电连接」或「耦合」可为二元件间存在其它元件。
此外，诸如「下」或「底部」和「上」或「顶部」的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的「下」侧的元件将被定向在其他元件的「上」侧。因此，示例性术语「下」可以包括「下」和「上」的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件「下方」或「下方」的元件将被定向为在其它元件「上方」。因此，示例性术语「下面」或「下面」可以包括上方和下方的取向。
本文中使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层及/或区块是可以被理解的。但是这些元件、组件、区域、层及/或区块不应该被这些词汇所限制。这些词汇只限于用来辨别单一元件、组件、区域、层及/或区块。因此，在下文中的一第一元件、组件、区域、层及/或区块也可被称为第二元件、组件、区域、层及/或区块，而不脱离本发明的本意。
本文使用的「约」、「近似」、或「大致上」包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，「约」可以表示在所述值的一个或多个标准偏差内，或±个或％、±、±％、±、±％、±、％内。再者，本文使用的「约」、「近似」或「实质上」可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
请同时参照图1、图2A和图2B。图1为依据本发明一些实施例绘示巨量转移芯片的操作的流程图，图2A为依据本发明一些实施例绘示巨量转移芯片的装置200于其中一个操作阶段的侧视图，以及图2B为依据本发明一些实施例绘示巨量转移芯片的装置200于其中一个操作阶段的俯视图。
首先，在步骤S100中接收第一基板210。第一基板210包括相对的第一表面S1以及第二表面S2，其中第一表面S1上具有芯片连接区A1可用来连接芯片220。第一基板210可包括蓝宝石基板(sapphire substrate)、氮化镓基板(gallium nitride substrate)、氮化铝基板(aluminum nitride substrate)、硅基板(silicon substrate)、砷化镓基板(galliumarsenide substrate)、碳化硅基板(silicon carbide substrate)、或其他适用于基板的材料。在一些实施例中，第一基板210可为形成芯片220的生长基板，在此实施例中，第一基板210通常为蓝宝石基板。
芯片220以矩阵方式排列于第一基板210的第一表面S1上。在一些实施例中，芯片220可为发光二极管芯片。除此之外，当每一个芯片220尺寸在微米(micron)等级时，芯片220可视为微型芯片。举例来说，每一个芯片220的对角线长度L在约1微米至约100微米的范围内，在优选的例子中，每一芯片220的对角线长度L落在约10微米至约50微米的范围内。当芯片220在微米等级的实施例时，芯片220可为微型发光二极管芯片。在一些实施例中，芯片220可为倒装(flip-chip)式微型发光二极管芯片，其中倒装式微型发光二极管芯片的电极与发光面位于相对侧上。在其他的实施例中，芯片220可以是水平式微型发光二极管芯片(电极与发光面位于相同侧)，但本发明不限于上述的列举。
请参照图2C，图2C为依据本发明一些实施例绘示芯片220的剖面图。芯片220可包括外延叠层230、第一电极240、第二电极250和保护层260。外延叠层230包括P型掺杂半导体层232、发光层234、N型掺杂半导体层236以及未掺杂半导体层238。发光层234位于P型掺杂半导体层232以及N型掺杂半导体层236之间。未掺杂半导体层238位于N型掺杂半导体层236与第一基板210之间。
未掺杂半导体层238可作为低温成核层或缓冲层。当未掺杂半导体层238作为低温成核层时，未掺杂半导体层238可包括氮化镓(GaN)。当未刻意掺杂的半导体层218作为低温成核层时，其主要成分氮化铝(AlN)或经由非外延成长过程中形成的缓冲层，例如是氮化镓(GaN)、氮化铝(AlN)、碳化硅(SiC)、或含有碳材料或碳共价键结的组合。
本发明的芯片220以氮化镓系的发光二极管作为例示性实施例。在氮化镓系的发光二极管的实施例中，P型掺杂半导体层232可以是P型氮化镓层(p-GaN)，以及N型掺杂半导体层236可以是N型氮化镓层(n-GaN)。除此之外，发光层234，也称为主动(有源)层，的结构可由多层氮化铟镓(InGaN)和多层氮化镓(GaN)交错堆叠而成的多重量子阱结构(multiplequantum well,MQW)。未掺杂半导体层238可以是未掺杂的氮化镓层(u-GaN)。
第一电极240和第二电极250可包括导电材料。在一些实施例中，第一电极240和第二电极250的材料可包括铟(In)、锡(Sn)、铝(Al)、金(Au)、铂(Pt)、铟(In)、锌(Zn)、锗(Ge)、银(Ag)、铅(Pb)、钯(Pd)、铜(Cu)、铍化金(AuBe)、铍化锗(BeGe)、镍(Ni)、锡化铅(PbSn)、铬(Cr)、锌化金(AuZn)、钛(Ti)、钨(W)、钨化钛(TiW)、其他合适的材料、或上述的组合。在一些实施例中，第一电极240和第二电极250包括透明导电材料，例如铟锡氧化物(indium tinoxide,ITO)、铟锌氧化物(indium zinc oxide,IZO)、或透明金属层，本发明不限于上述的列举。
保护层260覆盖外延叠层230的至少一部分侧表面230S以及外延叠层230的顶表面230T。保护层260可提供电性隔绝、保护或反射光线的作用。保护层260的材料可包括二氧化硅、氮化硅、或两种不同折射率材料的堆叠组合，而本发明不以上述列举为限。
芯片220设置于第一基板210的第一表面S1上，其中第一基板210的第一表面S1为粗糙面，如图2C所示。
请同时参照图1、图3A和图3B。图3A为依据本发明一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图。图3B为依据本发明一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的俯视图。在图3B所示的俯视图中，由于观察面为第二表面S2，此视角无法观察到位于第一表面S1的芯片220，因此在第二表面S2中以断线绘示出芯片220所处的例示性位置。
巨量转移芯片220的装置200进一步包括第二基板310。在步骤S120中，翻转第一基板210后设置第一基板210至第二基板310上，其中第一基板210的第一表面S1面向第二基板310，而第一基板210的第二表面S2暴露于外。换句话说，第一表面S1中用以连接芯片220的芯片连接区A1位于第一基板210与第二基板310之间。第二基板310具有相对的第三表面S3和第四表面S4，其中第三表面S3面向第一基板210的第一表面S1，并且第三表面S3具有芯片接收区A2可用以附接来自第一基板210的芯片220。
第二基板310具有承载层312和第一粘着层314。在一些实施例中，第二基板310是由承载层312和第一粘着层314所组成的双层结构，其中第二基板310的第三表面S3位于第一粘着层314上，第二基板310的第四表面S4位于承载层312上。在一些实施例中，承载层312可包括玻璃基板、硅基板、蓝宝石基板、薄膜晶体管(thin film transistor,TFT)基板或者是其他类型的基板。在一些实施例中，第一粘着层314可包括环氧(epoxy)树脂、硅胶(silicon)树脂、聚酰亚胺(polyimide,PI)、或压克力树脂(聚甲基丙烯酸甲酯,poly(methyl 2-methylpropenoate),PMMA)。
第一基板210的平整度可影响芯片220自第一基板210转移在第二基板310的转移率。第一基板210在制作工艺中可能因外力、操作温度、或是形成在第一基板210上的异质材料(例如，芯片220)对第一基板210产生不均匀的应力而导致第一基板210形变(例如，翘曲(warp/warpage))。第一基板210的形变，可进一步导致第一基板210的芯片220无法有效接触到第二基板310的芯片接收区A2，或是在后续激光剥离(laser lift-off,LLO)制作工艺中，因剥离反应无法如期发生而使芯片220无法从第一基板210离开(稍后讨论)。为了提升第一基板210的平整度，通过在第一基板210形成图案化的凹部300，由此释放第一基板210的不均匀的应力以减少第一基板210形变。
在一些实施例中，在步骤S120之后，对第一基板210进行图案化以形成图案化的凹部300在第一基板210的第二表面S2上。
第二表面S2上的图案化的凹部300于第一表面S1具有正投影区域A3。由于图案化的凹部300于第一基板210的配置可依据产品设计或制作工艺需求而调整，因此，图案化的凹部300于第一表面S1的正投影区域A3可部分地与芯片连接区A1重叠。然而，为了使每一个芯片220的生产条件大致上相等以减少对芯片220一致性的影响，在一些实施例中，正投影区域A3与芯片220彼此错开。换言之，正投影区域A3与芯片连接区A1不重叠。
图案化的凹部300可包括位于第二表面S2上的沟槽320，沟槽320不贯穿第一基板210，如图3A和图3B所示。换句话说，沟槽320具有深度320D小于第一基板210的厚度210D。在一些实施例中，图案化的凹部300具有的沟槽320的深度320D为第一基板210的厚度210D的约20％至约80％的范围内，例如厚度210D的20％、30％、40％、50％、60％、70％、或80％。在一些实施例中，图案化的凹部300具有的沟槽320的深度320D为第一基板210的厚度210D的约50％。
图案化的凹部300可通过切割第一基板210的第二表面S2形成。在一些实施例中，切割第一基板210以形成图案化的凹部300的方法包括使用激光加工、使用光刻制作工艺或使用机械加工。详细而言，在使用激光加工的方法中，将激光(未绘出)对焦于第一基板210上，以形成图案化的凹部300。在使用激光加工的实施例中，激光可为，例如但不限于，皮秒激光、飞秒激光、准分子激光、或任何可调控深度的激光。因高能量密度的激光照射在特定位置，使得位于此位置的材料温度升高并达到熔点或沸点，由此除去位于此位置的材料以达到切割和图案化的功能。
图3A与图3B所示的实施例为在步骤S120之后形成图案化的凹部300。在另一些实施例中，可在步骤S120之前，先对第一基板210进行图案化以形成图案化的凹部300在第一基板210的第二表面S2上。换句话说，可在步骤S120之前或之后形成图案化的凹部300在第一基板210的第二表面S2上。
请同时参照图1、图4A和图4B。图4A为依据本发明一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图。图4B为依据本发明一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的俯视图。
在步骤S140中，移除第一基板210。可通过激光剥离制作工艺、光化学反应法或光物理反应法来移除第一基板210。在激光剥离制作工艺的实施例中，选用的激光光源可包括可发出波长为248纳米的氟化氪(KrF)准分子激光(excimer laser)、可发出波长为266纳米的半导体泵固体(diode-pumped solid-state,DPSS)激光、或可发出波长为355纳米的半导体泵固体(Diode-pumped Solid-State,DPSS)激光，并且本发明不以此为限制。
在激光剥离制作工艺中，具有较高能量的激光使芯片220中的半导体材料产生还原反应。详细而言，本发明中例示性的芯片220中，未掺杂半导体层238(如未掺杂氮化镓层)的氮化镓在激光的影响下发生还原反应，而产生金属镓(Ga)以及氮气(N2)，其中氮气可有助芯片220自第一基板210剥离并使芯片220贴合至第二基板310上。还原反应过程中，氮气逸散至大气中。
如果第一基板210在不平整的状态下进行激光剥离，氮气可能无法顺利地逸散至大气之中，而使芯片220无法自第一基板210离开。在一些实施例中，第一基板210的形变可能会造成局部封闭空间，此封闭空间由第一基板210、第二基板310或芯片220所形成。氮气在前述封闭空间中未能有效地排出至大气中，导致局部高浓度的氮气。因此，根据勒沙特列原理，局部高浓度的氮气可能无法让还原反应持续产生，导致部分的芯片220无法从第一基板210转移至第二基板310。
因此，形成图案化的凹部300以提升第一基板210的平整度，除了可使芯片220在步骤S120中有效接触到第二基板310的芯片接收区A2之外，也可在激光剥离制作工艺(例如，步骤S140)中减少氮气的积累在第一基板210和第二基板310之间，使还原反应如期发生而让芯片220从第一基板210剥离。
请同时参照图1、图5A和图5B。图5A为依据本发明一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图。图5B为依据本发明一些实施例绘示巨量转移芯片的装置200于其中一个操作阶段的俯视图。
在步骤S160中，芯片220留在第二基板310上。详细而言，芯片220经转移后，设置在第二基板310的第一粘着层314的第三表面S3上。
在一些实施例中，若前一步骤S140使用激光剥离操作，还原反应所产生的氮气逸散至大气中，而产生的金属镓(Ga)可于此步骤S160中移除。举例来说，产生的金属镓(Ga)可通过酸性溶液或气体来移除。在一些实施例中，酸性溶液可包括盐酸(HCl)，本发明并不以此为限制。在一些其他的实施例中，可依据不同的生成金属而选用不同的酸性溶液。
在巨量转移芯片220的装置200中，通过形成图案化的凹部300在第一基板210的第二表面S2上来提升第一基板210的平整度，由此提高芯片220的转移率。除了形成图案化的凹部300的第二表面S2之外，也可形成图案化的凹部300在第一基板210的第一表面S1上。再者，图案化的凹部300可包括盲槽或是通孔，其中通孔连通第一表面S1和第二表面S2。详细说明如后文所述。
应理解的是，以下实施例中将仅针对制作图案化的凹部300进行描述。再者，图案化的凹部300的制作时机可在步骤S120之前，或介于步骤S120和步骤S140之间。其余在图1中的步骤都大致上如前文所述，因此而不再详述。
请同时参照图1、图6A和图6B。图6A为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图，图6B为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的俯视图。此外，在图6B所示的俯视图中，由于观察面为第二表面S2，此视角无法观察到位于第一表面S1的芯片220和图案化的凹部300，因此在第二表面S2中以断线绘示出芯片220和图案化的凹部300所在的例示性位置。
在步骤S120之后，第一基板210的第一表面S1会面向第二基板310，而第一基板210的第二表面S2暴露于外。在如图6A和图6B所示的实施例中，图案化的凹部300在第一基板210的第一表面S1上。换言之，图案化的凹部300和用以连接芯片220的芯片连接区A1位于相同一侧，并介于第一基板210与第二基板310之间。
由于图案化的凹部300和用以连接芯片220的芯片连接区A1位于相同一侧(例如，第一表面S1)，因此，图案化的凹部300于第一表面S1所在位置与芯片220彼此错开。换言之，图案化的凹部300的区域A4与芯片连接区A1不重叠。
如图6A与图6B所示，图案化的凹部300包括位于第一表面S1上的沟槽600，沟槽600不贯穿第一基板210。换句话说，沟槽600具有深度600D小于第一基板210的厚度210D。在一些实施例中，图案化的凹部300具有的沟槽600的深度600D为第一基板210的厚度210D的约20％至约80％的范围内，例如厚度210D的20％、30％、40％、50％、60％、70％、或80％。在一些实施例中，图案化的凹部300具有的沟槽600的深度600D为第一基板210的厚度210D的约50％。
当第一表面S1上的沟槽600连通至第一基板210的侧表面210E时，沟槽600也可具有排气通道的功能。在使用激光剥离以移除第一基板210的过程(例如，步骤S140)中，沟槽600可将产生的氮气引导至第一基板210的侧表面210E而排出。由此减少氮气积累在第一基板210和第二基板310之间，有助于还原反应的进行以及芯片220的转移率。
图案化的凹部300可通过切割第一基板210的第一表面S1形成，其中切割第一基板210的第一表面S1的方法实质上等同切割第一基板210的第二表面S2的方法，故在此不再详述。
由于在步骤S120之后，第一表面S1未暴露在外，不利进行切割第一基板210的第一表面S1。因此，仅能在步骤S120之前形成图案化的凹部300在第一基板210的第一表面S1上。
请同时参照图1、图7A和图7B。图7A为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图，图7B为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的俯视图。此外，在图7B所示的俯视图中，由于观察面为第二表面S2，此视角无法观察到位于第一表面S1的芯片220，因此在第二表面S2中以断线绘示出芯片220所在的例示性位置。
应理解的是，以下实施例中将仅针对制作图案化的凹部300进行描述。再者，图案化的凹部300的制作时机可在步骤S120之前，或介于步骤S120和步骤S140之间。其余在图1中的步骤都大致上如前文所述，因此而不再详述。
如图7A和图7B所示，图案化的凹部300可包括图案化的通孔700，其中图案化的通孔700连通第一表面S1和第二表面S2。换言之，图案化的通孔700贯穿第一基板210。图案化的通孔700在第一表面S1所在位置与芯片220彼此错开，意即图案化的通孔700的区域A5与芯片连接区A1不重叠。图案化的通孔700的形成包括使用激光加工、使用光刻制作工艺或使用机械加工，相似于前文切割第一基板210的方法。
图案化的通孔700也可具有排气通道的功能。在使用激光剥离以移除第一基板210的过程(例如，步骤S140)中，图案化的通孔700可将产生的氮气引导从第一表面S1自第二表面S2而排出。由此减少氮气积累在第一基板210和第二基板310之间，有助于还原反应的进行以及芯片220的转移率。
在图3A、图3B、图6A、图6B、图7A和图7B所示的实施例中，图案化的凹部300可形成于第一基板210的第一表面S1或第二表面S2的至少一者上。换句话说，图案化的凹部300可包括位于第二表面S2的沟槽320、位于第一表面S1的沟槽600、连通第一表面S1和第二表面S2的图案化的通孔700、或上述的组合。当图案化的凹部300为沟槽320/600时，图案化的凹部300的深度为第一基板210的厚度210D约20％至约80％。
请参照图8A至图8D，图8A至图8D为依据本发明一些实施例绘示第一基板210的图案化的凹部300的例示性图案样式。图8A至图8D的图案化的凹部300的图案可彼此任意组合，并且图案化的凹部300可包括沟槽或是通孔。当图案化的凹部300包括沟槽时，图案化的凹部300的沟槽可设置于第二表面S2或第一表面S1。
图8A的图案化的凹部300可穿过第一基板210的中间部分并连接到第一基板210的侧表面210E。图8A的图案化的凹部300可为数个线状结构，这些线状结构可彼此交错。交错的线状结构所包围的区域内可包含一个或多个芯片220。图8B的图案化的凹部300跨越第一基板210的两侧侧表面210E但未通过第一基板210的中间部分。类似于图8A，图8B的图案化的凹部300可为数个线状结构，这些线状结构可彼此交错。交错的线状结构所包围的区域内可包含一个或多个芯片220。
图8C的图案化的凹部300为离散图案在第一基板210上，未连接至第一基板210的侧表面210E。图8D的图案化的凹部300连接第一基板210的侧表面210E。相似于图8C，为离散图案设置在第一基板210的侧表面210E上。任何图案化的凹部300的图案形式具有释放应力或是作为排气通道的用途，都在本发明的精神和范畴之内。
在巨量转移芯片220的装置200中，除了形成图案化的凹部300在第一基板210上，也可形成图案化的凹部在第二基板310上以提高芯片220的转移率。详细说明如后文所述。
同样地，应理解的是，以下实施例中将仅针对制作图案化的凹部进行描述。再者，图案化的凹部的制作时机可在步骤S120之前，或介于步骤S120和步骤S140之间。其余在图1中的步骤都大致上如前文所述，因此而不再详述。
请同时参照图1、图9A和图9B。图9A为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图，图9B为依据本发明另一些实施例绘示巨量转移芯片220的装置200中的第二基板310于其中一个操作阶段的俯视图。
在步骤S120之后，第一基板210的第一表面S1会面向第二基板310的第三表面S3，而第二基板310的第四表面S4暴露于外。在如图9A和图9B所示的实施例中，图案化的凹部900在第二基板310的第三表面S3上。换言之，图案化的凹部900和用以附接芯片220的芯片接收区A2位于相同一侧，并介于第一基板210与第二基板310之间。图案化的凹部900于第三表面S3所在位置与芯片220彼此错开。换言之，图案化的凹部900的区域A6与芯片接收区A2不重叠。
图案化的凹部900可包括位于第三表面S3上的沟槽920，沟槽920不贯穿第二基板310的第一粘着层314，如图9A和图9B所示。换句话说，沟槽920具有深度920D小于第一粘着层314的厚度314D。在一些实施例中，图案化的凹部900具有的沟槽920的深度920D为第一粘着层314的厚度314D的约20％至约80％之间，例如厚度210D的20％、30％、40％、50％、60％、70％、或80％。在一些实施例中，图案化的凹部900具有的沟槽920的深度920D为第一粘着层314的厚度314D的约50％。
在使用激光剥离以移除第一基板210(例如，步骤S140)的情况下，在第三表面S3上的沟槽920需连通至第一粘着层314的侧表面314E，以提供排气通道的功能。图案化的凹部900的沟槽920可将产生的氮气引导至第一粘着层314的侧表面314E而排出，由此减少氮气积累在第一基板210和第二基板310之间，有助于还原反应的进行以及芯片220的转移率。
图案化的凹部900的沟槽920可通过图案化第二基板310的第一粘着层314而形成。在一些实施例中，图案化第一粘着层314的方法包括使用激光加工、使用光刻制作工艺或使用机械加工。在一些使用光刻制作工艺的实施例中，首先，通过光刻制作工艺形成图案化光致抗蚀剂在第一粘着层314上；接下来，使用适合的蚀刻剂来移除部分的第一粘着层314，蚀刻剂通过图案化光致抗蚀剂将图案(此图案相应于图案化的凹部900的图案)转移至第一粘着层314上，由此在第一粘着层314上形成了图案化的凹部900。
由于在步骤S120之后第三表面S3未暴露在外，不利进行图案化第二基板310的第三表面S3。因此，需在步骤S120之前形成图案化的凹部900的沟槽920在第二基板310的第三表面S3上。
请同时参照图1、图10A和图10B。图10A为依据本发明另一些实施例绘示巨量转移芯片的装置200于其中一个操作阶段的侧视图，图10B为依据本发明另一些实施例绘示巨量转移芯片的装置200中的第二基板310于其中一个操作阶段的俯视图。
应理解的是，以下实施例中将仅针对制作图案化的凹部900进行描述。再者，图案化的凹部900的制作时机可在步骤S120之前，或介于步骤S120和步骤S140之间。其余在图1中的步骤都大致上如前文所述，因此而不再详述。
如图10A和图10B所示，图案化的凹部900可包括图案化的通孔1000，其中图案化的通孔1000贯通第一粘着层314并连通第一粘着层314的第三表面S3和第五表面S5，其中第五表面S5与第三表面S3相对并接触承载层312。图案化的通孔1000在第三表面S3所在位置与芯片220彼此错开，意即图案化的通孔1000的区域A7与芯片接收区A2不重叠。
在使用激光剥离以移除第一基板210(例如，步骤S140)的情况下，图案化的通孔1000需连通至第一粘着层314的侧表面314E，或是图案化的通孔1000需搭配具有连通至侧表面314E的沟槽920，以使产生的氮气引导至第一粘着层314的侧表面314E而排出，由此减少氮气积累在第一基板210和第二基板310之间，有助于还原反应的进行以及芯片220的转移率。
图案化的通孔1000的形成包括使用激光加工、使用光刻制作工艺或使用机械加工，相似于前述的图案化第一粘着层314的方法。由于在步骤S120之后第三表面S3未暴露在外，不利进行图案化第二基板310的第三表面S3。因此，需在步骤S120之前形成图案化的通孔1000在第二基板310的第三表面S3上。
请参照图11A至图11D，图11A至图11D为依据本发明一些实施例绘示第二基板310的第一粘着层314的图案化的凹部900的例示性图案样式。图11A至图11D的图案化的凹部900的图案可彼此任意组合，并且在第一粘着层314上的图案化的凹部900可包括沟槽920、通孔1100、或上述的组合。
图11A的图案化的凹部900可穿过第一粘着层314的中间部分并连接到第一粘着层314的侧表面314E。图11A的图案化的凹部900可为数个线状结构，这些线状结构可彼此交错。交错的线状结构所包围的区域内可包含一个或多个芯片接收区A2。图11B的图案化的凹部900跨越第一粘着层314的两侧侧表面314E但未通过第一粘着层314的中间部分。类似于图11A，图11B的图案化的凹部900可为数个线状结构，这些线状结构可彼此交错。交错的线状结构所包围的区域内可包含一个或多个芯片接收区A2。
图11C的图案化的凹部900包括设置在第一粘着层314上的离散图案，以及同时包括线状结构，其中线状结构连接离散图案和第一粘着层314的侧表面314E，以将产生的氮气引导至侧表面314E排出。图11D的图案化的凹部900包括设置在第一粘着层314的侧表面314E上的离散图案。相似于图11C，图11D的图案化的凹部900可包括线状结构，其中线状结构连接至离散图案。线状结构的路径可接近第一粘着层314的中心区域，由此将产生的氮气引导至第一粘着层314的侧表面314E，避免氮气积累于在第一基板210和第二基板310之间。任何图案化的凹部900的图案形式具有作为排气通道的用途，都在本发明的精神和范畴之内。
请同时参照图1、图12A和图12B。图12A为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图，图12B为依据本发明另一些实施例绘示巨量转移芯片220的装置200中的第二基板310于其中一个操作阶段的俯视图。
应理解的是，以下实施例中将仅针对制作图案化的凹部900进行描述。再者，图案化的凹部900的制作时机可在步骤S120之前，或介于步骤S120和步骤S140之间。其余在图1中的步骤都大致上如前文所述，因此而不再详述。
如图12A和图12B所示的实施例中，图案化的凹部900可包括在第一粘着层314的图案化的通孔1000以及在承载层312的图案化的通孔1200，其中图案化的通孔1000贯通第一粘着层314而图案化的通孔1200贯通承载层312。图案化的通孔1000在第三表面S3所在位置与芯片220彼此错开，意即图案化的通孔1000的区域A7与芯片接收区A2不重叠。
在使用激光剥离以移除第一基板210(例如，步骤S140)的情况下，产生的氮气可通过图案化的通孔1000和图案化的通孔1200排出，因所以可减少氮气积累在第一基板210和第二基板310之间，有助于还原反应的进行以及芯片220的转移率。
在一些实施例中，图案化的通孔1000与图案化的通孔1200在同一制作工艺中同时形成，因此图案化的通孔1000的位置与图案化的通孔1200的位置一致。制作工艺包括使用激光加工、使用光刻制作工艺或使用机械加工。
由于在步骤S120之后第三表面S3未暴露在外，不利进行图案化第二基板310的第三表面S3。因此，需在步骤S120之前形成图案化的通孔1000在第一粘着层314上以及图案化的通孔1200在承载层312上。
请参照图13A至图13D，图13A至图13D为依据本发明一些实施例绘示第二基板310的图案化的凹部900的例示性图案样式，尤其是在第一粘着层314上的图案化的通孔1000以及在承载层312上的图案化的通孔1200的例示性图案样式。图13A至图13D的图案化的凹部900的图案可彼此任意组合。再者，第二基板310上的图案化的凹部900更包括沟槽920。
图13A的图案化的凹部900可穿过第二基板310的中间部分并连接到第二基板310的侧表面310E。图13A的图案化的凹部900可为数个线状结构，这些线状结构可彼此交错。交错的线状结构所包围的区域内可包含一个或多个芯片接收区A2。图11B的图案化的凹部900跨越第二基板310的两侧侧表面310E但未通过第二基板310的中间部分。类似于图13A，第13B图的图案化的凹部900可为数个线状结构，这些线状结构可彼此交错。交错的线状结构所包围的区域内可包含一个或多个芯片接收区A2。
图13C的图案化的凹部900包括在第二基板310上的离散图案。因为产生的氮气可通过图案化的通孔1000和图案化的通孔1200排出，因此，相较于图11C，图13C的离散图案未必搭配线状结构作为排气通道。图13D的图案化的凹部900包括设置在第二基板310的侧表面310E上的离散图案。图13D的图案化的凹部900可包括线状结构，其中线状结构连接至离散图案。线状结构的路径可接近第二基板310的中心区域，由此将中心区域产生的氮气引导排出，避免氮气积累于在第一基板210和第二基板310之间。任何图案化的凹部900的图案形式具有作为排气通道的用途，都在本发明的精神和范畴之内。
请参照图14A和图14B，图14A至图14B为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图。在巨量转移芯片220的装置200中，可同时具有图案化的凹部300在第一基板210上，以及图案化的凹部900在第二基板310上以提高芯片220的转移率。在一些实施中，第一基板210的图案化的凹部300的图案相应于第二基板310的图案化的凹部900。在另一些实施中，第一基板210的图案化的凹部300的图案不相应于第二基板310的图案化的凹部900。
应理解的是，以下实施例中将仅针对制作图案化的凹部300/900进行描述。再者，图案化的凹部300/900的制作时机可在步骤S120之前，或介于步骤S120和步骤S140之间。其余在图1中的步骤都大致上如前文所述，因此而不再详述。
如图14A所示，当第一基板210的图案化的凹部300中相邻凹部之间存在至少一个芯片220时，第一基板210的图案化的凹部300中相邻凹部的间距B1至少大于一个芯片连接区A1。同样地，当第二基板310的图案化的凹部900中相邻凹部之间存在至少一个芯片接收区A2时，第二基板310的图案化的凹部900中相邻凹部的间距B2至少大于一个芯片接收区A2。
如图14B所示，当第一基板210的图案化的凹部300中相邻凹部之间无设置任何芯片220时，第一基板210的图案化的凹部300中相邻凹部的间距B3可小于一个芯片连接区A1。同样地，当第二基板310的图案化的凹部900中相邻凹部之间无设置任何芯片接收区A2时，第二基板310的图案化的凹部900中相邻凹部的间距B4可小于一个芯片接收区A2。
请参照图15，图15为依据本发明另一些实施例绘示巨量转移芯片220的装置200于其中一个操作阶段的侧视图。装置200的第二基板310进一步包括第二粘着层1500。在一些实施例中，第二基板310是由承载层312、第一粘着层314、和第二粘着层1500所组成的三层结构，其中第一粘着层314和第二粘着层1500分别设置在承载层312的相对两侧上。第一粘着层314具有相对的第三表面S3和第五表面S5，其中第三表面S3面向第一基板210的第一表面S1且第五表面S5接触承载层312。第二粘着层1500具有相对的第四表面S4和第六表面S6，其中第四表面S4接触承载层312。除此之外，第二粘着层1500可搭配本发明的各种实施例，例如在图15中，第二粘着层1500搭配具有沟槽320的图案化的凹部300在第一基板210上，以及具有图案化的通孔1000的图案化的凹部900在第一粘着层314上。
当异质材料之间经贴合之后形成具有多层结构的第二基板310后(例如图3A具双层结构的第二基板310)，由于材料特性的差异，例如热膨胀系数的差异，使得第二基板310产生不平整的形貌，例如翘曲。举例来说，第一粘着层314的设置可能造成承载层312一侧受到不均的应力(例如，弯曲向上(未绘出))而造成整体第二基板310的翘曲。此时，可设置第二粘着层1500在承载层312的相异侧，通过第二粘着层1500提供反向(例如，弯曲向下(未绘出))的应力，与第一粘着层314的应力相抗衡，由此提升第二基板310的整体平整度。
在一些实施例中，第二粘着层1500的厚度1500D较第一粘着层314的厚度314D厚。举例来说，第二粘着层1500的厚度1500D比第一粘着层314的厚度314D的比值为约1.2至约1.5。换言之，第二粘着层1500的厚度1500D较该第一粘着层314的厚度314D多约20％至约50％。在一些实施例中，第一粘着层314的厚度314D可为约50微米至约100微米之间，例如50、60、70、80、90、或100微米。在一些实施例中，第二粘着层1500的厚度1500D可为约60微米至约150微米之间，例如60、70、80、90、100、110、120、130、140或150微米。
再者，为了降低后续激光制作工艺中第二粘着层1500的影响，第二粘着层1500的材料可相异于第一粘着层314的材料。当第二粘着层1500的材料相异于第一粘着层314的材料时，第二粘着层1500和第一粘着层314在特定波长的激光照射下可能会呈现出不同的作用，例如相异的吸收度或穿透度。在一些实施例中，第二粘着层1500的材料可包括环氧树脂、硅胶树脂或类似者。在一些实施例中，第一粘着层314的材料可包括聚酰亚胺、压克力树脂或类似者。
举例来说，在使用具有355纳米波长的激光的实施例中，具有前述材料中至少一者的第二粘着层1500对355纳米波长的激光的吸收度为0至约20％，而具有前述材料中至少一者的第一粘着层314对355纳米波长的激光的吸收度为约80％至100％。换句话说，具有355纳米波长的激光大致上可穿透第二粘着层1500，而具有355纳米波长的激光则因第一粘着层314的吸收而无法穿透第一粘着层314。
综合以上，本发明的实施例提供巨量转移芯片的装置，通过在转移芯片的两个基板中的至少一者上形成图案化的凹部，以提升基板平整度或有助于转移芯片过程中产生在基板之间的气体排出，由此来改善芯片贴合情况从而提高芯片转移率。
以上概略说明了本发明数个实施例的特征，使本领域普通技术人员对于本发明可更为容易理解。任何本领域普通技术人员应了解到本说明书可轻易作为其他结构或制作工艺的变更或设计基础，以进行相同于本发明实施例的目的及/或获得相同的优点。任何本领域普通技术人员也可理解与上述等同的结构并未脱离本发明的精神及保护范围内，且可在不脱离本发明的精神及范围内，可作更动、替代与修改。

Claims (14)

1.一种巨量转移芯片的装置，包括：
第一基板，包括：
第一表面，该第一表面具有芯片连接区用以连接芯片；
第二表面，与该第一表面相对；以及
图案化的凹部，位于该第一表面与该第二表面的至少其中一者上，并且至少一部分的该图案化的凹部于该第一表面的正投影与该芯片连接区彼此错开；以及
第二基板，具有第三表面，其中该第三表面具有芯片接收区用以附接来自该第一基板的该芯片。
2.如权利要求1所述的巨量转移芯片的装置，其中该图案化的凹部包括图案化的通孔，该图案化的通孔连通该第一表面与该第二表面。
3.如权利要求2所述的巨量转移芯片的装置，其中该图案化的通孔位于该第一表面的位置与该芯片连接区彼此错开。
4.如权利要求1所述的巨量转移芯片的装置，其中该图案化的凹部位于该第二表面上。
5.如权利要求1所述的巨量转移芯片的装置，其中该第二基板包括：
第一粘着层，其中该第三表面位于该第一粘着层上；
第四表面，与该第三表面相对；以及
第二粘着层，其中该第四表面位于该第二粘着层上。
6.如权利要求5所述的巨量转移芯片的装置，进一步包括激光源以提供激光，其中该第一粘着层对该激光的吸收度与该第二粘着层对该激光的吸收度彼此相异。
7.一种巨量转移芯片的装置，包括：
第一基板，包括芯片连接区用以连接芯片；
第二基板，其中该芯片介于该第一基板与该第二基板之间，该第二基板包括承载层和第一粘着层，其中该第一粘着层包括：
第一表面，具有芯片接收区用以附接来自该第一基板的该芯片；
第二表面，与该第一表面相对，该第二表面接触该承载层的一侧；以及
图案化的凹部，该图案化的凹部位于该第一表面并与该芯片接收区彼此错开。
8.如权利要求7所述的巨量转移芯片的装置，其中该图案化的凹部包括沟槽，该沟槽连通至该第一粘着层的侧表面。
9.如权利要求8所述的巨量转移芯片的装置，其中该沟槽的深度为该第一粘着层的厚度的约20％至约80％之间。
10.如权利要求7所述的巨量转移芯片的装置，其中该图案化的凹部包括第一图案化的通孔，该第一图案化的通孔连通该第一表面与该第二表面。
11.如权利要求10所述的巨量转移芯片的装置，其中该承载层具有第二图案化的通孔，该第二图案化的通孔的位置与该第一图案化的通孔的位置一致。
12.如权利要求7所述的巨量转移芯片的装置，进一步包括第二粘着层，设置于该承载层的另一侧并接触该承载层。
13.如权利要求12所述的巨量转移芯片的装置，其中该第二粘着层的厚度较该第一粘着层的厚度多约20％至约50％。
14.如权利要求12所述的巨量转移芯片的装置，进一步包括激光源，以提供激光，其中当该第一粘着层在该激光下为吸收状态时，该第二粘着层为穿透状态。
CN202111299142.9A 2021-05-05 2021-11-04 巨量转移芯片的装置 Active CN114050207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110116277A TWI823087B (zh) 2021-05-05 2021-05-05 巨量轉移晶片的裝置
TW110116277 2021-05-05

Publications (2)

Publication Number Publication Date
CN114050207A true CN114050207A (zh) 2022-02-15
CN114050207B CN114050207B (zh) 2023-11-10

Family

ID=80207205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111299142.9A Active CN114050207B (zh) 2021-05-05 2021-11-04 巨量转移芯片的装置

Country Status (3)

Country Link
US (1) US20220359249A1 (zh)
CN (1) CN114050207B (zh)
TW (1) TWI823087B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826975B (zh) * 2022-03-22 2023-12-21 庫力索法高科股份有限公司 巨量轉移的系統及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
CN101740493A (zh) * 2008-11-04 2010-06-16 佳能株式会社 功能区域的移设方法和led阵列、打印机头及打印机
CN102576779A (zh) * 2009-09-15 2012-07-11 佳能株式会社 包括功能性区域的基板结构和用于转移功能性区域的方法
CN111628053A (zh) * 2019-02-27 2020-09-04 錼创显示科技股份有限公司 微型发光二极管载板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166114B2 (en) * 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
CN107210293B (zh) * 2014-12-19 2019-12-17 Glo公司 背板上的发光二极管阵列及其制造方法
US10600823B2 (en) * 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
TWI739949B (zh) * 2016-11-15 2021-09-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
WO2019088763A1 (ko) * 2017-11-02 2019-05-09 엘지이노텍 주식회사 반도체 소자
KR102483533B1 (ko) * 2017-11-02 2023-01-02 엘지이노텍 주식회사 반도체 소자 어레이 및 그 제조방법
TWI724407B (zh) * 2018-04-12 2021-04-11 鴻海精密工業股份有限公司 微型發光二極體顯示面板及其製備方法
CN110034212A (zh) * 2019-04-26 2019-07-19 中国科学院长春光学精密机械与物理研究所 垂直结构条形Micro-LED的制备方法及转印方法
US11721786B2 (en) * 2019-06-27 2023-08-08 Intel Corporation Micro light-emitting diode displays having color correction films applied thereto

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
CN101740493A (zh) * 2008-11-04 2010-06-16 佳能株式会社 功能区域的移设方法和led阵列、打印机头及打印机
CN102576779A (zh) * 2009-09-15 2012-07-11 佳能株式会社 包括功能性区域的基板结构和用于转移功能性区域的方法
CN111628053A (zh) * 2019-02-27 2020-09-04 錼创显示科技股份有限公司 微型发光二极管载板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826975B (zh) * 2022-03-22 2023-12-21 庫力索法高科股份有限公司 巨量轉移的系統及方法

Also Published As

Publication number Publication date
US20220359249A1 (en) 2022-11-10
CN114050207B (zh) 2023-11-10
TWI823087B (zh) 2023-11-21
TW202245310A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
EP1727218B1 (en) Method of manufacturing light emitting diodes
TWI420693B (zh) 發光二極體及其製程
US7763901B2 (en) Electronic device, method of producing the same, light-emitting diode display unit, and method of producing the same
KR101076159B1 (ko) 반도체 발광 소자
US20110133216A1 (en) Method of manufacturing semiconductor light emitting device and stacked structure body
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
JP2006066868A (ja) 固体素子および固体素子デバイス
US8981398B2 (en) Semiconductor light emitting device and method for manufacturing the same
TWI617052B (zh) 半導體裝置之製造方法
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US20130168721A1 (en) Light emitting device
CN111430522A (zh) Led芯片、led显示屏模组及制作方法
JP2020068313A (ja) 発光素子および表示装置の製造方法
CN114050207B (zh) 巨量转移芯片的装置
JP2007180302A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR20120030430A (ko) 발광 반도체 디바이스 및 제조방법
US20220376151A1 (en) Display device and method of fabricating thereof
CN101714601A (zh) 发光二极管的制造方法
JP2009094108A (ja) ＧａＮ系ＬＥＤ素子の製造方法
KR20150052513A (ko) 발광 소자 및 그 제조 방법
KR101131349B1 (ko) 질화물 발광 다이오드
US20220367758A1 (en) Light emitting diode
JP5141608B2 (ja) 固体素子デバイスの製造方法
CN101449368A (zh) 具有绝缘连接介质的导电连接
JP2014120716A (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant