JP2005150298A - 微小タイル状素子、接続構造、接続方法、薄膜デバイス及び電子機器 - Google Patents

Abstract

【課題】 微小タイル状素子と最終基板とを、微小タイル状素子へダメージを与えることなく、小さな圧着力にて容易に電気的に接続し、信頼性を大幅に向上させる。
【解決手段】 面発光型半導体レーザ１１３が設けられた微小タイル状素子１６１が最終基板１７１に接続された接続構造であって、前記微小タイル状素子１６１は、前記最終基板１７１の端子電極１７２と電気的に接続する表面電極１６２を有し、前記最終基板１７１の端子電極１７２は、前記表面電極１６２側へ突出するスパイク状に形成された複数の突起１７２ａを有し、これら突起１７２ａが前記表面電極１６２に加圧されて圧着されていることを特徴とする。
【選択図】 図１

Description

本発明は、微小タイル状素子、微小タイル状素子と最終基板との接続構造、接続方法、微小タイル状素子を備えた薄膜デバイス及び電子機器に関するものである。

面発光型半導体レーザは、２次元集積化が可能な発光素子であり、次世代の高速かつ大容量の信号伝達手段に用いられる光源として、光並列通信及び光並列演算などへの応用が期待されている。この面発光型半導体レーザは、半導体基板上に設けられた共振器から、その半導体基板の共振器設置面に対して垂直方向にレーザ光を出射する。すなわち、この共振器は、レーザ共振器としての機能を有し、下側反射層、活性層、上側反射層が順に積層することにより構成される。

面発光型半導体レーザを駆動させるためには、レーザ表面から活性層へと電流を注入する必要がある。このため、面発光型半導体レーザには、活性層に電流を注入するための一対の電極（アノード電極とカソード電極）が形成されている。

また、面発光型半導体レーザは、化合物半導体基板上に形成され、シリコン半導体基板で形成することができない。一方、ＣＰＵ及び記憶素子などの半導体集積回路は一般にシリコン半導体基板上に形成される。そこで集積回路などが形成されたシリコン半導体基板の表面に面発光型半導体レーザを設けるために、エピタキシャルリフトオフ（ＥＬＯ）法を用いる方法が考え出されている。この方法は、一旦、化合物半導体基板上に面発光型半導体レーザ素子を形成し、その基板から面発光型半導体レーザ素子を微小なタイル形状に切り離して微小タイル状素子を形成し、その微小タイル状素子をシリコン半導体基板（最終基板）の所望位置に貼り付けるものである。
また、薄膜デバイスからなる微小タイル状素子をシリコン半導体基板からなる最終基板に貼り付ける際に、微小タイル状素子の下面に設けた裏面電を、最終基板の表面に設けた端子電極に、ろう材としてはんだ等を用い、加熱圧着することが行われている（例えば、特許文献１、非特許文献１参照）。
特開平７−３０２０９号公報 ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ，ＶＯＬ．９，ＮＯ．７，ＪＵＬＹ １９９７

しかしながら、上記のように、はんだ等をろう材として用い、加熱圧着すると、はんだによって大きなひずみが引き起こされ、薄膜状の微小タイル状素子では、その素子部分に応力の影響が及び、信頼性を損ねる恐れがある。

本発明は、上記事情に鑑みてなされたもので、微小タイル状素子及び最終基板の電極同士を、微小タイル状素子へダメージを与えることなく、小さな圧着力にて容易に接続し、信頼性を大幅に向上させることが可能な微小タイル状素子、接続構造、接続方法、薄膜デバイス及び電子機器を提供することを目的とする。

上記目的を達成するために、本発明の微小タイル状素子は、最終基板に接続される微小タイル状素子であって、前記最終基板の端子電極と電気的に接続する表面電極を有し、該表面電極には、前記最終基板の端子電極側へ突出するスパイク状に形成された複数の突起を有することを特徴とする。

本発明の微小タイル状素子によれば、最終基板の端子電極に接続する表面電極に、複数のスパイク状に形成された突起が設けられているので、小さな圧着力により突起を端子電極に圧着させて電気的に接続させることができる。したがって、微小タイル状素子及び最終基板の電極同士の接続時に、大きな圧着力により微小タイル状素子などにダメージを与えて破損等の不具合を起こすことを回避することができ、高い信頼性を確保することができる。

また、本発明は、前記表面電極に、この表面電極と前記端子電極とを接着する樹脂膜が設けられていることが好ましい。
このように、表面電極に樹脂膜を設けたので、表面電極の突起を端子電極に圧着させるとともに、樹脂膜によって表面電極と端子電極とを接着することができ、接続強度をさらに高めることができる。

さらに、前記突起は、その高さ寸法が前記樹脂膜の厚さ寸法よりも大きいことが好ましい。
これにより、突起を確実に端子電極へ当接させて圧着させることができる。

本発明の接続構造は、微小タイル状素子と最終基板との接続構造であって、前記微小タイル状素子は、前記最終基板の端子電極と電気的に接続する表面電極を有し、前記最終基板の端子電極は、前記表面電極側へ突出するスパイク状に形成された複数の突起を有し、これら突起が前記表面基板に加圧されて圧着されていることを特徴とする。

本発明の接続構造によれば、微小タイル状素子の表面電極あるいは最終基板の端子電極のいずれかに、複数のスパイク状に形成された突起が設けられ、これら突起が対向側の電極に圧着されて電気的に接続されているので、高い信頼性を確保することができる。すなわち、本発明の接続構造によれば、微小タイル状素子及び最終基板の電極同士の接続時に、大きな圧着力により微小タイル状素子などにダメージを与えて破損等の不具合を起こすことを回避することができる。

また、本発明は、前記最終基板の端子電極の表面に樹脂膜が設けられ、前記端子電極と前記微小タイル状素子の表面電極が前記樹脂膜によって接着されていることが好ましい。
このように、樹脂膜による接着によって端子電極と表面電極との確実な接続状態が得られ、より高い信頼性を確保することができる。

さらに、前記突起は、その高さ寸法が前記樹脂膜の厚さ寸法よりも大きいことが好ましい。
これにより、突起が対向側の電極に確実に圧着されるので、信頼性の高い接続状態を確保することができる。

本発明の接続方法は、微小タイル状素子を最終基板に接続する接続方法であって、前記微小タイル状素子に設けられた表面電極又は前記最終基板に設けられた端子電極のいずれか一方に、スパイク状の複数の突起を形成し、前記表面電極を前記端子電極に当接させて加圧し、前記突起を対向側の前記表面電極又は前記端子電極に圧着させて電気的に接続することを特徴とする。

本発明の接続方法によれば、表面電極を端子電極に当接させて加圧することにより、突起を対向側の電極に確実に圧着させて、表面電極と端子電極とを確実に電気的に接続することができ、高い信頼性を確保することができる。すなわち、本発明の接続方法によれば、微小タイル状素子及び最終基板の電極同士の接続時に、大きな圧着力により微小タイル状素子などにダメージを与えて破損等の不具合を起こすことを回避することができる。

また、本発明は、前記突起を対向側の前記表面電極又は前記端子電極に圧着させる際に、圧着箇所を加熱することが好ましい。
このように、突起を対向側の電極に圧着させる際に、加圧とともに加熱することにより、より良好な圧着状態を得ることができ、さらなる信頼性の向上を図ることができる。

また、前記突起を対向側の前記表面電極又は前記端子電極に圧着させる際に、超音波振動を付与することが好ましい。
このように、突起を対向側の電極に圧着させる際に、加圧とともに超音波振動を付与することにより、より良好な圧着状態を得ることができ、さらなる信頼性の向上を図ることができる。

さらに、前記突起を、デンドライト析出条件にて金属メッキを施すことにより形成することが好ましい。
このように、金属メッキによって電極の表面に容易に突起を形成することができる。

また、前記突起の対向側の前記表面電極又は前記端子電極に、前記突起の高さ寸法よりも厚さ寸法が小さい樹脂膜を設けておくことが好ましい。
このように、樹脂膜を設けておくことにより、互いの電極同士を接続させた際に、これら電極同士が樹脂膜によって接着され、さらに強固な接続が行われ、信頼性の向上を図ることができる。

一方、本発明の薄型デバイスは、上記接続構造によって前記微小タイル状素子が前記最終基板に接続されてなることを特徴とする。
また、本発明の電子機器は、上記薄型デバイスを備えたことを特徴とする。
これら、薄型デバイス及び電子機器によれば、微小タイル状素子が最終基板に電気的に確実に接続された信頼性の高い薄型デバイス及び電子機器とすることができる。

（薄膜デバイス）
＜第１実施形態＞
以下、本発明の第１実施形態に係る薄膜デバイスについて、図１を参照して説明する。本実施形態では、薄膜デバイスの一例として面発光型半導体レーザを挙げているが、本発明はこれに限定されるものではなく、薄膜デバイスとして受光素子又はその他の機能素子を適用することができる。

図１は、本発明の第１実施形態に係る薄膜デバイスの構造を示す模式断面図である。本薄膜デバイスは、半導体素子である面発光型半導体レーザ１１３を備える微小タイル状素子１６１を有する。微小タイル状素子１６１は、最終基板１７１に接続されている。

微小タイル状素子１６１に形成されている面発光型半導体レーザ１１３は、ＭＯＳトランジスタなどでスイッチング駆動されるものであり、下側反射層、活性層、上側反射層を順に積層した構造からなる共振器を有する。下側反射層及び上側反射層は、Ｎ型又はＰ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Distributed Bragg Reflector）ミラーを構成している。

また、微小タイル状素子１６１は、例えば厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。最終基板１７１には微少タイル状素子１６１に設けられた面発光型半導体レーザ１１３を駆動する駆動回路が設けられており、その駆動回路は電気配線（図示せず）を介して微少タイル状素子１６１に接続されている。そして、上記の微小タイル状素子１６１に形成されている面発光型半導体レーザは、高速に動作することができ、大容量の光信号を出射することができる。

微小タイル状素子１６１は、その裏面に表面電極１６２を有している。また、最終基板１７１は、その上面に端子電極１７２を有している。そして、この微小タイル状素子１６１の表面電極１６２と最終基板１７１の端子電極１７２とが電気的に接続されている。
端子電極１７２は、その表面に、複数のスパイク状（針状）の突起１７２ａを有しており、これら突起１７２ａが微小タイル状素子１６１の表面電極１６２に圧着されて接続されている。

このように、上記の実施形態によれば、最終基板１７１の端子電極１７２に、複数の突起１７２ａが設けられているので、小さな圧着力により突起１７２ａを表面電極１６２に圧着させて電気的に接続させることができる。
これにより、微小タイル状素子１６１と最終基板１７１との電極同士を、微小タイル状素子１６１へダメージを与えることなく、小さな圧着力にて容易に接続することができ、大きな圧着力による破損等の不具合をなくして、高い信頼性を確保することができる。

＜第２実施形態＞
図２は、本発明の第２実施形態に係る薄膜デバイスの構造を示す模式断面図である。本薄膜デバイスも、半導体素子である面発光型半導体レーザ１１３を備える微小タイル状素子１６１を有し、微小タイル状素子１６１は、最終基板１７１に接続されている。

微小タイル状素子１６１も、その裏面に表面電極１６２を有している。また、最終基板１７１も、その上面に端子電極１７２を有している。そして、この微小タイル状素子１６１の表面電極１６２と最終基板１７１の端子電極１７２とが電気的に接続されている。

端子電極１７２は、その表面に、複数のスパイク状（針状）の突起１７２ａを有しており、これら突起１７２ａが微小タイル状素子１６１の表面電極１６２に圧着されて接続されている。

また、微小タイル状素子１６１の表面電極１６２と最終基板１７１の端子電極１７２との間には、樹脂膜１６３が設けられ、この樹脂膜１６３によって表面電極１６２と端子電極１７２とが接着されている。なお、突起１７２ａは、その高さ寸法が樹脂膜１６３の厚さ寸法よりも大きくされ、突起１７２ａが確実に表面電極１６２へ当接されて圧着されている。

このように、上記の実施形態によれば、表面電極１６２に樹脂膜１６３を設けたので、端子電極１７２の突起１７２ａを表面電極１６２に圧着させるとともに、樹脂膜１６３によって表面電極１６２と端子電極１７２とを接着させることができ、接続強度をさらに高めることができる。
なお、上記の第１、第２実施形態では、最終基板１７１の端子電極１７２に、複数のスパイク状の突起１７２ａを設けたが、これら突起１７２ａは、微小タイル状素子１６１の表面電極１６２に設けても同様な効果を得ることができる。

＜第３実施形態＞
次に、第３実施形態として、上記のような微小タイル状素子１６１を用いたチップ間光インターコネクション回路について説明する。
本実施形態に係るチップ間光インターコネクション回路は、基板上に実装された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間を光導波路３０を介して接続するものである。図３は本実施形態に係るチップ間光インターコネクション回路を示す概略斜視図である。図４は図３に示すチップ間光インターコネクション回路の要部断面図である。図５は図４の要部平面図である。

基板１０の上面には、複数のＬＳＩ２０１ｅ，２０１ｆと、複数の光導波路３０が設けられている。ＬＳＩ２０１ｅ，２０１ｆは、集積回路チップからなり、図４に示すように、表面（ＬＳＩ回路形成面）を下にしてフリップチップ実装されている。そして、ＬＳＩ２０１ｅ，２０１ｆの表面（ＬＳＩ回路形成面）には、図４及び図５に示すように、発光機能又は受光機能を有する微小タイル状素子２００が貼り付けられている。この微小タイル状素子２００は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものとする。

ＬＳＩ２０１ｅ，２０１ｆへの微小タイル状素子２００の実装は、例えばシリコンウェハからＬＳＩ２０１ｅ，２０１ｆなどをダイシングする前に、各ＬＳＩ２０１ｅ，２０１ｆに微小タイル状素子２００を接続することとしてもよい。微小タイル状素子２００の製造方法及びその実装方法については、後で詳細に説明する。
基板１０としては、ガラスエポキシ基板、セラミック、ガラス、プラスチック、半導体基板、シリコンなど任意のものを適用することができる。

ＬＳＩ２０１ｅ，２０１ｆの表面（ＬＳＩ回路形成面）に接続された微小タイル状素子２００は、その接続箇所にてＬＳＩ回路と電気的に接続されている。
つまり、前述したように、微小タイル状素子２００は、その裏面に、表面電極を備え、また、ＬＳＩ２０１ｅ，２０１ｆは、その表面に、複数のスパイク状の突起が形成された端子電極を備えている。そして、ＬＳＩ２０１ｅ，２０１ｆの端子電極に、微小タイル状素子２００の表面電極を当接させて加圧することにより、端子電極の突起が表面電極に圧着し、これら電極同士が電気的に接続されている。

ＬＳＩ２０１ｅ，２０１ｆは、基板１０上の所望位置に設けられたボンディングパッド（図示せず）と、凸形状の導電部材であるバンプ２１２とを介して、基板１０上にフリップチップ実装されている。したがって、ＬＳＩ２０１ｅ，２０１ｆは、ボンディングパッド及びバンプ２１２を介して、基板１０に設けられた回路と電気的に接続されている。

また、図５に示すように平面的に見ると、ＬＳＩ２０１ｅ（２０１ｆ）に貼り付けられた微小タイル状素子２００と光導波路３０とが重なるように、微小タイル状素子２００の直下に光導波路３０が配置されている。光導波路３０は、基板１０の表面に形成された光導波路材からなるものである。そして、光導波路３０は、ＬＳＩ２０１ｅの微小タイル状素子２００とＬＳＩ２０１ｆの微小タイル状素子２００とを繋ぐように基板１０上に形成され、ＬＳＩ２０１ｅの微小タイル状素子２００とＬＳＩ２０１ｆの微小タイル状素子２００とを光学的に接続する。光導波路３０をなす光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。

このような構成により、例えば、ＬＳＩ２０１ｅの出力信号は、ＬＳＩ２０１ｅに貼り付けられた微小タイル状素子２００に送られる。その出力信号は微小タイル状素子２００で光パルス信号に変換される。微小タイル状素子２００から放射された光パルス信号は、微小タイル状素子２００の直下にある光導波路３０に入射し、その光導波路３０を伝播する。光導波路３０を伝播した光パルス信号は、光導波路３０の端部であってＬＳＩ２０１ｆに貼り付けられた微小タイル状素子（図示せず）に入射し、その微小タイル状素子で電気信号に変換され、ＬＳＩ２０１ｆの入力信号となる。

したがって、このチップ間光インターコネクション回路によれば、ＬＳＩ２０１ｅ，２０１ｆに微小タイル状素子２００を貼り付けたことにより、ＬＳＩ２０１ｅ，２０１ｆの外形をほとんど大きくさせずに、ＬＳＩ２０１ｅ，２０１ｆの入出力信号を光信号に変換して極めて高速に伝送することができる。

また、ＬＳＩ２０１ｅ，２０１ｆに貼り付けた微小タイル状素子２００と光導波路３０とが重なるように配置しているので、簡便で極めて製造し易い構成でありながら、極めてコンパクト化することができる。

また、最終基板であるＬＳＩ２０１ｅ，２０１ｆの端子電極に複数の突起を設けたので、これら突起を小さな圧着力にて微小タイル状素子２００の表面電極に圧着させて電気的に接続させることができる。
これにより、微小タイル状素子２００及びＬＳＩ２０１ｅ，２０１ｆの電極同士を、微小タイル状素子２００へダメージを与えることなく、小さな圧着力にて容易に接続することができ、大きな圧着力による破損等の不具合をなくして、高い信頼性を確保することができる。

なお、１つの光導波路３０に、受光機能をもつ複数の微小タイル状素子２００を接続して、光バスを形成してもよい。また、例えば複数のＬＳＩ２０１ｅ，２０１ｆで共有されるクロック信号の配信を光導波路３０を用いて行ってもよい。

（薄膜デバイスの製造方法）
次に、上記薄膜デバイスの製造方法について、図６から図１４を参照して説明する。
まず、第１実施形態にて示した薄膜デバイスを製造する場合について説明する。
本製造方法は、基本的にエピタキシャルリフトオフ法に基づくものである。また本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板（最終基板）となるシリコン・ＬＳＩチップ上に接続する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。

＜第１工程＞
図６は薄膜デバイスの製造方法の第１工程を示す概略断面図である。図６において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（面発光型半導体レーザ）１１３を作成する。半導体デバイス１１３としては、本実施形態の面発光型半導体レーザ１１３などを設ける。この半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極（アノード電極及びカソード電極など）も形成し、絶縁層なども形成し、動作テストも行う。

＜第２工程＞
図７は薄膜デバイスの製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。

＜第３工程＞
図８は薄膜デバイスの製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。

＜第４工程＞
図９は薄膜デバイスの製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。

＜第５工程＞
図１０は薄膜デバイスの製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。

＜第６工程＞
図１１は薄膜デバイスの製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。

＜第７工程＞
図１２は薄膜デバイスの製造方法の第７工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の裏面に、金からなる表面電極１６２を形成するとともに、微小タイル状素子１６１が貼り付けられた中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、図示しないＬＳＩ領域が形成されている。

また、最終基板１７１は、その上面に端子電極１７２を有している。この端子電極１７２は、その表面に、複数のスパイク状（針状）の突起１７２ａを有している。
ここで、この端子電極１７２は、金から形成されたもので、デンドライト析出条件にて金をメッキすることにより、表面に突起１７２ａが形成される。なお、突起１７２ａの高さ寸法は、１μｍ以下とすることが好ましい。
また、この突起１７２ａは、メッキ法のほか、例えば、蒸着法によっても形成することができる。

＜第８工程＞
図１３は薄膜デバイスの製造方法の第８工程を示す概略断面図である。本工程は、微小タイル状素子１６１と最終基板１７１との接続工程であり、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接続する。
ここで、最終基板１７１には、その端子電極１７２に、スパイク状の複数の突起１７２ａが形成されているので、これら端子電極１７２の突起１７２ａが微小タイル状素子１６１の表面電極１６２に当接する。
これにより、比較的低い圧力であっても、端子電極１７２の突起１７２ａが表面電極１６２に圧着され、これら微小タイル状素子１６１の表面電極１６２と最終基板１７１の端子電極１７２とが電気的に接続される。
なお、圧着する際に、超音波振動を付与したり、あるいは多少の加熱を行うことにより、さらに良好に圧着が行われる。

＜第９工程＞
図１４は薄膜デバイスの製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。

このように、上記薄型デバイスの製造方法における微小タイル状素子と最終基板との接続方法によれば、表面電極１６２を端子電極１７２に当接させて加圧することにより、突起１７２ａを対向側の表面電極１６２に確実に圧着させて、表面電極１６２と端子電極１７２とを確実に電気的に接続することができ、高い信頼性を確保することができる。

ここで、第２実施形態に係る薄膜デバイスを製造する工程について説明する。
第２実施形態に係る薄膜デバイスを製造する場合は、上記第１から第６工程を行った後、次の第７から第９工程を行う。
＜第７工程＞
図１５は薄膜デバイスの製造方法の第７工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の裏面に、金からなる表面電極１６２を形成するとともに、スピンコート等により、裏面金属１６２の表面に樹脂膜１６３を形成しておく。また、微小タイル状素子１６１が貼り付けられた中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、図示しないＬＳＩ領域が形成されている。
また、最終基板１７１には、前述と同様に、表面に複数のスパイク状（針状）の突起１７２ａが形成された端子電極１７２を設けておく。なお、突起１７２ａは、その高さ寸法を樹脂膜１６３の厚さ寸法よりも大きく形成する。

＜第８工程＞
図１６は薄膜デバイスの製造方法の第８工程を示す概略断面図である。本工程は、微小タイル状素子１６１と最終基板１７１との接続工程であり、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接続する。
ここで、最終基板１７１には、その端子電極１７２に、スパイク状の複数の突起１７２ａが形成されているので、これら端子電極１７２の突起１７２ａが微小タイル状素子１６１の表面電極１６２に形成された樹脂膜１６３を突き破り、表面電極１６２に当接する。

これにより、比較的低い圧力であっても、端子電極１７２の突起１７２ａが表面電極１６２に圧着され、これら微小タイル状素子１６１の表面電極１６２と最終基板１７１の端子電極１７２とが電気的に接続される。
また、表面電極１６２に形成された樹脂膜１６３が端子電極１７２に密着し、この樹脂膜１６３によって表面電極１６２と端子電極１７２とが接着される。
なお、圧着する際に、超音波振動を付与したり、あるいは多少の加熱を行うことにより、さらに良好に圧着が行われる。

＜第９工程＞
図１７は薄膜デバイスの製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。

このように、上記薄型デバイスの製造方法における微小タイル状素子と最終基板との接続方法によれば、表面電極１６２を端子電極１７２に当接させて加圧することにより、突起１７２ａを対向側の表面電極１６２に確実に圧着させて表面電極１６２と端子電極１７２とを確実に電気的に接続することができ、また、樹脂膜１６３によって表面電極１６２と端子電極１７２とを接着して、より高い接続強度を確保することができ、さらに信頼性を向上させることができる。

（電子機器）
上記実施形態の薄膜デバイスを備えた電子機器の例について、次に説明する。
上記実施形態の薄膜デバイスは、面発光型半導体レーザであるが、面発光型半導体レーザ以外の半導体レーザ又は発光ダイオードなどに適用することができる。これらの薄膜デバイスは、レーザ光を用いる機器に対して広く適用できる。したがって、これらの薄膜デバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。

図１８（ａ）は、携帯電話の一例を示した斜視図である。図１８（ａ）において、符号１０００は上記薄膜デバイスを信号伝達手段又は表示手段などの一部として用いた携帯電話本体を示し、符号１００１は表示部を示している。図１８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１８（ｂ）において、符号１１００は上記薄膜デバイスを信号伝達手段又は表示手段などの一部として用いた時計本体を示し、符号１１０１は表示部を示している。図１８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１８（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記薄膜デバイスを信号伝達手段又は表示手段の一部として用いた情報処理装置本体、符号１２０６は表示部を示している。

図１８に示す電子機器は、上記実施形態の薄膜デバイスからなる面発光型半導体レーザ及び駆動回路などを備えているので、従来よりも信頼性の高い電子機器を提供することができる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

第１実施形態に係る薄膜デバイスの構造を示す模式断面図である。 第２実施形態に係る薄膜デバイスの構造を示す模式断面図である。 本発明の第１実施形態に係る回路の斜視図である。 同上の回路の要部断面図である。 同上の回路の要部平面図である。 第１実施形態に係る薄膜デバイスの製法の第１工程を示す概略断面図である。 同上の製法の第２工程を示す概略断面図である。 同上の製法の第３工程を示す概略断面図である。 同上の製造方法の第４工程を示す概略断面図である。 同上の製造方法の第５工程を示す概略断面図である。 同上の製造方法の第６工程を示す概略断面図である。 同上の製造方法の第７工程を示す概略断面図である。 同上の製造方法の第８工程を示す概略断面図である。 同上の製造方法の第９工程を示す概略断面図である。 第２実施形態に係る薄膜デバイスの製法の第７工程を示す概略断面図である。 同上の製造方法の第８工程を示す概略断面図である。 同上の製造方法の第９工程を示す概略断面図である。 本実施形態の回路を備えた電子機器の一例を示す図である。

符号の説明

１１３…半導体デバイス（面発光型半導体レーザ）、１６１，２００…微小タイル状素子、１６２…表面電極、１６３…樹脂膜、１７１…最終基板、１７２…端子電極、１７２ａ…突起

Claims (13)

1. 最終基板に接続される微小タイル状素子であって、
   前記最終基板の端子電極と電気的に接続する表面電極を有し、該表面電極には、前記最終基板の端子電極側へ突出するスパイク状に形成された複数の突起を有することを特徴とする微小タイル状素子。
2. 前記表面電極には、この表面電極と前記端子電極とを接着する樹脂膜が設けられていることを特徴とする請求項１に記載の微小タイル状素子。
3. 前記突起は、その高さ寸法が前記樹脂膜の厚さ寸法よりも大きいことを特徴とする請求項２に記載の微小タイル状素子。
4. 微小タイル状素子と最終基板との接続構造であって、
   前記微小タイル状素子は、前記最終基板の端子電極と電気的に接続する表面電極を有し、前記最終基板の端子電極は、前記表面電極側へ突出するスパイク状に形成された複数の突起を有し、これら突起が前記表面基板に加圧されて圧着されていることを特徴とする接続構造。
5. 前記最終基板の端子電極には、その表面に樹脂膜が設けられ、前記端子電極と前記微小タイル状素子の表面電極が前記樹脂膜によって接着されていることを特徴とする請求項４に記載の接続構造。
6. 前記突起は、その高さ寸法が前記樹脂膜の厚さ寸法よりも大きいことを特徴とする請求項５に記載の接続構造。
7. 微小タイル状素子を最終基板に接続する接続方法であって、
   前記微小タイル状素子に設けられた表面電極又は前記最終基板に設けられた端子電極のいずれか一方に、スパイク状の複数の突起を形成し、前記表面電極を前記端子電極に当接させて加圧し、前記突起を対向側の前記表面電極又は前記端子電極に圧着させて電気的に接続することを特徴とする接続方法。
8. 前記突起を対向側の前記表面電極又は前記端子電極に圧着させる際に、圧着箇所を加熱することを特徴とする請求項７に記載の接続方法。
9. 前記突起を対向側の前記表面電極又は前記端子電極に圧着させる際に、超音波振動を付与することを特徴とする請求項７または請求項８に記載の接続方法。
10. 前記突起を、デンドライト析出条件にて金属メッキを施すことにより形成することを特徴とする請求項７から９のいずれか１項に記載の接続方法。
11. 前記突起の対向側の前記表面電極又は前記端子電極に、前記突起の高さ寸法よりも厚さ寸法が小さい樹脂膜を設けておくことを特徴とする請求項７から１０のいずれか１項に記載の接続方法。
12. 請求項４から６のいずれか１項に記載の接続構造によって前記微小タイル状素子が前記最終基板に接続されてなることを特徴とする薄型デバイス。
13. 請求項１２に記載の薄型デバイスを備えたことを特徴とする電子機器。
    

Images