JP3149030B2 - 半導体量子箱装置及びその製造方法 - Google Patents
半導体量子箱装置及びその製造方法Info
- Publication number
- JP3149030B2 JP3149030B2 JP14180891A JP14180891A JP3149030B2 JP 3149030 B2 JP3149030 B2 JP 3149030B2 JP 14180891 A JP14180891 A JP 14180891A JP 14180891 A JP14180891 A JP 14180891A JP 3149030 B2 JP3149030 B2 JP 3149030B2
- Authority
- JP
- Japan
- Prior art keywords
- truncated
- semiconductor
- plane
- pyramid
- quantum box
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 199
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 46
- 150000001875 compounds Chemical class 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 38
- 239000013078 crystal Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 239000013081 microcrystal Substances 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/125—Quantum wire structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
- H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/962—Quantum dots and lines
Description
【０００１】
【産業上の利用分野】本発明は、超高速半導体デバイス
や高性能光半導体デバイスに好適な半導体量子箱装置及
びその製造方法に関する。
や高性能光半導体デバイスに好適な半導体量子箱装置及
びその製造方法に関する。
【０００２】一般に、電子計算機など電子機器或いは光
機器などの性能を向上させる為、半導体デバイスや光半
導体デバイスの高性能化、特に、高速化が要求されてい
る。この要求に応え得るデバイス構造の一つとして電子
の量子力学的性質を利用した半導体量子箱が知られてい
る。
機器などの性能を向上させる為、半導体デバイスや光半
導体デバイスの高性能化、特に、高速化が要求されてい
る。この要求に応え得るデバイス構造の一つとして電子
の量子力学的性質を利用した半導体量子箱が知られてい
る。
【０００３】この半導体量子箱は、半導体集積回路の超
高密度化、超高速化、超高機能化、或いは、半導体レー
ザの低閾値電流化、非線形光学素子の高性能化などを実
現できるのであるが、現在、その半導体量子箱として製
造が容易で、且つ、確実に実現できる構造のもの、及
び、その方法は存在しないので、この面での技術的制約
に対するブレイク・スルーが必要である。
高密度化、超高速化、超高機能化、或いは、半導体レー
ザの低閾値電流化、非線形光学素子の高性能化などを実
現できるのであるが、現在、その半導体量子箱として製
造が容易で、且つ、確実に実現できる構造のもの、及
び、その方法は存在しないので、この面での技術的制約
に対するブレイク・スルーが必要である。
【０００４】
【従来の技術】図１４は従来の技術を解説する為の工程
要所に於ける半導体量子箱を表す要部斜面説明図であ
る。図に於いて、１は半導体基板、２はクラッド層、３
は量子井戸からなる半導体量子箱、４はクラッド層、５
はマスク膜をそれぞれ示している。図示例では、電子ビ
ーム露光技術などを利用して微細レジスト・パターンか
らなるマスク膜５を形成し、ドライ・エッチング法など
に依ってウエハの加工を行って半導体量子箱３を形成す
るようにしている。
要所に於ける半導体量子箱を表す要部斜面説明図であ
る。図に於いて、１は半導体基板、２はクラッド層、３
は量子井戸からなる半導体量子箱、４はクラッド層、５
はマスク膜をそれぞれ示している。図示例では、電子ビ
ーム露光技術などを利用して微細レジスト・パターンか
らなるマスク膜５を形成し、ドライ・エッチング法など
に依ってウエハの加工を行って半導体量子箱３を形成す
るようにしている。
【０００５】この場合、半導体量子箱３に於ける最小の
パターン寸法、即ち、その径Ｄは約１０〜２０〔ｎｍ〕
程度であり、量子力学的効果が期待される電子の三次元
的閉じ込め、即ち、０次元化が可能である大きさに加工
することができる。また、半導体の結晶構造に関する性
質を採り入れて形成した半導体量子箱も提案されてい
る。
パターン寸法、即ち、その径Ｄは約１０〜２０〔ｎｍ〕
程度であり、量子力学的効果が期待される電子の三次元
的閉じ込め、即ち、０次元化が可能である大きさに加工
することができる。また、半導体の結晶構造に関する性
質を採り入れて形成した半導体量子箱も提案されてい
る。
【０００６】図１５は従来の技術を解説する為の工程要
所に於ける半導体量子箱を表す要部斜面説明図であり、
図１４に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。図に於いて、１１はＧ
ａＡｓ基板、１２はＳｉＯ2 膜、１３はＡｌＧａＡｓ部
分、１４はＧａＡｓ部分をそれぞれ示している。
所に於ける半導体量子箱を表す要部斜面説明図であり、
図１４に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。図に於いて、１１はＧ
ａＡｓ基板、１２はＳｉＯ2 膜、１３はＡｌＧａＡｓ部
分、１４はＧａＡｓ部分をそれぞれ示している。
【０００７】図示例では、ＧａＡｓ基板１１上にＳｉＯ
2 膜１２を形成し、リソグラフィ技術に於けるレジスト
・プロセスや電子ビーム露光技術などを利用してＳｉＯ
2 膜１２を選択的にエッチングして窓を形成し、その窓
内に表出されているＧａＡｓ基板１１上にＡｌＧａＡｓ
部分１３を成長させ、且つ、その途中で結晶成長材料を
変更して先端にＧａＡｓ部分１４を形成する。この際、
先端にはＧａＡｓ系の量子井戸を形成しても良い。
2 膜１２を形成し、リソグラフィ技術に於けるレジスト
・プロセスや電子ビーム露光技術などを利用してＳｉＯ
2 膜１２を選択的にエッチングして窓を形成し、その窓
内に表出されているＧａＡｓ基板１１上にＡｌＧａＡｓ
部分１３を成長させ、且つ、その途中で結晶成長材料を
変更して先端にＧａＡｓ部分１４を形成する。この際、
先端にはＧａＡｓ系の量子井戸を形成しても良い。
【０００８】この場合、ＧａＡｓ部分１４に於ける最小
のパターン寸法、即ち、その一辺の長さＬは約１０〔ｎ
ｍ〕程度以下にすることができ、矢張り、０次元化が可
能な大きさになる。
のパターン寸法、即ち、その一辺の長さＬは約１０〔ｎ
ｍ〕程度以下にすることができ、矢張り、０次元化が可
能な大きさになる。
【０００９】
【発明が解決しようとする課題】図１４について説明し
た従来の技術に依った場合、半導体量子箱の寸法精度が
極めて悪い状態にある。そのように、寸法精度が悪い
と、０次元化が部分的に達成されたり、或いは、０次元
化が達成されていても全ての半導体量子箱に亙って半導
体量子箱中の電子のエネルギ・レベルが単一にならない
で様々な値を取ることになり、これでは量子力学的性質
を充分に発揮することができない。
た従来の技術に依った場合、半導体量子箱の寸法精度が
極めて悪い状態にある。そのように、寸法精度が悪い
と、０次元化が部分的に達成されたり、或いは、０次元
化が達成されていても全ての半導体量子箱に亙って半導
体量子箱中の電子のエネルギ・レベルが単一にならない
で様々な値を取ることになり、これでは量子力学的性質
を充分に発揮することができない。
【００１０】また、図１５について説明した従来の技術
に依った場合も、矢張り、寸法精度にばらつきが残って
しまう。本発明は、当然のことながら電子の０次元的閉
じ込めが可能であり、しかも、各半導体量子箱に於ける
寸法が揃っていて電子のエネルギ・レベルが単一である
半導体量子箱装置を容易に得ることができるようにす
る。
に依った場合も、矢張り、寸法精度にばらつきが残って
しまう。本発明は、当然のことながら電子の０次元的閉
じ込めが可能であり、しかも、各半導体量子箱に於ける
寸法が揃っていて電子のエネルギ・レベルが単一である
半導体量子箱装置を容易に得ることができるようにす
る。
【００１１】
【課題を解決するための手段】図１は本発明の原理を解
説する為の工程要所に於ける半導体量子箱装置の要部斜
面説明図を表している。本発明に依る半導体量子箱に於
いては、材料が例えば三・五族化合物半導体である場
合、面指数が（１１１）Ｂである例えばＧａＡｓからな
る半導体基板２１上にＳｉＯ2 、或いは、Ｓｉ3 Ｎ4 な
どからなる非晶質薄膜（図示せず）を形成し、その非晶
質薄膜に正三角形の窓を開けて半導体基板２１表面の一
部を露出させ、そこに例えばＡｌＧａＡｓのような三・
五族化合物半導体結晶を選択的に成長させた場合、三つ
の側面が（１１１）Ａ面である三角錐形の微細結晶を得
ることができる。
説する為の工程要所に於ける半導体量子箱装置の要部斜
面説明図を表している。本発明に依る半導体量子箱に於
いては、材料が例えば三・五族化合物半導体である場
合、面指数が（１１１）Ｂである例えばＧａＡｓからな
る半導体基板２１上にＳｉＯ2 、或いは、Ｓｉ3 Ｎ4 な
どからなる非晶質薄膜（図示せず）を形成し、その非晶
質薄膜に正三角形の窓を開けて半導体基板２１表面の一
部を露出させ、そこに例えばＡｌＧａＡｓのような三・
五族化合物半導体結晶を選択的に成長させた場合、三つ
の側面が（１１１）Ａ面である三角錐形の微細結晶を得
ることができる。
【００１２】このような三角錐形の微細結晶が得られる
のは、（１１１）Ａ面の成長速度が他の面の成長速度に
比較して遅いことに起因し、そして、その最先端の大き
さは１〔ｎｍ〕以下となる。この場合、成長時間を充分
にとると、三角錐状の微細結晶全体の大きさは徐々に増
大するが、その先端は相似形であることから、大きさは
常に一定である。これは全ての微細結晶について同じで
あって、非晶質薄膜に形成した正三角形の窓の寸法にリ
ソグラフィ技術の限界に起因するばらつきが在る場合、
そのばらつきが三角錐形の微細結晶の大きさに反映され
ることはあっても、成長時間を充分にとると先端の大き
さが変わることはない。
のは、（１１１）Ａ面の成長速度が他の面の成長速度に
比較して遅いことに起因し、そして、その最先端の大き
さは１〔ｎｍ〕以下となる。この場合、成長時間を充分
にとると、三角錐状の微細結晶全体の大きさは徐々に増
大するが、その先端は相似形であることから、大きさは
常に一定である。これは全ての微細結晶について同じで
あって、非晶質薄膜に形成した正三角形の窓の寸法にリ
ソグラフィ技術の限界に起因するばらつきが在る場合、
そのばらつきが三角錐形の微細結晶の大きさに反映され
ることはあっても、成長時間を充分にとると先端の大き
さが変わることはない。
【００１３】次いで、前記した三角錐形の微細結晶に於
ける先端をエッチングするのであるが、そのエッチング
を行うには、（１１１）Ａ面のエッチング速度が極めて
遅いことが条件になる。この条件でエッチングすると、
微細結晶は、頂面に正三角形のテラス２３Ａをもった截
頭三角錐形になるので、これを基底部分２３と呼ぶこと
とする。ここで、テラス２３Ａの大きさは、各基底部分
２３について全く同じになる。尚、正三角形のテラス２
３Ａに於ける一辺の大きさは１０〔μｍ〕以下であると
する。
ける先端をエッチングするのであるが、そのエッチング
を行うには、（１１１）Ａ面のエッチング速度が極めて
遅いことが条件になる。この条件でエッチングすると、
微細結晶は、頂面に正三角形のテラス２３Ａをもった截
頭三角錐形になるので、これを基底部分２３と呼ぶこと
とする。ここで、テラス２３Ａの大きさは、各基底部分
２３について全く同じになる。尚、正三角形のテラス２
３Ａに於ける一辺の大きさは１０〔μｍ〕以下であると
する。
【００１４】次いで、テラス２３Ａ上にエネルギ・バン
ド・ギャップが基底部分２３に比較して狭く、且つ、電
子親和力が大きい半導体である例えばＧａＡｓを成長さ
せることで三角錐形の半導体量子箱２４が形成される。
このようにして形成したＧａＡｓからなる三角錐形の各
量子箱２４の大きさが全て同一であることは云うまでも
ない。尚、この際、量子箱として量子井戸の井戸を用い
ても良く、その場合には、量子箱は截頭三角錐形とな
り、その上に例えばＡｌＧａＡｓのような三・五族化合
物半導体結晶からなる先端部分が成長された構成とな
る。また、量子井戸は単量子井戸のみでなく多重量子井
戸であっても良い。
ド・ギャップが基底部分２３に比較して狭く、且つ、電
子親和力が大きい半導体である例えばＧａＡｓを成長さ
せることで三角錐形の半導体量子箱２４が形成される。
このようにして形成したＧａＡｓからなる三角錐形の各
量子箱２４の大きさが全て同一であることは云うまでも
ない。尚、この際、量子箱として量子井戸の井戸を用い
ても良く、その場合には、量子箱は截頭三角錐形とな
り、その上に例えばＡｌＧａＡｓのような三・五族化合
物半導体結晶からなる先端部分が成長された構成とな
る。また、量子井戸は単量子井戸のみでなく多重量子井
戸であっても良い。
【００１５】次いで、正三角形の窓を形成した非晶質薄
膜を除去してから、量子箱２４に比較してエネルギ・バ
ンド・ギャップが広く、且つ、電子親和力が小さい材
料、例えば基底部分２３と同じ材料、即ち、ここではＡ
ｌＧａＡｓ（図示せず）を全面に亙って成長させ、Ｇａ
Ａｓからなる量子箱２４を埋め込んでしまう。
膜を除去してから、量子箱２４に比較してエネルギ・バ
ンド・ギャップが広く、且つ、電子親和力が小さい材
料、例えば基底部分２３と同じ材料、即ち、ここではＡ
ｌＧａＡｓ（図示せず）を全面に亙って成長させ、Ｇａ
Ａｓからなる量子箱２４を埋め込んでしまう。
【００１６】このようにして得られた量子箱２４は、非
晶質薄膜に形成した正三角形の窓が原因となって、半導
体基板２１の表面を基準にした高さに若干のばらつきを
生じたとしても、その大きさは均一になるから、量子箱
２４中での電子のエネルギ・レベルも均一になる。
晶質薄膜に形成した正三角形の窓が原因となって、半導
体基板２１の表面を基準にした高さに若干のばらつきを
生じたとしても、その大きさは均一になるから、量子箱
２４中での電子のエネルギ・レベルも均一になる。
【００１７】ところで、前記説明は、半導体材料として
三・五族化合物半導体を用いた場合が対象になっている
が、本発明に依る量子箱ではＳｉ系の材料を用いること
もできる。但し、この場合には、Ｓｉ半導体基板として
表面の面指数が（１００）であるものを用い、非晶質薄
膜に形成する窓の形状を正四角形にし、そこに四つの側
面の面指数が（１１１）である截頭四角錐形の基底部分
と四角錐形の量子箱、或いは、該基底部分上に截頭四角
錐形の量子箱と四角錐形の先端部分を形成することにな
る。
三・五族化合物半導体を用いた場合が対象になっている
が、本発明に依る量子箱ではＳｉ系の材料を用いること
もできる。但し、この場合には、Ｓｉ半導体基板として
表面の面指数が（１００）であるものを用い、非晶質薄
膜に形成する窓の形状を正四角形にし、そこに四つの側
面の面指数が（１１１）である截頭四角錐形の基底部分
と四角錐形の量子箱、或いは、該基底部分上に截頭四角
錐形の量子箱と四角錐形の先端部分を形成することにな
る。
【００１８】前記したところから、本発明に依る半導体
量子箱装置及びその製造方法では、（１）（１１１）Ｂ
面の主表面をもつ三・五族化合物半導体基板（例えばＧ
ａＡｓ基板２１）上に形成され且つ側面の全てが（１１
１）Ａ面である三・五族化合物半導体（例えばＡｌＧａ
Ａｓ）からなる截頭三角錐形の基底部分（例えば基底部
分２３）と、前記截頭三角錐形の基底部分に於ける截頭
平面（例えば截頭平面２３Ａ）上に形成され且つ前記基
底部分のエネルギ・バンド・ギャップに比較して狭いエ
ネルギ・バンド・ギャップをもつと共に電子親和力が大
きい三・五族化合物半導体（例えばＧａＡｓ）で構成さ
れ側面の全てが（１１１）Ａ面である三角錐形の半導体
量子箱（例えば半導体量子箱２４）とを備えてなること
を特徴とするか、或いは、
量子箱装置及びその製造方法では、（１）（１１１）Ｂ
面の主表面をもつ三・五族化合物半導体基板（例えばＧ
ａＡｓ基板２１）上に形成され且つ側面の全てが（１１
１）Ａ面である三・五族化合物半導体（例えばＡｌＧａ
Ａｓ）からなる截頭三角錐形の基底部分（例えば基底部
分２３）と、前記截頭三角錐形の基底部分に於ける截頭
平面（例えば截頭平面２３Ａ）上に形成され且つ前記基
底部分のエネルギ・バンド・ギャップに比較して狭いエ
ネルギ・バンド・ギャップをもつと共に電子親和力が大
きい三・五族化合物半導体（例えばＧａＡｓ）で構成さ
れ側面の全てが（１１１）Ａ面である三角錐形の半導体
量子箱（例えば半導体量子箱２４）とを備えてなること
を特徴とするか、或いは、
【００１９】（２）（１１１）Ｂ面の主表面をもつ三・
五族化合物半導体基板上に形成され且つ側面の全てが
（１１１）Ａ面である三・五族化合物半導体で構成され
量子井戸の障壁をなす截頭三角錐形の基底部分と、前記
截頭三角錐形の基底部分に於ける截頭平面上に形成され
且つ前記基底部分のエネルギ・バンド・ギャップに比較
して狭いエネルギ・バンド・ギャップをもつと共に電子
親和力が大きく側面の全てが（１１１）Ａ面である三・
五族化合物半導体で構成され量子井戸の井戸をなす截頭
三角錐形の半導体量子箱と、前記截頭三角錐形の半導体
量子箱に於ける截頭平面上に形成され且つ前記基底部分
と同じ三・五族化合物半導体で構成され量子井戸の障壁
をなす三角錐形の先端部分とを備えてなるか、或いは、
五族化合物半導体基板上に形成され且つ側面の全てが
（１１１）Ａ面である三・五族化合物半導体で構成され
量子井戸の障壁をなす截頭三角錐形の基底部分と、前記
截頭三角錐形の基底部分に於ける截頭平面上に形成され
且つ前記基底部分のエネルギ・バンド・ギャップに比較
して狭いエネルギ・バンド・ギャップをもつと共に電子
親和力が大きく側面の全てが（１１１）Ａ面である三・
五族化合物半導体で構成され量子井戸の井戸をなす截頭
三角錐形の半導体量子箱と、前記截頭三角錐形の半導体
量子箱に於ける截頭平面上に形成され且つ前記基底部分
と同じ三・五族化合物半導体で構成され量子井戸の障壁
をなす三角錐形の先端部分とを備えてなるか、或いは、
【００２０】（３）前記（１）或いは（２）に於いて、
複数の截頭三角錐形の基底部分に於ける截頭平面（例え
ばテラス２３Ａ）の大きさが同一であることを特徴とす
るか、或いは、
複数の截頭三角錐形の基底部分に於ける截頭平面（例え
ばテラス２３Ａ）の大きさが同一であることを特徴とす
るか、或いは、
【００２１】（４）（１１１）Ｂ面の主表面をもつ三・
五族化合物半導体基板上に非晶質薄膜（例えばＳｉＯ2
からなる非晶質薄膜２２）を形成して正三角形の窓（例
えば窓２２Ａ）を形成する工程と、次いで、前記正三角
形の窓内に表出された三・五族化合物半導体基板上に側
面の全てが（１１１）Ａ面である三・五族化合物半導体
からなる三角錐形の微細結晶（例えばＡｌＧａＡｓから
なる微細結晶）を成長させる工程と、次いで、前記三角
錐形の微細結晶の頂部をエッチングで除去して截頭三角
錐形の基底部分を形成する工程と、次いで、前記截頭三
角錐形の基底部分に於ける截頭平面上に前記基底部分の
エネルギ・バンド・ギャップに比較して狭いエネルギ・
バンド・ギャップをもつと共に電子親和力が大きい三・
五族化合物半導体からなり側面の全てが（１１１）Ａ面
である三角錐形の半導体量子箱を成長する工程とが含ま
れてなることを特徴とするか、或いは、
五族化合物半導体基板上に非晶質薄膜（例えばＳｉＯ2
からなる非晶質薄膜２２）を形成して正三角形の窓（例
えば窓２２Ａ）を形成する工程と、次いで、前記正三角
形の窓内に表出された三・五族化合物半導体基板上に側
面の全てが（１１１）Ａ面である三・五族化合物半導体
からなる三角錐形の微細結晶（例えばＡｌＧａＡｓから
なる微細結晶）を成長させる工程と、次いで、前記三角
錐形の微細結晶の頂部をエッチングで除去して截頭三角
錐形の基底部分を形成する工程と、次いで、前記截頭三
角錐形の基底部分に於ける截頭平面上に前記基底部分の
エネルギ・バンド・ギャップに比較して狭いエネルギ・
バンド・ギャップをもつと共に電子親和力が大きい三・
五族化合物半導体からなり側面の全てが（１１１）Ａ面
である三角錐形の半導体量子箱を成長する工程とが含ま
れてなることを特徴とするか、或いは、
【００２２】（５）（１１１）Ｂ面の主表面をもつ三・
五族化合物半導体基板上に非晶質薄膜を形成して正三角
形の窓を形成する工程と、次いで、前記正三角形の窓内
に表出された三・五族化合物半導体基板上に側面の全て
が（１１１）Ａ面である三・五族化合物半導体からなる
三角錐形の微細結晶を成長させる工程と、次いで、前記
三角錐形の微細結晶の頂部をエッチングで除去して量子
井戸の障壁をなす截頭三角錐形の基底部分を形成する工
程と、次いで、前記截頭三角錐形の基底部分に於ける截
頭平面上に前記基底部分のエネルギ・バンド・ギャップ
に比較して狭いエネルギ・バンド・ギャップをもつと共
に電子親和力が大きく側面の全てが（１１１）Ａ面であ
る三・五族化合物半導体で構成され量子井戸の井戸をな
す截頭三角錐形の半導体量子箱を成長する工程と、引き
続いて、前記截頭三角錐形の半導体量子箱に於ける截頭
平面上に前記基底部分と同じ三・五族化合物半導体から
なる量子井戸の障壁をなす三角錐形の先端部分を成長す
る工程とが含まれてなることを特徴とするか、或いは、
五族化合物半導体基板上に非晶質薄膜を形成して正三角
形の窓を形成する工程と、次いで、前記正三角形の窓内
に表出された三・五族化合物半導体基板上に側面の全て
が（１１１）Ａ面である三・五族化合物半導体からなる
三角錐形の微細結晶を成長させる工程と、次いで、前記
三角錐形の微細結晶の頂部をエッチングで除去して量子
井戸の障壁をなす截頭三角錐形の基底部分を形成する工
程と、次いで、前記截頭三角錐形の基底部分に於ける截
頭平面上に前記基底部分のエネルギ・バンド・ギャップ
に比較して狭いエネルギ・バンド・ギャップをもつと共
に電子親和力が大きく側面の全てが（１１１）Ａ面であ
る三・五族化合物半導体で構成され量子井戸の井戸をな
す截頭三角錐形の半導体量子箱を成長する工程と、引き
続いて、前記截頭三角錐形の半導体量子箱に於ける截頭
平面上に前記基底部分と同じ三・五族化合物半導体から
なる量子井戸の障壁をなす三角錐形の先端部分を成長す
る工程とが含まれてなることを特徴とするか、或いは、
【００２３】（６）（１００）面の主表面をもつシリコ
ン半導体基板（例えばＳｉ半導体基板４１）上に形成さ
れ且つ側面の全てが（１１１）面であるシリコン半導体
からなる截頭四角錐形の基底部分（例えば基底部分４
３）と、前記截頭四角錐形の基底部分に於ける截頭平面
（例えばテラス４３Ａ）上に形成され且つ前記基底部分
のエネルギ・バンド・ギャップに比較して狭いエネルギ
・バンド・ギャップをもつと共に電子親和力が大きい半
導体（例えばＳｉ及びＧｅの化合物、或いは、Ｇｅ）で
構成されて側面の全てが（１１１）面である四角錐形の
半導体量子箱（例えば半導体量子箱４４）とを備えてな
ることを特徴とするか、或いは、
ン半導体基板（例えばＳｉ半導体基板４１）上に形成さ
れ且つ側面の全てが（１１１）面であるシリコン半導体
からなる截頭四角錐形の基底部分（例えば基底部分４
３）と、前記截頭四角錐形の基底部分に於ける截頭平面
（例えばテラス４３Ａ）上に形成され且つ前記基底部分
のエネルギ・バンド・ギャップに比較して狭いエネルギ
・バンド・ギャップをもつと共に電子親和力が大きい半
導体（例えばＳｉ及びＧｅの化合物、或いは、Ｇｅ）で
構成されて側面の全てが（１１１）面である四角錐形の
半導体量子箱（例えば半導体量子箱４４）とを備えてな
ることを特徴とするか、或いは、
【００２４】（７）（１００）面の主表面をもつシリコ
ン半導体基板上に形成され且つ側面の全てが（１１１）
面であるシリコン半導体で構成され量子井戸の障壁をな
す截頭四角錐形の基底部分と、前記截頭四角錐形の基底
部分に於ける截頭平面上に形成され且つ前記基底部分の
エネルギ・バンド・ギャップに比較して狭いエネルギ・
バンド・ギャップをもつと共に電子親和力が大きく側面
の全てが（１１１）面である半導体で構成され量子井戸
の井戸をなす截頭四角錐形の半導体量子箱と、前記截頭
四角錐形の半導体量子箱に於ける截頭平面上に形成され
且つシリコン半導体で構成され量子井戸の障壁をなす四
角錐形の先端部分とを備えてなることを特徴とするか、
或いは、
ン半導体基板上に形成され且つ側面の全てが（１１１）
面であるシリコン半導体で構成され量子井戸の障壁をな
す截頭四角錐形の基底部分と、前記截頭四角錐形の基底
部分に於ける截頭平面上に形成され且つ前記基底部分の
エネルギ・バンド・ギャップに比較して狭いエネルギ・
バンド・ギャップをもつと共に電子親和力が大きく側面
の全てが（１１１）面である半導体で構成され量子井戸
の井戸をなす截頭四角錐形の半導体量子箱と、前記截頭
四角錐形の半導体量子箱に於ける截頭平面上に形成され
且つシリコン半導体で構成され量子井戸の障壁をなす四
角錐形の先端部分とを備えてなることを特徴とするか、
或いは、
【００２５】（８）前記（６）或いは（７）に於いて、
複数の截頭四角錐形の基底部分に於ける截頭平面の大き
さが同一であることを特徴とするか、或いは、
複数の截頭四角錐形の基底部分に於ける截頭平面の大き
さが同一であることを特徴とするか、或いは、
【００２６】（９）前記（６）或いは（７）或いは
（８）に於いて、基底部分のエネルギ・バンド・ギャッ
プに比較して狭いエネルギ・バンド・ギャップをもつと
共に電子親和力が大きい半導体がゲルマニウムであるこ
とを特徴とするか、或いは、
（８）に於いて、基底部分のエネルギ・バンド・ギャッ
プに比較して狭いエネルギ・バンド・ギャップをもつと
共に電子親和力が大きい半導体がゲルマニウムであるこ
とを特徴とするか、或いは、
【００２７】（１０）前記（６）或いは（７）或いは
（８）に於いて、基底部分のエネルギ・バンド・ギャッ
プに比較して狭いエネルギ・バンド・ギャップをもつと
共に電子親和力が大きい半導体がゲルマニウムとシリコ
ンの化合物であることを特徴とするか、或いは、
（８）に於いて、基底部分のエネルギ・バンド・ギャッ
プに比較して狭いエネルギ・バンド・ギャップをもつと
共に電子親和力が大きい半導体がゲルマニウムとシリコ
ンの化合物であることを特徴とするか、或いは、
【００２８】（１１）（１００）面の主表面をもつシリ
コン半導体基板上に非晶質薄膜（例えば非晶質薄膜４
２）を形成して正四角形の窓を形成する工程と、次い
で、前記正四角形の窓（例えば窓４２Ａ）内に表出され
たシリコン半導体基板上に側面の全てが（１１１）面で
あるシリコン半導体からなる四角錐形の微細結晶を成長
させる工程と、次いで、前記四角錐形の微細結晶の頂部
をエッチングで除去して截頭四角錐形の基底部分を形成
する工程と、次いで、前記截頭四角錐形の基底部分に於
ける截頭平面（例えばテラス４３Ａ）に前記基底部分の
エネルギ・バンド・ギャップに比較して狭いエネルギ・
バンド・ギャップをもつと共に電子親和力が大きい半導
体からなり側面の全てが（１１１）面である四角錐形の
半導体量子箱を成長する工程とが含まれてなることを特
徴とするか、或いは、
コン半導体基板上に非晶質薄膜（例えば非晶質薄膜４
２）を形成して正四角形の窓を形成する工程と、次い
で、前記正四角形の窓（例えば窓４２Ａ）内に表出され
たシリコン半導体基板上に側面の全てが（１１１）面で
あるシリコン半導体からなる四角錐形の微細結晶を成長
させる工程と、次いで、前記四角錐形の微細結晶の頂部
をエッチングで除去して截頭四角錐形の基底部分を形成
する工程と、次いで、前記截頭四角錐形の基底部分に於
ける截頭平面（例えばテラス４３Ａ）に前記基底部分の
エネルギ・バンド・ギャップに比較して狭いエネルギ・
バンド・ギャップをもつと共に電子親和力が大きい半導
体からなり側面の全てが（１１１）面である四角錐形の
半導体量子箱を成長する工程とが含まれてなることを特
徴とするか、或いは、
【００２９】（１２）（１００）面の主表面をもつシリ
コン半導体基板上に非晶質薄膜を形成して正四角形の窓
を形成する工程と、次いで、前記正四角形の窓内に表出
されたシリコン半導体基板上に側面の全てが（１１１）
面であるシリコン半導体からなる四角錐形の微細結晶を
成長させる工程と、次いで、前記四角錐形の微細結晶の
頂部をエッチングで除去して量子井戸の障壁をなす截頭
四角錐形の基底部分を形成する工程と、次いで、前記截
頭四角錐形の基底部分に於ける截頭平面上に前記基底部
分のエネルギ・バンド・ギャップに比較して狭いエネル
ギ・バンド・ギャップをもつと共に電子親和力が大きく
側面の全てが（１１１）面である半導体で構成され量子
井戸の井戸をなす截頭四角錐形の半導体量子箱を成長す
る工程と、引き続いて、前記截頭四角錐形の半導体量子
箱に於ける截頭平面上にシリコン半導体からなる量子井
戸の障壁をなす四角錐形の先端部分を成長する工程とが
含まれてなることを特徴とする。
コン半導体基板上に非晶質薄膜を形成して正四角形の窓
を形成する工程と、次いで、前記正四角形の窓内に表出
されたシリコン半導体基板上に側面の全てが（１１１）
面であるシリコン半導体からなる四角錐形の微細結晶を
成長させる工程と、次いで、前記四角錐形の微細結晶の
頂部をエッチングで除去して量子井戸の障壁をなす截頭
四角錐形の基底部分を形成する工程と、次いで、前記截
頭四角錐形の基底部分に於ける截頭平面上に前記基底部
分のエネルギ・バンド・ギャップに比較して狭いエネル
ギ・バンド・ギャップをもつと共に電子親和力が大きく
側面の全てが（１１１）面である半導体で構成され量子
井戸の井戸をなす截頭四角錐形の半導体量子箱を成長す
る工程と、引き続いて、前記截頭四角錐形の半導体量子
箱に於ける截頭平面上にシリコン半導体からなる量子井
戸の障壁をなす四角錐形の先端部分を成長する工程とが
含まれてなることを特徴とする。
【００３０】
【作用】本発明に於いて、三角錐或いは四角錐をなす複
数の微細結晶は、その底面の大きさを同一に、且つ、同
時に同じ条件で成長させることで均一な大きさになる筈
であるが、若し、僅かに相違を生じても、形状が相似で
あることから、先端をエッチングして截頭三角錐或いは
截頭四角錐をなす基底部分を形成した場合、その截頭平
面の大きさは高い精度で均一にすることができ、その上
に三角錐或いは四角錐をなす半導体量子箱を形成すれ
ば、それらの大きさも高い精度で同じになって、その半
導体量子箱に於ける電子のエネルギ・レベルは単一化さ
れるものである。従って、この半導体量子箱を用いて、
例えば半導体レーザを構成した場合には低閾値電流化に
卓効があり、また、例えば非線形光学素子を構成した場
合には極めて非線形性が高い素子が実現され、更にま
た、高性能のメモリ・デバイスを構成することもでき
る。
数の微細結晶は、その底面の大きさを同一に、且つ、同
時に同じ条件で成長させることで均一な大きさになる筈
であるが、若し、僅かに相違を生じても、形状が相似で
あることから、先端をエッチングして截頭三角錐或いは
截頭四角錐をなす基底部分を形成した場合、その截頭平
面の大きさは高い精度で均一にすることができ、その上
に三角錐或いは四角錐をなす半導体量子箱を形成すれ
ば、それらの大きさも高い精度で同じになって、その半
導体量子箱に於ける電子のエネルギ・レベルは単一化さ
れるものである。従って、この半導体量子箱を用いて、
例えば半導体レーザを構成した場合には低閾値電流化に
卓効があり、また、例えば非線形光学素子を構成した場
合には極めて非線形性が高い素子が実現され、更にま
た、高性能のメモリ・デバイスを構成することもでき
る。
【００３１】
【実施例】図２乃至図５は図１について説明した半導体
量子箱の製造工程を解説する為の工程要所に於ける半導
体量子箱装置の要部斜面説明図を表し、以下、これ等の
図を参照しつつ説明する。尚、図１に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
量子箱の製造工程を解説する為の工程要所に於ける半導
体量子箱装置の要部斜面説明図を表し、以下、これ等の
図を参照しつつ説明する。尚、図１に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
【００３２】図２参照 ２−（１） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、面
指数が（１１１）ＢであるＧａＡｓからなる半導体基板
２１上に厚さが例えば１００〔ｎｍ〕であるＳｉＯ2 か
らなる非晶質薄膜２２を形成する。尚、非晶質薄膜２２
の構成材料として、ＳｉＯ2 の他には、例えばＳｉ3 Ｎ
4 を用いることができる。 ２−（２） リソグラフィ技術に於けるレジスト・プロセス、電子ビ
ーム露光技術、エッチング・ガスをＣＦ4 或いはＣＨＦ
3 とする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ
ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法などを適用する
ことに依り、非晶質薄膜２２の選択的エッチングを行っ
て一辺が例えば１〔μｍ〕である正三角形の窓２２Ａを
形成してＧａＡｓからなる半導体基板２１の一部を表出
させる。
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、面
指数が（１１１）ＢであるＧａＡｓからなる半導体基板
２１上に厚さが例えば１００〔ｎｍ〕であるＳｉＯ2 か
らなる非晶質薄膜２２を形成する。尚、非晶質薄膜２２
の構成材料として、ＳｉＯ2 の他には、例えばＳｉ3 Ｎ
4 を用いることができる。 ２−（２） リソグラフィ技術に於けるレジスト・プロセス、電子ビ
ーム露光技術、エッチング・ガスをＣＦ4 或いはＣＨＦ
3 とする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ
ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法などを適用する
ことに依り、非晶質薄膜２２の選択的エッチングを行っ
て一辺が例えば１〔μｍ〕である正三角形の窓２２Ａを
形成してＧａＡｓからなる半導体基板２１の一部を表出
させる。
【００３３】図３参照 ３−（１） 有機金属気相成長（ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐ
ｏｒ ｐｈａｓｅｅｐｉｔａｘｙ：ＭＯＶＰＥ）法を適
用することに依り、正三角形の窓２２にのみＡｌＧａＡ
ｓからなる三角錐形の微細結晶を成長させる。この微細
結晶の成長は時間制御で行うものであり、前記したよう
に一辺が１〔μｍ〕である正三角形を底面とする三角錐
形の微細結晶を成長させる場合の主要なデータを例示す
ると次の通りである。 基板温度：７００〔℃〕 ソース・ガス：トリメチルガリウム（ＴＭＧ：Ｇａ（Ｃ
Ｈ3 ）3） トリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3 ）3 ） アルシン（ＡｓＨ3 ） ＡｓＨ3 ガス圧：２×１０-3〔Ｔｏｒｒ〕 このようにして、ＡｌＧａＡｓ（ｘ値は０．２）からな
っていて、その側面が（１１１）Ａ面で囲まれた三角錐
形をなす微細結晶が得られるものである。尚、この微細
結晶の成長は全ての正三角形の窓２２Ａ上に完全な三角
錐が形成されるまで行なうものとし、そのようにした場
合、三角錐の大きさに若干のばらつきを生ずることもあ
るが、それらの先端からの距離を一定に採った三角錐の
大きさは全て同一になるので、時間を充分にかけて成長
を行なうと良い。
ｏｒ ｐｈａｓｅｅｐｉｔａｘｙ：ＭＯＶＰＥ）法を適
用することに依り、正三角形の窓２２にのみＡｌＧａＡ
ｓからなる三角錐形の微細結晶を成長させる。この微細
結晶の成長は時間制御で行うものであり、前記したよう
に一辺が１〔μｍ〕である正三角形を底面とする三角錐
形の微細結晶を成長させる場合の主要なデータを例示す
ると次の通りである。 基板温度：７００〔℃〕 ソース・ガス：トリメチルガリウム（ＴＭＧ：Ｇａ（Ｃ
Ｈ3 ）3） トリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3 ）3 ） アルシン（ＡｓＨ3 ） ＡｓＨ3 ガス圧：２×１０-3〔Ｔｏｒｒ〕 このようにして、ＡｌＧａＡｓ（ｘ値は０．２）からな
っていて、その側面が（１１１）Ａ面で囲まれた三角錐
形をなす微細結晶が得られるものである。尚、この微細
結晶の成長は全ての正三角形の窓２２Ａ上に完全な三角
錐が形成されるまで行なうものとし、そのようにした場
合、三角錐の大きさに若干のばらつきを生ずることもあ
るが、それらの先端からの距離を一定に採った三角錐の
大きさは全て同一になるので、時間を充分にかけて成長
を行なうと良い。
【００３４】図４参照 ４−（１） サーマル・エッチング法を適用することに依り、前記工
程３−（１）で形成したＡｌＧａＡｓからなる微細結晶
をエッチングして截頭三角錐形の基底部分２３を形成す
る。この場合のエッチングに関する主要なデータを例示
すると次の通りである。 エッチング・ガス：ＨＣｌガス ０．２〔Ｔｏｒｒ〕 低圧水銀ランプに依る光照射を利用 基板温度：３００〔℃〕 エッチング時間：３〔分〕 或いは、 エッチング・ガス：Ｃｌ2 ガス ５×１０-5〔Ｔｏｒ
ｒ〕 基板温度：３００〔℃〕 エッチング時間：１〔分〕 このような手段を採った場合、（１１１）Ａ面のエッチ
ング速度は、他の面のエッチング速度に比較して１桁以
上も小さく、そして、この工程を経ることで、基底部分
２３の頂面には一辺が１０〔ｎｍ〕以下の正三角形をな
すテラス（截頭平面）２３Ａが生成される。
程３−（１）で形成したＡｌＧａＡｓからなる微細結晶
をエッチングして截頭三角錐形の基底部分２３を形成す
る。この場合のエッチングに関する主要なデータを例示
すると次の通りである。 エッチング・ガス：ＨＣｌガス ０．２〔Ｔｏｒｒ〕 低圧水銀ランプに依る光照射を利用 基板温度：３００〔℃〕 エッチング時間：３〔分〕 或いは、 エッチング・ガス：Ｃｌ2 ガス ５×１０-5〔Ｔｏｒ
ｒ〕 基板温度：３００〔℃〕 エッチング時間：１〔分〕 このような手段を採った場合、（１１１）Ａ面のエッチ
ング速度は、他の面のエッチング速度に比較して１桁以
上も小さく、そして、この工程を経ることで、基底部分
２３の頂面には一辺が１０〔ｎｍ〕以下の正三角形をな
すテラス（截頭平面）２３Ａが生成される。
【００３５】図５参照 ５−（１） ＭＯＶＰＥ法を適用することに依り、正三角形のテラス
２３Ａ上にのみＧａＡｓからなる三角錐形の量子箱２４
を成長させる。この量子箱２４の成長は時間制御で行う
ものであり、前記したように一辺が１０〔ｎｍ〕である
正三角形を底面として三角錐形の量子箱２４を成長させ
る場合の主要なデータを例示すると次の通りである。 基板温度：７００〔℃〕 ソース・ガス：ＴＭＧ，ＡｓＨ3 ＡｓＨ3 ガス圧：２×１０-3〔Ｔｏｒｒ〕 成長時間：約２〔分〕（約５００〔Å〕の成長） このようにすることで、側面が（１１１）Ａ面で囲まれ
た三角錐形をなす量子箱２４が得られるものである。
尚、この量子箱２４はＧａＡｓのバルクのみでなく、Ａ
ｌＧａＡｓ／ＧａＡｓの量子井戸、或いは、多重量子井
戸であっても良い。
２３Ａ上にのみＧａＡｓからなる三角錐形の量子箱２４
を成長させる。この量子箱２４の成長は時間制御で行う
ものであり、前記したように一辺が１０〔ｎｍ〕である
正三角形を底面として三角錐形の量子箱２４を成長させ
る場合の主要なデータを例示すると次の通りである。 基板温度：７００〔℃〕 ソース・ガス：ＴＭＧ，ＡｓＨ3 ＡｓＨ3 ガス圧：２×１０-3〔Ｔｏｒｒ〕 成長時間：約２〔分〕（約５００〔Å〕の成長） このようにすることで、側面が（１１１）Ａ面で囲まれ
た三角錐形をなす量子箱２４が得られるものである。
尚、この量子箱２４はＧａＡｓのバルクのみでなく、Ａ
ｌＧａＡｓ／ＧａＡｓの量子井戸、或いは、多重量子井
戸であっても良い。
【００３６】５−（２） この後、エッチャントをＨＦとする浸漬法を適用するこ
とに依り、非晶質薄膜２２を除去してから、ＭＯＶＰＥ
法を適用することに依って（１１１）Ａ面にも成長が起
こる条件を選択してＡｌＧａＡｓ層（図示せず）を全面
に成長させる。このＡｌＧａＡｓ層を成長させる場合の
主要なデータを例示すると次の通りである。 基板温度：６５０〔℃〕〜７００〔℃〕 ソース・ガス：ＴＭＧ，ＴＭＡ，ＡｓＨ3 ＡｓＨ3 ガス圧：８×１０-3〔Ｔｏｒｒ〕 成長時間：１〔時間〕（約１〔μｍ〕の成長） この工程を経ることでＧａＡｓからなる量子箱２４はＡ
ｌＧａＡｓ中に埋め込まれてしまう。
とに依り、非晶質薄膜２２を除去してから、ＭＯＶＰＥ
法を適用することに依って（１１１）Ａ面にも成長が起
こる条件を選択してＡｌＧａＡｓ層（図示せず）を全面
に成長させる。このＡｌＧａＡｓ層を成長させる場合の
主要なデータを例示すると次の通りである。 基板温度：６５０〔℃〕〜７００〔℃〕 ソース・ガス：ＴＭＧ，ＴＭＡ，ＡｓＨ3 ＡｓＨ3 ガス圧：８×１０-3〔Ｔｏｒｒ〕 成長時間：１〔時間〕（約１〔μｍ〕の成長） この工程を経ることでＧａＡｓからなる量子箱２４はＡ
ｌＧａＡｓ中に埋め込まれてしまう。
【００３７】図６は本発明に依る量子箱（０次元電子）
中の電子の状態密度を説明する為の線図を表し、縦軸に
は電子の状態密度ρ（Ｅ）を、横軸には準位のエネルギ
Ｅをそれぞれ採ってある。図に於いて、実線は本発明に
依る量子箱の特性線であって、立ち上がり及び立ち下が
りが極めて尖鋭になっているが、破線は比較の為に示し
た従来例に依る量子箱の特性線であって、立ち上がり及
び立ち下がりが大変に緩慢でブロードになっている。図
示されているように、特性線が尖鋭であるのは量子箱の
サイズが揃っていることを意味し、逆に、緩慢であるの
は量子箱のサイズが揃っていないことを意味している。
中の電子の状態密度を説明する為の線図を表し、縦軸に
は電子の状態密度ρ（Ｅ）を、横軸には準位のエネルギ
Ｅをそれぞれ採ってある。図に於いて、実線は本発明に
依る量子箱の特性線であって、立ち上がり及び立ち下が
りが極めて尖鋭になっているが、破線は比較の為に示し
た従来例に依る量子箱の特性線であって、立ち上がり及
び立ち下がりが大変に緩慢でブロードになっている。図
示されているように、特性線が尖鋭であるのは量子箱の
サイズが揃っていることを意味し、逆に、緩慢であるの
は量子箱のサイズが揃っていないことを意味している。
【００３８】図７は前記のようにして作成される量子箱
をもつ非線形光学素子の要部切断側面図を表し、図２乃
至図５に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。図に於いて、２５は量
子箱２４を埋め込んだＡｌＧａＡｓからなる埋め込み層
を示している。この非線形光学素子は、例えば、多重量
子井戸を用いた非線形光学素子、エタロン型光双安定デ
バイスと全く同様にして、例えば光をスイッチングする
のに使用できるのであるが、その優れた励起子閉じ込め
効果は多重量子井戸の比ではない。
をもつ非線形光学素子の要部切断側面図を表し、図２乃
至図５に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。図に於いて、２５は量
子箱２４を埋め込んだＡｌＧａＡｓからなる埋め込み層
を示している。この非線形光学素子は、例えば、多重量
子井戸を用いた非線形光学素子、エタロン型光双安定デ
バイスと全く同様にして、例えば光をスイッチングする
のに使用できるのであるが、その優れた励起子閉じ込め
効果は多重量子井戸の比ではない。
【００３９】図８は前記のようにして作成される量子箱
をもつ半導体レーザの要部切断正面図を表し、図２乃至
図５に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。図に於いて、３１はｎ−
ＧａＡｓからなる基板、３３はｎ−ＡｌＧａＡｓからな
る基底部分、３４はアンドープＧａＡｓからなる量子
箱、３５はアンドープＡｌＧａＡｓからなる埋め込み
層、３６はｐ−ＡｌＧａＡｓからなるｐ側クラッド層、
３７はｐ−ＧａＡｓからなるコンタクト層、３８はｐ側
電極、３９はｎ側電極をそれぞれ示している。この半導
体レーザでは、ｉ−ＡｌＧａＡｓ埋め込み層３５の厚さ
は、図示の如く、その表面からｎ−ＧａＡｓ量子箱３４
が突出する程度とし、矢印で示してあるようにｎ−Ｇａ
Ａｓ量子箱３４の全面から電流が流れ込むようにすると
良く、そして、レーザ光は飛び飛びに在る量子箱３４を
通過して図の左右両端方向にレーザ光を出射する。尚、
この場合のレーザ共振は、通常の半導体レーザと同様、
左右両端に在る劈開面（図示せず）、即ち鏡面の間を光
が往復することで行なわれる。
をもつ半導体レーザの要部切断正面図を表し、図２乃至
図５に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。図に於いて、３１はｎ−
ＧａＡｓからなる基板、３３はｎ−ＡｌＧａＡｓからな
る基底部分、３４はアンドープＧａＡｓからなる量子
箱、３５はアンドープＡｌＧａＡｓからなる埋め込み
層、３６はｐ−ＡｌＧａＡｓからなるｐ側クラッド層、
３７はｐ−ＧａＡｓからなるコンタクト層、３８はｐ側
電極、３９はｎ側電極をそれぞれ示している。この半導
体レーザでは、ｉ−ＡｌＧａＡｓ埋め込み層３５の厚さ
は、図示の如く、その表面からｎ−ＧａＡｓ量子箱３４
が突出する程度とし、矢印で示してあるようにｎ−Ｇａ
Ａｓ量子箱３４の全面から電流が流れ込むようにすると
良く、そして、レーザ光は飛び飛びに在る量子箱３４を
通過して図の左右両端方向にレーザ光を出射する。尚、
この場合のレーザ共振は、通常の半導体レーザと同様、
左右両端に在る劈開面（図示せず）、即ち鏡面の間を光
が往復することで行なわれる。
【００４０】ところで、前記した諸実施例は化合物半導
体のうち特にＧａＡｓ系を材料としたものであるが、Ｉ
ｎＰ系を用いても良いことは勿論であり、また、発明の
原理で説明したように、Ｓｉ半導体を材料とすることも
可能である。図９乃至図１３はＳｉ系半導体を材料とす
る半導体量子箱の製造工程を解説する為の工程要所に於
ける半導体量子箱装置の要部斜面説明図（図９乃至図１
２）と要部切断側面図（図１３）を表し、以下、これ等
の図を参照しつつ説明する。
体のうち特にＧａＡｓ系を材料としたものであるが、Ｉ
ｎＰ系を用いても良いことは勿論であり、また、発明の
原理で説明したように、Ｓｉ半導体を材料とすることも
可能である。図９乃至図１３はＳｉ系半導体を材料とす
る半導体量子箱の製造工程を解説する為の工程要所に於
ける半導体量子箱装置の要部斜面説明図（図９乃至図１
２）と要部切断側面図（図１３）を表し、以下、これ等
の図を参照しつつ説明する。
【００４１】図９参照 ９−（１） ＣＶＤ法を適用することに依り、面指数が（１１１）で
あるＳｉ半導体基板４１の上に厚さが例えば１００〔ｎ
ｍ〕であるＳｉＯ2 からなる非晶質薄膜４２を形成す
る。尚、この場合も非晶質薄膜４２としてＳｉＯ2 の他
にＳｉ3 Ｎ4 などを用いることができる。 ９−（２） リソグラフィ技術に於けるレジスト・プロセス及び電子
ビーム露光技術及びエッチング・ガスをＣＨＦ3 或いは
ＣＦ4 とするＲＩＥ法を適用することに依り、非晶質薄
膜４２の選択的エッチングを行って一辺が例えば１〔μ
ｍ〕である正四角形の窓４２Ａを形成してＳｉ半導体基
板４１の一部を表出させる。
あるＳｉ半導体基板４１の上に厚さが例えば１００〔ｎ
ｍ〕であるＳｉＯ2 からなる非晶質薄膜４２を形成す
る。尚、この場合も非晶質薄膜４２としてＳｉＯ2 の他
にＳｉ3 Ｎ4 などを用いることができる。 ９−（２） リソグラフィ技術に於けるレジスト・プロセス及び電子
ビーム露光技術及びエッチング・ガスをＣＨＦ3 或いは
ＣＦ4 とするＲＩＥ法を適用することに依り、非晶質薄
膜４２の選択的エッチングを行って一辺が例えば１〔μ
ｍ〕である正四角形の窓４２Ａを形成してＳｉ半導体基
板４１の一部を表出させる。
【００４２】図１０参照 １０−（１） 気相成長（ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：
ＶＰＥ）法を適用することに依り、正四角形の窓４２Ａ
内に露出されたＳｉ半導体基板４１の表面上にのみＳｉ
からなる四角錐形の微細結晶を成長させる。
ＶＰＥ）法を適用することに依り、正四角形の窓４２Ａ
内に露出されたＳｉ半導体基板４１の表面上にのみＳｉ
からなる四角錐形の微細結晶を成長させる。
【００４３】図１１参照 １１−（１） 光照射を併用する光反応エッチング法を適用することに
依り、前記工程１０−（１）で形成したＳｉからなる微
細結晶をエッチングして截頭四角錐形の基底部分４３を
形成する。この場合のエッチングに関する主要なデータ
を例示すると次の通りである。 エッチング・ガス：Ｃｌ2 ＸｅＣｌレーザ光の照射を利用 エッチング温度：室温 前記手段を採った場合、（１１１）面のエッチング速度
は、（１００）面のエッチング速度に比較して１桁以上
も小さく、そして、この工程を経ると、基底部分４３の
頂面には一辺が１０〔ｎｍ〕以下の正四角形をなすテラ
ス（截頭平面）４３Ａが生成される。
依り、前記工程１０−（１）で形成したＳｉからなる微
細結晶をエッチングして截頭四角錐形の基底部分４３を
形成する。この場合のエッチングに関する主要なデータ
を例示すると次の通りである。 エッチング・ガス：Ｃｌ2 ＸｅＣｌレーザ光の照射を利用 エッチング温度：室温 前記手段を採った場合、（１１１）面のエッチング速度
は、（１００）面のエッチング速度に比較して１桁以上
も小さく、そして、この工程を経ると、基底部分４３の
頂面には一辺が１０〔ｎｍ〕以下の正四角形をなすテラ
ス（截頭平面）４３Ａが生成される。
【００４４】図１２参照 １２−（１） ＶＰＥ法を適用することに依り、正四角形のテラス４３
Ａ上にのみＧｅからなる四角錐形の半導体量子箱４４を
成長させる。尚、Ｇｅは、Ｓｉ及びＧｅの化合物に代替
しても良い。前記したように一辺が１０〔ｎｍ〕である
正四角形を底面として四角錐形の量子箱４４を成長させ
る場合の主要なデータを例示すると次の通りである。こ
のようにして、側面が（１１１）で囲まれた四角錐形を
なす量子箱２４が得られるものである。尚、この量子箱
２４はＧｅのバルクのみでなく、Ｓｉ／Ｇｅの量子井
戸、或いは、多重量子井戸であっても良い。
Ａ上にのみＧｅからなる四角錐形の半導体量子箱４４を
成長させる。尚、Ｇｅは、Ｓｉ及びＧｅの化合物に代替
しても良い。前記したように一辺が１０〔ｎｍ〕である
正四角形を底面として四角錐形の量子箱４４を成長させ
る場合の主要なデータを例示すると次の通りである。こ
のようにして、側面が（１１１）で囲まれた四角錐形を
なす量子箱２４が得られるものである。尚、この量子箱
２４はＧｅのバルクのみでなく、Ｓｉ／Ｇｅの量子井
戸、或いは、多重量子井戸であっても良い。
【００４５】図１３参照 １３−（１） この後、エッチャントをＨＦとする浸漬法を適用するこ
とに依り、非晶質薄膜４２を除去し、次いで、ＭＯＶＰ
Ｅ法を適用することに依って、（１１１）面にも成長が
起こる条件を選択してＳｉからなる埋め込み層４５を全
面に成長させる。この工程を経ることでＧｅからなる量
子箱４４はＳｉの埋め込み層４５中に埋め込まれてしま
う。このようにして作成された量子箱４４は、さきの実
施例で説明した量子箱２４と全く同様に、その大きさは
均一であり、電子のエネルギ・レベルは単一化されてい
る。
とに依り、非晶質薄膜４２を除去し、次いで、ＭＯＶＰ
Ｅ法を適用することに依って、（１１１）面にも成長が
起こる条件を選択してＳｉからなる埋め込み層４５を全
面に成長させる。この工程を経ることでＧｅからなる量
子箱４４はＳｉの埋め込み層４５中に埋め込まれてしま
う。このようにして作成された量子箱４４は、さきの実
施例で説明した量子箱２４と全く同様に、その大きさは
均一であり、電子のエネルギ・レベルは単一化されてい
る。
【００４６】
【発明の効果】本発明に依る半導体量子箱装置及びその
製造方法に於いては、（１１１）Ｂ面又は（１００）面
の主表面をもつ三・五族化合物半導体基板或いはＳｉ半
導体基板上に形成され且つ側面の全てが（１１１）Ａ面
又は（１１１）面である三・五族化合物半導体又はＳｉ
半導体からなる截頭三角錐形又は截頭四角錐形の基底部
分と、截頭三角錐形又は截頭四角錐形の基底部分に於け
る截頭平面上に形成され且つ前記基底部分のエネルギ・
バンド・ギャップに比較して狭いエネルギ・バンド・ギ
ャップをもつと共に電子親和力が大きい三・五族化合物
半導体又は半導体で構成されて側面の全てが（１１１）
Ａ面又は（１１１）面である三角錐形或いは截頭三角錐
形、又は、四角錐形或いは截頭四角錐形の半導体量子箱
とを備えるようにする。
製造方法に於いては、（１１１）Ｂ面又は（１００）面
の主表面をもつ三・五族化合物半導体基板或いはＳｉ半
導体基板上に形成され且つ側面の全てが（１１１）Ａ面
又は（１１１）面である三・五族化合物半導体又はＳｉ
半導体からなる截頭三角錐形又は截頭四角錐形の基底部
分と、截頭三角錐形又は截頭四角錐形の基底部分に於け
る截頭平面上に形成され且つ前記基底部分のエネルギ・
バンド・ギャップに比較して狭いエネルギ・バンド・ギ
ャップをもつと共に電子親和力が大きい三・五族化合物
半導体又は半導体で構成されて側面の全てが（１１１）
Ａ面又は（１１１）面である三角錐形或いは截頭三角錐
形、又は、四角錐形或いは截頭四角錐形の半導体量子箱
とを備えるようにする。
【００４７】本発明に於いて、三角錐或いは四角錐をな
す複数の微細結晶は、その底面の大きさを同一に、且
つ、同時に同じ条件で成長させることで均一な大きさに
なる筈であるが、若し、僅かに相違を生じても、形状が
相似であることから、先端をエッチングして截頭三角錐
或いは截頭四角錐をなす基底部分を形成した場合、その
截頭平面の大きさは高い精度で均一にすることができ、
その上に三角錐或いは截頭三角錐、又、四角錐或いは截
頭四角錐をなす半導体量子箱を形成すれば、それらの大
きさも高い精度で同じになって、その半導体量子箱に於
ける電子のエネルギ・レベルは単一化されるものであ
る。従って、この半導体量子箱を用いて、例えば半導体
レーザを構成した場合には低閾値電流化に卓効があり、
また、例えば非線形光学素子を構成した場合には極めて
非線形性が高い素子が実現され、更にまた、高性能のメ
モリ・デバイスを構成することもできる。
す複数の微細結晶は、その底面の大きさを同一に、且
つ、同時に同じ条件で成長させることで均一な大きさに
なる筈であるが、若し、僅かに相違を生じても、形状が
相似であることから、先端をエッチングして截頭三角錐
或いは截頭四角錐をなす基底部分を形成した場合、その
截頭平面の大きさは高い精度で均一にすることができ、
その上に三角錐或いは截頭三角錐、又、四角錐或いは截
頭四角錐をなす半導体量子箱を形成すれば、それらの大
きさも高い精度で同じになって、その半導体量子箱に於
ける電子のエネルギ・レベルは単一化されるものであ
る。従って、この半導体量子箱を用いて、例えば半導体
レーザを構成した場合には低閾値電流化に卓効があり、
また、例えば非線形光学素子を構成した場合には極めて
非線形性が高い素子が実現され、更にまた、高性能のメ
モリ・デバイスを構成することもできる。
【図１】本発明の原理を解説する為の工程要所に於ける
半導体量子箱装置の要部斜面説明図である。
半導体量子箱装置の要部斜面説明図である。
【図２】図１について説明した半導体量子箱の製造工程
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
【図３】図１について説明した半導体量子箱の製造工程
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
【図４】図１について説明した半導体量子箱の製造工程
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
【図５】図１について説明した半導体量子箱の製造工程
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
を解説する為の工程要所に於ける半導体量子箱装置の要
部斜面説明図である。
【図６】本発明に依る量子箱（０次元電子）中の電子の
状態密度を説明する為の線図である。
状態密度を説明する為の線図である。
【図７】本発明実施例である非線形光学素子の要部切断
側面図である。
側面図である。
【図８】本発明実施例である半導体レーザの要部切断正
面図である。
面図である。
【図９】Ｓｉ系半導体を材料とする半導体量子箱の製造
工程を解説する為の工程要所に於ける半導体量子箱装置
の要部斜面説明図である。
工程を解説する為の工程要所に於ける半導体量子箱装置
の要部斜面説明図である。
【図１０】Ｓｉ系半導体を材料とする半導体量子箱の製
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部斜面説明図である。
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部斜面説明図である。
【図１１】Ｓｉ系半導体を材料とする半導体量子箱の製
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部斜面説明図である。
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部斜面説明図である。
【図１２】Ｓｉ系半導体を材料とする半導体量子箱の製
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部斜面説明図である。
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部斜面説明図である。
【図１３】Ｓｉ系半導体を材料とする半導体量子箱の製
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部切断側面図である。
造工程を解説する為の工程要所に於ける半導体量子箱装
置の要部切断側面図である。
【図１４】従来の技術を解説する為の工程要所に於ける
半導体量子箱を表す要部斜面説明図である。
半導体量子箱を表す要部斜面説明図である。
【図１５】従来の技術を解説する為の工程要所に於ける
半導体量子箱を表す要部斜面説明図である。
半導体量子箱を表す要部斜面説明図である。
２１ 半導体基板 ２２ 非晶質薄膜 ２３ 截頭三角錐形の基底部分 ２３Ａ テラス（截頭平面） ２４ 三角錐形の半導体量子箱
Claims (12)
- 【請求項１】（１１１）Ｂ面の主表面をもつ三・五族化
合物半導体基板上に形成され且つ側面の全てが（１１
１）Ａ面である三・五族化合物半導体からなる截頭三角
錐形の基底部分と、 前記截頭三角錐形の基底部分に於ける截頭平面上に形成
され且つ前記基底部分のエネルギ・バンド・ギャップに
比較して狭いエネルギ・バンド・ギャップをもつと共に
電子親和力が大きい三・五族化合物半導体で構成され側
面の全てが（１１１）Ａ面である三角錐形の半導体量子
箱とを備えてなることを特徴とする半導体量子箱装置。 - 【請求項２】（１１１）Ｂ面の主表面をもつ三・五族化
合物半導体基板上に形成され且つ側面の全てが（１１
１）Ａ面である三・五族化合物半導体で構成され量子井
戸の障壁をなす截頭三角錐形の基底部分と、 前記截頭三角錐形の基底部分に於ける截頭平面上に形成
され且つ前記基底部分のエネルギ・バンド・ギャップに
比較して狭いエネルギ・バンド・ギャップをもつと共に
電子親和力が大きく側面の全てが（１１１Ａ）面である
三・五族化合物半導体で構成され量子井戸の井戸をなす
截頭三角錐形の半導体量子箱と、 前記截頭三角錐形の半導体量子箱に於ける截頭平面上に
形成され且つ前記基底部分と同じ三・五族化合物半導体
で構成され量子井戸の障壁をなす三角錐形の先端部分と
を備えてなることを特徴とする半導体量子箱装置。 - 【請求項３】複数の截頭三角錐形の基底部分に於ける截
頭平面の大きさが同一であることを特徴とする請求項１
或いは２記載の半導体量子箱装置。 - 【請求項４】（１１１）Ｂ面の主表面をもつ三・五族化
合物半導体基板上に非晶質薄膜を形成して正三角形の窓
を形成する工程と、 次いで、前記正三角形の窓内に表出された三・五族化合
物半導体基板上に側面の全てが（１１１）Ａ面である三
・五族化合物半導体からなる三角錐形の微細結晶を成長
させる工程と、 次いで、前記三角錐形の微細結晶の頂部をエッチングで
除去して截頭三角錐形の基底部分を形成する工程と、 次いで、前記截頭三角錐形の基底部分に於ける截頭平面
上に前記基底部分のエネルギ・バンド・ギャップに比較
して狭いエネルギ・バンド・ギャップをもつと共に電子
親和力が大きい三・五族化合物半導体からなり側面の全
てが（１１１）Ａ面である三角錐形の半導体量子箱を成
長する工程とが含まれてなることを特徴とする半導体量
子箱装置の製造方法。 - 【請求項５】（１１１）Ｂ面の主表面をもつ三・五族化
合物半導体基板上に非晶質薄膜を形成して正三角形の窓
を形成する工程と、 次いで、前記正三角形の窓内に表出された三・五族化合
物半導体基板上に側面の全てが（１１１）Ａ面である三
・五族化合物半導体からなる三角錐形の微細結晶を成長
させる工程と、 次いで、前記三角錐形の微細結晶の頂部をエッチングで
除去して量子井戸の障壁をなす截頭三角錐形の基底部分
を形成する工程と、 次いで、前記截頭三角錐形の基底部分に於ける截頭平面
上に前記基底部分のエネルギ・バンド・ギャップに比較
して狭いエネルギ・バンド・ギャップをもつと共に電子
親和力が大きく側面の全てが（１１１）Ａ面である三・
五族化合物半導体で構成され量子井戸の井戸をなす截頭
三角錐形の半導体量子箱を成長する工程と、 引き続いて、前記截頭三角錐形の半導体量子箱に於ける
截頭平面上に前記基底部分と同じ三・五族化合物半導体
からなる量子井戸の障壁をなす三角錐形の先端部分を成
長する工程とが含まれてなることを特徴とする半導体量
子箱装置の製造方法。 - 【請求項６】（１００）面の主表面をもつシリコン半導
体基板上に形成され且つ側面の全てが（１１１）面であ
るシリコン半導体からなる截頭四角錐形の基底部分と、 前記截頭四角錐形の基底部分に於ける截頭平面上に形成
され且つ前記基底部分のエネルギ・バンド・ギャップに
比較して狭いエネルギ・バンド・ギャップをもつと共に
電子親和力が大きい半導体で構成されて側面の全てが
（１１１）面である四角錐形の半導体量子箱とを備えて
なることを特徴とする半導体量子箱装置。 - 【請求項７】（１００）面の主表面をもつシリコン半導
体基板上に形成され且つ側面の全てが（１１１）面であ
るシリコン半導体で構成され量子井戸の障壁をなす截頭
四角錐形の基底部分と、 前記截頭四角錐形の基底部分に於ける截頭平面上に形成
され且つ前記基底部分のエネルギ・バンド・ギャップに
比較して狭いエネルギ・バンド・ギャップをもつと共に
電子親和力が大きく側面の全てが（１１１）面である半
導体で構成され量子井戸の井戸をなす截頭四角錐形の半
導体量子箱と、 前記截頭四角錐形の半導体量子箱に於ける截頭平面上に
形成され且つシリコン半導体で構成され量子井戸の障壁
をなす四角錐形の先端部分とを備えてなることを特徴と
する半導体量子箱装置。 - 【請求項８】複数の截頭四角錐形の基底部分に於ける截
頭平面の大きさが同一であることを特徴とする請求項６
或いは７記載の半導体量子箱装置。 - 【請求項９】基底部分のエネルギ・バンド・ギャップに
比較して狭いエネルギ・バンド・ギャップをもつと共に
電子親和力が大きい半導体がゲルマニウムであることを
特徴とする請求項６或いは７或いは８記載の半導体量子
箱装置。 - 【請求項１０】基底部分のエネルギ・バンド・ギャップ
に比較して狭いエネルギ・バンド・ギャップをもつと共
に電子親和力が大きい半導体がゲルマニウムとシリコン
の化合物であることを特徴とする請求項６或いは７或い
は８記載の半導体量子箱装置。 - 【請求項１１】（１００）面の主表面をもつシリコン半
導体基板上に非晶質薄膜を形成して正四角形の窓を形成
する工程と、 次いで、前記正四角形の窓内に表出されたシリコン半導
体基板上に側面の全てが（１１１）面であるシリコン半
導体からなる四角錐形の微細結晶を成長させる工程と、 次いで、前記四角錐形の微細結晶の頂部をエッチングで
除去して截頭四角錐形の基底部分を形成する工程と、 次いで、前記截頭四角錐形の基底部分に於ける截頭平面
上に前記基底部分のエネルギ・バンド・ギャップに比較
して狭いエネルギ・バンド・ギャップをもつと共に電子
親和力が大きい半導体からなり側面の全てが（１１１）
面である四角錐形の半導体量子箱を成長する工程とが含
まれてなることを特徴とする半導体量子箱装置の製造方
法。 - 【請求項１２】（１００）面の主表面をもつシリコン半
導体基板上に非晶質薄膜を形成して正四角形の窓を形成
する工程と、 次いで、前記正四角形の窓内に表出されたシリコン半導
体基板上に側面の全てが（１１１）面であるシリコン半
導体からなる四角錐形の微細結晶を成長させる工程と、 次いで、前記四角錐形の微細結晶の頂部をエッチングで
除去して量子井戸の障壁をなす截頭四角錐形の基底部分
を形成する工程と、 次いで、前記截頭四角錐形の基底部分に於ける截頭平面
上に前記基底部分のエネルギ・バンド・ギャップに比較
して狭いエネルギ・バンド・ギャップをもつと共に電子
親和力が大きく側面の全てが（１１１）面である半導体
で構成され量子井戸の井戸をなす截頭四角錐形の半導体
量子箱を成長する工程と、 引き続いて、前記截頭四角錐形の半導体量子箱に於ける
截頭平面上にシリコン半導体からなる量子井戸の障壁を
なす四角錐形の先端部分を成長する工程とが含まれてな
ることを特徴とする半導体量子箱装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14180891A JP3149030B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体量子箱装置及びその製造方法 |
| US07/898,541 US5313484A (en) | 1991-06-13 | 1992-06-15 | Quantum box or quantum wire semiconductor structure and methods of producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14180891A JP3149030B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体量子箱装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121320A JPH05121320A (ja) | 1993-05-18 |
| JP3149030B2 true JP3149030B2 (ja) | 2001-03-26 |
Family
ID=15300612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14180891A Expired - Fee Related JP3149030B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体量子箱装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5313484A (ja) |
| JP (1) | JP3149030B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244403A (ja) * | 1988-03-25 | 1989-09-28 | Nissin Electric Co Ltd | 光学膜の作製方法 |
| US5405454A (en) * | 1992-03-19 | 1995-04-11 | Matsushita Electric Industrial Co., Ltd. | Electrically insulated silicon structure and producing method therefor |
| DE69301885T2 (de) * | 1992-08-13 | 1996-10-31 | Sony Corp | Quantenbauelement und dessen Herstellungsverfahren |
| JP2554433B2 (ja) * | 1992-12-24 | 1996-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体装置およびその製造方法 |
| DE4325708C1 (de) * | 1993-07-30 | 1994-06-16 | Siemens Ag | Verfahren zur Herstellung einer elektrisch leitenden Spitze aus dotiertem Silizium mittels lokaler Molekularstrahlepitaxie und Anwendung des Verfahrens zur Herstellung von Bauelementen der Vakuumelektronik (Feldemissionskathoden) |
| US5831294A (en) * | 1993-09-30 | 1998-11-03 | Sony Corporation | Quantum box structure and carrier conductivity modulating device |
| JP3954095B2 (ja) * | 1994-04-19 | 2007-08-08 | シーメンス アクチエンゲゼルシヤフト | マイクロ電子素子およびその製造方法 |
| US6011271A (en) | 1994-04-28 | 2000-01-04 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
| JP3468866B2 (ja) * | 1994-09-16 | 2003-11-17 | 富士通株式会社 | ３次元量子閉じ込めを利用した半導体装置 |
| US5710436A (en) * | 1994-09-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Quantum effect device |
| US5482890A (en) * | 1994-10-14 | 1996-01-09 | National Science Council | Method of fabricating quantum dot structures |
| JPH08116135A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 導波路集積素子の製造方法，及び導波路集積素子 |
| EP0709902B1 (en) * | 1994-10-26 | 2002-01-23 | Mitsubishi Chemical Corporation | Light-emitting semiconductor device and method for manufacturing the same |
| JPH08148669A (ja) * | 1994-11-22 | 1996-06-07 | Sanyo Electric Co Ltd | 半導体装置 |
| US5656821A (en) * | 1995-03-09 | 1997-08-12 | Fujitsu Limited | Quantum semiconductor device with triangular etch pit |
| JPH09132500A (ja) * | 1995-11-10 | 1997-05-20 | Sony Corp | 三角錐形状半導体構造とこれを用いた光学素子 |
| US6151347A (en) * | 1996-01-17 | 2000-11-21 | Nortel Networks Corporation | Laser diode and method of fabrication thereof |
| KR100301116B1 (ko) * | 1998-12-02 | 2001-10-20 | 오길록 | 양자점 구조를 갖는 화합물반도체 기판의 제조 방법 |
| US6507042B1 (en) | 1998-12-25 | 2003-01-14 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| DE19929542B4 (de) * | 1999-06-28 | 2004-09-23 | Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts | Flächige Anordnung von Stimulationselektroden auf einem Chip und Herstellungsverfahren dazu und Verwendung als Retina-Implantat |
| GB0002958D0 (en) * | 2000-02-09 | 2000-03-29 | Cambridge Display Tech Ltd | Optoelectronic devices |
| JP3882539B2 (ja) | 2000-07-18 | 2007-02-21 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに画像表示装置 |
| FR2812763B1 (fr) * | 2000-08-04 | 2002-11-01 | St Microelectronics Sa | Formation de boites quantiques |
| US7547921B2 (en) * | 2000-08-08 | 2009-06-16 | Osram Opto Semiconductors Gmbh | Semiconductor chip for optoelectronics |
| US20020017652A1 (en) * | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| EP1282208A1 (en) * | 2001-07-30 | 2003-02-05 | Agilent Technologies, Inc. (a Delaware corporation) | Semiconductor laser structure and method of manufacturing same |
| US20050169332A1 (en) * | 2002-06-10 | 2005-08-04 | Jochen Schwarz | Quantum dot gain chip |
| TWI228323B (en) * | 2002-09-06 | 2005-02-21 | Sony Corp | Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof |
| KR101138944B1 (ko) * | 2005-01-26 | 2012-04-25 | 서울옵토디바이스주식회사 | 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및그것을 제조하는 방법 |
| CN100483613C (zh) * | 2005-02-24 | 2009-04-29 | 鸿富锦精密工业（深圳）有限公司 | 量子点制作方法 |
| EP1900681B1 (en) * | 2006-09-15 | 2017-03-15 | Imec | Tunnel Field-Effect Transistors based on silicon nanowires |
| US8754320B2 (en) * | 2008-08-19 | 2014-06-17 | United Technologies Corporation | Composite materials with anisotropic electrical and thermal conductivities |
| CN103746276B (zh) * | 2013-12-19 | 2016-08-17 | 大族激光科技产业集团股份有限公司 | 激光器及其增益介质组件 |
| CN114032035B (zh) * | 2021-10-28 | 2022-06-07 | 常州时创能源股份有限公司 | 硅片碱抛光用添加剂及其应用 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0716079B2 (ja) * | 1987-07-10 | 1995-02-22 | 松下電器産業株式会社 | 半導体レ−ザ装置 |
| JPH0279489A (ja) * | 1988-09-14 | 1990-03-20 | Nec Corp | 半導体量子箱構造の作製方法 |
| US5070510A (en) * | 1989-12-12 | 1991-12-03 | Sharp Kabushiki Kaisha | Semiconductor laser device |
-
1991
- 1991-06-13 JP JP14180891A patent/JP3149030B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-15 US US07/898,541 patent/US5313484A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5313484A (en) | 1994-05-17 |
| JPH05121320A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3149030B2 (ja) | 半導体量子箱装置及びその製造方法 | |
| US6337223B1 (en) | Semiconductor optical device and method for fabricating the same | |
| JPH0677205A (ja) | 化合物半導体の微細構造形成方法 | |
| JP4651759B2 (ja) | 量子ドットを備えた素子 | |
| EP0678946B1 (en) | Quantum wire device and method of making such a device | |
| US5258326A (en) | Quantum device fabrication method | |
| US4974036A (en) | Semiconductor superlattice heterostructures on nonplanar substrates | |
| JPS61222216A (ja) | 超格子半導体の作製方法 | |
| US20020081825A1 (en) | Method for reproducibly forming a predetermined quantum dot structure and device produced using same | |
| JPH06275908A (ja) | 化合物半導体の微細構造形成方法 | |
| JPH0927612A (ja) | 量子効果半導体装置とその製造方法 | |
| US5383212A (en) | Free standing quantum well structure | |
| KR100227786B1 (ko) | 고밀도 양자 세선 제조 방법 | |
| JP2000124441A (ja) | 半導体量子ドット素子の作製方法 | |
| JPH057053A (ja) | 歪量子井戸レーザの製造方法 | |
| JPH06132217A (ja) | 半導体装置の製造方法 | |
| JP2004281954A (ja) | 量子ドットの作製方法 | |
| KR100470831B1 (ko) | 분자전자소자 제조방법 | |
| KR0141254B1 (ko) | 반도체 레이저장치의 제조방법 | |
| JPH05183238A (ja) | 半導体量子箱構造の製造方法 | |
| JPH0488628A (ja) | 半導体装置の作製方法 | |
| KR100525798B1 (ko) | 단일 기판에 다양한 크기의 양자세선을 형성하는 방법 | |
| JPH07135194A (ja) | ドライエッチング用マスクの形成方法 | |
| JPH07240380A (ja) | 量子細線構造の作製方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001128 |
|
| LAPS | Cancellation because of no payment of annual fees |