KR100525798B1 - 단일 기판에 다양한 크기의 양자세선을 형성하는 방법 - Google Patents

단일 기판에 다양한 크기의 양자세선을 형성하는 방법 Download PDF

Info

Publication number
KR100525798B1
KR100525798B1 KR20030056953A KR20030056953A KR100525798B1 KR 100525798 B1 KR100525798 B1 KR 100525798B1 KR 20030056953 A KR20030056953 A KR 20030056953A KR 20030056953 A KR20030056953 A KR 20030056953A KR 100525798 B1 KR100525798 B1 KR 100525798B1
Authority
KR
South Korea
Prior art keywords
various sizes
quantum
substrate
triangular structure
gaas
Prior art date
Application number
KR20030056953A
Other languages
English (en)
Other versions
KR20050019295A (ko
Inventor
김성일
김용태
김영환
김춘근
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR20030056953A priority Critical patent/KR100525798B1/ko
Priority to JP2003321725A priority patent/JP2005064439A/ja
Publication of KR20050019295A publication Critical patent/KR20050019295A/ko
Application granted granted Critical
Publication of KR100525798B1 publication Critical patent/KR100525798B1/ko

Links

Abstract

본 발명은 반도체 기판에 다양한 크기를 갖는 산화막이 없는 영역을 형성한 후 그 산화막이 없는 영역에 선택적 에피택셜 성장법을 이용하여 삼각형 구조의 에피택셜층을 성장시켜서 단일 반도체 기판에 여러 가지 크기의 양자세선을 형성하는 것이다. 이와 같은 구조를 광소자 제작에 응용하면 한 기판에 다양한 파장을 갖는 광소자를 한 번에 제작할 수 있게 된다.

Description

단일 기판에 다양한 크기의 양자세선을 형성하는 방법{A METHOD FOR GROWING QUANTUM WIRES WITH VARIOUS SIZE ON A SUBSTRATE}
본 발명은 반도체 기판에 양자세선을 형성하는 방법에 관한 것으로서, 특히 단일 기판에 다양한 크기를 갖는 산화막이 없는 영역을 형성한 후 선택적 에피택셜 성장법을 이용하여 단일 기판에 다양한 크기(두께 및 폭)의 양자세선을 형성하는 방법에 관한 것이다.
앞으로 반도체 소자는 나노미터 크기의 초미세 양자구조를 기반으로 개발될 전망이다. 최근에 여러 연구팀이 양자세선(quantum wire)(1차원) 구조나 양자점(quantum point)(2차원) 구조와 같은 저차원 양자구조를 집중적으로 연구하고 있다. 저차원 양자구조는 반도체 구조와는 달리 현저하게 개선된 광천이(optical transition) 및 전기적 수송(electrical transport) 특성을 가지고 있다. 따라서, 저차원 양자구조를 갖는 광소자는 고효율의 전기적 및 광학적 특성을 나타내며 고속 및 저전력으로 동작할 수 있다.
일반적으로 저차원 양자구조를 제작하기 위해서는 전자빔 또는 이온빔 리소그래피, 에칭, 불순물 주입에 의한 격자파괴(impurity induced dislocation) 등의 기법을 이용하여 수직, 수평 또는 입체방향으로 캐리어를 구속시켜야 한다.
그러나, 양자구조의 발광효율을 증가시키고 제작된 광소자의 고유한 광학적 특성을 조사하려면 양질의 반도체 계면이 필요하기 때문에 위에서 언급한 기법과 다른 방법을 강구해야 한다. 이 방법 중의 하나가 반응관에 시편을 한 번만 장입하고 패턴화된 기판 위에 에피택셜 성장을 하여 원하는 3차원 소자를 제작하는 선택적 에피택셜 성장법(selective epitaxy)이다. 이러한 선택적 에피택셜 성장법은 반도체 구조의 수직방향의 두께뿐만 아니라 수평방향의 폭도 직접 제어할 수 있어서, 우수한 특성의 저차원 양자구조를 제작할 수 있다.
그러나, 선택적 에피택셜 성장법을 통상적으로 사용하여 균일한 크기의 양자세선을 성장시킨다면 단일 특성만을 갖는 양자세선을 제작할 수밖에 없다. 예를 들어, 이런 방법으로 반도체 레이저 소자를 제작한다면 한가지 발광파장을 갖는 소자만 제작할 수 있다. 이에 대하여, 한 기판 위에 여러 가지 크기(두께 및 폭)를 갖는 양자세선을 한 번에 성장시킬 수 있다면, 여러 개의 소자를 따로 제작할 때보다 제작단가 및 소자의 크기를 줄일 수 있을 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 목적은 선택적 에피택셜 성장법을 이용하여 반도체 기판에 다양한 크기를 갖는 삼각형 구조의 에피택셜층을 성장시켜서 단일 반도체 기판에 여러 가지 크기의 양자세선을 형성하는 것이다.
또한, 본 발명의 목적은 단일 반도체 기판에 형성된 여러 가지 크기의 양자세선을 이용하여 다양한 파장을 갖는 광소자를 제작하는 것이다.
이를 위해, 본 발명에 의한 단일 기판에 다양한 크기의 양자세선을 형성하는 방법은 반도체 기판 위에 산화막을 증착하는 단계와, 산화막이 없는 영역이 다양한 크기를 갖도록 상기 산화막을 에칭하는 단계와, 선택적 에피택셜 성장법을 이용하여 상기 산화막이 없는 영역에 삼각형 구조를 성장시키는 단계를 포함한다.
본 발명은 선택적 에피택셜 성장법에 의해 삼각형 구조의 GaAs/InGaAs/GaAs 에피택셜층을 성장시키기 위해 저압 MOCVD(metalorganic chemical vapor deposition) 방법 및 적외선(IR) 가열방법을 사용하였다. 그리고, 선택적으로 성장시킨 에피택셜층의 성장 거동을 조사하기 위해 에피택셜층을 절개한 후 그 단면을 주사전자현미경(SEM)으로 관찰하였다.
에피택셜 성장을 위해 본 발명에서 사용된 재료는 TMG(trimethylgallium), TMA(trimethylalluminum), TMI(trimethylindium), 100% arsine 및 수소에 희석된 500 ppm SiH4이다. 또한, 에피택셜 성장온도는 600℃이고 Ⅴ/Ⅲ 비는 100이다.
SiO2로 패턴을 만든 GaAs 기판을 리액터(reactor)에 장입한 후 표면에 형성될 수 있는 산화막을 제거하기 위해 800℃에서 예열처리를 하였다. 다음, 원하는 성장온도로 내린 후 미리 설계된 GaAs/InGaAs/GaAs 양자세선 구조를 형성하였다.
단일 반도체 기판에 다양한 크기의 GaAs/InGaAs/GaAs 양자세선 구조를 제작하는 방법을 구체적으로 설명하면 다음과 같다.
우선, GaAs 기판에 플라즈마 강화 화학증착법(plasma enhanced vapor deposition : PECVD)으로 산화막(SiO2) 및 포토레지스트(PR)를 증착한다.
산화막이 없는 영역에 에피택셜 성장되는 삼각형의 크기는 산화막이 없는 영역의 크기에 따라 변하고, 삼각형의 크기가 변하면 삼각형의 꼭지점 부근에 형성되는 양자세선의 크기가 달라지기 때문에, 단일 기판에 다양한 크기의 산화막이 없는 영역을 형성한다면 그 단일 기판에 다양한 크기를 갖는 양자세선을 형성할 수 있다.
이러한 특성에 따라 산화막이 없는 영역이 다양한 크기를 갖도록 전자빔 또는 광학적 사진 식각방법을 사용하여 GaAs 기판에 증착된 산화막을 에칭한다. 본 발명에서는 단일 기판에 여러 가지 폭을 가진 스트라이프 패턴(stripe pattern)이 [110] 방향과 직각으로 또는 나란하게 형성되도록 하였다.
GaAs 기판에 다양한 크기를 갖는 산화막이 없는 영역을 형성한 후, 선택적 에피택셜 성장법을 이용하여 상기 산화막이 없는 영역에 삼각형 구조의 에피택셜층을 성장시킨다.
본 발명에서 성장율에 대하여 실험해 본 결과, MOCVD 장치에서는 성장율이 1.0μm/hour 이상이 되면 성장된 AlGaAs/GaAs/AlGaAs 양자세선 구조의 표면이 나빠지고 SiO2 위에도 입자들이 달라붙게 된다. AlGaAs의 표면 형상은 GaAs보다 성장율에 더 민감한데, 그것은 성장표면에서의 Al의 이동속도가 Ga의 이동속도보다 더 느리기 때문이다.
본 발명에서는 AlGaAs의 성장율은 0.52 μm/hour로 하고, GaAs 및 InGaAs의 성장율은 0.7μm/hour로 고정하여 에피택셜 성장을 하였다. 그러나, 이에 한정되는 것은 아니며 에피택셜 성장율을 조절하여 삼각형 구조의 에피택셜층의 성장특성 및 표면특성을 개선할 수 있다.
본 발명에서는 주로 GaAs/InGaAs/GaAs 양자세선 구조를 선택적 에피택셜 성장법으로 성장시켰다.
도 1 내지 도 4는 GaAs 기판 위에 성장된 GaAs/In0.2Ga0.8As/GaAs 구조의 단면을 주사전자현미경(SEM)으로 촬영한 사진들이다.
도 1에서 (a) 및 (b)는 스트라이프 패턴이 모두 [110] 방향으로 정렬되어 있고, 스트라이프 폭이 각각 2μm 및 3μm 이다.
두 개의 시편을 동시에 반응관에 장입하여 같은 조건으로 성장시킨 것인데, (a)의 경우에는 삼각형 구조가 성장되었으나, (b)의 경우에는 성장시간이 짧아서 아직 삼각형 구조가 성장되지 못했다. 따라서, 완전한 형태의 삼각형 구조를 성장시키기 위해서는 성장시간을 더 늘려야 한다. 도 1의 (b)에서 알 수 있듯이, 에픽택셜 성장시간을 조절하여 다양한 크기의 사다리꼴 구조를 성장시킬 수 있다.
도 2는 도 1의 (a)를 확대한 사진이고, 도 5는 이것을 그림으로 나타낸 것이다. 도 5에서 도시된 바와 같이, 성장된 삼각형 구조는 GaAs/InGaAs/GaAs 버퍼층으로 구성되어 있으며, SiO2로 마스킹된 표면에는 아무 것도 증착되어 있지 않음을 알 수 있다.
성장된 구조의 측면들은 {111}B 면들이고 완전한 경면(mirror surfce)임을 알 수 있다. (111)B 면이 경면인 이유는 (100) 면에 비해 (111)B 면 위에서는 원자들의 이동속도가 더 빠르기 때문인 것으로 추정된다.
도 3은 스트라이프 폭이 6μm인 GaAs/InGaAs/GaAs 양자세선의 구조의 단면이다. 개방된 스트라이프는 [110] 방향으로 정렬되어 있다. 도 3에서 알 수 있는 바와 같이, 개방된 스트라이프의 폭이 다르더라도 유사한 형태의 삼각형 구조를 성장시킬 수 있다.
도 4는 선택적 에피택셜 방법으로 성장된 삼각형의 크기가 개방된 스트라이프 폭에 따라 달라지는 것을 보여준다. 삼각형의 크기가 달라지면 삼각형의 꼭지점 부근에 형성되는 양자세선의 크기가 달라진다. 따라서 서로 다른 폭으로 개방된 여러 가지 스트라이프를 형성한다면 단일 기판에 서로 다른 두께와 폭을 갖는 양자세선을 형성할 수 있게 된다.
양자세선의 두께와 폭이 달라지면 그 각각의 방출파장이 달라지게 되므로, 광소자 제작에 있어서, 본 발명에 의한 단일 기판에 다양한 크기의 양자세선을 형성하는 방법을 적용하면, 단일 기판 위에 다양한 방출파장을 갖는 광소자(발광소자 및 수광소자)를 제작할 수 있다.
상기와 같이, 본 발명은 단일 기판 위에 다양한 크기의 산화막이 없는 영역을 한 번에 제작한 후 선택적 에피택셜층을 형성함으로써 단일 기판에 다양한 크기의 양자세선을 형성할 수 있는 효과가 있다.
또한, 다양한 방출파장을 갖는 광소자를 하나의 기판에 제작할 수 있기 때문에 개별적으로 광소자를 제작하는 것에 비해 제작비가 현저히 감소하게 되고, 광소자가 차지하는 공간도 줄어들어 광소자의 집적도를 향상시킬 수 있는 효과가 있다.
도 1은 스트라이프 폭이 각각 2μm(a) 및 3μm(b)인 GaAs/InGaAs/GaAs 양자세선의 구조의 단면을 주사전자현미경으로 찍은 사진.
도 2는 도 1의 (a)를 확대한 사진.
도 3은 스트라이프 폭이 6μm 인 GaAs/InGaAs/GaAs 양자세선의 구조의 단면을 주사전자현미경으로 찍은 사진.
도 4는 개방된 스트라이프 폭에 따라 양자세선의 크기가 달라지는 것을 보여주는 사진.
도 5는 도 2의 사진의 모식도.

Claims (5)

  1. 반도체 기판 위에 산화막을 증착하는 단계와,
    상기 산화막이 제거된 영역이 다양한 폭을 갖도록 상기 산화막을 다양한 폭으로 에칭하는 단계와,
    상기 산화막이 제거된 영역에 선택적 에피택셜 성장에 의하여 삼각형 구조를 성장시키는 단계를 포함하며,
    상기 삼각형 구조의 상부 꼭지점에 양자 세선이 위치하는 것을 특징으로 하는
    단일 기판에 다양한 크기의 양자세선을 형성하는 방법.
  2. 제 1항에 있어서,
    상기 삼각형 구조를 성장시키는 단계에서 에피택셜 성장율을 조절하여 삼각형 구조의 에피택셜층의 성장특성 및 표면특성을 개선하는 것을 특징으로 하는 단일 기판에 다양한 크기의 양자세선을 형성하는 방법.
  3. 제 2항에 있어서,
    상기 에피택셜 성장율은 AlGaAs인 경우 0.52 μm/hour이고, GaAs 또는 InGaAs인 경우 0.7 μm/hour인 것을 특징으로 하는 단일 기판에 다양한 크기의 양자세선을 형성하는 방법.
  4. 제 1항에 있어서,
    상기 삼각형 구조를 성장시키는 단계에서 에픽택셜 성장시간을 조절하여 다양한 크기의 사다리꼴 구조를 성장시키는 것을 특징으로 하는 단일 기판에 다양한 크기의 양자세선을 형성하는 방법.
  5. 제 1항의 방법에 의하여 상기 삼각형 구조의 꼭지점 근처에 형성된 다양한 크기의 양자세선을 이용하여 다양한 파장을 갖도록 제작된 것을 특징으로 하는 광소자.
KR20030056953A 2003-08-18 2003-08-18 단일 기판에 다양한 크기의 양자세선을 형성하는 방법 KR100525798B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20030056953A KR100525798B1 (ko) 2003-08-18 2003-08-18 단일 기판에 다양한 크기의 양자세선을 형성하는 방법
JP2003321725A JP2005064439A (ja) 2003-08-18 2003-09-12 量子細線形成方法及びこの方法により製造された光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030056953A KR100525798B1 (ko) 2003-08-18 2003-08-18 단일 기판에 다양한 크기의 양자세선을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20050019295A KR20050019295A (ko) 2005-03-03
KR100525798B1 true KR100525798B1 (ko) 2005-11-22

Family

ID=34374121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030056953A KR100525798B1 (ko) 2003-08-18 2003-08-18 단일 기판에 다양한 크기의 양자세선을 형성하는 방법

Country Status (2)

Country Link
JP (1) JP2005064439A (ko)
KR (1) KR100525798B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62144385A (ja) * 1985-12-19 1987-06-27 Fujitsu Ltd 半導体レ−ザ及びその製造方法
JPS63213384A (ja) * 1987-02-27 1988-09-06 Nec Corp 多波長半導体レ−ザ
JPS63299112A (ja) * 1987-05-29 1988-12-06 Nippon Telegr & Teleph Corp <Ntt> 一次元量子細線の製造方法
JP3219823B2 (ja) * 1991-02-04 2001-10-15 株式会社東芝 半導体発光素子
JPH08107104A (ja) * 1994-10-05 1996-04-23 Canon Inc 酸化膜マスク形成方法及び選択成長方法
JPH08181301A (ja) * 1994-12-27 1996-07-12 Fujitsu Ltd 量子ドット構造及びその製造方法

Also Published As

Publication number Publication date
JP2005064439A (ja) 2005-03-10
KR20050019295A (ko) 2005-03-03

Similar Documents

Publication Publication Date Title
KR101541560B1 (ko) 이종 재료상의 나노와이어 성장
TWI671800B (zh) 獲得平面的半極性氮化鎵表面的方法
US5313484A (en) Quantum box or quantum wire semiconductor structure and methods of producing same
KR100301116B1 (ko) 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
KR20180053652A (ko) 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
US7666696B2 (en) Process for controlling indium clustering in ingan leds using strain arrays
US4987094A (en) Method of making a macroscopic stepped structure on a vicinally cut crystal
Hayakawa et al. AlGaAs nano-meter scale network structures fabricated by selective area MOVPE
US6696313B2 (en) Method for aligning quantum dots and semiconductor device fabricated by using the same
EP0678946B1 (en) Quantum wire device and method of making such a device
KR100525798B1 (ko) 단일 기판에 다양한 크기의 양자세선을 형성하는 방법
US20230402564A1 (en) Method of transferring a pattern to an epitaxial layer of a light emitting device
KR100379617B1 (ko) 경사진 기판을 이용한 양자점 어레이 형성방법
US11145507B2 (en) Method of forming gallium nitride film over SOI substrate
JP2004281954A (ja) 量子ドットの作製方法
US7432176B2 (en) Method of three-dimensional microfabrication and high-density three-dimentional fine structure
US20050136564A1 (en) Method of laterally growing GaN with indium doping
US11361965B1 (en) In situ fabrication of horizontal nanowires and device using same
JP4041887B2 (ja) アンチモン系量子ドットの形成方法
JPH07240380A (ja) 量子細線構造の作製方法
JPH0430578A (ja) 半導体量子箱構造の製造方法
KR19980021302A (ko) 고밀도 양자 세선 제조 방법
JPH04105313A (ja) 量子箱の製造方法
Tateno et al. Heterostructures in GaP-based free-standing nanowires on Si substrates
JPH08307015A (ja) 3次元量子閉じ込めを利用した半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee