CN106098875B - 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法 - Google Patents

一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法 Download PDF

Info

Publication number
CN106098875B
CN106098875B CN201610676896.4A CN201610676896A CN106098875B CN 106098875 B CN106098875 B CN 106098875B CN 201610676896 A CN201610676896 A CN 201610676896A CN 106098875 B CN106098875 B CN 106098875B
Authority
CN
China
Prior art keywords
pyramid
white light
preparation
unstressed configuration
pyramid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610676896.4A
Other languages
English (en)
Other versions
CN106098875A (zh
Inventor
云峰
田振寰
李虞锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201610676896.4A priority Critical patent/CN106098875B/zh
Publication of CN106098875A publication Critical patent/CN106098875A/zh
Application granted granted Critical
Publication of CN106098875B publication Critical patent/CN106098875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明公开的一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法，属于半导体技术领域，该方法主要包括激光打孔尺寸的选择，金字塔的生长，器件的制作三部分。本发明提出了一种通过调控金字塔塔顶面积和塔面面积比的方式，调控短波长和长波长的光强比；还可通过缩小孔间距实现两个金字塔的相连，从而进一步调控塔顶对应的波长。多波长的结构为实现高显指的白光LED提供了可能性。本发明的工艺简单，对波长的调控可通过简单的更改打孔尺寸以及打孔间距实现。除此之外，本发明采用的是分立的金字塔结构，也可用于实现可弯折的柔性白光LED。

Description

一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管 及其制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法。
背景技术
氮化镓基的LED在白光照明中显现出很大的应用潜力，然而目前实现白光LED的方式多为蓝光芯片涂覆黄色荧光粉。这种方式的白光LED有很多缺点，尤其是在效率方面有很大问题。因此，无需荧光粉涂覆的白光LED成为目前的研究热点。但为了实现绿光或者更长的波长，量子阱需要的铟组分高达20％以上。随着铟组分的增加，GaN和InGaN之间的晶格失配加剧，这会导致铟组分的聚集以及量子限制的斯托克斯位移(QCSE)效应，极大地降低了LED的发光效率。
最近，研究人员提出了用氮化镓基的微纳米金字塔实现无需荧光粉涂覆的白光LED。通过在金字塔的半极性或极性面上生长InGaN量子阱可降低QCSE并提高内量子效率。更重要的是发光波长随量子阱在金字塔的位置变化而变化，这主要由于量子阱厚度以及铟组分的分布与金字塔的位置有关。
一些研究者尝试利用金字塔塔面不同位置波长的差异实现白光LED，但由于塔面不同位置波长的差异性不大，这种方式很难得到合理的波长分布。最合理的方式是利用不同晶面铟组分分布的不同来实现白光LED。塔顶的[0001]面以及塔面的[1011]面的波差最高可达上百纳米。这种波长的差异与生长过程中铟组分的掺杂比例以及金字塔的尺寸有关。虽然这种方式可实现合理的波长分布，但由于金字塔生长中[0001]面尺寸的限制，对应的长波光强较弱，很难实现暖白光，对应的显色指数也较低。
发明内容
本发明的目的在于提供一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法，该方法工艺简单，能够通过调控金字塔塔顶面积和塔面面积比的方式，调控短波长和长波长的光强比，为实现高显指的白光LED提供了可能性。
本发明是通过以下技术方案来实现：
一种无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，包括以下步骤：
步骤1：用激光打孔的方式得到图形化蓝宝石衬底，用于生长金字塔阵列；其中，通过调控孔径大小和外延层厚度的关系，改变金字塔形貌；
步骤2：在图形化的衬底上生长金字塔阵列；
步骤3：用绝缘材料填充金字塔之间的空隙，刻蚀并露出金字塔的顶端；
步骤4：p面透明导电极制作；
步骤5：衬底转移及激光剥离；
步骤6：利用n面金字塔的凸起，局域性刻蚀u-GaN；
步骤7：在n面上制作欧姆接触以及金属电极。
步骤1中，当孔径尺寸大于外延层厚度时，得到有平台的金字塔结构，孔径尺寸越大，平台面积越大。
优选地，通过调控孔间距至2倍孔直径，得到双金字塔结构。
优选地，通过实验和计算可以确定在不同的铟掺杂比率下，孔尺寸的大小与发光波长分布对应的关系，通过改变金字塔间距改变发光波长，当两孔间距小于2倍的孔直径，能够生长成两个连在一起的金字塔。
步骤2中，生长金字塔阵列时：
孔径尺寸为15μm的衬底，金字塔阵列的外延结构包括低温生长4um的缓冲层，在1050℃条件下通过硅掺杂生长4um的n-GaN层，10个周期的量子阱，阱的生长温度为730℃，垒的生长温度为830℃，100nm厚的p-GaN层，生长温度为950℃，此时塔顶面积在15μm，塔底对边长度为30μm；
对于不同的孔径尺寸，能够通过调整外延结构生长的厚度得到大塔面的金字塔结构；
当掺In量为25％时，塔顶对应的波长在550nm，塔面在410nm，所发出的光即为白光。
对于双金字塔来说，当掺In比例在15％时，能够实现400nm到530nm波段的出射光。
步骤4中，制作p面透明导电极选用ITO、石墨烯、碳纳米管、Ag纳米线或ITO纳米线中的一种或几种；步骤7中，欧姆接触以及金属电极选用的材料为Ni、Ag、Pt、Au、Al或Ti中的一种或几种。
步骤6中，利用金字塔凸起以及涂覆材料的重力作用进行局域性刻蚀u-GaN，刻蚀掩膜选择二氧化硅或镍，涂覆材料为光刻胶、PMMA、PDMS或者硅胶。
通过控制等离子体刻蚀的功率、压强以及气体流量，能够控制刻蚀速率和刻蚀深度；二氧化硅用氢氟酸去除，镍用硝酸去除。
本发明还公开了采用上述的方法制得的无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管。
与现有技术相比，本发明具有以下有益的技术效果：
本发明公开的无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法，一方面，通过调控金字塔塔顶面积和塔面面积比的方式，调控短波长和长波长的光强比，通过实验和计算可以确定在不同的铟掺杂比率下，孔尺寸的大小与发光波长分布对应关系；另一方面，还可通过缩小孔间距实现两个金字塔的相连，从而进一步调控塔顶对应的而波长。本发明之所以可以突破金字塔生长中[0001]面(即塔面)的面积限制，是因为本发明采用的是在激光打孔的衬底上生长的金字塔，这种金字塔结构可同时保证塔面及塔顶的低位错密度。本发明的工艺简单，对波长的调控可通过简单的更改打孔尺寸以及打孔间距实现，多波长的结构为实现高显指的白光LED提供了可能性。同时，本发明采用的是分立的金字塔结构，也可用于实现可弯折的柔性白光LED。
进一步地，对于25％的InGaN来说，塔顶对应的波长在410nm，塔面在550nm，这种波长的差异性对于更高的铟掺杂会更大，金字塔生长过程中，铟掺杂比例的控制是实现白光LED的关键。
进一步地，当两孔间距小于2倍的孔直径，可生长成两个连在一起的金字塔。这种情况下的金字塔平台[0001]面出现多波长，这为实现高显色指数的LED提供了可能性。
附图说明
图1为本发明的制备流程图；
图2为在激光打孔制作的图形化蓝宝石衬底上生长的金字塔外延结构示意图；
图3为衬底转移和激光剥离后的示意图；
图4为最终器件结构示意图。
其中，1为衬底；11为蓝宝石；12为二氧化硅或氮化硅；2为量子阱结构；21为缓冲层；22为n-GaN层；23为10个周期的量子阱；24为p-GaN层；3为蓝宝石衬底；31为柔性衬底；32为p面导电层；33为PDMS或PMMA；41为p电极；42为u-GaN刻蚀掩膜；43为n型电极。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
参见图1，本发明公开的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，包括以下步骤：
步骤1：用激光打孔的方式得到图形化蓝宝石衬底，用于生长金字塔阵列；其中，通过调控孔径大小和外延层厚度的关系，改变金字塔形貌；
步骤2：在图形化的衬底上生长金字塔阵列；
步骤3：用绝缘材料填充金字塔之间的空隙，刻蚀并露出金字塔的顶端；
步骤4：p面透明导电极制作；
步骤5：衬底转移及激光剥离；
步骤6：利用n面金字塔的凸起，局域性刻蚀u-GaN；
步骤7：在n面上制作欧姆接触以及金属电极。
其中，本发明中激光打孔尺寸的选择及金字塔阵列生长的步骤包括：
步骤1：用化学气象沉积(PECVD)在蓝宝石11上淀积一层100nm到200nm的二氧化硅或氮化硅12，作为金字塔生长的掩膜。(参见图2)
步骤2：在SiO2(SiN)/Sapphire衬底1上通过激光打孔的方式烧蚀掉部分区域的SiO2(SiN)，孔的大小和深度可通过调整激光光斑大小和能量控制，孔的间距可通过调整打孔频率及激光行进速度控制。可实现孔大小从8um到15um，深度2um到7.6um，间距10um到50um。对于这三个尺寸的选择，孔直径决定了生长的金字塔平台的大小。在同样的外延工艺下，即各外延层厚度固定，金字塔顶平台大小随孔径的增大而增大。金字塔塔顶量子阱发光波长相比于塔面较长。可通过调整孔径大小，调整金字塔塔面积大小，从而控制这两个波长的比例，可实现白光LED。通过实验和计算可以确定在不同的铟掺杂比率下，孔尺寸的大小与发光波长分布对应的关，对于25％的InGaN来说，塔顶对应的波长在550nm，塔面在410nm，这种波长的差异性对于更高的铟掺杂会更大。除此之外，本发明还可以通过改变金字塔间距来改变发光波长。当两孔间距小于2倍的孔直径，可生长成两个连在一起的金字塔。这种情况下的金字塔平台[0001]面出现多波长分布。对于25％的InGaN来说，塔顶中心区域对应的波长在530nm；塔顶边缘区域对应的波长在480nm左右；塔面对应的波长在400nm左右。这为实现高显色指数的LED提供了可能性。一般高显指的LED需要在蓝光芯片涂覆的黄色荧光粉中加一些红色荧光粉，本发明专利可通过调整孔尺寸和铟掺杂比例实现间隔100nm左右的三种波长，从而实现高显指的白光LED。(参见图2)
步骤3：在制作好的衬底上生长量子阱结构2，p型氮化镓层。在蓝宝石c面上低温生长3um的缓冲层21，在1050℃条件下通过硅掺杂生长1um的n-GaN层22，接下来生长10个周期的量子阱23，阱的生长温度为730℃，垒的生长温度为830℃。最后生长一层100nm厚的p-GaN层24，生长温度为950℃。(参见图2)
本发明中柔性器件的制作工艺包括：
步骤4：为了填平金字塔之间的空隙，用匀胶机旋涂一层3um的PDMS或PMMA(图3中的33)。旋涂后静置5min，由于PDMS或PMMA良好的流动性，PDMS或PMMA将会填满圆盘之间的空隙。在90℃高温下烘烤1h，使得PDMS或PMMA固化。PDMS可以用O2和CF4的混合气体进行刻蚀。当等离子体功率为350W，压强为6.5Pa时，刻蚀速率为100nm/min，刻蚀的粗糙度可以保证在百纳米以下，可实现均匀的PDMS刻蚀，保证只有金字塔顶面露出。
步骤5：p面导电层32的制作，可选用ITO、石墨烯、Ag纳米线、碳纳米管等。
步骤6：将步骤5中的器件与PET等柔性衬底31相连，并通过激光剥离剥掉上层的蓝宝石11。
步骤7：步骤6中露出的金字塔背面u-GaN有1到2um的凸起，如图3所示。先蒸镀500nm二氧化硅、镍或其他金属42作为u-GaN刻蚀的掩膜。
步骤8：在步骤7得到的器件表面涂覆一层2到3um的PDMS，由于重力作用，GaN凸起上方的PDMS厚度较薄，其他非凸起区域PDMS较厚。通过等离子体刻蚀，刻蚀掉凸起上方的PDMS，露出需要刻蚀的u-GaN。ICP刻蚀掉u-GaN层后，用酸去除剩余的掩膜。
步骤9：最后蒸镀p电极41和n型电极43(参见图4)，电极材料可选Ni、Ag、Pt、Au、Al或Ti，或及其组合。
综上所述，本发明通过利用金字塔不同晶面波长的差异并通过对塔顶和塔面面积的调控实现了无需荧光粉的白光半导体发光器件。并通过引入双金字塔结构，实现了多波长的发光阵列。这种多波长的发光阵列可以调高显色指数，并且实验表明双金字塔结构由于横向生长的原因，塔顶的位错密度远小于单金字塔结构。

Claims (10)

1.一种无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，包括以下步骤：
步骤1：用激光打孔的方式得到图形化蓝宝石衬底，用于生长金字塔阵列；其中，通过调控孔径大小和外延层厚度的关系，改变金字塔形貌；
步骤2：在图形化的衬底上生长金字塔阵列；
步骤3：用绝缘材料填充金字塔之间的空隙，刻蚀并露出金字塔的顶端；
步骤4：p面透明导电极制作；
步骤5：衬底转移及激光剥离；
步骤6：利用n面金字塔的凸起，局域性刻蚀u-GaN；
步骤7：在n面上制作欧姆接触以及金属电极。
2.根据权利要求1所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，步骤1中，当孔径尺寸大于外延层厚度时，得到有平台的金字塔结构，孔径尺寸越大，平台面积越大。
3.根据权利要求2所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，通过调控孔间距至2倍孔直径，得到双金字塔结构。
4.根据权利要求2所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，通过改变金字塔间距改变发光波长，当两孔间距小于2倍的孔直径，能够生长成两个连在一起的金字塔。
5.根据权利要求1所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，步骤2中，生长金字塔阵列时：
孔径尺寸为15μm的衬底，金字塔阵列的外延结构包括低温生长4um的缓冲层，在1050℃条件下通过硅掺杂生长4um的n-GaN层，10个周期的量子阱，阱的生长温度为730℃，垒的生长温度为830℃，100nm厚的p-GaN层，生长温度为950℃，此时塔顶面积在15μm，塔底对边长度为30μm；
对于不同的孔径尺寸，能够通过调整外延结构生长的厚度得到大塔面的金字塔结构；
当掺In量为25％时，塔顶对应的波长在550nm，塔面在410nm，所发出的光即为白光。
6.根据权利要求5所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，对于双金字塔来说，当掺In比例在25％时，能够实现400nm到530nm波段的出射光。
7.根据权利要求1所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，步骤4中，制作p面透明导电极选用ITO、石墨烯、碳纳米管或Ag纳米线中的一种或几种；步骤7中，欧姆接触以及金属电极选用的材料为Ni、Ag、Pt、Au、Al或Ti中的一种或几种。
8.根据权利要求1所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，步骤6中，利用金字塔凸起以及涂覆材料的重力作用进行局域性刻蚀u-GaN，刻蚀掩膜选择二氧化硅或镍，涂覆材料为光刻胶、PMMA、PDMS或者硅胶。
9.根据权利要求8所述的无荧光粉的白光金字塔阵列氮化镓基柔性半导体发光二极管的制备方法，其特征在于，通过控制等离子体刻蚀的功率、压强以及气体流量，能够控制刻蚀速率和刻蚀深度；二氧化硅用氢氟酸去除，镍用硝酸去除。
10.采用权利要求1～9中任意一项所述的方法制得的无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管。
CN201610676896.4A 2016-08-16 2016-08-16 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法 Active CN106098875B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610676896.4A CN106098875B (zh) 2016-08-16 2016-08-16 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610676896.4A CN106098875B (zh) 2016-08-16 2016-08-16 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN106098875A CN106098875A (zh) 2016-11-09
CN106098875B true CN106098875B (zh) 2019-02-05

Family

ID=58070852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610676896.4A Active CN106098875B (zh) 2016-08-16 2016-08-16 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN106098875B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389941A (zh) * 2018-04-08 2018-08-10 中国科学院半导体研究所 显指可调的无荧光粉单芯片白光led器件及其制备方法
CN108735102B (zh) * 2018-05-26 2021-07-02 矽照光电（厦门）有限公司 一种柔性显示屏及其生产方法
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504961A (zh) * 2008-12-16 2009-08-12 华中科技大学 面发射多色发光二极管及其制造方法
CN103038901A (zh) * 2010-03-31 2013-04-10 Cs解决方案有限公司 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
KR100809234B1 (ko) * 2006-08-21 2008-03-05 삼성전기주식회사 질화물 반도체 발광소자 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504961A (zh) * 2008-12-16 2009-08-12 华中科技大学 面发射多色发光二极管及其制造方法
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
CN103038901A (zh) * 2010-03-31 2013-04-10 Cs解决方案有限公司 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Light extraction enhancement of GaN-based LEDs through passive/active photon recycling;Ching-Cherng Sun，et al;《Optics Communications》;20110712;第284卷;第4862-4868页

Also Published As

Publication number Publication date
CN106098875A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN106098875B (zh) 一种无荧光粉的白光金字塔阵列氮化镓基半导体发光二极管及其制备方法
CN104465917B (zh) 图案化光电基板及其制作方法
EP2704215B1 (en) Ultra small led and method for manufacturing same
US8704227B2 (en) Light emitting diode and fabrication method thereof
US20130005065A1 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
CN110112125A (zh) 利用超小型发光二极管电极组件的发光二极管灯
CN106229394B (zh) 微发光二极管及其制造方法和显示器
CN102157644A (zh) 具有垂直结构的发光二极管及其制造方法
CN104766910B (zh) 一种GaN纳米线及其制备方法
KR101283368B1 (ko) 양자점을 이용한 형광공명에너지전달-기반 발광 다이오드
WO2017067333A1 (zh) 图形化衬底、制备方法及发光二极管
CN104638086A (zh) 一种含高电流密度三维电极结构的led芯片
CN102064245A (zh) 发光二极管制造方法
CN107731975B (zh) 一种纳米管led及其制作方法
CN210403763U (zh) 一种图形化复合基底及led外延片
CN208767327U (zh) 具有均匀电极电场分布的发光二极管
CN109166948B (zh) 垂直金字塔结构led及其制备方法
CN207651512U (zh) 一种复合衬底及半导体器件结构
CN110112271A (zh) 一种底层带有凹纳米图形的led外延结构及其制作方法
CN101908594A (zh) 一种反极性AlGaInP红光LED芯片电流扩展的制作方法
CN110212068A (zh) 基于GaN六棱台阵列的全彩发射LED外延结构及制备方法
CN103219439A (zh) 一种纳米颗粒阵列的偏振出光发光二极管
CN106256026A (zh) 发光二极管及其制造方法
CN103682021B (zh) 金属电极具有阵列型微结构的发光二极管及其制造方法
CN106169524B (zh) 一种微纳金字塔氮化镓基发光二极管阵列及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant