JP2014175601A - Ｉｉｉ族窒化物半導体発光素子およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2014175601A
JP2014175601A JP2013049264A JP2013049264A JP2014175601A JP 2014175601 A JP2014175601 A JP 2014175601A JP 2013049264 A JP2013049264 A JP 2013049264A JP 2013049264 A JP2013049264 A JP 2013049264A JP 2014175601 A JP2014175601 A JP 2014175601A
Authority
JP
Japan
Prior art keywords
group iii
semiconductor layer
iii nitride
emitting device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013049264A
Other languages
English (en)
Other versions
JP6048233B2 (ja
Inventor
Koji Okuno
浩司 奥野
Yohei Samura
洋平 佐村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013049264A priority Critical patent/JP6048233B2/ja
Priority to US14/197,057 priority patent/US9202976B2/en
Priority to KR1020140027419A priority patent/KR101630915B1/ko
Priority to CN201410085710.9A priority patent/CN104051590A/zh
Priority to TW103108483A priority patent/TWI509831B/zh
Publication of JP2014175601A publication Critical patent/JP2014175601A/ja
Application granted granted Critical
Publication of JP6048233B2 publication Critical patent/JP6048233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】 凹凸形状の形成されたサファイア基板に、凹凸形状から平坦な半導体層を成長させたIII 族窒化物半導体発光素子およびその製造方法を提供することである。
【解決手段】 サファイア基板の全面積Ｋに対する、サファイア基板の主面側の平坦面の面積Ｓの面積比Ｒが、０．１以上０．５未満である場合に、主面に凹凸形状部の形成されたサファイア基板上に半導体層を形成する際に、III 族元素を有する原料ガスと、Ｖ族元素を有する原料ガスと、の少なくとも２種類のガスを、次式 １０００ ≦ Ｙ／（２×Ｒ） ≦ １２００ を満たすように供給する。この式でＹは、III 族元素を有する原料ガスに対するＶ族元素を有する原料ガスの分圧比である。
【選択図】図５

Description

本発明は、III 族窒化物半導体発光素子およびその製造方法に関する。さらに詳細には、凹凸形状のあるサファイア基板に平坦な半導体層を形成したIII 族窒化物半導体発光素子およびその製造方法に関するものである。
III 族窒化物半導体発光素子では、半導体層と大気層との境界面で光が半導体層側に反射するおそれがある。ＧａＮの屈折率の２．３（青色ＬＥＤ）に対して大気の屈折率は１であり、これらの屈折率に大きな差があるからである。そのため、光取り出し効率を向上させるために、III 族窒化物半導体発光素子に、主面に凹凸形状を設けたサファイア基板を用いることがある。このような半導体発光素子では、この凹凸形状により光を散乱させるため光取り出し効率はよい。
例えば、特許文献１には、凸部（１１０ｂ）の形成された基板（１１０）を有するIII 族窒化物半導体発光素子が開示されている（例えば、特許文献１の図１参照）。また、基板とｎ型半導体層の界面やｐ電極と空気層との界面で全反射して横方向に伝播する光を、凸部により散乱させて光取り出し効率を向上させる旨が記載されている（特許文献１の段落［０００３］参照）。
特開２０１１−１２９７１８号公報
ところで、本発明者らは、有機金属化学気相成長法（ＭＯＣＶＤ法）のような気相エピタキシー法により半導体層を形成する場合には、以下のような問題が生じうることを発見した。サファイア基板に凹凸形状が形成されていない場合には、図１に示すように、原料ガスがサファイア基板の全面にほぼ均一に吹き付けられる。一方、サファイア基板に凹凸形状が形成されている場合には、図２に示すように、原料ガスがサファイア基板の凹凸形状の凹部に入り込む。そのため、凹部の領域Ｒ１では、原料ガスの濃度は、凹凸のない場合に比べて高い。
原料ガスの濃度が高い場合には、凹凸形状の傾斜面のバッファ層から斜め方向に半導体層が成長しやすい。特に、サファイアのａ面に対して傾いた面｛１，１，−２，ｘ｝がその傾斜面にあると、半導体層がその傾斜面から成長しやすい。ＧａＮは、｛１，１，−２，０｝面から成長しやすいからである。そして、基板の主面からの半導体の成長の度合いより、基板の傾斜面からの半導体の成長の度合いのほうが大きいことがある。特に、サファイア基板における底面の面積が小さい場合には、傾斜面からの半導体の成長の度合いは、顕著に大きい。この傾斜面から成長した半導体層の結晶方位と、底面から成長した半導体層の結晶方位とは、互いに異なっている。これらの成長モードが異なる半導体層同士が合流した場合には、合流後の成長層の表面は平坦になりにくい。また、合流後の成長層の結晶性も悪くなってしまう。
ここで、凹凸形状を高密度で形成する場合、すなわち隣接する凹凸形状の頂部のピッチ間隔が狭い場合に、光取り出し効率は向上する。しかし、ピッチ間隔を狭くするほど、下地層の表面を平坦にすることが困難となる。
本発明は、本発明者らが自ら発見した課題を解決するためになされたものである。すなわちその課題とするところは、凹凸形状の形成されたサファイア基板に、凹凸形状から平坦な半導体層を成長させたIII 族窒化物半導体発光素子およびその製造方法を提供することである。
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、主面に凹凸形状部の形成されたサファイア基板を準備するサファイア基板準備工程と、サファイア基板の凹凸形状部の上に低温バッファ層を形成するバッファ層形成工程と、低温バッファ層の上にIII 族窒化物半導体から成る半導体層を成長させる半導体層形成工程と、を有する。そして、半導体層形成工程は、III 族元素を有する原料ガスと、Ｖ族元素を有する原料ガスと、の少なくとも２種類のガスを、次式
１０００ ≦ Ｙ／（２×Ｒ） ≦ １２００
Ｒ ＝ Ｓ／Ｋ
０．１≦Ｒ＜０．５
Ｙ：III 族元素を有する原料ガスに対するＶ族元素を有する原料ガスの分圧比
Ｒ：サファイア基板の全面積に対するサファイア基板の平坦面の面積の比
Ｓ：サファイア基板の主面側の平坦面の面積
Ｋ：サファイア基板の全面積
を満たすように供給して、低温バッファ層の上に第１の半導体層を形成する第１の半導体層形成工程を有する。
このIII 族窒化物半導体発光素子の製造方法は、サファイア基板の凹凸形状部に供給するＶ族元素を含む原料ガスの供給量を抑制する。そのため、サファイア基板の斜面に形成された低温バッファ層からの半導体層の成長を抑制することができる。そのため、凹凸のあるサファイア基板の上に平坦な半導体層を形成することができる。
第２の態様におけるIII 族窒化物半導体発光素子の製造方法において、第１の半導体層形成工程では、第１の半導体層として、サファイア基板の凹凸形状部の凹凸の高さの少なくとも一部を埋め込む層を形成する。
第３の態様におけるIII 族窒化物半導体発光素子の製造方法では、第１の半導体層は、サファイア基板の凹凸形状部の凹凸の高さの一部を覆うとともに、凹凸形状部の凹凸の高さの残部を覆わないものである。
第４の態様におけるIII 族窒化物半導体発光素子の製造方法では、第１の半導体層は、サファイア基板の凹凸形状部の凹凸の高さの全部を覆うものである。
第５の態様におけるIII 族窒化物半導体発光素子の製造方法では、半導体層形成工程は、第１の半導体層の上にｎ型半導体層を形成するｎ型半導体層形成工程と、ｎ型半導体層の上に発光層を形成する発光層形成工程と、発光層の上にｐ型半導体層を形成するｐ型半導体層形成工程と、を有する。
第６の態様におけるIII 族窒化物半導体発光素子の製造方法では、第１の半導体層形成工程で成長させる第１の半導体層の成長温度を、ｎ型半導体層形成工程で成長させるｎ型半導体層の成長温度よりも２０℃以上８０℃以下の範囲内で低い温度として、第１の半導体層を形成する。
第７の態様におけるIII 族窒化物半導体発光素子の製造方法では、ｎ型半導体層形成工程で成長させるｎ型半導体層の成長温度を１０００℃以上１２００℃以下の範囲内とする。
第８の態様におけるIII 族窒化物半導体発光素子の製造方法では、サファイア基板の凹凸形状部における凹凸の高さが０．５μｍ以上３．０μｍ以下の範囲内である。
第９の態様におけるIII 族窒化物半導体発光素子の製造方法では、サファイア基板の凹凸形状部の底面と、凹凸形状部の最大傾斜面とのなす角の角度が４０°以上６０°以下の範囲内にある。
第１０の態様におけるIII 族窒化物半導体発光素子の製造方法において、第１の半導体層形成工程では、第１の半導体層の成長速度を２００Å／ｍｉｎ以上２０００Å／ｍｉｎ以下の範囲内とする。
第１１の態様におけるIII 族窒化物半導体発光素子の製造方法では、サファイア基板の凹凸形状部は、複数の凸部を有する。そして、凸部は、凹凸形状部にわたってハニカム状に配置されている。
第１２の態様におけるIII 族窒化物半導体発光素子の製造方法では、凸部は、円錐台形状と、六角錐台形状と、円錐形状と、六角錐形状と、のうちのいずれかである。
第１３の態様におけるIII 族窒化物半導体発光素子の製造方法では、隣り合う凸部を結ぶ線の方向を、半導体層のａ軸の方向とする。
第１４の態様におけるIII 族窒化物半導体発光素子の製造方法では、サファイア基板としてｃ面サファイア基板を用いる。
第１５の態様におけるIII 族窒化物半導体発光素子の製造方法では、III 族元素を有する原料ガスとして、アンモニアを用いるとともに、Ｖ族元素を有する原料ガスとして、少なくともトリメチルガリウムを用いる。
第１６の態様におけるIII 族窒化物半導体発光素子は、少なくとも斜面を備える凹凸形状部を形成されたサファイア基板と、サファイア基板の上に凹凸形状部に沿って形成された低温バッファ層と、低温バッファ層の上に形成されるとともに凹凸形状部の凹凸の高さの少なくとも一部を埋め込んだ第１の半導体層と、第１の半導体層の上に形成されたｎ型半導体層と、ｎ型半導体層の上に形成された発光層と、発光層の上に形成されたｐ型半導体層と、を有する。また、サファイア基板の全面積Ｋに対する、サファイア基板の主面側の平坦面の面積Ｓの面積比Ｒが、１０％以上５０％未満である。第１の半導体層は、凹凸形状部の斜面側から成長する斜面成長層を有する。そして、斜面成長層における斜面に対する厚みは、０．０５μｍ以上０．５μｍ以下の範囲内である。
このIII 族窒化物半導体発光素子は、より微細な凹凸形状部を有するサファイア基板と、第１の半導体層と、を有している。凹凸形状部の凹凸により光がよく散乱するため、光取り出し効率は高い。また、サファイア基板の凹凸の傾斜面から成長する半導体層の成長速度は遅い。そのため、サファイア基板の主面から成長する半導体層の成長が、凹凸の傾斜面から成長する半導体層に阻害されることがない。よって、第１の半導体層より上層の半導体層の成長モードは安定している。これにより、第１の半導体層より上層の半導体層の結晶品質はよい。
第１７の態様におけるIII 族窒化物半導体発光素子は、ｎ型半導体層と接触するｎ電極を有する。そして、ｎ型半導体層は、ｎ電極と接触するｎ型コンタクト層を有する。
第１８の態様におけるIII 族窒化物半導体発光素子は、ｎ型半導体層と接触するｎ電極を有する。そして、第１の半導体層は、ｎ電極と接触するｎ型コンタクト層を有する。
本発明によれば、凹凸形状の形成されたサファイア基板に、凹凸形状から平坦な半導体層を成長させたIII 族窒化物半導体発光素子およびその製造方法が提供されている。
凹凸形状のない平坦なサファイア基板に原料ガスを吹き付けた場合を示す図である。 凹凸形状のあるサファイア基板に原料ガスを吹き付けた場合を示す図である。 実施形態に係る半導体発光素子の概略構成を示す図である。 実施形態に係る半導体発光素子のサファイア基板を示す図である。 実施形態に係る半導体発光素子の下地層の周辺の断面を模式的に示す概念図である。 実施形態に係る半導体発光素子の製造方法を示す図（その１）である。 実施形態に係る半導体発光素子の製造方法を示す図（その２）である。 実施形態に係る半導体発光素子の製造方法を示す図（その３）である。 実施形態に係る半導体発光素子の製造方法を示す図（その４）である。 実施形態に係る半導体発光素子の製造方法を示す図（その５）である。 実施例に係るサファイア基板からの半導体層の成長の様子を示す顕微鏡写真である。 比較例に係るサファイア基板からの半導体層の成長の様子を示す顕微鏡写真である。 変形例に係る半導体発光素子の概略構成を示す図（その１）である。 変形例に係る半導体発光素子の概略構成を示す図（その２）である。
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みの比とは異なっている場合が有る。
１．半導体発光素子
本実施形態に係る発光素子１００の概略構成を図３に示す。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。図３に示すように、発光素子１００は、サファイア基板１１０と、低温バッファ層１２０と、下地層１３０と、ｎ型半導体層１４０と、発光層１５０と、ｐ型半導体層１６０と、透明電極１７０と、ｎパッド電極Ｎ１と、ｐパッド電極Ｐ１と、を有している。
サファイア基板１１０は、ＭＯＣＶＤ法により、主面上に各半導体層を形成するための成長基板である。サファイア基板１１０の主面には、凹凸形状部１１１が形成されている。この凹凸形状部１１１については、後述する。
低温バッファ層１２０は、サファイア基板１１０の凹凸形状部１１１の上に形成されている。低温バッファ層１２０は、凹凸形状部１１１に沿って凹凸形状に形成されている。低温バッファ層１２０は、サファイア基板１１０に高密度の結晶核を形成するためのものである。低温バッファ層１２０の材質は、例えばＡｌＮである。もしくはＧａＮであってもよい。低温バッファ層１２０の厚みは、１０Å以上１０００Å以下の範囲内である。
下地層１３０は、低温バッファ層１２０の上に形成されている。下地層１３０は、サファイア基板１１０の凹凸形状部１１１の凹凸の高さの一部を部分的に埋め込む第１の半導体層である。そのため、下地層１３０は、凹凸形状部１１１の底面と、凹凸形状部１１１の傾斜面の一部と、を覆っている。そして、下地層１３０は、凹凸形状部１１１の傾斜面の残部と、凹凸形状部１１１の頂部とを、覆っていない。ただし、実際には、下地層１３０とサファイア基板１１０との間には、低温バッファ層１２０がある。下地層１３０におけるｎ型半導体層１４０の側、すなわちサファイア基板１１０の反対側の面１３１ａの少なくとも一部は平坦である。下地層１３０は、ＧａＮから成る層である。
ｎ型半導体層１４０は、下地層１３０の上に形成されている。ｎ型半導体層１４０は、下地層１３０の側から順に形成された、ｎ型コンタクト層と、ｎ型ＥＳＤ層と、ｎ型超格子層と、を有している。ｎ型半導体層１４０におけるサファイア基板１１０の側の面は、ある程度の凹凸形状が形成されている。つまり、ｎ型半導体層１４０は、下地層１３０の表面のある程度の凹凸を埋め込んでいる。一方、ｎ型半導体層１４０におけるサファイア基板１１０の反対側の面、すなわち発光層１５０の側の面は、平坦である。ｎ型コンタクト層は、ｎ電極Ｎ１と接触している。これらはあくまで例であり、これ以外の積層構造であってももちろん構わない。
発光層１５０は、ｎ型半導体層の上に形成されている。発光層１５０は、電子と正孔とが再結合することにより発光する層である。発光層１５０は、ｎ型半導体層１４０の上に形成されている。発光層は、井戸層と、障壁層とを有している。
ｐ型半導体層１６０は、発光層１５０の上に形成されている。ｐ型半導体層１６０は、発光層１５０の側から順に形成された、ｐ型クラッド層と、ｐ型コンタクト層と、を有している。これらはあくまで例であり、これ以外の積層構造であってももちろん構わない。
透明電極１７０は、ｐ型半導体層１６０の上に形成されている。透明電極１７０は、ｐ型半導体層１６０のｐ型コンタクト層とオーミック接触している。透明電極１７０の材質は、ＩＴＯである。また、その他に、ＩＣＯ、ＩＺＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 の透明な導電性酸化物を用いることができる。
ｐ電極Ｐ１は、透明電極１７０の上に形成されたｐパッド電極である。ｐ電極Ｐ１は、透明電極１７０の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。また、Ｔｉ、Ａｕを順に形成してもよい。
ｎ電極Ｎ１は、ｎ型半導体層１４０のｎ型コンタクト層の上に形成されたｎパッド電極である。ｎ電極Ｎ１は、ｎ型コンタクト層とオーミック接触している。ｎ電極Ｎ１は、ｎ型コンタクト層の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。また、Ｔｉ、Ａｕを順に形成してもよい。
２．サファイア基板の凹凸形状部
図４にサファイア基板１１０の断面を拡大した拡大図を示す。図４に示すように、サファイア基板１１０の主面は、凹凸形状部１１１を有している。そして、サファイア基板１１０は、底面１１１ａと、複数の凸部１１２と、を有している。凸部１１２は、円錐台形状をしている。そして、凸部１１２は、上面１１２ａと、斜面１１２ｂと、を有している。また、凸部１１２は、サファイア基板１１０の凹凸形状部１１１にわたってハニカム状に配置されている。
凸部１１２の高さｈ、すなわち、底面１１１ａと上面１１２ａとの間の距離は、０．５μｍ以上３．０μｍ以下の範囲内である。斜面１１２ｂと底面１１１ａとの間の角度θは、４０°以上６０°以下の範囲内である。隣り合う凸部１１２同士の幅、すなわち、ピッチ幅Ｗ１は、１．０μｍ以上３．０μｍ以下の範囲内である。凸部１１２の幅Ｗ２は、２μｍ以上４μｍ以下の範囲内である。凸部１１２同士の間隔Ｗ３は、０．１μｍ以上１μｍ以下の範囲内である。
サファイア基板１１０に形成される低温バッファ層１２０は、底面１１１ａと、上面１１２ａと、斜面１１２ｂと、を覆うこととなる。そして、下地層１３０は、底面１１１ａと、上面１１２ａと、斜面１１２ｂと、に形成された低温バッファ層１２０から成長することとなる。そのため、底面１１１ａと、上面１１２ａとに形成された低温バッファ層１２０から、平坦な半導体層が形成される。一方、斜面１１２ｂに形成された低温バッファ層１２０から成長する半導体層は、斜めに成長する。そのため、斜面１１２ｂから成長する半導体層は、平坦ではない。
したがって、斜面１１２ｂ側から成長する半導体層の成長を抑制しつつ、底面１１１ａと、上面１１２ａと、から成長する半導体層の成長を促進することとすればよい。
３．原料ガスの分圧
本実施形態では、サファイア基板１１０の平坦な部分の面積比に応じて、供給する原料ガスの分圧を調整することに特徴がある。この原料ガスの分圧については、例えば、マスフローコントローラーを用いることでガスの供給量を制御することができる。なお、ガスの分圧は、ガスの供給量等から容易に計算することができる。本実施形態における原料ガスの分圧について説明する前に、従来の凹凸がない基板における原料ガスの分圧について説明する。
３−１．凹凸形状がない基板（従来）
まず、凹凸形状部がない基板を用いた場合について説明する。その場合には、次式を満たす分圧の比Ｙで、原料ガスをＭＯＣＶＤ炉に供給すればよい。
１０００ ≦ Ｙ ≦ １２００ ………（１）
Ｙ＝ＰＲ１／ＰＲ２
Ｙ：III 族元素を有する原料ガスに対するＶ族元素を有する原料ガスの分圧比
ＰＲ１：アンモニアガスの分圧（Ｖ族元素を含む原料ガス）
ＰＲ２：トリメチルガリウムの分圧（III 族元素を含む原料ガス）
なお、分圧の比については、ＭＯＣＶＤ炉に供給する供給弁におけるガスの供給量の測定値から算出される。
式（１）の条件を、凹凸形状部がない基板に半導体層を形成する場合に、用いることができる。そして、式（１）の条件を、凹凸形状部がある基板であって、底面および上面の合計の面積比が大きい場合（Ｒ＞０．５）にも、用いることができる。
３−２．凹凸形状がある基板（本実施形態）
本実施形態では、次式を満たす分圧の比Ｙで、原料ガスをＭＯＣＶＤ炉に供給する。
１０００ ≦ Ｙ／（２×Ｒ） ≦ １２００ ………（２）
Ｙ＝ＰＲ１／ＰＲ２
０．１≦Ｒ＜０．５
Ｒ ＝ Ｓ／Ｋ
Ｙ：III 族元素を有する原料ガスに対するＶ族元素を有する原料ガスの分圧比
Ｒ：サファイア基板の全面積に対するサファイア基板の平坦面の面積の比
Ｓ：サファイア基板の主面側の平坦面の面積
Ｋ：サファイア基板の全面積
ＰＲ１：アンモニアガスの分圧（Ｖ族元素を含む原料ガス）
ＰＲ２：トリメチルガリウムの分圧（III 族元素を含む原料ガス）
ここで、面積Ｋは、サファイア基板１１０の板面の全面積である。つまり、面積Ｋは、サファイア基板１１０に凹凸基板がなかった場合におけるサファイア基板１１０の主面の面積と同じである。面積Ｓは、サファイア基板１１０における平坦面の面積である。ここで、平坦面とは、サファイア基板１１０の主面を含むとともに、その主面となす角の角度が１０°以下の面を含む。つまり、主面と、主面に平行な面と、主面からわずかに傾いた面と、の合計の面積である。したがって、図４に示すように、サファイア基板１１０の平坦面の面積Ｓは、底面１１１ａの面積と、上面１１２ａの面積と、の和である。面積比Ｒは、サファイア基板１１０の全面積Ｋに占める底面１１１ａおよび上面１１２ａの合計の面積の割合である。
なお、式（２）でＲを０．５とすると、式（２）は、式（１）と一致する。例えば、Ｒ＝０．２５とすると、式（２）は、次式のようになる。
５００ ≦ Ｙ ≦ ６００
つまり、トリメチルガリウムの分圧に対するアンモニアガスの分圧の比Ｙは、通常の場合の式（１）に比べて、半分程度になる。つまり、アンモニアガスの供給量が相対的に小さくなる。
４．下地層
４−１．下地層の平坦性
このように、本実施形態では、低温バッファ層１２０の上に形成する下地層１３０を形成する際に、III 族元素を含む原料ガスの分圧に対するＶ族元素を含む原料ガスの分圧の比Ｙを、サファイア基板１１０の平坦面（底面１１１ａおよび上面１１２ａ）の面積比に応じて小さくするのである。これにより、後述するように、サファイア基板１１０の底面１１１ａから主に成長する下地層１３０を形成することができる。
４−２．断面形状
図５は、本実施形態の発光素子１００におけるサファイア基板１１０および下地層１３０周辺の断面を示す概念図である。このような、断面は、例えば、透過型電子顕微鏡（ＴＥＭ）により観察することができる。場合によっては、走査型電子顕微鏡（ＳＥＭ）を用いて観察することもできる。
図５に示すように、下地層１３０は、平面成長層１３１、１３２と、斜面成長層１３３と、を有している。平面成長層１３１は、低温バッファ層１２０の平面部分１２１から成長した半導体層である。平面成長層１３２は、低温バッファ層１２０の上面部分１２２から成長した半導体層である。斜面成長層１３３は、低温バッファ層１２０の斜面部分１２３から成長した半導体層である。平面部分１２１から成長する平面成長層１３１と、上面部分１２２から成長する平面成長層１３２とは、同じ結晶方位である。そのため、これらの半導体層の上にｎ型半導体層を形成する際に、これらの半導体層が合流して平坦になりやすい。なお、上面部分１２２がない場合、もちろん、上面部分から半導体層が成長することはない。
図５に示すように、平面成長層１３２の成長が支配的であり、斜面成長層１３３の厚みは抑制されている。このように、本実施形態では、斜面成長層１３３の厚みｔ１は十分に薄い。ここで、斜面成長層１３３の厚みｔ１は、斜面成長層１３３のうちで、最も厚みの厚い箇所の厚みである。そして、厚みｔ１は、図５に示すように、斜面１１２ｂから斜面１１２ｂに垂直な向きに測定することとする。斜面成長層１３３の厚みｔ１は、０．０５μｍ以上０．５μｍ以下の範囲内である。
４−３．斜面側からの半導体層の成長
このように、本実施形態では、平面成長層１３２の成長が支配的であり、斜面成長層１３３の厚みは抑制されている。これは、前述の式（２）を満たすように、原料ガスを供給したためであると考えられる。
式（２）を用いず、式（１）を用いた場合には、図２で示したように、Ｖ族元素であるＮ原子を含むアンモニアの供給量が多い過飽和状態が実現していると考えられる。このようにアンモニアの供給過剰により、低温バッファ層１２０の斜面部分１２３でＡｌＮおよびサファイアの窒化が進行する。これにより、半導体層の成長しやすい成長核が斜面部分１２３に形成されると考えられる。または、アンモニアの分圧が高い場合、すなわち、III 族元素を有する原料ガスに対するＶ族元素を有する原料ガスの分圧比Ｙが高い場合には、原料のマイグレーションが促進される。その結果、斜面部分１２３で半導体が成長しやすい。したがって、アンモニアの供給量を抑えることにより、斜面部分１２３からの半導体層の成長を抑制できると考えられる。
５．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。発光素子１００の製造方法は、ｎ型半導体層を形成するｎ型半導体層形成工程と、ｎ型半導体層の上に発光層を形成する発光層形成工程と、発光層の上にｐ型半導体層を形成するｐ型半導体層形成工程と、を有する。
５−１．サファイア基板準備工程
まず、サファイア基板のｃ面を加工して凹凸形状部１１１を形成する。具体的には、フォトレジストをマスクとして形成する。そして、ドライエッチングを実施して、主面に凹凸形状部１１１の形成されたサファイア基板１１０を準備する。もちろん、凹凸形状部１１１を形成済みのサファイア基板１１０を購入してもよい。
５−２．低温バッファ層形成工程
次に、サファイア基板１１０をＭＯＣＶＤ炉の内部に入れる。この後、有機金属化学気相成長法（ＭＯＣＶＤ法）により半導体層を形成する。そして、Ｈ2 によるクリーニングを実施した後に、サファイア基板１１０の凹凸形状部１１１の上に低温バッファ層１２０を形成する。これにより、図６に示すように、サファイア基板１１０の底面１１１ａと、上面１１２ａと、斜面１１２ｂと、の上に低温バッファ層１２０が形成される。低温バッファ層１２０は十分に薄いので、サファイア基板１１０の凹凸形状部１１１が埋まることはない。
なお、ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：以下、「ＴＭＧ」という）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：以下、「ＴＭＩ」という）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：以下、「ＴＭＡ」という）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
５−３．下地層形成工程（第１の半導体層形成工程）
続いて、図７に示すように、低温バッファ層１２０の上に下地層１３０を形成する。III 族元素を含む原料ガスの分圧に対するＶ族元素を含む原料ガスの分圧の比Ｙを、前述の式（２）を満たすようにして、ガスを供給する。また、下地層形成工程における成長温度は、次に説明するｎ型半導体層形成工程における成長温度よりも２０℃以上８０℃以下の範囲内で低い。下地層の成長速度は、２００Å／ｍｉｎ以上２０００Å／ｍｉｎ以下の範囲内である。これにより、サファイア基板１１０の凹凸形状部１１１を部分的に埋め込んで、面１３１ａを有する下地層１３０が形成される。
５−４．ｎ型半導体層形成工程
次に、平坦な下地層１３０の上に、ｎ型半導体層１４０を形成する。そして、ｎ型コンタクト層を形成する。このときの基板温度は、１０００℃以上１２００℃以下の範囲内である。この工程でドープするＳｉ濃度は１×１０18／ｃｍ3 以上である。前述のように、ｎ型半導体層１４０の成長温度は、下地層１３０の成長温度より高い。そのため、この工程における横方向の成長速度が速い。そのため、下地層１３０が部分的に埋め込んだ凹凸の残部を、ｎ型半導体層１４０が埋め込むことは容易である。このように、下地層１３０における部分的に残留する凹凸を埋め込む。そのため、ｎ型半導体層１４０の上面は平坦である。また、ｎ型コンタクト層の上に、ｎ型ＥＳＤ層やｎ側超格子層を形成することとしてもよい。なお、この工程以降の半導体層形成工程でも、式（２）を用いることとする。
５−５．発光層形成工程
次に、ｎ型半導体層１４０の上に発光層１５０を形成する。このときの基板温度を、７００℃以上９５０℃以下の範囲内とする。
５−６．ｐ型半導体層形成工程
次に、発光層１５０の上にｐ型半導体層１６０を形成する。例えば、発光層１５０の上にｐ側超格子層を形成し、その上にｐ型コンタクト層を形成する。ｐ型コンタクト層を形成する際の基板温度を、９００℃以上１０５０℃以下の範囲内とする。これにより、サファイア基板１１０に図８に示す各半導体層が積層されることなる。また、図９に示すように、ｎ電極Ｎ１を形成するための凹部１４１を形成する。
５−７．透明電極形成工程
次に、図１０に示すように、ｐ型半導体層１６０のｐ型コンタクト層の上に透明電極１７０を形成する。
５−８．電極形成工程
次に、透明電極１７０の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層の側から半導体層の一部を抉ってｎ型コンタクト層を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。また、電極材料が同じであれば、同時に形成してもよい。
５−９．その他の工程
また、上記の工程の他、絶縁膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図３に示した発光素子１００が製造される。
なお、下地層形成工程からｐ型半導体層形成工程にかけての工程は、低温バッファ層１２０の上にIII 族窒化物半導体から成る半導体層を成長させる半導体層形成工程である。
６．実験
６−１．実験条件
ここでは、次のサファイア基板を用いた。
ピッチ間隔（Ｗ１） ４．０μｍ
上面（１１２ａ） ０．０μｍ
深さ（ｈ） ２．１μｍ
角度（θ） ４８°
凸部の幅（Ｗ２） ３．９μｍ
間隔（Ｗ３） ０．１μｍ
凸部の配置 ハニカム構造
凸部の形状 円錐台形状
そして、平坦な面がサファイア基板全体の面積に占める割合（Ｒ）は、１４％である。
低温バッファ層の材質は、ＡｌＮである。その厚みは、１００Åであった。そして、分圧Ｙとして、実施例では４００を用い、比較例では１２００を用いた。
６−２．実施例
図１１は、本実施形態の実施例を示す図である。図１１では、凹凸の側面から、すなわち、斜面１１２ｂに形成された低温バッファ層１２０からの半導体層の成長が抑制されている。そして、底面１１１ａに形成された低温バッファ層１２０からの半導体層の成長が促進されている。すなわち、平坦面からの半導体層の成長が支配的であり、凹凸の側面からの半導体層の成長は抑制されている。
そして、底面１１１ａ側から成長した半導体層と、斜面１１２ｂ側から成長した半導体層と、の間の境界面については、前述のように、例えば、透過型電子顕微鏡（ＴＥＭ）等による断面写真により判別することができる。
このように、斜面１１２ｂに形成された低温バッファ層１２０から、半導体層がそれほど成長しない。つまり、Ｖ族元素を含む原料ガスの供給を減少させることにより、斜面１１２ｂ側からの半導体層の成長を抑制することができることを意味している。
６−３．比較例
図１２は、比較例を示す図である。図１２では、凸部１１２の斜面１１２ｂの側、すなわち、斜面１１２ｂの上に形成された低温バッファ層１２０から半導体層がよく成長している。凸部１１２の側面からの半導体層の成長が支配的であるため、その上に形成される半導体層、すなわち、下地層１３０より上層、すなわち、サファイア基板１１０の反対側の半導体層では、その表面が平坦になりにくい。平坦な下地層１３０が実現されないため、その上に結晶性に優れた半導体層を形成することは困難である。
７．変形例
７−１．下地層
７−１−１．下地層の材質
下地層１３０の材質として、ＧａＮの代わりにｎ型ＧａＮを形成することとしてもよい。また、ＧａＮの代わりに、ＡｌＧａＮやＩｎＧａＮを形成することとしてもよい。ＡｌX ＩｎY Ｇａ(1-X-Y) Ｎ（０≦Ｘ，０≦Ｙ，Ｘ＋Ｙ＜１）であってもよい。ただし、その場合のＡｌ組成比は、０．２以下である。Ｉｎ組成比は、０．２以下である。
７−１−２．下地層の原料ガス
その場合には、トリメチルインジウムやトリメチルアルミニウムを供給する。このとき、式（１）や式（２）におけるIII 族元素を有する原料ガスの分圧は、これらのＴＭＩ、ＴＭＡ、ＴＭＧのガスの分圧の和である。
７−２．半導体層における原料ガスの分圧
ｎ型半導体層１４０と、発光層１５０と、ｐ型半導体層１６０とにおける原料ガスの分圧については、式（１）の条件を用いてもよい。下地層１３０を形成した後には、傾斜面からの半導体層の成長は、ほとんどないからである。
７−３．フリップチップ
本実施形態では、フェイスアップ型の半導体発光素子について適用した。しかし、もちろん、その他の半導体発光素子についても適用することができる。例えば、図１３に示すような、基板側に光取り出し面を有するフリップチップの半導体発光素子２００についても、当然に適用することができる。そのため、光取り出し面２０１は、サファイア基板２１０にある。
７−４．凸部の形状
本実施形態では、凸部１１２の形状を円錐台形状とした。しかし、円錐形状や、六角錐形状、六角錐台形状であってもよい。もちろん、その他の多角錐形状や多角錐台形状であってもよい。その場合であっても、最大傾斜面と底面とのなす角の角度は、４０°以上６０°以下の範囲内である。
７−５．凸部の配置
凸部１１２の頂部を結ぶ線の方向を、下地層１３０のａ軸方向とするとよい。底面１１１ａからより好適に成長するからである。
７−６．埋め込み層
図１４に示すように、低温バッファ層１２０の上に形成する下地層により、凹凸形状部１１１の凹凸の高さの全てを埋め込むこととしてもよい。その場合には、埋め込み層３３０が低温バッファ層１２０の上に形成される。また、この埋め込み層３３０がｎ型ＧａＮ層であってもよい。その場合には、埋め込み層３３０が第１のｎ型半導体層であり、ｎ型半導体層３４０が第２のｎ型半導体層である。このように、下地層１３０および埋め込み層３３０は、サファイア基板１１０の凹凸形状部１１１の凹凸の高さの少なくとも一部を埋め込む第１の半導体層である。埋め込み層３３０は、斜面部分１２３からの半導体の成長を抑制する役割を担う層である。
７−７．基板における平坦面の面積比
式（２）では、面積比Ｒを１０％以上５０％未満とした。図２から示唆されるように、面積比Ｒが小さいほど、領域Ｒ１に供給ガスが溜まりやすい。そのため、面積比Ｒが小さいほど、本実施形態の効果は高い。そのため、供給するガスの分圧の比を変えることによる効果は大きい。つまり、面積比Ｒが次式を満たす場合に、より効果は高い。
０．１≦Ｒ≦０．３
Ｒ：サファイア基板の全面積に対するサファイア基板の平坦面の面積の比
すなわち、面積比Ｒが１０％以上３０％以下の範囲内の場合である。
７−８．凹部の形成
本実施形態では、凹凸形状部１１１に凸部１１２をハニカム状に配置したサファイア基板１１０を用いた。しかし、凹凸形状部に凹部をハニカム状に配置したサファイア基板を用いてもよい。
７−９．サファイア基板
本実施形態では、ｃ面サファイア基板に凹凸加工を施すこととした。しかし、ｃ面サファイア基板以外のサファイア基板を用いてもよい。例えば、ａ面サファイア基板を用いることができる。
８．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００では、サファイア基板１１０の凹凸形状部１１１に向けて供給するアンモニアとトリメチルガリウムとの分圧を調整することとした。つまり、凹凸形状部１１１に、サファイア基板１１０の底面もしくはこれに平行な面の面積が十分に小さい場合に、アンモニアの供給量を減少させるのである。これにより、サファイア基板１１０の斜面側からの半導体層の成長を抑制し、サファイア基板１１０の凹凸形状部１１１を埋め込んで、平坦な下地層を形成することができる。これにより、結晶品質がよく光取り出し効率の高い発光素子１００が実現されている。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。例えば、ハイドライド気相成長法を用いてもよい。
１００…発光素子
１１０…サファイア基板
１２０…低温バッファ層
１３０…下地層
１３１…平坦面
１４０…ｎ型半導体層
１５０…発光層
１６０…ｐ型半導体層
１７０…透明電極
Ｎ１…ｎ電極
Ｐ１…ｐ電極

Claims (18)

  1. 主面に凹凸形状部の形成されたサファイア基板を準備するサファイア基板準備工程と、
    前記サファイア基板の前記凹凸形状部の上に低温バッファ層を形成するバッファ層形成工程と、
    前記低温バッファ層の上にIII 族窒化物半導体から成る半導体層を成長させる半導体層形成工程と、
    を有するIII 族窒化物半導体発光素子の製造方法において、
    前記半導体層形成工程は、
    III 族元素を有する原料ガスと、Ｖ族元素を有する原料ガスと、の少なくとも２種類のガスを、次式
    １０００ ≦ Ｙ／（２×Ｒ） ≦ １２００
    Ｒ ＝ Ｓ／Ｋ
    ０．１≦Ｒ＜０．５
    Ｙ：III 族元素を有する原料ガスに対するＶ族元素を有する原料ガスの分圧比
    Ｒ：サファイア基板の全面積に対するサファイア基板の平坦面の面積の比
    Ｓ：サファイア基板の主面側の平坦面の面積
    Ｋ：サファイア基板の全面積
    を満たすように供給して、前記低温バッファ層の上に第１の半導体層を形成する第１の半導体層形成工程を有すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 請求項１に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の半導体層形成工程では、
    前記第１の半導体層として、前記サファイア基板の前記凹凸形状部の凹凸の高さの少なくとも一部を埋め込む層を形成すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  3. 請求項２に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の半導体層は、
    前記サファイア基板の前記凹凸形状部の凹凸の高さの一部を覆うとともに、前記凹凸形状部の凹凸の高さの残部を覆わないものであること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  4. 請求項２に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の半導体層は、
    前記サファイア基板の前記凹凸形状部の凹凸の高さの全部を覆うものであること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  5. 請求項１から請求項４までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記半導体層形成工程は、
    前記第１の半導体層の上にｎ型半導体層を形成するｎ型半導体層形成工程と、
    前記ｎ型半導体層の上に発光層を形成する発光層形成工程と、
    前記発光層の上にｐ型半導体層を形成するｐ型半導体層形成工程と、
    を有すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  6. 請求項５に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の半導体層形成工程で成長させる前記第１の半導体層の成長温度を、
    前記ｎ型半導体層形成工程で成長させるｎ型半導体層の成長温度よりも２０℃以上８０℃以下の範囲内で低い温度として、前記第１の半導体層を形成すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  7. 請求項６に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記ｎ型半導体層形成工程で成長させるｎ型半導体層の成長温度を１０００℃以上１２００℃以下の範囲内とすること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  8. 請求項１から請求項７までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記サファイア基板の前記凹凸形状部における凹凸の高さが０．５μｍ以上３．０μｍ以下の範囲内であること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  9. 請求項１から請求項８までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記サファイア基板の前記凹凸形状部の底面と、前記凹凸形状部の最大傾斜面とのなす角の角度が４０°以上６０°以下の範囲内にあること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  10. 請求項１から請求項９までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記第１の半導体層形成工程では、
    第１の半導体層の成長速度を２００Å／ｍｉｎ以上２０００Å／ｍｉｎ以下の範囲内とすること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  11. 請求項１から請求項１０までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記サファイア基板の前記凹凸形状部は、
    複数の凸部を有し、
    前記凸部は、
    前記凹凸形状部にわたってハニカム状に配置されていること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  12. 請求項１１に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記凸部は、
    円錐台形状と、六角錐台形状と、円錐形状と、六角錐形状と、のうちのいずれかであること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  13. 請求項１１または請求項１２に記載のIII 族窒化物半導体発光素子の製造方法において、
    隣り合う前記凸部を結ぶ線の方向を、
    前記半導体層のａ軸の方向とすること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  14. 請求項１から請求項１３までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記サファイア基板としてｃ面サファイア基板を用いること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  15. 請求項１から請求項１４までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
    前記III 族元素を有する原料ガスとして、アンモニアを用いるとともに、
    前記Ｖ族元素を有する原料ガスとして、少なくともトリメチルガリウムを用いること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  16. 少なくとも斜面を備える凹凸形状部を形成されたサファイア基板と、
    前記サファイア基板の上に前記凹凸形状部に沿って形成された低温バッファ層と、
    前記低温バッファ層の上に形成されるとともに前記凹凸形状部の凹凸の高さの少なくとも一部を埋め込んだ第１の半導体層と、
    前記第１の半導体層の上に形成されたｎ型半導体層と、
    前記ｎ型半導体層の上に形成された発光層と、
    前記発光層の上に形成されたｐ型半導体層と、
    を有し、
    前記サファイア基板の全面積Ｋに対する、前記サファイア基板の主面側の平坦面の面積Ｓの面積比Ｒが、１０％以上５０％未満であり、
    前記第１の半導体層は、
    前記凹凸形状部の前記斜面側から成長する斜面成長層を有し、
    前記斜面成長層における前記斜面に対する厚みは、
    ０．０５μｍ以上０．５μｍ以下の範囲内であること
    を特徴とするIII 族窒化物半導体発光素子。
  17. 請求項１６に記載のIII 族窒化物半導体発光素子において、
    前記ｎ型半導体層と接触するｎ電極を有し、
    前記ｎ型半導体層は、
    前記ｎ電極と接触するｎ型コンタクト層を有すること
    を特徴とするIII 族窒化物半導体発光素子。
  18. 請求項１６に記載のIII 族窒化物半導体発光素子において、
    前記ｎ型半導体層と接触するｎ電極を有し、
    前記第１の半導体層は、
    前記ｎ電極と接触するｎ型コンタクト層を有すること
    を特徴とするIII 族窒化物半導体発光素子。
JP2013049264A 2013-03-12 2013-03-12 Ｉｉｉ 族窒化物半導体発光素子 Active JP6048233B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013049264A JP6048233B2 (ja) 2013-03-12 2013-03-12 Ｉｉｉ 族窒化物半導体発光素子
US14/197,057 US9202976B2 (en) 2013-03-12 2014-03-04 Group III nitride semiconductor light-emitting device and method for producing the same
KR1020140027419A KR101630915B1 (ko) 2013-03-12 2014-03-07 Iii족 질화물 반도체 발광 소자 및 그 제조 방법
CN201410085710.9A CN104051590A (zh) 2013-03-12 2014-03-10 第iii族氮化物半导体发光器件及其制造方法
TW103108483A TWI509831B (zh) 2013-03-12 2014-03-11 三族氮化物半導體發光元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013049264A JP6048233B2 (ja) 2013-03-12 2013-03-12 Ｉｉｉ 族窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2014175601A true JP2014175601A (ja) 2014-09-22
JP6048233B2 JP6048233B2 (ja) 2016-12-21

Family

ID=51504200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013049264A Active JP6048233B2 (ja) 2013-03-12 2013-03-12 Ｉｉｉ 族窒化物半導体発光素子

Country Status (5)

Country Link
US (1) US9202976B2 (ja)
JP (1) JP6048233B2 (ja)
KR (1) KR101630915B1 (ja)
CN (1) CN104051590A (ja)
TW (1) TWI509831B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126569A1 (ja) * 2016-01-22 2017-07-27 王子ホールディングス株式会社 半導体発光素子用基板、および、半導体発光素子用基板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
TWI569464B (zh) * 2015-10-22 2017-02-01 隆達電子股份有限公司 化合物半導體薄膜結構
US10074721B2 (en) * 2016-09-22 2018-09-11 Infineon Technologies Ag Method of fabricating a semiconductor wafer that includes producing a planarised surface having both a mesa surface and an insulating layer surface
TWI774759B (zh) * 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200514A (ja) * 2001-07-24 2009-09-03 Nichia Corp 半導体発光素子
JP2010263236A (ja) * 2006-12-22 2010-11-18 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
US20110095327A1 (en) * 2008-06-20 2011-04-28 Showa Denko K.K. Group iii nitride semiconductor light emitting device and production method thereof, and lamp
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
JP2012079722A (ja) * 2010-09-30 2012-04-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
JP2012244092A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2013042162A (ja) * 2009-09-07 2013-02-28 El-Seed Corp 半導体発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
WO2005122290A1 (ja) * 2004-06-14 2005-12-22 Mitsubishi Cable Industries, Ltd. 窒化物系半導体発光素子
US8946772B2 (en) 2008-02-15 2015-02-03 Mitsubishi Chemical Corporation Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
JP4865047B2 (ja) * 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
JP5095842B2 (ja) * 2011-05-24 2012-12-12 株式会社東芝 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ
JP5726640B2 (ja) 2011-05-27 2015-06-03 株式会社東芝 窒化物半導体素子及び窒化物半導体層成長用基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200514A (ja) * 2001-07-24 2009-09-03 Nichia Corp 半導体発光素子
JP2010263236A (ja) * 2006-12-22 2010-11-18 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
US20110095327A1 (en) * 2008-06-20 2011-04-28 Showa Denko K.K. Group iii nitride semiconductor light emitting device and production method thereof, and lamp
JP2013042162A (ja) * 2009-09-07 2013-02-28 El-Seed Corp 半導体発光素子
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
JP2012079722A (ja) * 2010-09-30 2012-04-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
JP2012244092A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126569A1 (ja) * 2016-01-22 2017-07-27 王子ホールディングス株式会社 半導体発光素子用基板、および、半導体発光素子用基板の製造方法
JPWO2017126569A1 (ja) * 2016-01-22 2018-11-08 王子ホールディングス株式会社 半導体発光素子用基板、および、半導体発光素子用基板の製造方法
TWI698031B (zh) * 2016-01-22 2020-07-01 日商王子控股股份有限公司 半導體發光元件用之基板，以及半導體發光元件用之基板的製造方法

Also Published As

Publication number Publication date
KR101630915B1 (ko) 2016-06-15
CN104051590A (zh) 2014-09-17
US9202976B2 (en) 2015-12-01
TWI509831B (zh) 2015-11-21
TW201436281A (zh) 2014-09-16
US20140264415A1 (en) 2014-09-18
JP6048233B2 (ja) 2016-12-21
KR20140111967A (ko) 2014-09-22

Similar Documents

Publication Publication Date Title
JP5521981B2 (ja) 半導体発光素子の製造方法
KR100825137B1 (ko) 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드
TWI381547B (zh) 三族氮化合物半導體發光二極體及其製造方法
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JPWO2014178248A1 (ja) 窒化物半導体発光素子
US10217894B2 (en) Method for producing group III nitride semiconductor light-emitting device
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP6048233B2 (ja) Ｉｉｉ 族窒化物半導体発光素子
JP2007227671A (ja) 発光素子
US20230006092A1 (en) Light-emitting structure, method for producing the light-emitting structure, and light-emitting device
JP2013207257A (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP2011176130A (ja) 結晶成長方法
CN103456852B (zh) 一种led外延片及制备方法
JP2016072388A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
KR20070097640A (ko) 반도체 구조물의 제조 방법
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2009141085A (ja) 窒化物半導体素子
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
US20180182915A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JP5581777B2 (ja) Ｉｉｉ族窒化物半導体の成長方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP4172444B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2007161525A (ja) 半導体装置用基材およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161107

R150 Certificate of patent or registration of utility model

Ref document number: 6048233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150