KR20120095411A - 반도체 식각 방법 - Google Patents

반도체 식각 방법 Download PDF

Info

Publication number
KR20120095411A
KR20120095411A KR1020127014823A KR20127014823A KR20120095411A KR 20120095411 A KR20120095411 A KR 20120095411A KR 1020127014823 A KR1020127014823 A KR 1020127014823A KR 20127014823 A KR20127014823 A KR 20127014823A KR 20120095411 A KR20120095411 A KR 20120095411A
Authority
KR
South Korea
Prior art keywords
semiconductor
etching
etched
photoresist
reactive
Prior art date
Application number
KR1020127014823A
Other languages
English (en)
Inventor
마이클 에이 하세
테리 엘 스미스
쥔-잉 장
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20120095411A publication Critical patent/KR20120095411A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

II-VI 또는 III-V 반도체와 같은 반도체의 식각 방법이 제공된다. 본 방법은 비반응성 가스를 이용하여 식각 마스크를 통해 반도체를 스퍼터 식각하고, 반도체를 제거하고, 반응성 가스로 챔버를 세정하는 단계를 포함한다. 식각 마스크는 포토레지스트를 포함한다. 본 방법을 이용하여, 반도체 재료 내로 식각된 광 추출 요소 또는 나노/마이크로-구조물을 가진 발광 다이오드가 제작될 수 있다.

Description

반도체 식각 방법{ETCHING PROCESS FOR SEMICONDUCTORS}
본 발명은 넓게는 반도체의 식각 방법에 관한 것이다.
광전자공학의 빠른 발전은 반도체 표면 상에 나노미터 크기의 패턴을 생성하는 방법에 대한 필요성을 야기하였다. 전형적으로, 이들 패턴은 많은 기술에 의해 반도체 기판 내로 식각된다. 예를 들어, 습식 화학 식각은 매우 다양한 반도체를 식각하기 위해 이용되어 왔다. 그러나, 습식 화학 식각은 등방성일 수 있어서, 제작될 수 있는 특징부의 종횡비를 제한하며, 공정의 균일성이 낮다. 광전자공학 산업에서 생산 산업은 습식 식각을 이용하여 달성될 수 있는 것보다 더 제어된 식각 절차를 요구한다.
습식 화학 식각의 단점의 결과로서, 건식 식각 방법이 반도체를 위해 개발되었다. 예를 들어, 반응성 이온 식각은 규소 기판에서 잘 제어된 식각 프로파일을 생성하기 위해 이용되어 왔다. 반응성 이온 식각은, 반응기 내의 저압 반응성 가스 혼합물에서의 전기 방전을 통해, 라디칼 및 이온과 같은 화학적 반응성 화학종을 발생시키는 것을 수반한다. 이러한 방식으로 발생된 반응성 화학종은 전기장에 의해 기판을 향해 가속되어 규소와 반응하여 휘발성 반응 생성물을 생성하며 이들은 펌핑 배출된다. 반응성 화학종이 기판 내로 패턴을 식각하도록 하기 위해 식각 전에 식각 마스크가 기판에 적용될 수 있다. 양전하 반응성 화학종의 거의 수직 낙하 때문에, 식각이 기판 내로 진행할 때 식각은 식각된 특징부의 측벽 상에서 훨씬 더 느리다.
예를 들어, SiO2, Si3N4, 또는 금속으로 제조된 경질 식각 마스크가 반도체 포토리소그래피 분야의 당업자에게 잘 알려져 있다. 그러나, 이들 마스크는 전형적으로 포토레지스트가 적용되기 전에 별도의 단계에서 진공 침착될 필요가 있기 때문에 제작하기 어렵다. 경질 식각 마스크는 공정을 더 복잡하게 하고 더 많은 공정 단계를 추가한다. 부가적으로, 식각 후, 경질 마스크는 건식 식각 또는 습식 식각에 의해 제거될 필요가 있다. 더욱이, 많은 식각 화학에서, 이들 재료는 많은 II-VI 또는 III-V 반도체의 속도와 가까운 속도로 식각되는 경향이 있어 그들의 사용을 제한한다. 펌핑을 통해 진공 챔버로부터 쉽게 제거될 수 있는 휘발성 부산물을 형성하는, 규소와 같은 반도체에 반응성 이온 식각이 매우 유용한 한편, 반응성 이온 식각은 II-VI 반도체에 대해 매우 실용적이지 못한데, 그 이유는 이들 재료가 반응성 이온과 쉽게 반응하지 않으며 전형적으로는 휘발성 부산물을 형성하지 않기 때문이다. 건식 식각은 대부분의 반도체 재료의 패턴화를 위해 잘 확립되어 있다. 염소(Cl2)계 반응성 이온 식각(RIE)은 다양한 광전자공학 디바이스 및 검출기를 제작하기 위하여 III-V 및 II-VI 반도체의 건식 식각에 널리 사용된다. Cl2/Ar, Cl2/N2, Cl2/He, Cl2/BCl3/Ar, BCl3/Ar, BrCl3, SiCl4/Ar, CCl2F2/H2/Ar, 등을 비롯한 다른 가스 시스템이 또한 조사되었다. 그러나, 이들 반응물과 그들의 생성물은 부식성이며 독성인 것으로 알려져 있다. 또한, Cl-계 RIE가 사용될 경우, 지속적인 Cl2 잔류물에 의한 부식으로 인하여, 빠른 후-식각 분해가 관찰되었다. 카드뮴-함유 반도체의 구체적인 경우에, 카드뮴 할라이드가 증기압을 가지며 이는 유용한 식각을 위한 기초를 제공하기에는 너무 낮은 정도의 크기이다. 카드뮴 휘발성의 부재하에서, 가장 가능성 있는 결과는 반도체 표면 상에서의 카드뮴-농축 재료의 형성이다. 따라서, CH4/H2 및 CH4/H2/Ar 계 화학이 개발되었으며 Cd-함유 반도체의 플라즈마 식각에 알맞다. 그러나, 이들 방법은 식각 정지부 메커니즘으로 작용하는 넓은 범위의 중합체 침착, 거친 표면, 및 낮은 식각 속도(50 ㎚/min 미만)를 비롯한 몇몇 단점이 있다.
II-VI 또는 III-V 반도체 기판을 빠르게, 효율적으로, 선택적으로, 그리고 경제적으로 식각할 수 있는 이들 반도체의 식각 방법이 필요하다. 예를 들어, II-VI 또는 III-V 반도체를 포함하는 발광 다이오드(LED)와 같은 광전자공학 디바이스를 패턴화하기 위해 사용될 수 있는 II-VI 또는 III-V 반도체의 식각 방법이 필요하다. 부가적으로, 광 추출 요소 또는 한정된 픽셀을 포함하는 발광 다이오드와 같은 광전자공학 디바이스의 생산 방법이 필요하다.
반도체의 식각 방법이 제공되는데, 본 방법은 식각 마스크가 위에 있는 반도체를 진공 챔버 내에 제공하는 단계 및 반도체 표면으로부터 재료를 제거하고 적어도 하나의 식각된 표면을 제공하기 위하여 비반응성 식각 가스를 이용하여 식각 마스크를 통해 반도체를 스퍼터 식각하는 단계, 진공 챔버로부터 적어도 하나의 식각된 표면을 가진 반도체를 제거하는 단계, 및 진공 챔버를 세정하는 단계를 포함하며, 여기서 반도체는 III-V 반도체, II-VI 반도체, 또는 그들의 조합을 포함한다. 반도체는 III-V 반도체,II-VI 반도체, 또는 그들의 조합을 포함할 수 있다. 제공된 방법은 카드뮴, 마그네슘, 아연, 황, 셀레늄, 텔루륨, 또는 그들의 조합을 포함하지만 이로 제한되지 않는 II-VI 반도체에 유용할 수 있다. 제공된 방법은 또한 알루미늄, 갈륨, 인듐, 비소, 인, 질소, 안티몬, 또는 그들의 조합을 포함하지만 이로 제한되지 않는 III-V 반도체에 유용할 수 있다. 비반응성 식각 가스는 아르곤, 크립톤, 크세논, 헬륨, 네온, 질소, 또는 그들의 조합을 포함하지만 이로 제한되지 않는다. 제공된 방법은 반응성 가스로 진공 챔버를 세정하는 것을 포함한다.
본 발명에서:
"추출 요소"는 발광 다이오드와 같은 자기-발광원으로부터의 광 추출을 향상시키는 나노/마이크로구조의 임의의 유형 및 배열을 말한다.
"비반응성 가스"는 물리적 스퍼터링에 의해 기판을 식각하기 위해 사용될 수 있는 가스를 말한다. 스퍼터 식각은 주로, 운동 에너지 전달을 통해 표면 원자를 대체하거나 배출할 수 있는 활동적인 화학종을 이용한 표면의 물리적 충격을 통해 발생하며, 활성 화학종은 기판과 실질적으로 반응하지 않으며 배출된 재료는 전형적으로 비휘발성이다.
"반응성 이온 식각"은 플라즈마 방전에서 반응성 가스를 이온화하고 그것을 기판을 향해 가속하는 공정을 말하는데, 여기서 반응성 화학종은 기판과 화학적으로 반응하여 휘발성 화학종을 형성할 수 있다.
"스퍼터 식각"은 이온으로부터 기판 상의 재료에 운동량을 전달함으로써 기판으로부터 재료를 제거하기 위하여 이온으로 기판에 충격을 가하는 것을 말하며, 이것은 식각 가스 내의 화학종이 운동량 전달에 의해 기판 재료를 물리적으로 제거한다는 점에서 반응성 이온 식각과 구별된다.
제공된 방법 및 제공된 방법에 의해 제조된 구조물은 II-VI 및 III-V 반도체와 같은 반도체를 식각할 수 있다. 제공된 방법은 이들 재료를 빠르게, 효율적으로, 선택적으로 그리고 경제적으로 식각할 수 있으며 추출 요소와 같은 구조물이 위에 있는 발광 다이오드와 같은 광전자공학 디바이스를 제공할 수 있는 방법이다.
상기 본 발명의 개요는 본 발명의 각각의 개시된 실시 형태 또는 모든 구현 형태를 설명하고자 하는 것이 아니다. 이어지는 도면의 간단한 설명 및 구체적인 내용은 예시적인 실시 형태를 보다 구체적으로 예시한다.
<도 1a 내지 도 1b>
도 1a 내지 도 1b는 제공된 방법의 단계의 개략 측면도이다.
<도 2>
도 2는 제공된 방법에서 유용한 예시적인 반도체 구성의 개략 측면도이다.
<도 3>
도 3은 실시예 1에서 생성된 식각된 반도체의 주사 전자 현미경사진이다.
<도 4a>
도 4a는 실시예 2에서 생성된 식각된 반도체의 주사 전자 현미경사진이다.
<도 4b>
도 4b는 실시예 2에서 생성된 식각된 반도체의 암시야 광학 현미경사진이다.
<도 5a>
도 5a는 실시예 3에 사용된 포토레지스트 패턴의 주사 전자 현미경사진이다.
<도 5b 및 도 5c>
도 5b 및 도 5c는 실시예 3에서 생성된 식각된 반도체의 주사 전자 현미경사진이다.
하기의 설명에서, 명세서의 일부를 형성하며 몇몇 특정 실시 형태가 예로서 도시되어 있는 첨부 도면을 참조한다. 본 발명의 범주 또는 사상으로부터 벗어남이 없이 다른 실시 형태가 고려되고 이루어질 수 있음을 이해하여야 한다. 따라서, 하기의 상세한 설명은 제한적인 의미로 취해져서는 안 된다.
달리 표시되지 않는 한, 본 명세서 및 특허청구범위에 사용되는 특징부의 크기, 양 및 물리적 특성을 표현하는 모든 숫자는 모든 경우에 "약"이라는 용어로 수식되는 것으로 이해되어야 한다. 따라서, 반대로 표시되지 않는 한, 전술한 명세서 및 첨부된 특허청구범위에 기재된 수치적 파라미터는 당업자가 본 명세서에 개시된 교시를 이용하여 얻고자 하는 원하는 특성에 따라 변할 수 있는 근사치이다. 종점(end point)에 의한 수치 범위의 사용은 그 범위 내의 모든 수 (예를 들어, 1 내지 5는 1, 1.5, 2, 2.75, 3, 3.80, 4 및 5를 포함함) 및 그 범위 내의 임의의 범위를 포함한다.
제공된 방법은 종래의 식각 장비를 이용할 수 있으며, 따라서 특수 장비의 필요성을 제거할 수 있다. 제공된 방법은 반응성-이온 식각 대신 스퍼터 식각을 이용하며, 따라서 반응성-이온과 반응성이 아닌 반도체, 예를 들어, 비규소 재료로 제조된 반도체에서 유용하다. 일부 실시 형태에서, 이들 반도체는, 예를 들어 III-V 반도체, 예를 들어, GaAs, InP, AlGaAs, GaInAsP, 또는 GaInNAs를 포함한다. 다른 실시 형태에서, 제공된 방법은, 예를 들어 카드뮴, 마그네슘, 아연, 황, 셀레늄, 텔루륨, 및 그들의 조합을 포함할 수 있는 재료와 같은 II-VI 반도체를 식각하기에 유용하다. 예시적인 II-VI 반도체 재료는 CdMgZnSe 합금을 포함할 수 있다. CdZnSe, ZnSSe, ZnMgSSe,ZnS, CdS, ZnSe, ZnTe, ZnSeTe, HgCdSe, 및 HgCdTe와 같은 다른 II-VI 반도체가 또한 제공된 방법을 이용하여 식각될 수 있다.
제공된 방법은 반도체의 스퍼터 식각 방법에 관한 것이다. 식각에 저항하여 식각되는 반도체 표면의 일부를 한정하는 식각 마스크가 위에 있는 반도체가 제공된다. 전형적인 식각 마스크는 경질 재료, 예를 들어, SiO2, Si3N4, 및 티타늄 또는 텅스텐과 같은 금속으로 제조될 수 있다. 그러나, 이들 경질 재료로 제조된 마스크는 제작하는 데 다소 시간이 걸리며(그가 침착된 후 포토레지스트를 이용하여 패턴화되어야 하기 때문임) 마스크는 때로는 반도체의 식각 속도와 유사한 속도로 스퍼터 식각에 의해 식각될 수 있다. 포토레지스트만이 식각 마스크로서 또한 유용할 수 있다. 포토레지스트 식각 마스크는 방사선에 노출시 염기성 현상제에 가용성이 되는 중합체로 이루어진 포지티브 포토레지스트 및 방사선에 노출시 가교결합하여 불용성이 되는 네거티브 포토레지스트를 포함할 수 있다. 예시적인 포지티브 포토레지스트는 UV5 포토레지스트 및 쉽리(Shipley) 1813 포토레지스트(둘 모두 미국 매사추세츠주 말보로 소재의 롬 앤드 하스 일렉트로닉 머티리얼스(Rohm and Hass Electronic Materials)로부터 입수가능함)를 포함한다. 예시적인 네거티브 포토레지스트는 UVN 30(롬 앤드 하스 일렉트로닉 머티리얼스로부터 입수가능함), 및 퓨쳐렉스(FUTURREX) 네거티브 포토레지스트, 예를 들어 NR9-1000P 및 NR9-3000PY(미국 뉴저지주 프랭클린 소재의 퓨쳐렉스로부터 입수가능함)을 포함한다. 포토레지스트는 반도체 리소그래피 분야의 당업자에게 잘 알려져 있다. 포토레지스트 식각 마스크를 이용하여 II-VI 또는 III-V 반도체를 스퍼터 식각하는 방법은 본 출원과 동일자에 출원된 공계류중인 출원, 대리인 문서 번호 제65811US002호에 설명되어 있다.
반도체 재료는 비반응성 식각 가스의 이온으로 반도체 표면에 충격을 가함으로써, 식각 마스크에 의해 차단되지 않은 영역에서 스퍼터 식각될 수 있다. 식각 가스 이온은 반도체의 노출된 표면으로부터 재료(부산물)를 제거하거나 방출시킬 수 있다. 식각은 전형적으로 식각 마스크에 의해 보호되지 않은 반도체 표면 상에서 발생한다. 식각 마스크는, 예를 들어 이미지 픽셀을 한정하거나 반도체 재료의 표면 상에 광 추출기를 생성하기 위한 패턴을 제공하는 패턴화된 개구를 가질 수 있다. 비반응성 식각 가스 이온은 사실상 수직 방식으로 반도체 재료의 표면 상에 충돌할 수 있다. 즉, 식각제 이온은 본질적으로 직선으로 - 전형적으로 반도체 재료의 표면에 직각 또는 거의 직각으로 - 반도체 재료의 표면을 타격하도록 구성될 수 있다. 식각제는 운동 에너지의 전달에 의해 반도체 재료로부터 노출된 분자를 제거하거나 방출할 수 있다.
예시적인 비반응성 식각 가스(식각제)는 아르곤, 크립톤, 크세논, 질소, 또는 그들의 조합을 포함할 수 있다. 이들 가스는 실질적으로 불활성 가스이므로 반도체 재료와 반응하는 경향이 거의 또는 전혀 없다. 따라서, 그들은 물리적 충격에 의해, 반도체 재료의 노출된 표면 상의 분자에 운동량을 전달함으로써 식각하는 경향을 갖는다. 이러한 재료는 그 후 방출될 수 있으며 반도체 벽의 식각된 수직 표면과 같은 이전에 식각된 다른 표면 상에 침착될 수 있다. 대안적으로, 방출된 재료는 파편으로서 진공 챔버 내의 어딘가에 침착될 수 있다. 파편은 축적되어 결국에는 식각 공정을 오염시킬 수 있다. 파편은 전형적으로 진공 챔버를 세정함으로써 주기적으로 제거된다.
놀랍게도, 둘 모두가 예를 들어 아르곤과 같은 비반응성 가스를 이용하여 스퍼터 식각될 때, 포토레지스트로 제조된 식각 마스크가 II-VI 또는 III-V 반도체에 비하여 스퍼터 식각에 대해 높은 선택성을 가질 수 있음이 밝혀졌다. 예를 들어, 포토레지스트가 네거티브 포토레지스트, 예를 들어 NR9-1000P 또는 NR9-3000PY(미국 뉴저지주 프랭클린 소재의 퓨쳐렉스로부터 입수가능함)이고, 반도체가 II-VI 반도체, 예를 들어 CdMgZnSe일 경우, 반도체는 포토레지스트보다 6 내지 12배 빠른 속도로 식각되는 것으로 밝혀졌다. 제공된 방법의 일부 실시 형태에서, 반도체는 약 100 ㎚/min 초과, 약 300 ㎚/min 초과, 약 500 ㎚/min 초과, 또는 심지어 약 1000 ㎚/min 초과의 속도로 식각될 수 있다. 일부 실시 형태에서, 포토레지스트 식각 마스크는 약 100 ㎚/min 미만, 약 50 ㎚/min 미만, 또는 심지어 약 25 ㎚/min 미만의 속도로 식각될 수 있다. 일부 실시 형태에서, 반도체 식각 속도 대 포토레지스트 식각 속도의 비는 약 3 초과, 약 6 초과, 약 10 초과, 또는 심지어 약 12 초과이다.
제공된 방법은 도면을 참조하여 더 잘 이해될 수 있다. 도 1a 내지 도 1b는 제공된 방법의 단계의 개략 측면도이다. 도 1a는 패턴화된 포토레지스트(104)가 위에 배치된 반도체 재료(102)를 포함하는 도면이다. 패턴화된 포토레지스트(104)는 반도체 재료(102)의 일부를 노출시키는 트렌치(103)를 갖는다. 반도체 재료(102)의 스퍼터 식각은 비반응성 가스를 이용하여 수행된다. 도 1b는 스퍼터 식각 후, 트렌치(103)가 확대되어 포토레지스트(104)에 의해 덮이지 않은 노출된 반도체 재료(102)의 일부가 반도체 재료(102)의 원래 표면 아래에서 식각되었음을 도시한다.
반도체의 제공된 이방성 식각 방법을 이용하여, 예를 들어 광 추출 요소와 같은 식각된 특징부를 반도체 내에 형성할 수 있다. 일부 실시 형태에서, 제공된 방법은 II-VI 반도체를 이용하여 제조된 전자장치 디바이스 상의 디스플레이에서 작은 픽셀을 한정하는 추출 요소를 식각하는 데 이용될 수 있다. 이들 픽셀은 매우 작을 수 있다. 예를 들어, 픽셀은 약 10 마이크로미터 미만의 최장 치수를 가질 수 있다. 픽셀은 약 1 마이크로미터인 트렌치에 의해 분리될 수 있다. 그러한 예시적인 디바이스는 하향-변환(down-converted) 발광 다이오드 (LED)를 포함한다. 다른 실시 형태에서, 제공된 방법은 II-VI 반도체로부터 제조된 LED의 면 상에 광 추출기를 형성하기 위해 이용될 수 있다. 그러한 광 추출기는 LED 면으로부터 방출되는 광의 양을 증가시킬 수 있다. 예시적인 광 추출 요소는 임의의 유형의 구조물로 제한되지 않는다. 일부 실시 형태에서, 광 추출 요소는, 예를 들어 미국 특허 출원 공개 제2009/0015757호(포츠(Potts) 등)에 개시된 바와 같은 회절 또는 산란 나노구조물; 예를 들어, 미국 특허 제6,347,874호와 제6,379,016호(둘 모두 보이드(Boyd) 등)에 개시된 바와 같은 라이저(riser)를 가진 구조물; 및 국제 특허 출원 공개 WO 2008/083188호(루(Lu) 등)에 개시된 것과 같은 구조물을 포함할 수 있다. 일부 실시 형태에서, 광 추출 요소는 약 500 ㎚만큼 작은 치수를 가질 수 있다.
전형적으로, 아르곤 가스는 비반응성 식각 가스로 이용되는데, 이는, 예를 들어 염소 가스와 같은 반응성-이온 상호작용에 의해 식각하는 가스만큼 많이 반도체 특성을 열화시키지 않고 II-VI 또는 III-V 반도체를 효과적으로 식각하는 경향이 있기 때문이다. 그러나, 전술된 바와 같이, 원치않는 파편이 반도체의 스퍼터링에 의해 생성될 수 있다. 이들 파편은 플라즈마 식각 시스템의 내부 표면 상에 침착되어, 그에 따라서 시스템의 전기 특성을 변화시켜, 불안정한 식각 속도를 야기할 수 있다. 파편은 또한 잠재적으로 샘플 상에 재침착될 수 있다. 따라서, 비반응성 식각 가스를 이용할 경우, 진공 챔버로부터 반도체를 주기적으로 제거하고, 예를 들어, 염소, 산소, 또는 그들의 조합과 같은 반응성 가스로 챔버를 충전하여 진공 챔버 내부에 축적된 파편과 반응하여 이를 휘발시키도록 하는 것이 바람직하다. 매우 다양한 반응성 가스 및 반응성 가스의 조합이 챔버 세정에 사용될 수 있다. 이들은, 예를 들어 염소, 산소, 삼염화붕소, 사염화규소, 및 수소를 포함한다. 전형적으로 이들 반응성 가스는 아르곤, 헬륨, 또는 질소와 같은 비반응성 가스와 혼합될 수 있다.
반도체를 더 깊게 스퍼터 식각하는 것이 필요한 경우에, 샘플을 목표 깊이의 일부까지 스퍼터 식각하고, 챔버로부터 샘플을 제거하고, 챔버를 세정하고, 이어서 샘플을 추가 식각을 위해 챔버로 돌려보내는 것이 유리할 수 있다. 이러한 식각-및-세정 사이클을 반복하여 임의의 원하는 식각 깊이에 도달할 수 있다.
본 발명의 목적 및 이점은 하기의 실시예에 의해 추가로 예시되지만, 이들 실시예에 인용된 특정 물질 및 그 양 뿐만 아니라 기타 조건이나 상세 사항은 본 발명을 부당하게 제한하는 것으로 해석되어서는 안된다.
실시예
CdMgZnSe 합금에 기반한 II-VI 반도체 색상 변환기 층 구조물을 InP 기판 상에 분자 빔 에피택시(molecular beam epitaxy)에 의해 성장시켰다. 색상 변환기 층 구조물은 도 2에 개략적으로 도시되며, 층 두께와 조성은 다음의 표 I에 나타난다. 도 2는 상부 윈도우(202), 흡수기(204), 및 상부 윈도우(202)의 조성으로부터 흡수기(204)까지 점진적으로 변하는 점진적 조성 층(206)을 포함하는 색상 변환기 층(200)의 개략도이다. 흡수기 층(도시 안함)에는, 펌프 광이 흡수기 층 내에 흡수되고 긴 파장에서 광을 재방출할 때 발생되는 캐리어를 포획하는 양자 우물(quantum well)이 매립된다. 색상 변환기 구조물의 상세한 설명은, 예를 들어 미국 특허 제7,402,831호(밀러(Miller) 등)에서 찾을 수 있다.
[표 I]
Figure pct00001
비교예 1 - II - VI 반도체의 Cl 2 반응성 이온 식각
네거티브 포토레지스트(NR1-1000P, 미국 뉴저지주 프랭클린 소재의 퓨쳐렉스로부터 입수가능함) 및 종래의 접촉 리소그래피를 이용하여 전술된 II-VI 반도체 구조물 상에 리지(ridge)의 포토레지스트 패턴을 생성하였다. 그 후, 다음 실시예에서 설명되는 바와 같이 식각을 위해 샘플을 작은 조각으로 벽개하였다. 식각은 상업적인 반응성 이온 시스템(RIE, 모델 플라즈마 랩(Model PLASMA LAB) 시스템 100, 영국 야턴 소재의 옥스포드 인스트루먼츠(Oxford Instruments)로부터 입수가능함)에서 실시하였다.
포토레지스트 마스크가 위에 있는 II-VI 반도체의 작은 벽개된 샘플을 Si 캐리어 웨이퍼 상에 놓고, RIE 챔버 내에 두고, 0.8 Pa(6 mTorr)의 압력과 4 × 30 초 간격의 식각 시간으로, 80 sccm Cl2, 5 sccm Ar, 75 내지 200 와트 무선 주파수(RF) 출력, 1200 와트 유도 결합 플라즈마 출력을 이용하여 플라즈마 식각하였다. 포토레지스트는 Cl2 플라즈마 식각에 의해 심각하게 손상되었다. 포토레지스트의 식각 속도는 1000 ㎚/min으로 측정되었다. 반도체의 식각 속도 대 포토레지스트의 속도의 비는 0.19였다. 따라서, 염소에 의해 생성된 반응성 화학종은 포토레지스트와 반응하며 그것이 II-VI 반도체를 식각하는 것보다 훨씬 빠르게 포토레지스트를 식각한다.
실시예 1 - 포토레지스트 마스크를 가진 II-VI 반도체의 Ar 식각
전술된 II-VI 반도체 색상 변환기 샘플을 미국 뉴저지주 프랭클린 소재의 퓨처렉스로부터 입수가능한 NR9-1000P 네거티브 포토레지스트를 이용하여 스트라이프 패턴을 가진 포토레지스트 마스크로 오버코팅하였다. 스트라이프 패턴은 치수가 2 ㎛ 와 100 ㎛였다. 포토레지스트 마스크가 위에 있는 II-VI 반도체의 작은 벽개된 샘플을 Si 캐리어 웨이퍼 상에 놓고, RIE 챔버 내에 두고, 0.5 내지 4.0 Pa(4 내지 30 mTorr)의 압력과 5 × 60 초 간격의 식각 시간으로, 5 내지 50 sccm Ar, 20 내지 200 와트 Rf 출력, 700 내지 2000 와트 유도 결합 플라즈마 출력(ICP)을 이용하여 플라즈마 식각하였다. 폭이 2 ㎛만큼 작은 픽셀 스트라이프는 처리 후 수 개월 동안 강한 광발광(photoluminescence)을 계속 보여주었다. 식각 시간이 6 × 30초 간격(이 간격 동안 기판의 냉각을 허용하기 위함)인 것을 제외하고는 비교예 1에서와 동일한 조건하에서 Cl2로 식각한 동일 샘플은 1일 후에 광발광의 빠른 분해를 나타냈다. 도 3은 아르곤 스퍼터 식각 방법을 이용하여 식각된 반도체의 현미경사진이다. 얻어진 식각 프로파일은 약 63도의 벽 각도를 가졌다. 반도체 대 포토레지스트의 식각 속도의 비는 약 6 내지 약 12로 변하였으며 RF 출력을 변화시켜 제어할 수 있었다. 낮은 RF 출력은 상기 비를 증가시켰으나 식각 속도를 감소시켰다. II-VI 반도체 색상 변환기의 식각 속도는 300 ㎚/min 내지 500 ㎚/min 범위였다.
실시예 2 - II - VI 반도체 재료에서 3 마이크로미터 트렌치의 Ar 식각
NR9-3000PY 네거티브 포토레지스트(미국 뉴저지주 프랭클린 소재의 퓨처렉스로부터 입수가능함)를 이용한 광학 리소그래피에 의해 제조된 표 1에서 전술된 바와 같은 II-VI 반도체 색상 변환기 구조물 상의 패턴화된 포토레지스트를 실시예 1의 절차를 이용하여 식각하였다. 도 4a는 생성된 구조물의 주사 전자 현미경사진이며 가로질러 대략 6 ㎛의 리지를 남기는 3 ㎛ 폭의 트렌치의 패턴을 도시한다. 도 4b는 반도체 리지의 광발광을 보여주는 암시야 광학 현미경사진이다. 관찰된 것은 일련의 방출 "픽셀"인데, 여기서 반도체 색상 변화기는 그대로 남아 있었다(포토레지스트에 의해 식각 동안 보호됨).
실시예 3 - 광 추출을 위한 II-VI 반도체의 Ar 플라즈마 식각
표 1에서 전술된 바와 같은 II-VI 반도체 색상 변환기 구조물 상의 패턴화된 포토레지스트를 다음과 같이 제조하였다. 광 추출을 위해 구멍 또는 기둥 구조물을 가진 2-차원 격자 패턴을, 레이저 다이오드 공급원에 기초한 간섭 리소그래피를 이용하여 TELR-P003PM 포토레지스트(미국 매사추세츠주 말보로 소재의 쉽리로부터 입수가능함)에서 생성하였다. 격자는 1 ㎛ 피치로 400 내지 500 ㎚ 특징부를 가졌다. 패턴화된 포토레지스트-코팅된 반도체를 실시예 1에서 설명된 것과 유사한 조건하에서 Ar 식각되게 하였다. 도 5a는 식각 전에 반도체 상에 직경 400 ㎚의 기둥 구조물을 가진 포토레지스트 패턴의 주사 전자 현미경사진이다. 도 5b는 Ar 플라즈마 식각 후 도 5a와 동일한 도면을 도시하는데, 포토레지스트는 여전히 제자리에 있다. 식각 후, 남아 있는 포토레지스트는 구조가 피라미드형이었으며 포토레지스트 주변의 반도체는 식각되어 레지스트 아래에 원뿔 기둥을 남겼다(잔여 포토레지스트와 반도체 사이의 경계는 도 5b에서 볼 수 있으며, 기부에서 원뿔 구조의 꼭지점까지의 길이의 대략 2/3임). 추가의 Ar 식각은 도 5c에 도시된 반도체에서 패턴을 생성하였다. 광발광 측정은 도 5c에 예시된 식각된 샘플에 대해 50.4%의 외부 양자 효율을 나타냈다. 식각 전 평면 샘플의 광발광 측정은 29.7%의 외부 양자 효율을 나타냈다. 이러한 실시예는 II-VI 반도체 상의 광 추출 구조물이 방출되는 광의 수율을 어떻게 증가시키는지를 보여준다.
본 발명의 범위 및 취지를 벗어나지 않고도 본 발명의 다양한 변형 및 변경이 당업자에게 명백하게 될 것이다. 본 발명은 본 명세서에 설명된 예시적인 실시 형태 및 실시예에 의해 부당하게 제한되는 것으로 의도되지 않고 그러한 실시예 및 실시 형태는 단지 예로서 제시된 것이며, 본 발명의 범주는 본 명세서에 하기와 같이 설명되는 특허청구범위에 의해서만 한정되는 것으로 의도됨을 이해하여야 한다. 본 개시 내용에 인용된 모든 참고 문헌은 전체적으로 본 명세서에 참고로 포함된다.

Claims (16)

  1. 식각 마스크가 위에 있는 반도체를 진공 챔버 내에 제공하는 단계; 및
    반도체의 표면으로부터 재료를 제거하고 적어도 하나의 식각된 표면을 제공하기 위해 비반응성 식각 가스를 이용하여 식각 마스크를 통해 반도체를 스퍼터 식각하는 단계;
    진공 챔버로부터 적어도 하나의 식각된 표면을 가진 반도체를 제거하는 단계; 및
    진공 챔버를 세정하는 단계를 포함하며,
    여기서 반도체는 III-V 반도체, II-VI 반도체, 또는 그들의 조합을 포함하며,
    진공 챔버를 세정하는 단계는 진공 챔버 내로 반응성 가스를 도입하고 반응성 가스를 가진 플라즈마를 형성하여 진공 챔버 내의 침착물을 휘발시키는 단계를 포함하는 반도체 식각 방법.
  2. 제1항에 있어서, 반도체는 II-VI 반도체를 포함하는 방법.
  3. 제2항에 있어서, II-VI 반도체는 카드뮴, 마그네슘, 아연, 셀레늄, 텔루륨 또는 그들의 조합을 포함하는 방법.
  4. 제3항에 있어서, 반도체는 CdMgZnSe 합금을 포함하는 방법.
  5. 제1항에 있어서, 식각 마스크는 네거티브 포토레지스트를 포함하는 방법.
  6. 제1항에 있어서, 비반응성 식각 가스는 아르곤, 크립톤, 크세논, 질소, 헬륨, 네온, 또는 그들의 조합을 포함하는 방법.
  7. 제6항에 있어서, 비반응성 식각 가스는 아르곤을 포함하는 방법.
  8. 제1항에 있어서, 반도체는 약 300 ㎚/min 초과의 속도로 식각되는 방법.
  9. 제8항에 있어서, 반도체는 약 500 ㎚/min 초과의 속도로 식각되는 방법.
  10. 제1항에 있어서, 포토레지스트는 약 50 ㎚/min 미만의 속도로 식각되는 방법.
  11. 제1항에 있어서, 반도체 식각 속도 대 포토레지스트 식각 속도의 비는 약 6 초과인 방법.
  12. 제11항에 있어서, 반도체 식각 속도 대 포토레지스트 식각 속도의 비는 약 10 초과인 방법.
  13. 제1항에 있어서, 반응성 가스는 염소를 포함하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 따라 제조된 식각된 반도체.
  15. 제14항에 따른 식각된 반도체를 포함하는 광전자공학 디바이스.
  16. 제1항에 있어서,
    적어도 하나의 식각된 표면을 가진 반도체를 챔버 세정 후 진공 챔버로 돌려보내는 단계; 및
    비반응성 식각 가스를 이용하여 식각 마스크를 통해 반도체를 추가로 스퍼터 식각하는 단계를 추가로 포함하는 방법.
KR1020127014823A 2009-11-09 2010-11-02 반도체 식각 방법 KR20120095411A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25929909P 2009-11-09 2009-11-09
US61/259,299 2009-11-09

Publications (1)

Publication Number Publication Date
KR20120095411A true KR20120095411A (ko) 2012-08-28

Family

ID=43970710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014823A KR20120095411A (ko) 2009-11-09 2010-11-02 반도체 식각 방법

Country Status (7)

Country Link
US (1) US8765611B2 (ko)
EP (1) EP2499663A2 (ko)
JP (1) JP5723377B2 (ko)
KR (1) KR20120095411A (ko)
CN (1) CN102893378A (ko)
TW (1) TW201135832A (ko)
WO (1) WO2011056783A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710433B2 (ja) * 2011-09-13 2015-04-30 株式会社東芝 成膜装置のクリーニング方法および成膜装置
FR2984769B1 (fr) * 2011-12-22 2014-03-07 Total Sa Procede de texturation de la surface d'un substrat de silicium, substrat structure et dispositif photovoltaique comportant un tel substrat structure
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
EP2922103B1 (en) 2012-08-21 2017-04-05 Oji Holdings Corporation Substrate for semiconductor light emitting elements and semiconductor light emitting element
WO2014051909A1 (en) * 2012-09-25 2014-04-03 Applied Materials, Inc. Chamber clean with in gas heating source
CN103901516B (zh) * 2012-12-26 2016-06-15 清华大学 光栅的制备方法
US8941145B2 (en) * 2013-06-17 2015-01-27 The Boeing Company Systems and methods for dry etching a photodetector array
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
JP6871706B2 (ja) 2016-09-30 2021-05-12 日機装株式会社 半導体発光素子の製造方法
JPWO2021095608A1 (ko) * 2019-11-12 2021-05-20
CN113823992B (zh) * 2021-09-14 2022-11-11 苏州长瑞光电有限公司 半导体器件制造方法及半导体器件
CN115343788B (zh) * 2022-08-18 2024-03-15 上海交通大学 基于循环刻蚀工艺的石英微透镜制备方法及石英微透镜

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294522A (ja) * 1988-09-30 1990-04-05 Toshiba Corp ドライエッチング方法
US5404027A (en) * 1991-05-15 1995-04-04 Minnesota Mining & Manufacturing Compay Buried ridge II-VI laser diode
DE69320963T2 (de) * 1992-06-22 1999-05-12 Lam Res Corp Plasmareinigungsverfahren zum entfernen von rückständen in einer plasmabehandlungskammer
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH07335620A (ja) * 1994-06-09 1995-12-22 Sony Corp Ｉｉ−ｖｉ族化合物半導体の選択的ドライエッチング方法
EP0774772A1 (en) 1995-11-17 1997-05-21 Applied Materials, Inc. Methods for physically etching silicon electrically conducting surfaces
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
IT1301840B1 (it) * 1998-06-30 2000-07-07 Stmicroelettronica S R L Metodo per incrementare la seletttvita' tra un film di materialefotosensibile ed uno strato da sottoporre ed incisione in processi
DE19919832A1 (de) * 1999-04-30 2000-11-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen von Halbleitern
SE9903213D0 (sv) * 1999-06-21 1999-09-10 Carl Fredrik Carlstroem Dry etching process of compound semiconductor materials
US6352081B1 (en) * 1999-07-09 2002-03-05 Applied Materials, Inc. Method of cleaning a semiconductor device processing chamber after a copper etch process
US6347874B1 (en) * 2000-02-16 2002-02-19 3M Innovative Properties Company Wedge light extractor with risers
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
DE10247913A1 (de) * 2002-10-14 2004-04-22 Robert Bosch Gmbh Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat
US7238970B2 (en) * 2003-10-30 2007-07-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005353972A (ja) 2004-06-14 2005-12-22 Canon Inc プラズマ処理方法
US7402831B2 (en) * 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
US7575007B2 (en) * 2006-08-23 2009-08-18 Applied Materials, Inc. Chamber recovery after opening barrier over copper
WO2008083188A2 (en) 2006-12-29 2008-07-10 3M Innovative Properties Company Led light source with converging extractor in an optical element
US8179034B2 (en) * 2007-07-13 2012-05-15 3M Innovative Properties Company Light extraction film for organic light emitting diode display and lighting devices
CN101472455A (zh) 2007-12-29 2009-07-01 3M创新有限公司 电磁屏蔽衬垫和用于填充电磁屏蔽系统中的间隙的方法
CN102473817A (zh) * 2009-06-30 2012-05-23 3M创新有限公司 无镉再发光半导体构造

Also Published As

Publication number Publication date
JP5723377B2 (ja) 2015-05-27
CN102893378A (zh) 2013-01-23
TW201135832A (en) 2011-10-16
US20110108956A1 (en) 2011-05-12
US8765611B2 (en) 2014-07-01
WO2011056783A3 (en) 2011-07-28
WO2011056783A2 (en) 2011-05-12
EP2499663A2 (en) 2012-09-19
JP2013510442A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
US8765611B2 (en) Etching process for semiconductors
US6762134B2 (en) Metal-assisted chemical etch to produce porous group III-V materials
US8273663B2 (en) Process for anisotropic etching of semiconductors
EP3026716B1 (en) Semiconductor light emitting element and method for manufacturing same
Park et al. Enhancement of photo-and electro-luminescence of GaN-based LED structure grown on a nanometer-scaled patterned sapphire substrate
KR20180061093A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
US20130140596A1 (en) Light emitting diode
Park et al. Low angle forward reflected neutral beam source and its applications
KR20180060585A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
Pearton et al. Science of dry etching of III-V materials
JP2017063099A (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
Byeon et al. Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer
KR101586441B1 (ko) 광전자소자용 팔라듐 금속층의 식각 방법
Jaloustre et al. Preferential crystal orientation etching of GaN nanopillars in Cl2 plasma
CN112921403A (zh) 碳化硅晶片的刻蚀方法
Teo et al. Deep reactive ion etching for pillar type nanophotonic crystal
KR100780832B1 (ko) 산화아연 물질에 대한 건식 식각 방법
Pearton et al. Semiconductor (III-V) Thin Films: Plasma Etching
Forchel et al. InP/InGaAs nanofabrication and optical characterization
Lee et al. Emission Enhancement of InGaN/GaN Light Emitting Diode by Using Ag Nanoparticles
Pearton Dry Etching of Semiconductors at the Nano-and Micro-Scale
Irrera et al. Room Temperature Light Emission from Silicon Nanowires Fabricated by a Metal-Assisted Wet Etching Process
Batoni et al. Very Low Pressure Magnetron Reactive Ion Etching of GaN and Al x Ga 1− x N Using Dichlorofluoromethane (Halocarbon 12)
EP1557874A2 (en) Method for etching high aspect ratio features in III-V based compounds for optoelectronic devices
Doan et al. Enhanced cathodoluminescence of KOH-treated InGaN/GaN LEDs with deep nano-hole arrays

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid