KR20180060585A - 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자 - Google Patents

나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자 Download PDF

Info

Publication number
KR20180060585A
KR20180060585A KR1020160160250A KR20160160250A KR20180060585A KR 20180060585 A KR20180060585 A KR 20180060585A KR 1020160160250 A KR1020160160250 A KR 1020160160250A KR 20160160250 A KR20160160250 A KR 20160160250A KR 20180060585 A KR20180060585 A KR 20180060585A
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
light emitting
substrate
metal mask
Prior art date
Application number
KR1020160160250A
Other languages
English (en)
Inventor
조용훈
유양석
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020160160250A priority Critical patent/KR20180060585A/ko
Publication of KR20180060585A publication Critical patent/KR20180060585A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 발명은 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 관한 것으로서, 본 발명의 일 실시예에 따른 나노패턴의 형성방법은, 기판 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 기판을 식각하는 단계; 및 상기 금속 마스크 패턴을 제거하여 홀패턴을 포함하는 나노패턴을 형성하는 단계;를 포함한다.

Description

나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자{METHOD FOR FORMING NANO PATTERNS, METHOD FOR PREPARING LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PREPARED BY THE SAME}
본 발명은 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 관한 것일 수 있다.
2차원 구조 박막 형태의 GaN 기반 발광 소자는 기판과 활성층 물질 사이의 격자상수 차이 및 열팽창 계수의 차이로 인해 소자 내부에 유도 결함의 증가 및 내부 전기장을 강화시킨다. 결함의 증가 및 내부 전기장의 강화로 인해 활성층 내에 주입된 전자와 홀의 재결합 특성을 저하시킴으로써 내부 양자 효율의 저하를 일으킨다. 또한, 2차원 구조의 GaN 기반 발광 소자는 소자 내부 물질과 소자 밖 공기 층 사이의 굴절률 차이로 인해 소자 내부의 활성층에서 만들어진 광자가 소자 외부로 빠져 나오지 못하고 전반사 특성으로 인해, 발생된 빛의 일부 만이 외부로 빠져 나올 수 있다. 이로 인해 심각한 광 추출 효율의 저하 문제를 발생시킨다.
3차원 구조의 발광 소자를 이용하면 결함의 감소, 내부 전기장의 감소 및 광 추출 효율의 증가 등 기존의 2차원 박막 구조의 발광 소자의 효율 문제를 일으켰던 문제점들을 개선할 수 있다고 보고되고 있다. 3차원 구조의 발광 소자의 개발을 위해 패터닝 공정은 필수적이다. 이를 위해, 전자 빔 리소그라피 공정 및 나노임프린팅, 포토리소그라피 공정 등과 같은 다양한 패터닝 공정들이 사용되고 있다.
전자 빔 리소그라피 공정의 경우, 빛 보다 훨씬 작은 파장을 갖는 전자 빔을 이용함으로써 전자들 사이의 간섭 영향을 받지 않기에 나노 미터 수준의 매우 작은 사이즈의 패터닝이 가능하고 포토리소그라피 공정과는 다르게 마스크 패턴의 추가 제작이 필요가 없어 편리하다. 그러나, 공정속도가 매우 느리기에 대면적의 패터닝 공정이 힘들다. 나노임프린팅 방법은, 나노사이즈 패턴의 대면적화가 가능하다. 일반적으로, 나노임프린팅 기술은 스탬프를 이용함으로써 패터닝 하고자 하는 시료 위에 압력을 가하여 원하는 패터닝을 찍어내는, 즉, 컨택방법을 사용하는 것이 특징이다. 하지만, 이와 같이 센 압력으로 힘을 가할 경우, 시료 위에 스탬프가 깨짐으로써 발생하는 파티클이 생성되고, 이로 인해, 다음 공정에 문제를 발생시킨다. 따라서, 스탬프의 잦은 교체가 필요하며, 공정 비용이 많이 든다. 포토리소그라피 공정의 경우 마스크 패턴을 이용하여 광학적 방법을 통해 패터닝하는 방법으로 공정 시간이 빠르고, 대면적 패터닝이 가능하다. 하지만, 빛의 회절 한계 및 광학 시스템의 제한 등으로 인해 나노사이즈와 같은 작은 패터닝 공정은 하기 힘들다. 이것을 극복하기 위해 매우 파장이 짧은 자외선(ultraviolet; UV) 빛을 이용하여 빛의 회절 한계를 줄임으로써 포토리소그라피 공정에 의한 나노사이즈 패턴 제작이 가능한 기술이 개발되었다. 하지만, 짧은 파장을 갖는 광원을 이용한 포토리소그라피 공정 시 광원의 개발 및 빛의 파장이 짧아짐에 따른 더욱 정밀한 광학 기기의 사용이 필요해짐에 따라 다른 공정 기술과 비교했을 때 상대적으로 공정 비용이 매우 높다.
따라서, 3차원 구조를 갖는 발광 소자의 제작 시 사용되는 나노사이즈 제작 패터닝 기술을 개선하는 것이 여전히 시급하다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 포토리소그래피 공정을 통해 공정 비용의 증가 없이 대면적에 다양한 형태의 나노사이즈 패턴을 형성하는 나노패턴의 형성방법을 제공하는 것에 있다.
본 발명의 다른 목적은 발광소자의 결함 및 내부전기장 문제를 개선하고, 고효율을 가지고, 형광체 없이 고효율의 백색 발광소자를 제조할 수 있는 발광소자의 제조방법 및 발광소자를 제공하는 것에 있다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것일 수 있다.
일 실시예에 따르면, 기판 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 기판을 식각하는 단계; 및 상기 금속 마스크 패턴을 제거하여 홀패턴을 포함하는 나노패턴을 형성하는 단계;를 포함하는, 나노패턴의 형성방법을 제공한다.
일 측에 따르면, 상기 마스크의 패턴 크기는 수 nm 이상이고, 상기 나노패턴의 크기는 1 ㎛ 미만이고, 상기 마스크의 패턴 크기는 상기 나노패턴의 크기보다 큰 것일 수 있다.
일 측에 따르면, 상기 마스크를 통해 포토레지스트를 노광하는 단계는, 극자외선(Extremely Ultra-Violet; EUV), 심자외선(Deep Ultra-Viole; DUV) 또는 이 둘 모두를 포함하는 파장 영역의 빛으로 노광하는 것일 수 있다.
일 측에 따르면, 상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것일 수 있다.
일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.
일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상의 전력을 가지는 것일 수 있다.
일 측에 따르면, 상기 포토레지스트 패턴은, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
다른 실시예에 따르면, 기판 상에 반도체층 및 유전체층을 형성하는 단계; 상기 유전체층 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 상기 유전체층을 식각하는 단계; 및 상기 금속 마스크층을 제거하여 홀패턴을 형성하는 단계; 및 상기 홀패턴을 통하여 반도체층을 성장시켜 3차원 구조체를 형성하는 단계;를 포함하는, 발광소자의 제조방법을 제공한다.
일 측에 따르면, 상기 마스크의 패턴 크기는 수 nm 이상이고, 상기 3차원 구조체는 1 nm 내지 10 ㎛ 밑면 직경 및 5 nm 내지 50 ㎛ 높이를 가지는 것일 수 있다.
일 측에 따르면, 상기 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것일 수 있다.
일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.
일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상의 전력을 가지는 것일 수 있다.
일 측에 따르면, 상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 기판은, 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 반도체층은, GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 유전체층은, SiNx, SiOx, SixNy, SixONy, SiCx, Al2O3, TiO2, TiN, AlN, ZrO2, TiAIN 및 TiSiN로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
또 다른 실시예에 따르면, 기판; 상기 기판 상에 형성된 n-형 반도체층; 상기 n-형 반도체층 상의 적어도 일부분에 형성되는 3차원 구조체를 포함하는 반도체층; 상기 3차원 구조체층 상에 p-형 반도체층을 포함하고, 상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 발광소자는, 상기 다른 실시예에 따른 발광소자의 제조방법에 의해 제조된 것일 수 있다.
본 발명의 일 실시예에 따른 나노패턴의 형성방법은, 포토리소그라피 공정 기술을 사용함으로써, 기존에 전자 빔 리소그라피 및 나노임프린팅을 통해 제작되었던 나노 사이즈 패턴을 형성할 수 있다. 포토리소그라피의 간단한 공정을 통해 공정 비용의 증가 없이 대면적에 다양한 형태의 나노사이즈 패턴의 형성이 가능할 수 있다. 현상 시간을 이용한 패터닝 사이즈 조절 방법을 이용해서 DUV 및 EUV 파장을 이용한 포토리소그라피 공정, 전자 빔 리소그라피 공정 및 나노 임프린팅 공정에 이용하면, 현재 기술적 한계를 뛰어넘는 사이즈의 패터닝 제작이 가능할 수 있다.
본 발명의 일 실시예에 따른 발광소자의 제조방법 및 그에 의해 제조된 발광소자는 2차원 평면 구조를 갖는 발광소자에서 나타났던 결함 및 내부전기장 문제의 개선이 가능하고, 이를 통하여 고효율의 발광 소자를 제조할 수 있다. 또한, 나노 사이즈의 구조체를 이용해서 단일 발광소자 웨이퍼로 제작하면 넓은 대역의 스펙트럼을 발광함으로써 형광체 없이 고효율의 백색 발광소자를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 현상 처리에 따른 나노패턴의 형성 공정을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 현상 처리에 따른 발광소자의 제조 공정을 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 3차원 구조체의 형태의 예시들을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 발광소자를 나타내는 단면도이다.
도 5는 본 발명의 실시예들에 따른 리프트오프 후 Ni 마스크 패턴의 광학 현미경 이미지를 나타낸 것이다 ((a) 실시예 1, (b) 실시예 2).
도 6은 본 발명의 실시예 2에 따른 3차원 구조체를 포함하는 발광소자의 주사전자현미경(SEM) 이미지를 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것일 수 있다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것일 수 있다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
일 실시예에 따르면, 기판 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 기판을 식각하는 단계; 및 상기 금속 마스크 패턴을 제거하여 홀패턴을 포함하는 나노패턴을 형성하는 단계;를 포함하는, 나노패턴의 형성방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 현상 처리에 따른 나노패턴의 형성 공정을 나타내는 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른, 나노패턴의 형성 공정은, 포토레지스트 도포 단계(도 1의 (a)), 포토레지스트 노광 단계(도 1의 (b)), 포토레지스트 현상 단계(도 1의 (c) 및 (c')), 금속 마스크층 증착 단계(도 1의 (d) 및 (d')), 금속 마스크 패턴 형성 단계(도 1의 (e) 및 (e')), 식각 단계(도 1의 (f) 및 (f')), 금속 마스크층 제거 단계(도 1의 (g) 및 (g'))를 포함한다. 도 1의 (c) 내지 (g)는 현상 시간을 짧게 했을 경우를 나타내는 도면이고, 도 1의 (c') 내지 (g')은 현상 시간을 길게 했을 경우를 나타내는 도면이다.
도 1의 (a)에 도시된 바와 같이, 포토레지스트 도포 단계는, 본 발명의 나노패턴을 형성하기 위해서, 기판(100) 상에 포토레지스트(photo resist; PR)(120)를 도포하는 것일 수 있다.
일 측에 따르면, 상기 기판(100)은 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 기판(100)은 평평한 기판(planar substrate) 및 요철 기판(patterned substrate)을 포함하는 것일 수 있다.
일 측에 따르면, 상기 포토레지스트(120)는 포지티브(positive) 포토레지스트와 네거티브(negative) 포토레지스트의 두 가지 방식이 있는데, 포지티브 포토레지스트는 노광 부분이 현상에 의해 제거되는 포토레지스트를 말하고, 네거티브 포토레지스트는 노광 부분이 현상에 의해 잔류하는 특성을 갖는 포토레지스트를 말한다. 본 발명에서는 네거티브 포토레지스트를 사용한 예를 설명한다.
일 측에 따르면, 상기 기판(100) 상에 상기 포토레지스트(120)를 도포하는 방법으로는 스핀코팅, 분사 또는 증착의 방법을 이용할 수 있다.
일 측에 따르면, 상기 기판(100) 상에 포토레지스트(120)를 도포하는 단계는, 상기 기판(100) 상에 포토레지스트(120)를 도포한 후 10 rpm 내지 10,000 rpm의 속도로 스핀코팅하는 것일 수 있다.
일 측에 따르면, 상기 포토레지스트(120)의 두께는 상기 스핀코팅 속도에 따라 10 nm 내지 200 ㎛로 도포되는 것일 수 있다. 상기 포토레지스트(120)의 두께가 10 nm 미만으로 도포된 경우, 증가시킬 수 있는 패턴 면적이 너무 작을 뿐 아니라, 이후 공정에서 잔여층이 너무 얇은 두께로 이루어져 패턴의 형성이 용이하지 않을 수 있다. 상기 포토레지스트(120)의 두께가 200 ㎛를 초과하는 경우에는 포토레지스트(120)의 균일한 코팅이 어렵고, 과다한 포토레지스트(120)의 소모 및 패턴의 균일성이 떨어질 수 있다.
도 1의 (b)에 도시된 바와 같이, 포토레지스트 노광 단계는, 마스크(140)를 통해 상기 포토레지스트(120)를 노광하는 단계이다.
일 측에 따르면, 상기 마스크(140)를 포토레지스트(120) 상에 정렬한 후, 상기 포토레지스트(120)에 조사되는 노광 조건이 1 mJ 내지 1,000 mJ 범위의 에너지량을 조사하여 노광하는 것일 수 있다. 조사되는 광은 자외선(UV)일 수 있으며, 10 nm 내지 500 nm의 파장 대역의 자외선일 수 있다. 구체적으로, 그 중심 파장이 300 nm 내지 500 nm에 위치할 수 있으며, 350 nm 내지 380 nm, 400 nm 내지 420 nm 및/또는 420 nm 내지 450 nm에 위치할 수 있다.
일 측에 따르면, 상기 마스크를 통해 포토레지스트를 노광하는 단계는, 극자외선(Extremely Ultra-Violet; EUV), 심자외선(Deep Ultra-Viole; DUV) 또는 이 둘 모두를 포함하는 파장 영역의 빛으로 노광하는 것일 수 있다. 광원(10)은 플라즈마 에너지에 의하여 여기 됨으로써 EUV 영역의 빛들을 방출할 수 있다. EUV 영역의 빛들은 약 13.5 nm의 파장(wavelength)을 보이는 주 광선(major light)과 그와는 다른　파장을 보이는 부 광선들(minor lights)을 포함한다. 부 광선들은 주 광선에 비해 낮은 세기(intensity) 또는 에너지를 가지며, 파장 차이가 크게는 수 십 nm에 이를 수도 있는 다양한 파장대의 빛들이다.
도 1의 (c) 및 (c')에 도시된 바와 같이, 포토레지스트 현상 단계는, 노광된 포토레지스트의 현상 시간을 조절하여 다양한 크기의 포토레지스트 패턴을 형성하는 것일 수 있다.
일 측에 따르면, 상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴(120a)의 크기를 조절하는 것일 수 있다. 또한, 포토레지스트 패턴의 크기뿐만 아니라 높이도 조절하는 것일 수 있다. 상기 포토레지스트(120)를 1 초 미만으로 현상하는 경우, 현상 시간이 너무 짧아 포토레지스트 패턴(120a)의 형성이 용이하지 않아 패턴(120a)이 형성되기 어려울 수 있다. 현상 시간이 짧을수록 포토레지스트 패턴(120a)은 크고 포토레지스트 패턴(120a)들 사이에 간격이 좁게 형성될 수 있다. 현상 시간이 오래될수록 오버 현상(over develop)되어 포토레지스트 패턴(120a)은 작아지고 포토레지스트 패턴(120a)들 사이에 간격도 넓어지게 될 수 있다. 이에 따라, 상기 포토레지스트(120)의 두께, 노광 조건 또는 현상 조건의 조절을 통해 상기 포토레지스트 패턴(120a)의 크기와 높이를 다양하게 제작할 수 있다.일 측에 따르면, 도 1의 (c) 및 (c')에 도시된 바와 같이, 현상 단계는 현상액을 이용하여 노광된 포토레지스트 부분이 현상에 의해 잔류하는 포토레지스트는, 포토레지스트 패턴(120a)이 되고, 노광되지 않은 포토레지스트 부분을 제거함으로써 이루어질 수 있다. 이때, 현상 시간을 조절하여, 다양한 크기의 포토레지스트 패턴(120a)을 형성할 수 있다.
도 1의 (c)는 현상 시간을 짧게 했을 경우를 나타내는 도면이고, 도 1의 (c')는 현상 시간을 길게 했을 경우 오버 현상(over develop)된 경우를 나타내는 도면으로서, 도 1의 (c)의 경우 포토레지스트 패턴(120a)의 크기는 크고, 도 1의 (c')의 경우 포토레지스트 패턴(120a)의 크기는 작으며, 이에 따라 도 1의 (c)의 포토레지스트 패턴(120a) 간격에 비해 도 1의 (c')의 경우 포토레지스트 패턴(120a) 간격이 넓다.
일 측에 따르면, 상기 포토레지스트 패턴(120a)는, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 이는, 마스크 패턴에 따라 형성되는 것일 수 있다.
도 1의 (d) 및 (d')에 도시된 바와 같이, 금속 마스크층 증착 단계는, 기판 상에 금속 마스크층(160)을 증착하는 것일 수 있다.
일 측에 따르면, 상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 금속 마스크는, 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터(sputter) 및 펄스레이저 증착기(pulse laser deposition; PLD)로 이루어진 군에서 선택된 적어도 어느 하나의 증착기를 이용하여 증착될 수 있다.
도 1의 (e) 및 (e')에 도시된 바와 같이, 금속 마스크 패턴 형성 단계는, 기판 상의 포토레지스트 패턴(120a)을 제거하는 것일 수 있다. 포토레지스트 패턴은 리프트오프(Lift Off) 방법으로 제거하는 것일 수 있다. 리프트오프하여, 상기 포토레지스트 패턴(120a)을 제거함과 동시에 상기 포토레지스트 패턴(120a) 상에 형성된 금속 마스크층(160)을 제거하여, 금속 마스크 패턴(160a)을 형성하는 것일 수 있다.
일 측에 따르면, 기판 상의 상기 포토레지스트 패턴(120a)의 제거는 물리적 또는 화학적으로 제거하는 것일 수 있으며, 포토리소그래피 공정에서 현상된 포토레지스트의 제거를 위해 통상적으로 사용하는 물질 및 방법을 이용하여 수행될 수 있다.
도 1의 (e)에 도시된 바와 같이, 현상 시간을 짧게 했을 경우 보다 도 1의 (e')에 도시된 바와 같이, 현상 시간을 길게 했을 경우 포토레지스트 패턴(120a)의 간격이 넓게 형성되면서 금속 마스크 패턴(160a)이 넓게 형성될 수 있다.
도 1의 (f) 및 (f')에 도시된 바와 같이, 식각 단계는, 금속 마스크 패턴(160a)을 통해 기판을 식각하는 것일 수 있다. 금속 마스크 패턴(160a)이 있는 기판(100) 부분은 식각이 되지 않고, 금속 마스크 패턴(160a)이 없는 기판 부분만 식각되어 기판 부분은 패턴이 형성되는 것일 수 있다.
도 1의 (f)에 도시된 바와 같이, 현상 시간을 짧게 했을 경우 보다 도 1의 (f')에 도시된 바와 같이, 현상 시간을 길게 했을 경우 포토레지스트 패턴(120a)의 간격이 넓게 형성되면서 금속 마스크 패턴(160a)이 넓게 형성되어, 기판 상의 패턴은 작게 형성될 수 있다.
일 측에 따르면, 상기 식각은 반응성 이온식각(reactive ion etching; RIE), 유도 결합형 플라즈마(inductively coupled plasma; ICP) 또는 RIE-ICP 장비를 이용하여 수행하는 것일 수 있다.
도 1의 (g) 및 (g')에 도시된 바와 같이, 금속 마스크 패턴(160a) 제거 단계는, 상기 식각 후에 잔여 금속 마스크 패턴(160a)을 제거하여, 식각된 기판에 노출된 홀패턴(102)을 포함하는 나노패턴을 형성하는 것일 수 있다.
일 측에 따르면, 상기 마스크의 패턴 크기는 수 nm 이상, 또는, 0.1 nm 내지 10 ㎛이고, 상기 나노패턴의 크기는 1 ㎛ 미만, 또는, 0.001 nm 내지 1 미만이고, 상기 마스크의 패턴 크기는 상기 나노패턴의 크기보다 큰 것일 수 있다.
본 발명의 일 실시예에 따른 나노패턴의 형성방법에 의하여, 초기 포토리소그라피 공정 시 사용되었던 마스크 상의 패턴화된 마이크로 사이즈 패턴보다 훨씬 작은 나노 사이즈를 갖는 패턴의 형성이 가능한 것을 알 수 있다.
도 1에서는, 현상 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것을 설명하였지만, 본 발명은 기판 상에 형성된 포토레지스트를 플라즈마 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것일 수도 있다.
일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.
일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상 또는 10 W 내지 2,000 W의 전력을 가지는 것일 수 있다. 또한, 상기 플라즈마 처리는, 100 mTorr 내지 3,000 mTorr의 압력에서 수행되는 것일 수 있다. 플라즈마 상태의 산소 라디칼이 포토레지스트와 화학 반응을 일으키는 것을 촉진시킬 수 있다.
본 발명의 일 실시예에 따른 나노패턴 형성방법으로부터 현상(development) 처리 또는 플라즈마 처리에 의하여 포토레지스트 패턴의 크기와 높이를 조절하고, 리프트오프 공정을 결합함으로써, 나노사이즈의 패턴을 형성할 수 있다. 특히, 현상 시간을 이용한 패터닝 사이즈 조절 방법을 이용해서 DUV 및 EUV 파장을 이용한 포토리소그라피 공정, 전자 빔 리소그라피 공정 및 나노 임프린팅 공정에 이용하면, 현재 기술적 한계를 뛰어넘는 사이즈의 패터닝 제작이 가능할 수 있다.
이를 통해, 종래에 나노사이즈 패턴을 형성하기 위해 사용되었던 전자 빔 리소그라피에서 보고되었던 공정 속도의 느림에 따른 대면적 패터닝의 어려움 및 나노임프린팅에서 나타났던 스탬프에 의한 파티클 문제 및 스탬프의 잦은 교체로 인한 공정 단가 문제를 고려하지 않고, 큰 공정 비용 없이 대면적의 나노사이즈 패턴의 형성을 기대할 수 있다. 이러한 기술은, 나노사이즈를 갖는 발광소자의 제작 이외에, 메모리 및 비 메모리 반도체 분야의 대면적 반도체 회로 미세 패터닝 공정 구현이 가능할 수 있다. 반도체 분야의 회로 미세 패터닝 공정은 전자 빔 리소그라피 또는 나노임프린팅 공정에 의해 진행이 되고 있다. 최근에는 대면적 나노패터닝 공정을 목적으로 회절 한계를 줄이기 위해 파장이 매우 작은 UV 빛을 이용한 장비를 사용함으로써 미세 패터닝 공정을 진행을 하고 있다. 본 발명의 일 실시예에 따른 나노패턴 형성방법을 적용하게 되면, 종래 포토리소그라피 공정 장비를 이용하여, 비용이 절감된 대면적의 미세 패터닝 공정이 가능할 수 있다.
다른 실시예에 따르면, 기판 상에 반도체층 및 유전체층을 형성하는 단계; 상기 유전체층 상에 포토레지스트를 도포하는 단계; 마스크를 통해 상기 포토레지스트를 노광하는 단계; 상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계; 상기 금속 마스크 패턴을 통해 상기 유전체층을 식각하는 단계; 상기 금속 마스크층을 제거하여 홀패턴을 형성하는 단계; 및 상기 홀패턴을 통하여 반도체층을 성장시켜 3차원 구조체를 형성하는 단계;를 포함하는, 발광소자의 제조방법을 제공한다.
도 2는 본 발명의 일 실시예에 따른 현상 처리에 따른 발광소자의 제조 공정을 나타내는 단면도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른, 나노패턴의 형성 공정은, 반도체층 및 유전체층 형성 단계(도 2의 (a)), 포토레지스트 도포 단계(도 2의 (b)), 포토레지스트 노광 단계(도 2의 (c)), 포토레지스트 현상 단계(도 2의 (d)), 포토레지스트 오버 현상 단계(도 2의 (e)), 금속 마스크 증착 단계(도 2의 (f)), 금속 마스크 패턴 형성 단계(도 2의 (g)), 식각 단계(도 2의 (h)), 금속 마스크 제거 단계(도 2의 (i)) 및 3차원 구조체 형성 단계(도 2의 (j))를 포함한다. 도 2의 (a)에 도시된 바와 같이, 기판 상에 반도체층 및 유전체층을 형성하는 단계 및 3차원 구조체 형성하는 단계를 제외하고는, 나머지 공정이 도 1에 도시된 나노패턴 형성 공정과 동일하다.
도 2의 (a)에 도시된 바와 같이, 반도체층 및 유전체층 형성 단계는, 기판(200) 상에 반도체층(210) 및 유전체층(212)을 형성하는 것일 수 있다.
일 측에 따르면, 상기 기판(200)은, 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 기판(200)은 평평한 기판(planar substrate) 및 요철 기판(patterned substrate)을 포함하는 것일 수 있다.
일 측에 따르면, 반도체층(210)은 도핑되지 않은(undoped) 반도체층 및 n-형 반도체층을 포함하는 것일 수 있다.
일 측에 따르면, 상기 도핑되지 않은 반도체층은, GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 n-형 반도체층은, 상기 도핑되지 않은 반도체 물질에 n-형 불순물 원소가 더 포함될 수 있고, 상기 n-형 불순물은 N, P, As, Ge, Si, Cu, Ag, Au, Sb 및 Bi로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 반도체층(210)은 1 ㎛ 내지 10 ㎛ 두께로 형성될 수 있고, 바람직하게는 3 ㎛ 일 수 있다. 상기 반도체층(210)의 두께가 1 ㎛ 미만인 경우 품질이 충분히 좋지 않을 수 있고, 10 ㎛ 초과인 경우 반도체층의 균열이 일어날 수 있다.
일 측에 따르면, 상기 반도체층(210)은 900℃ 내지 1,200℃의 온도 범위 및 50 torr 내지 500 torr의 압력 범위에서 실시될 수 있으며, Ⅲ-Ⅴ족 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다. 예를 들어, 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 수소 기상 결정 에피택시법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시법(molecular beam epitaxy; MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy; MOVPE) 및 할라이드 화학기상증착법(halide chemical vapor deposition; HCVD)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 반도체층(210)은, 0.1 nm 내지 20 nm 범위의 두께의 양자 우물 층(미도시)을 더 포함할 수 있다. 반도체의 우물로 적용된 구조에 n-도핑 또는 p-도핑을 적용할 수 있다. 상기 반도체층의 우물로 적용된 구조에 우물 또는 장벽의 모양을 변화 시켜서 적용할 수 있다. 또한, 본 발명의 발광소자는, 0.1 nm 내지 20 nm 범위의 두께의 양자 장벽 층(미도시)을 더 포함할 수 있다. 상기 반도체층의 우물로 적용된 구조에 우물 또는 장벽의 성분을 점차 변화 시켜서 적용할 수도 있다.
일 측에 따르면, 상기 반도체층(210) 상의 적어도 일부분에 유전체층(212)이 형성될 수 있다. 상기 유전체층(212)은 SiNx, SiOx, SixNy, SixONy, SiCx, Al2O3, TiO2, TiN, AlN, ZrO2, TiAIN 및 TiSiN로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 바람직하게는, 상기 유전체층(212)은 SiO2일 수 있다.
일 측에 따르면, 상기 유전체층(212)은 10 nm 내지 2 ㎛ 두께로 형성될 수 있다. 상기 유전체층(212)의 두께가 10 nm 미만인 경우 균일한 형성에 문제가 될 수 있고, 2 ㎛ 초과인 경우 공정과 성장에 문제가 될 수 있다.
도 2의 (b)에 도시된 바와 같이, 포토레지스트 도포 단계는, 상기 유전체층(212) 상에 포토레지스트(220)를 도포하는 것일 수 있다.
일 측에 따르면, 상기 유전체층(212) 상에 상기 포토레지스트(220)를 도포하는 방법으로는 스핀코팅, 분사 또는 증착의 방법을 이용할 수 있다.
도 2의 (c)에 도시된 바와 같이, 포토레지스트 노광 단계는, 마스크(240)를 통해 상기 포토레지스트(220)를 노광하는 단계이다.
도 2의 (d)에 도시된 바와 같이, 포토레지스트 현상 단계는, 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 것일 수 있다.
일 측에 따르면, 상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상, 1 초 내지 1,000 초 적용하여 상기 포토레지스트 패턴(220a)의 크기를 조절하는 것일 수 있다. 또한, 포토레지스트 패턴의 크기뿐만 아니라 높이도 조절하는 것일 수 있다. 상기 포토레지스트(220)를 1 초 미만으로 현상하는 경우, 현상 시간이 너무 짧아 포토레지스트 패턴(220a)의 형성이 용이하지 않아, 포토레지스트 패턴(220a)이 형성되기 어려울 수 있다. 현상 시간이 짧을수록 포토레지스트 패턴(220a)은 크고 포토레지스트 패턴(220a)들 사이에 간격이 좁게 형성될 수 있다. 현상 시간이 오래될수록 오버 현상(over develop)되어 포토레지스트 패턴(220a)은 작아지고 포토레지스트 패턴(220a)들 사이에 간격도 넓어지게 될 수 있다. 이에 따라, 상기 포토레지스트(220)의 두께, 노광 조건 또는 현상 조건의 조절을 통해 상기 포토레지스트 패턴(220a)의 크기와 높이를 다양하게 제작할 수 있다.
일 측에 따르면, 네거티브 포토레지스트를 사용한 경우, 도 2의 (d)에 도시된 바와 같이, 현상 단계는 현상액을 이용하여 노광된 포토레지스트 부분이 현상에 의해 잔류하는 포토레지스트는, 포토레지스트 패턴(220a)이 되고, 노광되지 않은 포토레지스트 부분을 제거함으로써 이루어질 수 있다. 이때, 현상 시간을 조절하여, 다양한 크기의 포토레지스트 패턴(220a)을 제조할 수 있다.
도 2의 (e)에 도시된 바와 같이, 포토레지스트 오버 현상 단계는, 상기 현상 시간을 길게 하여 오버 현상하는 것일 수 있다. 오버 현상함으로써, 포토레지스트 패턴(120a)의 크기는 작고, 포토레지스트 패턴(120a) 간의 간격이 넓게 형성되는 것일 수 있다.
도 2의 (f)에 도시된 바와 같이, 금속 마스크 증착 단계는, 기판 상에 금속 마스크(260)를 증착하는 것일 수 있다.
일 측에 따르면, 상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 금속 마스크는, 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터(sputter) 및 펄스레이저 증착기(pulse laser deposition; PLD)로 이루어진 군에서 선택된 적어도 어느 하나의 증착기를 이용하여 증착될 수 있다.
도 2의 (g)에 도시된 바와 같이, 금속 마스크 패턴 형성 단계는, 포토레지스트 패턴(220a)을 제거하는 것일 수 있다. 상기 포토레지스트 패턴(220a)을 제거함과 동시에 상기 포토레지스트 패턴(220a) 상에 형성된 금속 마스크(260)를 제거하여, 금속 마스크 패턴(260a)을 형성하는 것일 수 있다.
일 측에 따르면, 기판 상의 상기 포토레지스트 패턴(220a)의 제거는 물리적 또는 화학적으로 제거하는 것일 수 있으며, 포토리소그래피 공정에서 현상된 포토레지스트의 제거를 위해 통상적으로 사용하는 물질 및 방법을 이용하여 수행될 수 있다.
도 2의 (h)에 도시된 바와 같이, 식각 단계는, 금속 마스크 패턴(260a)을 통해 유전체층(212)을 식각하는 것일 수 있다. 금속 마스크 패턴(260a)이 있는 유전체층(212) 부분은 식각이 되지 않고, 금속 마스크 패턴(260a)이 없는 유전체층(212) 부분만 식각되어 유전체층(212) 부분은 유전체층 패턴(212a)이 형성되는 것일 수 있다.
일 측에 따르면, 상기 식각은 반응성 이온식각(reactive ion etching; RIE), 유도 결합형 플라즈마(inductively coupled plasma; ICP) 또는 RIE-ICP 장비를 이용하여 수행하는 것일 수 있다.
도 2의 (i)에 도시된 바와 같이, 금속 마스크 패턴(260a) 제거 단계는, 상기 식각 후에 잔여 금속 마스크 패턴(260a)을 제거하여 홀패턴(202)을 포함하는 나노패턴을 형성하는 것일 수 있다.
상기 홀패턴(202)은, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 상기 홀패턴(202)의 하단 부분에 유전체층(212)이 노출되는 것일 수 있다.
도 2의 (j)에 도시된 바와 같이, 3차원 구조체 형성 단계는, 상기 홀패턴(202)을 통하여 반도체층을 성장시켜 3차원 구조체(230)를 형성하는 것일 수 있다.
일 측에 따르면, 상기 3차원 구조체(230)의 형성은 상기 반도체층(210)과 동일한 물질을 성장시켜 형성하는 것일 수 있다. 상기 3차원 구조체(230)는 900℃ 내지 1,200℃의 온도 범위 및 50 torr 내지 500 torr의 압력 범위에서 실시될 수 있다. 상기 3차원 구조체(230)의 성장 방법은, 예를 들어, 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 혼성 기상 결정 에피택시법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시법(molecular beam epitaxy; MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy; MOVPE) 및 할라이드 화학기상증착법(halide chemical vapor deposition; HCVD)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 3차원 구조체(230)는, 동일하거나 또는 상이한 형태를 포함할 수 있고, 예를 들어, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 보다 구체적으로, 다각형뿔 단독; 다각형뿔과 평평한 상부를 갖도록 잘린 형태의 다각형뿔의 조합; 다각형뿔과 다각형 기둥 형태의 조합; 다각형뿔과 평평한 상부를 갖도록 잘린 형태의 다각형의 링의 조합; 다각형뿔, 평평한 상부를 갖도록 잘린 형태 다각형뿔과 다각형 기둥 형태의 조합; 등일 수 있다.
도 3은 본 발명의 일 실시예에 따른 3차원 구조체의 형태의 예시들을 나타낸 도면이다. 도 3의 (a)는 피라미드와 같은 육각뿔이 복수 개로 이루어진 3차원 구조체를 나타낸 것이다. 도 3의 (b)는 로드 형상이 복수 개로 이루어진 3차원 구조체를 나타낸 것이다. 도 3의 (c)는 상부가 편편한 라인 형상이 복수 개로 이루어진 3차원 구조체 등일 수 있다.
일 측에 따르면, 상기 3차원 구조체(230)는 서로 동일하거나 또는 상이한 크기의 3차원 구조체로 구성될 수 있다. 상기 3차원 구조체의 밑면 직경, 깊이, 높이 등이 동일하거나 또는 상이할 수 있다. 상기 3차원 구조체는, 예를 들어, 1 nm 내지 10 ㎛ 밑면 직경 및/또는 5 nm 내지 50 ㎛ 높이를 가질 수 있다.
일 측에 따르면, 상기 3차원 구조체(230)는 랜덤하게 배열되거나 또는 규칙적으로 배열될 수 있다. 상기 3차원 구조체는 단일 또는 2종 이상의 단위 패턴이 혼합되어 배열될 수 있다. 복수 개의 3차원 구조체 배열의 간격, 각도, 형태 등은 본 발명의 범위를 벗어나지 않는 한, 발광소자의 적용 분야 등에 따라 적절하게 선택될 수 있다.
일 측에 따르면, 본 발명의 발광소자는, 발광하는 빛의 파장을 조절하기 위해서 3차원 구조체 상의 적어도 일 부분에 활성층(미도시)을 더 포함할 수 있다. 상기 활성층은 단일 또는 복수 층으로 형성될 수 있으며, 상기 복수 층은 동일하거나 또는 상이한 성장율의 활성층을 포함할 수 있다. 상기 활성층은, nxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1), 구체적으로, GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 활성층은 650℃ 내지 850℃의 온도 범위에서 성장되고, 원하는 활성층의 성장율에 따라 상기 온도 범위는 적절하게 선택될 수 있다. 상기 활성층의 성장 방법은, 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 혼성 기상 결정 에피택시법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시법(molecular beam epitaxy; MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy; MOVPE) 및 할라이드 화학기상증착법(halide chemical vapor deposition; HCVD)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 활성층은 발광 물질을 포함하고, 3차원 구조체 상에 활성층을 형성하게 되면, 3차원 구조체의 형태, 예를 들어, 3차원 구조체의 면에 따라 활성층의 두께 및 함량이 변화되어 각기 다른 영역대의 파장을 발광할 수 있다. 3차원 구조체 형태, 구조체의 상단면, 옆면 등에 따라서 상이한 파장대의 빛이 발광하는 것을 확인할 수 있다. 이러한 3차원 구조체를 단일 발광소자 웨이퍼로 제조하면 넓은 대역의 스펙트럼을 발광함으로써 형광체 없이 백색 발광소자의 제조가 가능하다. 또한, 기존 2차원 평면 구조를 갖는 발광소자에서 나타났던 결함 및 내부 전기장 문제가 개선 가능하고, 효율이 높다. 또한, 형광체 제조 및 관련 공정이 필요 없으므로 큰 공정 비용 절감을 기대할 수 있다.
도 4는 본 발명의 일 실시예에 따른 발광소자를 나타내는 단면도이다. 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광소자(300)는, 기판(200), n-형 반도체층(210), 유전체층(212), 3차원 구조체(230), p-형 반도체층(232), n-형 금속 전극층(234) 및 p-형 금속 전극층(236)을 포함할 수 있다.
일 측에 따르면, 상기 3차원 구조체(230) 상에 형성된 p-형 반도체층(232)은 도핑되지 않은 반도체층에 p-형 불순물 원소가 더 포함될 수 있다. 상기 p-형 불순물은 Mg, B, In, Ga, Al 및 Tl로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 n-형 금속 전극층(234)은 n-형 반도체층(210)의 적어도 일부분에 형성되는 것일 수 있다. 상기 n-형 금속 전극층은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ZnO, ITO(indium tin oxide), AZO(aluminum zinc oxide) 및 IZO(indium zinc oxide)로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 p-형 금속 전극층(236)은 p-형 반도체층의 적어도 일부분에 형성되고, p-형 금속 전극층은 Co, Ir, Ta, Cr, Mn, Mo, Tc, W, Re, Fe, Sc, Ti, Sn, Ge, Sb, Al, Pt, Ni, Au, ZnO, ITO(indium tin oxide), AZO(aluminum zinc oxide) 및 IZO(indium zinc oxide)로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다. 상기 n-형 금속 전극층(234) 및 p-형 금속 전극층(236)은 오믹 전자로 작용하여 발광소자에 전류를 공급하여 전기구동이 가능하고, 30 nm 내지 200 nm 두께로 형성될 수 있다.
본 발명에서 제시한 증착 방법 및 화합물의 성장방법은 통상적인 공정 조건을 이용하고 있을 뿐, 특별히 제한하지 않으며, 본 발명의 기술 분야에서 통상의 기술자는 본 발명의 기재 사항으로 용이하게 이해할 수 있다. 상기 제조방법은 본 발명의 범위를 벗어나지 않는 한, 통상적인 발광소자 제조에 적용되는 공정을 더 포함할 수 있으며, 식각 공정, 증착 공정, 금속 증착 공정 등일 수 있으며, 구체적인 공정 조건은 특별히 제한하지 않는다.
도 2에서는, 현상 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것을 설명하였지만, 본 발명은 기판 상에 형성된 포토레지스트를 플라즈마 처리하여 포토레지스트 패턴 크기 및 간격을 조절하여 형성하는 것일 수도 있다.
일 측에 따르면, 상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고, 상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것일 수 있다.
일 측에 따르면, 상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고, 상기 마이크로파는, 10 W 이상의 전력을 가지는 것일 수 있다. 상기 플라즈마 처리는, 100 mTorr 내지 3,000 mTorr의 압력에서 수행되는 것일 수 있다. 플라즈마 상태의 산소 라디칼이 포토레지스트와 화학 반응을 일으키는 것을 촉진시킬 수 있다.
일 측에 따르면, 현상 처리뿐만 아니라 플라즈마 처리에 의하여 포토레지스트 패턴의 크기를 조절하는 것일 수 있다.
또 다른 실시예에 따르면, 기판; 상기 기판 상에 형성된 n-형 반도체층; 상기 n-형 반도체층 상의 적어도 일부분에 형성되는 3차원 구조체를 포함하는 반도체층; 상기 3차원 구조체층 상에 p-형 반도체층을 포함하고, 상기 3차원 구조체를 포함하는 반도체층은 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.
일 측에 따르면, 상기 발광소자는, 상기 다른 실시예에 따른 발광소자의 제조방법에 의해 제조된 것일 수 있다.
일 측에 따르면, 상기 발광소자는, 도 4에 도시된 발광소자일 수 있다.
일 측에 따르면, 상기 3차원 구조체를 포함하는 발광소자는 2차원 평면 구조를 갖는 발광 소자에 비해, 결함 및 내부 전기장 효과를 줄일 수 있으며, 3차원 구조체의 다양한 면을 이용하여, 형광체 없이도 백색 발광 소자가 될 수 있다.
일 측에 따르면, 나노 사이즈의 3차원 구조체는, 발광소자뿐만 아니라, 태양전지, 광 감지기 및 수광소자에 또한 응용이 가능하다. 태양전지의 경우 다양한 면을 갖는 3차원 구조체를 이용하게 되면 넓은 영역대 스펙트럼의 흡수가 가능하므로, 높은 효율의 소자 제작을 기대할 수 있다.
이하, 하기 실시예 및 비교예를 참조하여 본 발명을 상세하게 설명하기로 한다. 그러나, 본 발명의 기술적 사상이 그에 의해 제한되거나 한정되는 것은 아니다.
실시예 1
금속 유기 화학 기상 증착(metal organic chemical vapor deposition; MOCVD)법을 이용하여, 1080℃에서 c-plane 사파이어 기판 상에 반도체층으로서 n-형 GaN층 3 ㎛을 증착하였다. 이어서, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition; PECVD)법을 이용하여, 350℃에서 유전체층으로서 SiO2 100 nm를 증착하였다. SiO2 상에 포토레지스트를 도포한 후 2,000 rpm 속도로 스핀코터를 회전시켜 포토레지스트 층을 형성하였다. 내경 2 ㎛, 외경 10 ㎛ 그리고 패턴 주기 16㎛의 링 모양 패턴이 형성된 마스크를 통하여, 300 nm 파장대, 300 mJ 에너지량의 자외선을 조사하여 포토레지스트를 노광하였다. 이어서, 현상액을 이용하여 현상 시간 35 초 동안 현상하여 포토레지스트 패턴을 형성하였다. 뒤이어, 포토레지스트 패턴을 포함하는 기판 상에 전자빔 증착기(e-beam evaporator)를 이용하여 Ni을 100 nm 증착하였다. Ni 증착 후, 리프트오프 방법으로, 전자선 레지스트의 박리액에 침지하여 포토레지스트 및 포토레지스트 상에 형성된 Ni을 제거하였다. Ni로 이루어지는 마스크 패턴을 기판 상에 형성하였다. 계속해서, 반응성 이온식각-유도 결합형 플라즈마(RIE-ICP) 장치에 기판을 도입하고, 3불화메탄(CHF3) 가스를 이용하여 식각을 10분 동안 실시하였다. 그 후, 30℃의 염산에 기판을 15 분 동안 침지시켜 Ni의 마스크 패턴을 제거하고, SiO2 상에 홀패턴을 형성하였다. 이어서, MOCVD를 이용하여 1080℃ 에서 GaN를 성장시켜, 홀패턴을 통하여 돌출한 육각형뿔의 GaN 피라미드 3차원 나노구조체를 형성하였다. 육각형뿔의 GaN 피라미드 3차원 나노구조체 상에 680℃의 온도에서 InGaN 활성층을 형성시켜 발광소자를 제조하였다.
실시예 2
현상 시간을 45 초 동안 실시한 것을 제외하고, 실시예 1과 동일한 방법으로 발광소자를 제조하였다.
도 5는 본 발명의 실시예들에 따른 리프트오프 후 Ni 마스크 패턴의 광학 현미경 이미지를 나타낸 것이다 ((a) 실시예 1, (b) 실시예 2). 도 5를 참조하면, 현상 시간 35 초 진행한 실시예 1의 Ni 마스크 패턴의 외경은 10.8 ㎛이고, 내경은 1.43 ㎛인 것을 확인할 수 있고, 현상 시간 45 초 진행한 실시예 2의 Ni 마스크 패턴의 외경은 13.7 ㎛이고, 내경은 0.78 ㎛인 것을 확인할 수 있다. 현상 시간을 짧게 했을 때 Ni 마스크 패턴의 외경은 작게 형성되고 내경은 크게 형성되며, 현상 시간을 길게 했을 때 Ni 마스크 패턴의 외경은 크게 형성되고 내경은 작게 형성되는 것을 알 수 있다.
도 6은 본 발명의 실시예 2에 따른 3차원 구조체를 포함하는 발광소자의 주사전자현미경(SEM) 이미지를 나타낸 것이다. 도 6의 왼쪽에 있는 이미지는 넓은 면전에서의 SEM 이미지이고, 오른쪽에 있는 이미지는 3차원 구조 발광소자를 확대한 SEM 이미지이다. 밑면 직경이 0.86 ㎛의 육각형뿔의 GaN 피라미드 3차원 나노구조체가 형성된 것을 확인할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 제한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200: 기판 102, 202: 홀패턴
120, 220: 포토레지스트 120a, 220a: 포토레지스트 패턴
140, 240: 마스크 160, 260: 금속 마스크층
160a, 260a: 금속 마스크 패턴 230: 3차원 구조체
210: 반도체층 212: 유전체층
232: p-형 반도체층 234: n-형 금속 전극층
236: p-형 금속 전극층 300: 발광소자

Claims (19)

  1. 기판 상에 포토레지스트를 도포하는 단계;
    마스크를 통해 상기 포토레지스트를 노광하는 단계;
    상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계;
    상기 금속 마스크 패턴을 통해 기판을 식각하는 단계; 및
    상기 금속 마스크 패턴을 제거하여 홀패턴을 포함하는 나노패턴을 형성하는 단계;
    를 포함하는, 나노패턴의 형성방법.
  2. 제1항에 있어서,
    상기 마스크의 패턴 크기는 수 nm 이상이고,
    상기 나노패턴의 크기는 1 ㎛ 미만이고,
    상기 마스크의 패턴 크기는 상기 나노패턴의 크기보다 큰 것인, 나노패턴의 형성방법.
  3. 제1항에 있어서,
    상기 마스크를 통해 포토레지스트를 노광하는 단계는, 극자외선(Extremely Ultra-Violet; EUV), 심자외선(Deep Ultra-Viole; DUV) 또는 이 둘 모두를 포함하는 파장 영역의 빛으로 노광하는 것인, 나노패턴의 형성방법.
  4. 제1항에 있어서,
    상기 노광된 포토레지스트를 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것인, 나노패턴의 형성방법.
  5. 제1항에 있어서,
    상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고,
    상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것인, 나노패턴의 형성방법.
  6. 제1항에 있어서,
    상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고,
    상기 마이크로파는, 10 W 이상의 전력을 가지는 것인, 나노패턴의 형성방법.
  7. 제1항에 있어서,
    상기 포토레지스트 패턴은, 원형, 타원형, 각형, 삼각형, 다각형, 직선 및 곡선으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 나노패턴의 형성방법.
  8. 제1항에 있어서,
    상기 금속 마스크는, Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 나노패턴의 형성방법.
  9. 기판 상에 반도체층 및 유전체층을 형성하는 단계;
    상기 유전체층 상에 포토레지스트를 도포하는 단계;
    마스크를 통해 상기 포토레지스트를 노광하는 단계;
    상기 노광된 포토레지스트를 현상(development) 처리 또는 플라즈마 처리하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 포함하는 상기 기판 상에 금속 마스크층을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하여, 금속 마스크 패턴을 형성하는 단계;
    상기 금속 마스크 패턴을 통해 상기 유전체층을 식각하는 단계;
    상기 금속 마스크 패턴을 제거하여 홀패턴을 형성하는 단계; 및
    상기 홀패턴을 통하여 반도체층을 성장시켜 3차원 구조체를 형성하는 단계;
    를 포함하는, 발광소자의 제조방법.
  10. 제9항에 있어서,
    상기 마스크의 패턴 크기는 수 nm 이상이고,
    상기 3차원 구조체는 1 nm 내지 10 ㎛ 밑면 직경 및 5 nm 내지 50 ㎛ 높이를 가지는 것인, 발광소자의 제조방법.
  11. 제9항에 있어서,
    상기 현상 처리하여 포토레지스트 패턴을 형성하는 단계는, 상기 현상 시간을 1 초 이상 적용하여 상기 포토레지스트 패턴의 크기를 조절하는 것인, 발광소자의 제조방법.
  12. 제9항에 있어서,
    상기 플라즈마 처리는, 산소, 질소, 수소, 아르곤, 불화탄소(CxFy), 헬륨, 네온, 크립톤, 크세논 및 라돈으로 이루어진 군에서 선택된 적어도 어느 하나의 가스를 이용하여 수행하는 것이고,
    상기 플라즈마 처리는, 유도 결합형 플라즈마(inductively coupled plasma; ICP)를 이용하여 수행하는 것인, 발광소자의 제조방법.
  13. 제9항에 있어서,
    상기 플라즈마 처리는, 마이크로파를 인가하여 발생시킨 플라즈마를 이용하여 상기 포토레지스트를 등방성 식각하는 것이고,
    상기 마이크로파는, 10 W 이상의 전력을 가지는 것인, 발광소자의 제조방법.
  14. 제9항에 있어서,
    상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링, 평평한 상부를 갖도록 잘린 형태의 원뿔, 다각형뿔, 원형의 링 및 다각형의 링 형태의 나노패턴으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
  15. 제9항에 있어서,
    상기 기판은, 사파이어(Al2O3), Si, SiO2, SiC, GaN, GaP, InP, GaAs, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
  16. 제9항에 있어서,
    상기 반도체층은, GaN, InN, AlN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs 및 GaInNSb로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
  17. 제9항에 있어서,
    상기 유전체층은, SiNx, SiOx, SixNy, SixONy, SiCx, Al2O3, TiO2, TiN, AlN, ZrO2, TiAIN 및 TiSiN로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자의 제조방법.
  18. 기판;
    상기 기판 상에 형성된 n-형 반도체층;
    상기 n-형 반도체층 상의 적어도 일부분에 형성되는 3차원 구조체를 포함하는 반도체층;
    상기 3차원 구조체층 상에 p-형 반도체층을 포함하고,
    상기 3차원 구조체는, 원뿔, 다각형뿔, 원기둥, 다각형 기둥, 원형의 링, 다각형의 링으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것인, 발광소자.
  19. 제18항에 있어서,
    상기 발광소자는, 제9항 내지 제17항 중 어느 한 항에 따른 발광소자의 제조방법에 의해 제조된 것인, 발광소자.
KR1020160160250A 2016-11-29 2016-11-29 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자 KR20180060585A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160160250A KR20180060585A (ko) 2016-11-29 2016-11-29 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160250A KR20180060585A (ko) 2016-11-29 2016-11-29 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030658A Division KR20180061093A (ko) 2018-03-16 2018-03-16 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Publications (1)

Publication Number Publication Date
KR20180060585A true KR20180060585A (ko) 2018-06-07

Family

ID=62621701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160250A KR20180060585A (ko) 2016-11-29 2016-11-29 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자

Country Status (1)

Country Link
KR (1) KR20180060585A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
WO2021008051A1 (zh) * 2019-07-16 2021-01-21 哈尔滨工业大学（深圳） 一种制备高纵宽比二氧化钛的垂直刻蚀工艺
CN115308828A (zh) * 2022-09-29 2022-11-08 江苏邑文微电子科技有限公司 一种二氧化钛光栅的制备方法及其二氧化钛光栅

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077616A (ko) * 2012-12-14 2014-06-24 삼성전자주식회사 나노구조 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077616A (ko) * 2012-12-14 2014-06-24 삼성전자주식회사 나노구조 발광소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN110112266B (zh) * 2019-05-22 2020-04-28 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
WO2021008051A1 (zh) * 2019-07-16 2021-01-21 哈尔滨工业大学（深圳） 一种制备高纵宽比二氧化钛的垂直刻蚀工艺
CN115308828A (zh) * 2022-09-29 2022-11-08 江苏邑文微电子科技有限公司 一种二氧化钛光栅的制备方法及其二氧化钛光栅

Similar Documents

Publication Publication Date Title
US10811577B2 (en) Semiconductor light emitting element and method for manufacturing the same
KR100709655B1 (ko) 반도체 발광 장치 및 그것의 제조 방법
TWI407588B (zh) Semiconductor light emitting element and manufacturing method thereof
TWI476812B (zh) 發光二極體的製備方法
TWI466326B (zh) 發光二極體
JP2007273746A (ja) 固体表面の微細加工方法および発光素子
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
US20130280893A1 (en) Method for production of selective growth masks using imprint lithography
JP2006108635A (ja) 半導体発光装置及びその製造方法
JP4963867B2 (ja) 光制御構造の作成方法、光制御構造および半導体発光素子
KR20180061093A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
JP5229771B2 (ja) アゾベンゼン基ポリマーを利用した微細パターニング方法、及び前記微細パターニング方法を利用した窒化物系半導体発光素子の製造方法
KR20180060585A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
TWI446587B (zh) 發光二極體
US8796716B2 (en) Light emitting diode
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
Polyakov et al. III‐Nitride Nanowires as Building Blocks for Advanced Light Emitting Diodes
CN108346721B (zh) 一种发光二极管的制作方法
TWI297959B (ko)
Byeon et al. Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer
KR101613557B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2005311285A (ja) 双曲面ドラム型素子と、イオンビームエッチングを利用したその製造方法
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR102608234B1 (ko) 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application