KR102608234B1 - 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법 - Google Patents

수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR102608234B1
KR102608234B1 KR1020230061226A KR20230061226A KR102608234B1 KR 102608234 B1 KR102608234 B1 KR 102608234B1 KR 1020230061226 A KR1020230061226 A KR 1020230061226A KR 20230061226 A KR20230061226 A KR 20230061226A KR 102608234 B1 KR102608234 B1 KR 102608234B1
Authority
KR
South Korea
Prior art keywords
layer
gan
nanorod
gan layer
deposited
Prior art date
Application number
KR1020230061226A
Other languages
English (en)
Inventor
라용호
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to PCT/KR2023/014339 priority Critical patent/WO2024085477A1/ko
Application granted granted Critical
Publication of KR102608234B1 publication Critical patent/KR102608234B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법에 관한 것으로, 보다 상세하게는 기판 위에 질화물계 나노로드 LED구조체를 박막 증착하고, 증착된 나노로드 LED구조체 자체를 레이저 발진을 위한 광 반사판으로 사용하여 DBR을 사용하지 않고서도 수직으로 광을 방출시킬 수 있는 수직 광방출 나노로드 레이저 다이오드 및 그 제조방법에 관한 것이다.
본 발명에 따른 수직 광방출 나노로드 레이저 다이오드는 상면에 복수개의 나노홀이 형성된 기판과; 상기 복수개의 나노홀 각각에 상하 일정 길이를 갖도록 박막 증착되되, 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는 복수개의 나노로드 LED구조체와; 상기 기판의 상부에 상기 복수개의 나노로드 LED구조체 전체를 커버할 수 있는 두께로 패시베이션 물질이 코팅되되, 상기 상단 n-GaN층 일부가 노출될 수 있도록 상단부가 에칭된 패시베이션층과; 상기 기판의 하면에 증착된 하부 메탈전극층과; 상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층의 상면에 증착된 오믹 메탈전극층을; 포함하는 것을 특징으로 한다.

Description

수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법{VERTICAL LIGHT EMItting NANOROD LASER DIODE AND METHOD OF THEREOF}
본 발명은 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법에 관한 것으로, 보다 상세하게는 기판 위에 질화물계 나노로드 LED구조체를 박막 증착하고, 증착된 나노로드 LED구조체 자체를 레이저 발진을 위한 광 반사판으로 사용하여 DBR을 사용하지 않고서도 수직으로 광을 방출시킬 수 있는 수직 광방출 나노로드 레이저 다이오드 및 그 제조방법에 관한 것이다.
질화물인 GaN은 밴드갭(bandgap) 에너지가 3.39eV이고, 직접 천이형인 와이드 밴드갭(wide bandgap) 반도체이므로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다.
이러한 GaN를 이용하여 과거부터 반도체 레이저를 만들기 위한 노력이 진행되어 왔는데, 반도체 레이저 중 특히 상부 표면에 수직한 방향으로 레이저를 방출하는 반도체 레이저를 수직 캐비티 표면 광방출 레이저(VCSEL; Vertical cavity semiconductor laser diode)라고 한다.
상기 수직 캐비디 표면 광방출 레이저(VCSEL)는 빛을 증폭하기 위해 보강간섭을 일으키는 공진기의 길이가 짧다는 장점이 있어 최근 활발히 연구되고 있다.
공진기(cavity) 길이는 대략 1λ에서 수λ 이내가 대부분인데, 이렇게 짧은 공진기에서 빛을 발진시키기 위해서는 높은 반사율의 분산 브레그 반사기층 (Distributed Bragg Reflector, 이하 DBR이라 한다)이 필요하다.
종래기술로 대한민국 공개특허공보 제10-2000-0046475호(2000.07.25. 공개)에는 레이저 발진층의 상, 하부에 모두 유전체 DBR이 형성된 'GAN계 단파장 면발광 반도체 레이저 제작 방법 및 그 레이저장치'가 제안된 바 있고, 대한민국 공개특허공보 제10-2017-0063919호(2017.06.09. 공개)에는 제1 DBR과 제2 DBR을 포함하는 'GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법'이 제안된 바 있다.
하지만, 상기의 종래기술들은 상부 표면에 수직한 방향으로 레이저를 방출하는 반도체 레이저 다이오드의 일종이기는 하지만, 상부와 하부에 복잡한 구조의 DBR(Distributed Bragg Reflector)를 사용해야 하는 단점이 있었다.
한편, 기존 질화물 기반 GaN LED나 GaN LD(레이저 다이오드) 구조는 통상 금속전극, p-GaN, InGaN 활성층, n-GaN, 금속전극 구조로 형성되었으나, 금속전극과 p-GaN의 접합은 매우 높은 저항을 형성하는 단점이 있었다.
또한, 모바일기기의 일상화 및 개인 맞춤형 콘텐츠의 증가에 따라 미래 디스플레이 산업의 혁신적인 변화가 예상되고, 특히 메타버스 개념이 부상함에 따라 AR, VR, MR, XR 몰입감을 극대화하기 위한 초실감형 디스플레이 기술에 대한 산업적 수요가 폭발적으로 증가하는 추세이다.
AR, VR, MR, XR 디스플레이 시장은 2021년 5억 8,107만 달러로 2020년보다 57.79% 이상 성장했으며, 2027년에는 58억 3,800만 달러에 달해 복합 연간 성장률(CAGR) 46.06%로 성장할 것으로 예상된다.
초실감 AR, VR, MR, XR 디스플레이 기술은 고휘도, 고직진성, 고색순도 광원 및 초미세 화소 등 높은 수준이 요구되고 있다.
하지만, 기 개발된 DMD. LCoS, OLED 등은 휘도 측면에서 야외용 AR 프로젝터 기준을 만족시키지 못하고 있는 실정이고, 초기 연구단계에 있는 마이크로 LED는 상대적으로 높은 휘도를 보이나, 단색광 수준의 화소 구현 및 광원의 직진성이 미흡한 실정이다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 기판 위에 질화물계 나노로드 LED구조체를 박막 증착하고, 증착된 나노로드 LED구조체 자체를 레이저 발진을 위한 광 반사판으로 사용하여 DBR을 사용하지 않고서도 수직으로 광을 방출시킬 수 있는 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법을 제공하는 데에 있다.
상기와 같은 목적을 달성하고자 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드는 상면에 복수개의 나노홀이 형성된 기판과; 상기 복수개의 나노홀 각각에 상하 일정 길이를 갖도록 박막 증착되되, 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는 복수개의 나노로드 LED구조체와; 상기 기판의 상부에 상기 복수개의 나노로드 LED구조체 전체를 커버할 수 있는 두께로 패시베이션 물질이 코팅되되, 상기 상단 n-GaN층 일부가 노출될 수 있도록 상단부가 에칭된 패시베이션층과; 상기 기판의 하면에 증착된 하부 메탈전극층과; 상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층의 상면에 증착된 오믹 메탈전극층을; 포함하되, 상기 터널접합층은 Al, Au, In, Ga, MoS2, 그라핀, AlN, InGaN, AlGaN, AlInGaN 또는 GaN 중 어느 하나로 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드는 상기 오믹 메탈전극층을 대체하거나, 상기 오믹 메탈전극층의 상부에 증착되는 인듐주석산화물(ITO; Indium Tin Oxide)계의 투명전극 ITO층과; 소정 형상으로 상하 관통된 창이 형성되고, 상기 창의 측단으로 메탈이 증착되되, 상기 창 부분이 상기 오믹 메탈전극층 또는 상기 투명전극 ITO층의 상부에 위치되게 증착되는 상부 메탈윈도우전극층을; 더 포함하는 것을 특징으로 한다.
여기서, 상기 나노로드 LED구조체는 하단 n-GaN층, 양자우물 활성층, p-GaN층, p+-GaN층, 터널접합층, n+-GanN층, 상단 n-GaN층이 순차적으로 적층된 구조; 하단 n-GaN층, 양자우물 활성층, p-GaN층, 터널접합층, 상단 n-GaN층이 순차적으로 적층된 구조; 하단 n-GaN층, 터널접합층, p-GaN층, 양자우물 활성층, 상단 n-GaN층이 순차적으로 적층된 구조; 또는 하단 n-GaN층, p+-GaN층, 터널접합층, n+-GaN층, p-GaN층, 양자우물 활성층, 상단 n-GaN층이 순차적으로 적층된 구조; 중 어느 하나의 구조를 갖는 것을 특징으로 한다.
여기서, 상기 양자우물 활성층은 서로 다른 제1 질화물과 제2 질화물이 복수개의 층으로 교차하여 적층된 구조를 갖되, 상기 제1 질화물은 GaN, InN, AlGaN, AlInGaN 또는 AlN 중 어느 하나로 이루어지고, 상기 제2 질화물은 InGaN, InN, AlGaN, AlInGaN, GaN 또는 AlN 중 어느 하나로 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드는 상기 나노홀의 형상, 크기 및 배열 패턴의 변화를 통해 상기 나노홀에 박막 증착되는 상기 나노로드 LED구조체의 단면 형상, 단면 크기 및 상호간의 간격을 변화시켜 발광 파장의 반치폭(FWHM; full width at half maximum) 및 파장의 위치를 조절하는 것을 특징으로 한다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법은 기판의 상부에 마스크층을 증착하고, 상기 마스크층에 포토레지스트를 증착한 후 소정의 형상, 크기 및 패턴으로 복수개의 나노홀을 형성하는 나노홀 패터닝 단계와; 상기 복수개의 나노홀 각각에 상하 일정 길이를 갖도록 박막 증착하되, 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는 복수개의 나노로드 LED구조체를 형성하는 나노로드 형성 단계와; 상기 기판의 상부에 상기 복수개의 나노로드 LED구조체 전체를 커버할 수 있는 두께로 패시베이션 물질을 코팅하여 패시베이션층을 형성하는 패시베이션층 형성 단계와; 상기 패시베이션층의 상단부를 에칭하여 상기 패시베이션층의 상부로 상기 상단 n-GaN층 일부를 노출시키는 패시베이션층 에칭 단계와; 상기 기판의 하면에 하부 메탈전극층을 증착하는 하부 메탈전극층 증착 단계와; 상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층의 상면에 오믹 메탈전극층을 증착하는 오믹 메탈전극층 증착 단계를; 포함하되, 상기 나노로드 형성 단계에서의 터널접합층은 Al, Au, In, Ga, MoS2, 그라핀, AlN, InGaN, AlGaN, AlInGaN 또는 GaN 중 어느 하나로 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법은 상기 오믹 메탈전극층을 대체하거나, 상기 오믹 메탈전극층의 상부에 인듐주석산화물(ITO; Indium Tin Oxide)계의 투명전극 ITO층을 증착하는 투명전극 ITO층 증착 단계와; 소정 형상으로 상하 관통된 창이 형성되고, 상기 창의 측단으로 메탈이 증착된 상부 메탈윈도우전극층을 상기 창 부분이 상기 오믹 메탈전극층 또는 상기 투명전극 ITO층의 상부에 위치되게 증착하는 상부 메탈윈도우전극층 증착 단계를; 더 포함하는 것을 특징으로 한다.
상기와 같은 구성에 의하여 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법은 부피가 상대적으로 큰 DBR을 사용하지 않고서도 수직으로 광을 방출하는 것이 가능하여 DBR 제거에 따른 공정 단계가 감소 및 단순화되어 공정 비용이 감소할 뿐 아니라 초소형 구조로 제작이 가능한 장점이 있고, 전류 주입시 전류진행의 방해가 되는 DBR을 제거하여 저항을 낮추어 광 발생효율을 증가시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법은 나노로드 LED구조체의 중간에 터널접합층을 도입함으로써 금속 전극과 접합되는 나노로드 LED구조체의 상부와 하부에 모두 n-GaN층을 배치하는 것이 가능하여 기존의 p-GaN층과 금속 전극과의 접합에 대비하여 상대적으로 매우 낮은 저항율을 갖고, 이로 인해 전류주입을 향상시켜 레이저 다이오드의 효율을 향상시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법은 기판에 형성된 나노홀에 박막 증착되는 나노로드 LED구조체의 단면 형상, 단면 크기 및 상호간의 간격을 변화시켜 발광 파장의 반치폭(FWHM; full width at half maximum) 및 파장의 위치를 조절하는 것이 가능한 장점이 있다.
또한, 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법은 마이크로 LED 기술 등과의 융합을 통해 고직진성이 확보된 디스플레이 화소(픽셀)의 구현이 가능한 장점이 있다.
도 1은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 사시도
도 2는 본 발명의 일실시예에 따른 기판의 사시도
도 3은 본 발명의 일실시예에 따른 기판에 다양한 형상, 크기 및 배열 패턴을 갖는 나노홀이 형성된 상태를 도시한 평면도
도 4는 본 발명의 일실시예에 따른 기판에 복수개의 나로로드 LED구조체가 박막 증착된 상태를 도시한 사시도
도 5는 본 발명의 일실시예에 따른 나로로드 LED구조체의 다양한 적층 구조를 도시한 사시도
도 6은 본 발명의 일실시예에 따른 나로로드 LED구조체의 순차적인 성장 및 적층 순서를 도시한 사용상태도
도 7은 본 발명의 일실시예에 따른 나노로드 LED구조체를 통해 레이저가 수직으로 발진되는 상태를 도시한 개념도
도 8은 본 발명의 일실시예에 따른 기판에 형성된 나노홀의 다양한 형상, 크기 및 배열 패턴에 대응되게 형성되는 나로로드 LED구조체를 도시한 예시도
도 9는 본 발명의 일실시예에 따른 패시베이션층의 형성 및 에칭 상태를 도시한 사용상태도
도 10은 본 발명의 일실시예에 따른 하부 메탈전극층 및 오믹 메탈전극층이 증착된 상태를 도시한 사시도
도 11은 본 발명의 일실시예에 따른 오믹 메탈전극층과, 투명전극 ITO층과, 상부 메탈윈도우전극층의 다양한 적층 조합을 도시한 사시도
도 12는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드에 의해 제작된 광 소자의 광학현미경 측정 이미지
도 13은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드소자의 전류-전압의 측정 결과를 도시한 그래프
도 14는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드소자의 전기루미네선스 측정 결과를 도시한 그래프
도 15는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 열방출 효과에 따른 효율 저하 특성을 도시한 그래프
도 16은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 FDTD 시뮬레이션 결과 이미지
도 17은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법의 흐름도
이하에서는 도면에 도시된 실시예를 참조하여 본 발명에 따른 수직 광방출 나노로드 레이저 다이오드를 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 사시도이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드는 기판(10)과, 복수개의 나노로드 LED구조체(20)와, 패시베이션층(30)과, 하부 메탈전극층(40)과, 오믹 메탈전극층(50)과, 투명전극 ITO층(60)과, 상부 메탈윈도우전극층(70)을 포함한다.
상기 기판(10)은 도 2에 도시된 바와 같이 상면에 복수개의 나노홀(12)이 형성된 구성이다.
본 발명의 일실시예에서 상기 기판(10)은 실리콘(Si), 사파이어(Al2O3), 유리, 탄화규소(SIC), 산화갈륨(Ga2O3), 질화갈륨(GaN), GaN on Sapphire, InGaN on sapphire, AlGaN on sapphire 또는 AlN on sapphire로 제작될 수 있다.
상기 나노홀(12)을 형성하는 방법은 상기 기판(10)의 상부에 우선 마스크층(11)을 증착한다.
상기 마스크층(11)은 다양한 증착 장비 또는 방법에 의해 증착 될 수 있는데, 예로써 스퍼터링(Sputtering), E-Beam 진공증착법, 원자층 증착법(Atomic Layer Deposition), 플라즈마 강화 화학 증착법(Plasma Enhanced Chemical Vapor Deposition), 분자선 에피턱셜법(Molecular Beam Epitaxy), 유기 금속 화학 증착법(Metal Organic Chemical Vapor Deposition) 증착 장비들에 의해 증착 될 수 있다.
상기 마스크층(11)의 물질은 SiOx, SiNx의 비정질이나 Al, Ni, Ti, Mo 금속 물질이 될 수 있고, 상기 마스크층(11)의 두께는 0.01~200nm(나노미터)가 될 수 있다.
이 후 상기 마스크층(11)에 포토레지스트(미도시)를 증착한 후 소정의 형상, 크기 및 패턴으로 복수개의 나노홀(12)을 형성할 수 있다.
상기 나노홀(12)을 형성하는데 사용되는 장비 또는 방법은 포토마스크, 전자빔 리소그라피(Electron-beam lithography), 식각 (Etching), 나노임프린팅(Nano Imprintong), 불화크립톤(KrF) 스캐너, 불화아르곤(ArF) 스캐너, 극자외선용(EUV) 리소그라피 방법이 이용될 수 있다.
본 발명의 일실시예에서 상기 나노홀(12)은 도 3에 도시된 바와 같이 다양한 형상, 크기 및 배열 패턴으로 형성될 수 있다.
도 3의 (a)에는 상기 나노홀(12)이 사각 패턴으로 배열된 상태를 도시하였고, 도 3의 (b)에는 상기 나노홀(12)이 마름모 패턴으로 배열된 상태를 도시하였으며, 도 3의 (c)에는 상기 나노홀(12) 상호 간의 간격 및 지름이 다를 수 있음을 도시하였고, 도 3의 (d)에는 상기 나노홀(12)이 다양한 형상으로 형성될 수 있음을 도시하였다.
즉, 상기 나노홀(12)의 형상은 원, 삼각형, 사각형, 삼각형, 오각형, 육각형, 팔각형, 십이각형 등이 될 수 있고, 상기 나노홀(12)의 크기는 20nm(나노미터)~ 1um(마이크로미터)가 될 수 있다.
한편, 상기 나노홀(12)의 배열 패턴은 사각형, 삼각형, 마름모형이 될 수 있고, 상기 나노홀(12) 상호간 간격은 50nm~2000nm까지 가능하고, 지름은 10nm~1500nm까지 가능하다.
상기 나노로드 LED구조체(20)는 복수개가 도 4에 도시된 바와 같이 상기 복수개의 나노홀(12) 각각에 상하 일정 길이를 갖도록 박막 증착된다.
여기서 상기 기판(10)은 실리콘(Si) 기판이 이용될 수 있고, 이 때 상기 기판(10)의 표면 결정 방향은 (100), (110), (111), (001), (011) 등이 될 수 있다.
또한, 상기 기판(10)은 sapphir기판, GaN 기판, AlN 기판, SiC 등 반도체 기판이면 모두 사용 가능하며, 이 때 상기 기판(10)의 표면 결정 방향은 (100), (110), (111), (001), (011) 등이 될 수 있다.
상기 나노로드 LED구조체(20)를 박막 증착하는 증착 장비는 분자선 에피턱셜법(Molecular Beam Epitaxy) 뿐만 아니라, 유기 금속 화학 증착법(Metal Organic Chemical Vapor Deposition), Hydride vapour phase epitaxy(HVPE), Metal-Organic Vapor Phase Epitaxy(MOVPE), Liquid Phase Epitxy(LPE) 증착 장비들이 이용될 수 있다.
한편, 본 발명의 일실시예에서 상기 나노로드 LED구조체(20)는 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는다.
도 5에는 본 발명의 일실시예에 따른 나로로드 LED구조체(20)의 다양한 적층 구조를 도시하였다.
도 5의 (a)를 살펴보면, 상기 나로로드 LED구조체(20)는 하단 n-GaN층, 양자우물 활성층, p-GaN층, p+-GaN층, 터널접합층, n+-GanN층, 상단 n-GaN층이 순차적으로 적층된 구조를 가질 수 있다.
도 6에는 도 5의 (a)의 구조를 갖는 나노로드 LED구조체(20)의 성장 및 순차적인 적층 순서를 도시하였다.
도 6의 (a)에 도시된 하단 n-GaN층은 n형 반도체를 위해 Si가 도핑되는데, 운반자의 도핑농도는 103~25/cm-3가 될 수 있고, 기판 성장온도는 300~1200℃가 될 수 있으며, 나노로드 길이는 10nm~100,000nm가 될 수 있다.
도 6의 (b)에 도시된 양자우물 활성층은 서로 다른 제1 질화물과 제2 질화물이 복수개의 층으로 교차하여 적층된 구조를 갖는다.
여기서, 상기 제1 질화물은 GaN, InN, AlGaN, AlInGaN 또는 AlN 중 어느 하나가 될 수 있고, 상기 제2 질화물은 InGaN, InN, AlGaN, AlInGaN, GaN 또는 AlN 중 어느 하나가 될 수 있다.
상기 양자우물 활성층의 적층수는 1~200 배열이 될 수 있고, 각 층의 두께는 0.01nm~500nm가 될 수 있으며, 기판 성장 온도는 400~1200℃가 될 수 있다.
도 6의 (c)에 도시된 p-GaN층은 p형 반도체를 위해 Mg이 도핑되는데, 운반자의 도핑농도는 103~25/cm-3가 될 수 있고, 기판 성장 온도는 400~1200℃가 될 수 있고, 나노로드 길이는 10nm~100,000nm가 될 수 있다.
도 6의 (d)에 도시된 p+-GaN층은 고농도 p형 반도체를 위해 Mg이 과다 도핑되는데, 운반자의 도핑농도는 1015~30/cm-3가 될 수 있고, 기판 성장 온도는 400~1200℃가 될 수 있고, 나노로드 길이는 1nm~100,000nm가 될 수 있다.
도 6의 (e)에 도시된 터널접합층은 터널링 효과를 위한 터널접합 구조로서 Al, Au, In, Ga, MoS2, 그라핀, AlN, InGaN, AlGaN, AlInGaN 또는 GaN 중 어느 하나가 될 수 있다.
상기 터널접합층의 기판 성장온도는 400~1200℃가 될 수 있고, 층의 두께는 0.1nm~500nm가 될 수 있다.
본 발명은 상기와 같은 터널접합층의 터널링 효과를 이용함으로써 상기 나노로드 LED구조체(20)의 상부와 하부에 모두 n-GaN층(하단 n-GaN층, 상단 n-GaN층)을 배치하는 것이 가능하게 되어 기존의 p-GaN층과 금속 전극과의 접합에 대비하여 상대적으로 매우 낮은 저항율을 가질 수 있게 되고, 이로 인해 전류주입을 향상시켜 레이저 다이오드의 효율을 향상시킬 수 있게 된다.
도 6의 (f)에 도시된 n+-GanN층은 고농도 n형 반도체를 위해 Si가 과다 도핑된 것으로, 운반자의 도핑농도는 1015~30/cm-3가 될 수 있고, 기판 성장 온도는 400~1200℃가 될 수 있고, 나노로드 길이는 1nm~100,000nm가 될 수 있다.
도 6의 (g)에 도시된 상단 n-GaN층은 n형 반도체를 위해 Si 도핑된 것으로, 기판 성장온도는 300~1200℃가 될 수 있고, 운반자의 도핑농도는 105~25/cm-3가 될 수 있고, 나노로드 길이는 10nm~100,000nm가 될 수 있다.
또한, 도 5의 (b)를 살펴보면, 상기 나노로드 LED구조체(20)는 하단 n-GaN층, 양자우물 활성층, p-GaN층, 터널접합층, 상단 n-GaN층이 순차적으로 적층된 구조를 가질 수 있다.
또한, 도 5의 (c)를 살펴보면, 상기 나노로드 LED구조체(20)는 하단 n-GaN층, 터널접합층, p-GaN층, 양자우물 활성층, 상단 n-GaN층이 순차적으로 적층된 구조를 가질 수 있다.
또한, 도 5의 (d)를 살펴보면, 상기 나노로드 LED구조체(20)는 하단 n-GaN층, p+-GaN층, 터널접합층, n+-GaN층, p-GaN층, 양자우물 활성층, 상단 n-GaN층이 순차적으로 적층된 구조를 가질 수 있다.
도 7에는 상기 복수개의 나노로드 LED구조체(20)를 통해 레이저가 수직으로 발진되는 상태를 도시하였는데, 레이저가 발진되는 원리는 상기 복수개의 나노로드 LED구조체(20) 상호간 간격 및 길이에 따라 광결정(Photonic crystal)효과가 발생해 광이 구속되어 레이저로써 구동되고, 상기 복수개의 나노로드 LED구조체(20) 자체가 반사판으로 작용하여 수직으로 광이 방출되게 되는 것이다.
도 8에는 상기 기판(10)에 형성된 나노홀(12)의 다양한 형상, 크기 및 배열 패턴에 대응되게 나노로드 LED구조체(20)가 형성되는 상태를 도시하였다.
즉, 본 발명은 도 8에 도시된 바와 같이 상기 나노홀(12)의 형상, 크기 및 배열 패턴의 변화를 통해 상기 나노홀(12)에 박막 증착되는 상기 나노로드 LED구조체(20)의 단면 형상, 단면 크기 및 상호간의 간격을 변화시켜 발광 파장의 반치폭(FWHM; full width at half maximum) 및 파장의 위치를 조절할 수 있게 된다.
상기 패시베이션층(30)은 도 9의 (a)에 도시된 바와 같이 상기 기판(10)의 상부에 상기 복수개의 나노로드 LED구조체(20) 전체를 커버할 수 있는 두께로 패시베이션 물질이 코팅되되, 도 9의 (b)에 도시된 바와 같이 상기 상단 n-GaN층 일부가 노출될 수 있도록 상단부가 에칭되어 형성된 구성이다.
여기서, 코팅되는 상기 패시베이션 물질은 폴리실라잔(Polysilazane), 유리(Glass), 폴리이미드(Polyimide)가 될 수 있다.
본 발명의 일실시예에서 상기 패시베이션 물질로서의 폴리이미드(Polyimide)는 스핀 코터(spin-coater)장비를 사용하여 코팅 증착할 수 있고, 스핀 코터의 속도는 10~500rpm이 될 수 있다.
상기 패시베이션층(30)의 코팅 두께는 상기 나노로드 LED구조체(20)의 길이에 따라 10nm~10um로 다양하게 될 수 있다.
상기 패시베이션층(30)의 코팅이 끝난 후 소프트-베이킹(soft-baking)을 진행하는데, 상기 소프트-베이킹의 온도는 10~250℃가 가능하고, 시간은 10초~1시간까지 다양하다.
일예로 상기 소프트-베이킹은 약 120℃의 온도에서 3분간 진행할 수 있다.
또한, 상기와 같이 복수개의 나노로드 LED구조체(20) 전체를 커버할 수 있는 두께로 형성된 패시베이션층(30)은 도 9의 (b)에 도시된 바와 같이 상기 상단 n-GaN층 일부가 노출될 수 있도록 상단부가 에칭된다.
여기서 중요한 점은 노출되는 층은 오직 상단 n-GaN층에만 국한되어야 한다.
왜냐하면 양자우물 활성층 또는 터널접합층이 노출되는 경우 누설전류가 발생되기 때문이다.
또한, 상기 패시베이션층(30)의 상부로 상기 상단 n-GaN층 일부를 노출시키는 이유는 후술할 오믹 메탈전극층(50)과 오믹(ohmic)접촉을 만들기 위함이다.
상기 패시베이션층(30)의 에칭 작업을 통해 상부로 노출되는 상기 상단 n-GaN층의 두께(길이)는 5nm~5um로 다양하게 될 수 있다.
상기와 같은 패시베이션층(30)의 에칭 작업이 끝나면 하드-베이킹(hard-baking)을 진행하는데, 상기 하드-베이킹의 온도는 100~600℃가 가능하고, 시간은 30초~3시간까지 가능하다.
일예로 상기 하드-베이킹은 약 250℃의 온도에서 30분 동안 진행할 수 있다.
상기 하부 메탈전극층(40)은 n형 전류 주입을 위해 도 10에 도시된 바와 같이 상기 기판(10)의 하면에 증착되는 구성이다.
상기 오믹 메탈전극층(50)은 n형 전류 주입을 위해 도 10에 도시된 바와 같이 상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층(30)의 상면에 증착되는 구성이다.
상기 하부 메탈전극층(40) 및 상기 오미 메탈전극층(50)은 보통 2개의 층으로 이루어져 있고, 1층에는 Au, 2층에는 Ni이 사용되고, 아니면 1층에는 Au, 2층에는 Ti이 사용될 수도 있으나, 각층에는 다음과 같은 Al, Au, Ag, In, Fe, Mo, Pt, Ni, Ti 금속들이 모두 사용될 수 있으며 교차로 사용될 수도 있다.
상기 하부 메탈전극층(40) 및 상기 오믹 메탈전극층(50)의 두께는 각층이 1nm~1um까지 다양하게 사용될 수 있고, 증착에 사용되는 장비는 E-beam Evaporator, Sputtering 장비가 대표적이나 금속을 증착할 수 있는 장비는 모두 사용될 수 있다.
상기와 같이 하부 메탈전극층(40) 및 오미 메탈전극층(50)이 상하로 각각 증착됨으로써 상기 나노로드 LED구조층(20)은 빛의 발광이 가능한 소자가 된다.
상기 투명전극 ITO층(60)은 전류의 균일한 분배를 위한 구성으로 상기 오믹 메탈전극층(50)을 대체하거나, 상기 오믹 메탈전극층(50)의 상부에 증착되는 인듐주석산화물(ITO; Indium Tin Oxide)계로 이루어진 층이다.
상기 상부 메탈윈도우전극층(70)은 상기 나노로드 LED구조층(20)의 상부로 광의 추출이 가능하도록 소정 형상으로 상하 관통된 창(71)이 형성되고, 상기 창(71)의 측단으로 메탈(72)이 증착되되, 상기 창(71) 부분이 상기 오믹 메탈전극층(50) 또는 상기 투명전극 ITO층(60)의 상부에 위치되게 증착되는 구성이다.
상기 상부 메탈윈도우전극층(70)에 형성된 창(71)의 형상은 추출되는 광의 효율을 향상시키기 위하여 도 11에 도시된 것과 같은 사각형은 물론 원형, 삼각형, 육각형, 팔각형 등의 형상으로 제작이 가능하다.
상기 상부 메탈 윈도우전극층(70)은 보통 2개의 층로 이루어져 있고, 1층에는 Au, 2층에는 Ni이 사용되고, 아니면 1층에는 Au, 2층에는 Ti이 사용될 수도 있으나, 각층에는 다음과 같은 Al, Au, Ag, In, Fe, Mo, Pt, Ni, Ti 금속들이 모두 사용될 수 있으며 교차로 사용될 수도 있다.
그리고, 총 2층이 아닌, 1~10 멀티층이 될 수도 있다.
오믹 메탈전극층(50), 투명전극 ITO층(60) 및 상부 메탈윈도우전극층(70)의 관계에서는 도 11의 (a)에 도시된 바와 같이 오믹 메탈전극층(50), 투명전극 ITO층(60) 및 상부 메탈윈도우전극층(70)이 순차적으로 적층되며 증착될 수 있다.
한편, 상기 상부 메탈윈도우전극층(70)의 추출되는 광의 효율을 향상시키기 위하여 오믹 메탈전극층(50) 또는 투명전극 ITO층(60) 중 어느 하나가 제거된 구조로 증착될 수도 있다.
즉, 도 11의 (b)에 도시된 바와 같이 투명전극 ITO층이 제거된 상태로 오믹 메탈전극층(50)에 상부 메탈윈도우전극층(70)이 증착될 수 있고, 도 11의 (c)에 도시된 바와 같이 오믹 메탈전극층이 제거된 상태로 투명전극 ITO층(60)에 상부 메탈윈도우전극층(70)이 증착될 수도 있다.
도 12는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드에 의해 제작된 광 소자의 광학현미경 측정 이미지이다.
도 12를 살펴보면 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 소자는 상부 발광 윈도우층의 지름 크기가 5μm이내의 크기인 것을 확인할 수 있다.
도 13은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드소자의 전류-전압의 측정 결과를 도시한 그래프이다.
도 13을 살펴보면 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 소자는 광방출이 동작하는 문턱전압이 2.49V인 것을 확인할 수 있다.
도 14는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드소자의 전기루미네선스 측정 결과를 도시한 그래프이다.
도 14를 살펴보면 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드는 발광 중심 파장이 502.2nm이고, 반치폭(FWHM)이 0.98nm인 수직 광을 방출하는 것을 확인할 수 있다.
도 15는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 열방출 효과에 따른 효율 저하 특성을 도시한 그래프이다.
도 15를 살펴보면 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드는 장시간 동작시간에서 발광효율 저하율이 5.4%인 것을 확인할 수 있다.
도 16은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 FDTD 시뮬레이션 결과 이미지이다.
도 16을 살펴보면, 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드의 광결정 효과가 증빙되었고, 수직 광을 방출하는 것을 확인할 수 있다.
이상에서는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드를 살펴보았고, 이하에서는 도면을 참조하여 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법에 대해 살펴보기로 한다.
도 17은 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법의 흐름도이다.
도 17을 살펴보면, 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법은 나노홀 패터닝 단계(S10)와, 나노로드 형성 단계(S20)와, 패시베이션층 형성 단계(S30)와, 패시베이션층 에칭 단계(S40)와, 하부 메탈전극층 증착 단계(S50)와, 오믹 메탈전극층 증착 단계(S60)와, 투명전극 ITO층 증착 단계(S70)와, 상부 메탈윈도우전극층 증착 단계(S80)를 포함한다.
각 단계에 포함된 수직 광방출 나노로드 레이저 다이오드를 구성하는 구체적인 구성요소는 전술한 바 있으므로 이에 대한 상세한 설명은 생략하고, 이하에서는 본 발명의 일실시예에 따른 수직 광방출 나노로드 레이저 다이오드 제조 방법의 흐름도에 집중하여 설명하기로 한다.
상기 나노홀 패터닝 단계(S10)는 기판(10)의 상부에 마스크층(11)을 증착하고, 상기 마스크층(11)에 포토레지스트를 증착한 후 도 2 및 도 3에 도시된 것과 같이 소정의 형상, 크기 및 패턴으로 복수개의 나노홀(12)을 형성하는 단계이다.
상기 나노로드 형성 단계(S20)는 도 4 내지 도 8에 도시된 것과 같이 상기 복수개의 나노홀(12) 각각에 상하 일정 길이를 갖도록 박막 증착하되, 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는 복수개의 나노로드 LED구조체(20)을 형성하는 단계이다.
패시베이션층 형성 단계(S30)는 도 9의 (a)에 도시된 것과 같이 상기 기판(10)의 상부에 상기 복수개의 나노로드 LED구조체(20) 전체를 커버할 수 있는 두께로 폴리이미드와 같은 패시베이션 물질을 코팅하여 패시베이션층(30)을 형성하는 단계이다.
상기 패시베이션층 에칭 단계(S40)는 도 9의 (b)에 도시된 바와 같이 상기 패시베이션층(30)의 상단부를 에칭하여 상기 패시베이션층(30)의 상부로 상기 상단 n-GaN층 일부를 노출시키는 단계이다.
상기 하부 메탈전극층 증착 단계(S50)는 도 10에 도시된 바와 같이 상기 기판(10)의 하면에 하부 메탈전극층(40)을 증착하는 단계이다.
상기 오믹 메탈전극층 증착 단계(S60)는 도 9의 (b)에 도시된 상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층(30)의 상면에 도 10에 도시된 바와 같이 오믹 메탈전극층(50)을 증착하는 단계이다.
상기 투명전극 ITO층 증착 단계(S70) 도 11에 도시된 바와 같이 상기 오믹 메탈전극층(50)을 대체하거나, 상기 오믹 메탈전극층(50)의 상부에 인듐주석산화물(ITO; Indium Tin Oxide)계의 투명전극 ITO층(60)을 증착하는 단계이다.
상기 상부 메탈윈도우전극층 증착 단계(S80)는 도 11에 도시된 바와 같이 소정 형상으로 상하 관통된 창(71)이 형성되고, 상기 창(71)의 측단으로 메탈(72)이 증착된 상부 메탈윈도우전극층(70)을 상기 창(71) 부분이 상기 오믹 메탈전극층(50) 또는 상기 투명전극 ITO층(60)의 상부에 위치되게 증착하는 단계이다.
앞에서 설명되고 도면에서 도시된 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법은 본 발명을 실시하기 위한 하나의 실시예에 불과하며, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 이하의 특허청구범위에 기재된 사항에 의해서만 정하여지며, 본 발명의 요지를 벗어남이 없이 개량 및 변경된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속한다고 할 것이다.
10 기판
20 나로로드 LED구조체
30 패시베이션층
40 하부 메탈전극층
50 오믹 메탈전극층
60 투명전극 ITO층
70 상부 메탈윈도우전극층
S10 나노홀 패터닝 단계
S20 나노로드 형성 단계
S30 패시베이션층 형성 단계
S40 패시베이션층 에칭 단계
S50 하부 메탈전극층 증착 단계
S60 오믹 메탈전극층 증착 단계
S70 투명전극 ITO층 증착 단계
S80 상부 메탈윈도우전극층 증착 단계

Claims (7)

  1. 상면에 복수개의 나노홀이 형성된 기판과;
    상기 복수개의 나노홀 각각에 상하 일정 길이를 갖도록 박막 증착되되, 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는 복수개의 나노로드 LED구조체와;
    상기 기판의 상부에 상기 복수개의 나노로드 LED구조체 전체를 커버할 수 있는 두께로 패시베이션 물질이 코팅되되, 상기 상단 n-GaN층 일부가 노출될 수 있도록 상단부가 에칭된 패시베이션층과;
    상기 기판의 하면에 증착된 하부 메탈전극층과;
    상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층의 상면에 증착된 오믹 메탈전극층을; 포함하되,
    상기 터널접합층은 Al, Au, In, Ga, MoS2, 그라핀, AlN, InGaN, AlGaN, AlInGaN 또는 GaN 중 어느 하나로 이루어진 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드.
  2. 제1항에 있어서,
    상기 오믹 메탈전극층을 대체하거나, 상기 오믹 메탈전극층의 상부에 증착되는 인듐주석산화물(ITO; Indium Tin Oxide)계의 투명전극 ITO층과;
    소정 형상으로 상하 관통된 창이 형성되고, 상기 창의 측단으로 메탈이 증착되되, 상기 창 부분이 상기 오믹 메탈전극층 또는 상기 투명전극 ITO층의 상부에 위치되게 증착되는 상부 메탈윈도우전극층을; 더 포함하는 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드.
  3. 제1항에 있어서,
    상기 나노로드 LED구조체는,
    하단 n-GaN층, 양자우물 활성층, p-GaN층, p+-GaN층, 터널접합층, n+-GanN층, 상단 n-GaN층이 순차적으로 적층된 구조;
    하단 n-GaN층, 양자우물 활성층, p-GaN층, 터널접합층, 상단 n-GaN층이 순차적으로 적층된 구조;
    하단 n-GaN층, 터널접합층, p-GaN층, 양자우물 활성층, 상단 n-GaN층이 순차적으로 적층된 구조; 또는
    하단 n-GaN층, p+-GaN층, 터널접합층, n+-GaN층, p-GaN층, 양자우물 활성층, 상단 n-GaN층이 순차적으로 적층된 구조; 중 어느 하나의 구조를 갖는 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드.
  4. 제1항에 있어서,
    상기 양자우물 활성층은 서로 다른 제1 질화물과 제2 질화물이 복수개의 층으로 교차하여 적층된 구조를 갖되, 상기 제1 질화물은 GaN, InN, AlGaN, AlInGaN 또는 AlN 중 어느 하나로 이루어지고, 상기 제2 질화물은 InGaN, InN, AlGaN, AlInGaN, GaN 또는 AlN 중 어느 하나로 이루어진 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 나노홀의 형상, 크기 및 배열 패턴의 변화를 통해 상기 나노홀에 박막 증착되는 상기 나노로드 LED구조체의 단면 형상, 단면 크기 및 상호간의 간격을 변화시켜 발광 파장의 반치폭(FWHM; full width at half maximum) 및 파장의 위치를 조절하는 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드.
  6. 기판의 상부에 마스크층을 증착하고, 상기 마스크층에 포토레지스트를 증착한 후 소정의 형상, 크기 및 패턴으로 복수개의 나노홀을 형성하는 나노홀 패터닝 단계와;
    상기 복수개의 나노홀 각각에 상하 일정 길이를 갖도록 박막 증착하되, 하단 n-GaN층과 상단 n-GaN층 사이에 양자우물 활성층, p-GaN층, 터널접합층이 포함된 구조를 갖는 복수개의 나노로드 LED구조체를 형성하는 나노로드 형성 단계와;
    상기 기판의 상부에 상기 복수개의 나노로드 LED구조체 전체를 커버할 수 있는 두께로 패시베이션 물질을 코팅하여 패시베이션층을 형성하는 패시베이션층 형성 단계와;
    상기 패시베이션층의 상단부를 에칭하여 상기 패시베이션층의 상부로 상기 상단 n-GaN층 일부를 노출시키는 패시베이션층 에칭 단계와;
    상기 기판의 하면에 하부 메탈전극층을 증착하는 하부 메탈전극층 증착 단계와;
    상기 상단 n-GaN층 일부가 노출된 상기 패시베이션층의 상면에 오믹 메탈전극층을 증착하는 오믹 메탈전극층 증착 단계를; 포함하되,
    상기 나노로드 형성 단계에서의 터널접합층은 Al, Au, In, Ga, MoS2, 그라핀, AlN, InGaN, AlGaN, AlInGaN 또는 GaN 중 어느 하나로 이루어진 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드 제조 방법.
  7. 제6항에 있어서,
    상기 오믹 메탈전극층을 대체하거나, 상기 오믹 메탈전극층의 상부에 인듐주석산화물(ITO; Indium Tin Oxide)계의 투명전극 ITO층을 증착하는 투명전극 ITO층 증착 단계와;
    소정 형상으로 상하 관통된 창이 형성되고, 상기 창의 측단으로 메탈이 증착된 상부 메탈윈도우전극층을 상기 창 부분이 상기 오믹 메탈전극층 또는 상기 투명전극 ITO층의 상부에 위치되게 증착하는 상부 메탈윈도우전극층 증착 단계를; 더 포함하는 것을 특징으로 하는 수직 광방출 나노로드 레이저 다이오드 제조 방법.
KR1020230061226A 2022-10-20 2023-05-11 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법 KR102608234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/014339 WO2024085477A1 (ko) 2022-10-20 2023-09-21 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220135801 2022-10-20
KR1020220135801 2022-10-20
KR20220163694 2022-11-30
KR1020220163694 2022-11-30

Publications (1)

Publication Number Publication Date
KR102608234B1 true KR102608234B1 (ko) 2023-11-30

Family

ID=88968330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230061226A KR102608234B1 (ko) 2022-10-20 2023-05-11 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102608234B1 (ko)
WO (1) WO2024085477A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050090186A (ko) * 2004-03-08 2005-09-13 엘지전자 주식회사 발광 다이오드의 제조 방법
KR20070081482A (ko) * 2006-02-13 2007-08-17 오인모 가장자리 엔형 오믹접촉 전극 구조를 갖는 차세대 피사이드다운 구조의 수직형 발광소자
KR20080074363A (ko) * 2007-02-08 2008-08-13 삼성전기주식회사 열적 안정성이 우수한 질화물계 반도체 발광소자
JP2009033181A (ja) * 2007-07-30 2009-02-12 Samsung Electro Mech Co Ltd 光子結晶発光素子
KR20150007641A (ko) * 2013-07-12 2015-01-21 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20210062028A (ko) * 2018-09-10 2021-05-28 크래요나노 에이에스 광을 방출하거나 감지하기 위한 구조체를 구비한 반도체 디바이스

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050090186A (ko) * 2004-03-08 2005-09-13 엘지전자 주식회사 발광 다이오드의 제조 방법
KR20070081482A (ko) * 2006-02-13 2007-08-17 오인모 가장자리 엔형 오믹접촉 전극 구조를 갖는 차세대 피사이드다운 구조의 수직형 발광소자
KR20080074363A (ko) * 2007-02-08 2008-08-13 삼성전기주식회사 열적 안정성이 우수한 질화물계 반도체 발광소자
JP2009033181A (ja) * 2007-07-30 2009-02-12 Samsung Electro Mech Co Ltd 光子結晶発光素子
KR20150007641A (ko) * 2013-07-12 2015-01-21 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20210062028A (ko) * 2018-09-10 2021-05-28 크래요나노 에이에스 광을 방출하거나 감지하기 위한 구조체를 구비한 반도체 디바이스

Also Published As

Publication number Publication date
WO2024085477A1 (ko) 2024-04-25

Similar Documents

Publication Publication Date Title
JP3623713B2 (ja) 窒化物半導体発光素子
US20100240162A1 (en) Manufacturing method of light emitting diode including current spreading layer
JP2002016312A (ja) 窒化物系半導体素子およびその製造方法
JP4305554B2 (ja) 半導体レーザの製造方法
KR20120057298A (ko) 발광 소자 및 그 제조 방법
JP2008515180A (ja) テクスチャード発光ダイオード
JP2008311317A (ja) 半導体発光素子
JP4757586B2 (ja) 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
US8189635B2 (en) Laser diode having nano patterns and method of fabricating the same
US6909108B2 (en) Structure of quantum dot light emitting diode and method of fabricating the same
KR102608234B1 (ko) 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법
KR20180061093A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
KR100794121B1 (ko) 발광 다이오드
US20140054753A1 (en) Nano-meshed structure pattern on sapphire substrate by metal self-arrangement
KR20180060585A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
JP5858659B2 (ja) フォトニック結晶面発光レーザおよびその製造方法
US9876136B2 (en) Separation method of GaN substrate by wet etching
KR100786530B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR101613557B1 (ko) 질화물 반도체 소자 및 그 제조방법
WO2018025805A1 (ja) 半導体発光素子及びその製造方法
US9397262B2 (en) Optoelectronic semiconductor chip and method for the production thereof
US8530255B2 (en) Method of manufacturing semiconductor laser, semiconductor laser, optical pickup, optical disk device, method of manufacturing semiconductor device, semiconductor device, and method of growing nitride type group III-V compound semiconductor layer
JP2008091664A (ja) 発光素子及び照明装置並びに光ピックアップ
KR101346802B1 (ko) 개선된 광 추출 효율을 갖는 발광다이오드 및 그것을 제조하는 방법
KR102110458B1 (ko) 발광다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant