KR100786530B1 - 반도체 레이저 다이오드 및 그 제조방법 - Google Patents

반도체 레이저 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100786530B1
KR100786530B1 KR1020060008814A KR20060008814A KR100786530B1 KR 100786530 B1 KR100786530 B1 KR 100786530B1 KR 1020060008814 A KR1020060008814 A KR 1020060008814A KR 20060008814 A KR20060008814 A KR 20060008814A KR 100786530 B1 KR100786530 B1 KR 100786530B1
Authority
KR
South Korea
Prior art keywords
layer
ridge
wave guide
forming
clad
Prior art date
Application number
KR1020060008814A
Other languages
English (en)
Other versions
KR20070078507A (ko
Inventor
최윤호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060008814A priority Critical patent/KR100786530B1/ko
Publication of KR20070078507A publication Critical patent/KR20070078507A/ko
Application granted granted Critical
Publication of KR100786530B1 publication Critical patent/KR100786530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3425—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers comprising couples wells or superlattices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로서, p-웨이브 가이드층 상부에 보호막을 패터닝하여 윈도우를 형성한 후, 상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 p-클래드층을 측면 성장 방법(Lateral Epitaxial Overgrowth : LEO)으로 성장시켜 리지(Ridge) 구조를 형성하는 것을 특징으로 한다.
본 발명에 의하면, 리지 구조를 상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 측면 성장 방법에 의하여 형성함으로써, 건식 식각 공정에 의한 플라즈마 손상을 피할 수 있어 광 손실 및 누설 전류를 최소화할 수 있으며, 제조 공정을 단순화 할 수 있다.
그리고, 측면 성장 방법에 의하여 형성된 리지 구조는 리지의 상부 영역이 하부 영역의 폭보다 넓게 형성되므로 접촉 저항이 감소하여 문턱 전류를 줄일 수 있으며, 그로 인해 동작 전압을 감소시킬 수 있다.
문턱 전류, 누설 전류, 리지, 측면 성장, 건식 식각

Description

반도체 레이저 다이오드 및 그 제조방법{ Semiconductor laser diode and Fabricating method thereof }
도 1은 종래의 질화물계 반도체 레이저 다이오드의 일 실시예를 나타낸 단면도.
도 2는 종래의 질화물계 반도체 레이저 다이오드의 다른 실시예를 나타낸 단면도.
도 3은 종래의 질화물계 반도체 레이저 다이오드의 리지 영역에서 전류의 퍼짐을 나타낸 도면.
도 4는 활성층으로부터의 거리에 따른 문턱 전류의 변화를 나타낸 그래프.
도 5a 내지 도 5d는 종래의 반도체 레이저 다이오드의 제조방법의 실시예를 나타낸 단면도.
도 6a 내지 도 6d는 본 발명의 반도체 레이저 다이오드의 제조방법의 일 실시예를 나타낸 단면도.
도 7은 본 발명의 반도체 레이저 다이오드의 일 실시예를 나타낸 단면도.
도 8은 본 발명의 반도체 레이저 다이오드의 다른 실시예를 나타낸 단면도.
도 9a 내지 도 9d는 본 발명의 반도체 레이저 다이오드의 제조방법의 다른 실시예를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 기판 110 : n-컨택트층
120 : n-클래드층 130 : n-웨이브 가이드층
140 : 활성층 150 : 전자 차단층
160 : p-웨이브 가이드층 170 : 보호막
175 : 윈도우 180 : p-클래드층
190 : p-컨택트층 200 : p-패드 전극
210 : n-패드 전극 250 : 리지
본 발명은 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로서, 특히 p-웨이브 가이드층 상부에 보호막을 패터닝하여 윈도우를 형성한 후, 상기 윈도우 를 통하여 노출된 p-웨이브 가이드층 상부에 p-클래드층을 측면 성장 방법으로 성장시켜 리지 구조를 형성함으로써, 동작 특성을 향상시킨 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.
최근 반도체 레이저 다이오드는 광의 주파수 폭이 좁고 지향성이 첨예하다는 이유로 광 통신, 다중 통신, 우주 통신과 같은 곳에서 실용화되어 가고 있으며, 아울러 고속 레이저 프린팅이나 컴팩트 디스크 플레이어(Compact Disk Player : CDP) 및 컴팩트 디스크 재생/기록 장치와 같은 광 저장 장치 등에서 폭 넓게 사용되고 있다.
특히, 질화물계 반도체 레이저 다이오드는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 넓은 밴드 갭 에너지에 의해 자외선 영역에서 녹색영역으로 이어지는 단파장의 발진 파장을 제공하기 때문에 광 저장 장치의 광원용으로 주목 받고 있다.
또한, 질화물계 반도체 레이저 다이오드는 비소(As)를 주성분으로 사용하지 않으므로 환경 친화적인 면에서도 높은 호응을 얻고 있다.
광 저장 장치의 광원용으로 사용되는 반도체 레이저 다이오드는 단일 모드 및 고출력 특성을 만족시켜야 하며, 이를 위해 리지 웨이브 가이드(Ridge Waveguide)를 구비하여 주입되는 전류를 제한함으로써, 임계 전류를 낮추고 단일 모드만이 이득을 가지도록 하고 있다.
도 1은 종래의 질화물계 반도체 레이저 다이오드의 일 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 기판(10)의 상부에 n-컨택트층(11), n-클래드층(12), n-웨이브 가이드층(13), 활성층(14), 전자 차단층(15)(Electron Blocking Layer : EBL), p-웨이브 가이드층(16)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(16)부터 상기 n-컨택트층(11)의 일부분까지 메사(mesa) 식각 되어 n-컨택트층(11)의 일부가 노출되어 있고,
상기 p-웨이브 가이드층(16)의 상부에는 중앙 부분이 돌출되어 있는 p-클래 드층(17)이 형성되어 있으며, 상기 돌출된 p-클래드층(17)의 상부에는 p-컨택트층(18)이 형성되어 리지(Ridge)를 이루고 있고,
상기 리지의 측면과 상기 p-클래드층(17)의 상부에 보호막(19)이 형성되어 있고,
상기 p-컨택트층(18) 및 상기 보호막(19)의 일부를 감싸며 p-패드 전극(20)이 형성되어 있고, 상기 노출된 n-컨택트층(11) 상부에 n-패드 전극(21)이 형성되어 이루어진다.
이와 같이, p-패드 전극(20)과 n-패드 전극(21)이 같은 평면 상에 형성되는 구조를 Top-Top 방식이라고 한다.
Top-Top 방식의 경우, 상기 기판(10)으로 절연 물질인 사파이어 기판을 사용하기 때문에, 상기 p-웨이브 가이드층(16)부터 상기 n-컨택트층(11)의 일부분까지 메사(mesa) 식각하여 n-컨택트층(11)의 일부를 노출시킨 후, n-패드 전극(21)을 형성하게 된다.
도 2는 종래의 질화물계 반도체 레이저 다이오드의 다른 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 기판(10)의 상부에 n-컨택트층(11), n-클래드층(12), n-웨이브 가이드층(13), 활성층(14), 전자 차단층(15)(Electron Blocking Layer : EBL), p-웨이브 가이드층(16)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(16)의 상부에는 중앙 부분이 돌출되어 있는 p-클래 드층(17)이 형성되어 있으며, 상기 돌출된 p-클래드층(17)의 상부에는 p-컨택트층(18)이 형성되어 리지(Ridge)를 이루고 있고,
상기 리지의 측면과 상기 p-클래드층(17)의 상부에 보호막(19)이 형성되어 있고,
상기 p-컨택트층(18) 및 상기 보호막(19)의 일부를 감싸며 p-패드 전극(20)이 형성되어 있고, 상기 기판(10) 하부에 n-패드 전극(21)이 형성되어 이루어진다.
이와 같이, 기판(10)의 하부에 n-패드 전극(21)이 형성되는 구조를 Top-Down 방식이라 하는데, 여기서 상기 기판(10)으로는 도전성 기판 예를 들면, n-GaN 기판이 사용된다.
즉, 최근에 GaN 기판 제조 기술의 눈부신 발전에 힘입어 수백 ㎛ 두께의 저결함을 가지는 n-GaN 기판을 이용할 수 있게 되었으며, 따라서 도 2와 같은 Top-Down 방식의 레이저 다이오드를 제작할 수 있게 되었다.
종래의 질화물계 반도체 레이저 다이오드에서는, 도 3에서 보는 바와 같이 리지 웨이브 가이드를 통해 수직 방향으로 전달되는 p형 캐리어가 활성층(30) 상부에 위치하는 p-클래드층(50) 및 p-웨이브 가이드층(40)을 통해 측면으로 이동할 수 있으며, 이와 같이 상기 p-클래드층(50) 및 p-웨이브 가이드층(40)의 측면으로 이동하는 캐리어는 활성층(30)에서의 발광 재결합에 참여하지 못하게 된다.
따라서, 레이저 공진을 위해 필요한 충분한 수의 캐리어가 공급되지 못하게 되고, 그로 인해 반도체 레이저 다이오드의 문턱 전류가 증가되어 소자의 성능이 저하되는 문제점이 있다.
이때, 상기 p-클래드층(50) 및 p-웨이브 가이드층(40)의 측면으로 이동하는 캐리어의 정도는 리지 구조의 제작 공정에서 식각되는 깊이에 의존하게 된다.
다시 말하면, 상기 p-클래드층(50) 및 p-웨이브 가이드층(40)의 측면으로 이동하는 캐리어의 양은 상기 활성층(30)으로부터 상기 식각된 면까지의 거리(d)에 의존하게 된다.
따라서, 활성층(30)으로부터 상기 식각된 면까지의 거리(d)에 따라 반도체 레이저 다이오드의 문턱 전류 값이 달라지게 되는데, 이를 도 4에 도시하였다.
이에 도시된 바와 같이, p-클래드층에서 거리(d)가 커질수록 반도체 레이저 다이오드의 문턱 전류 값이 커지는 것을 볼 수 있다. 따라서, 반도체 레이저 다이오드의 문턱 전류를 최소화하기 위해 거리(d)를 최적화할 수 있어야 한다.
도 5a 내지 도 5d는 종래의 반도체 레이저 다이오드의 제조방법의 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 먼저 기판(60) 상부에 n-컨택트층(61), n-클래드층(62), n-웨이브 가이드층(63), 활성층(64), 전자 차단층(65)(Electron Blocking Layer : EBL), p-웨이브 가이드층(66), p-클래드층(67), p-컨택트층(68)을 순차적으로 적층한다(도 5a).
다음으로, 상기 p-컨택트층(68) 상부에 마스크를 형성한 후, 상기 p-컨택트층(68) 및 상기 p-클래드층(67)의 일부를 식각하여 리지(80)를 형성한다(도 5b).
여기서, 상기 식각은 반응성 이온 에칭(Reactive Ion Etching : RIE)과 같은 건식 식각을 이용하는데, 이때 질화물 반도체를 에칭하기 위해서 Cl2, CCl4, SiCl4 등과 같은 염소계의 가스가 이용되며, 이 경우 식각률은 50 ~ 200 ㎚/min 정도의 값을 가진다.
그 후, 상기 리지(80)의 측면과 상기 p-클래드층(67) 상부를 감싸며 보호막(69)을 형성한다(도 5c).
즉, 보호막(69)을 상기 리지(80)의 측면과 상기 p-클래드층(67)의 상부면과 상기 p-컨택트층(68)을 감싸며 형성한 후, 포토 리소그래피 공정을 통해 p-컨택트층(68) 상부에 형성된 보호막을 노출시키고, 건식 및 습식 식각 공정을 통해 상기 p-컨택트층(68) 상부에 형성된 보호막을 제거한다.
이어서, 상기 보호막(69) 및 상기 p-컨택트층(68)을 감싸며 p-패드 전극(70)을 형성하고, 상기 기판(60) 하부에 n-패드 전극(71)을 형성한다(도 5d).
종래의 반도체 레이저 다이오드의 제조방법에 있어서, 리지(80)는 건식 식각 공정을 통하여 형성하였는데, 이 경우 식각 깊이에 대한 정확한 제어가 요구된다.
즉, 앞서 살펴본 바와 같이 상기 식각 깊이에 따라 문턱 전류의 값이 달라지기 때문에 문턱 전류를 최소화하기 위해서는 상기 식각 깊이에 대한 정확한 제어가 필요하게 된다.
그리고, 건식 식각 공정을 통하여 리지(80)를 형성하는 경우, 상기 리지(80) 의 측면과 p-클래드층(67)의 상부면이 식각에 의한 손상을 입게 되어 누설 전류(Leakage Current) 및 신뢰성에 문제를 일으키게 된다.
즉, 건식 식각으로 인하여 리지(80)의 측면과 p-클래드층(67)의 상부면이 플라즈마 손상을 입게 되는데, 이는 많은 결정학적 결함을 포함하고 있는 상태로 소자에 전압을 인가하는 경우 누설 전류의 통로로 작용하여 레이저 발진의 동작 전류를 높이는 역할을 하게 된다.
또한, 광 저장 장치의 광원으로 사용되는 반도체 레이저 다이오드는 단일 모드 및 고출력 동작 특성을 가져야 하는데, 이를 위해서는 리지(80)의 폭을 2㎛ 이하로 미세화하여 설계하여야 한다.
따라서, p-컨택트층(68) 상부에 형성된 보호막의 제거를 위한 포토 리소그래피 공정의 성능을 높이는 것이 필수 불가결하게 되어 제조 공정의 정확도 및 복잡도가 증가하는 문제점이 있다.
따라서, 본 발명의 목적은 p-웨이브 가이드층 상부에 보호막을 패터닝하여 윈도우를 형성한 후, 상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 질화물 반도체층을 측면 성장 방법으로 성장시켜 리지 구조를 형성함으로써, 건식 식각 공정에 따른 플라즈마 손상이 없어 누설 전류를 줄일 수 있고 신뢰성을 향상시킬 수 있는 반도체 레이저 다이오드 및 그 제조방법을 제공하는데 있다.
본 발명의 반도체 레이저 다이오드의 일 실시예는, 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고, 상기 p-웨이브 가이드층의 상부에는 p-클래드층으로 이루어지며, 일정한 폭을 가지는 하부 영역과 상기 하부 영역 상부에 형성되고, 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 리지(Ridge)가 형성되어 있고, 상기 p-웨이브 가이드층의 상부에는 상기 리지의 하부 영역을 감싸며 상호 이격된 보호막이 형성되어 있고, 상기 리지의 상부 영역 상부에는 p-컨택트층이 형성되어 있고, 상기 리지의 상부 영역과 상기 p-컨택트층과 상기 보호막의 상부를 감싸며 p-패드 전극이 형성되어 있고, 상기 기판 하부에 n-패드 전극이 형성되어 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 다른 실시예는, 기판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고, 상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(mesa) 식각 되어 n-컨택트층의 일부가 노출되어 있고, 상기 p-웨이브 가이드층의 상부에는 p-클래드층으로 이루어지며, 일정한 폭을 가지는 하부 영역과 상기 하부 영역 상부에 형성되고, 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 리지(Ridge)가 형성되어 있고, 상기 p-웨이브 가이드층의 상부에는 상기 리지의 하부 영역을 감싸며 상호 이격된 보호막이 형성되어 있고, 상기 리지의 상부 영역 상부에는 p-컨택트층이 형성되어 있고, 상기 리지의 상부 영역과 상기 p-컨택트층과 상 기 보호막의 상부를 감싸며 p-패드 전극이 형성되어 있고, 상기 노출된 n-컨택트층 상부에 n-패드 전극이 형성되어 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 제조방법의 제1 실시예는, 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계와, 상기 p-웨이브 가이드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계와, 상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계와, 상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 기판 하부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 제조방법의 제 2실시예는, 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계와, 상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(Mesa)식각하는 단계와, 상기 p-웨이브 가이드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계와, 상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계와, 상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 메사 식각으로 노출된 n-컨택트층 상부에 n-패드 전극 을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 제조방법의 제 3실시예는, 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계와, 상기 p-웨이브 가이드층 상부에 제1 p-클래드층을 형성하는 단계와, 상기 제1 p-클래드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계와, 상기 윈도우를 통하여 노출된 제1 p-클래드층 상부에 제2 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계와, 상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 기판 하부에 n-패드 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 제조방법의 제 4실시예는, 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계와, 상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(Mesa)식각하는 단계와, 상기 p-웨이브 가이드층 상부에 제1 p-클래드층을 형성하는 단계와, 상기 제1 p-클래드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계와, 상기 윈도우를 통하여 노출된 제1 p-클래드층 상부에 제2 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계와, 상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 메사 식각으로 노출된 n-컨택트층 상부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 6 내지 도 9를 참조하여 본 발명의 반도체 레이저 다이오드 및 그 제조방법에 대해 상세히 설명한다. 여기서, 동일 구성요소에는 동일한 번호를 부여하였다.
도 6a 내지 도 6d는 본 발명의 반도체 레이저 다이오드의 제조방법의 일 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 먼저 기판(100) 상부에 n-컨택트층(110), n-클래드층(120), n-웨이브 가이드층(130), 활성층(140), 전자 차단층(150)(Electron Blocking Layer : EBL), p-웨이브 가이드층(160)을 순차적으로 적층한다(도 6a).
여기서, 상기 기판(100)은 도전성있는 기판으로 질화물 기판인 것이 바람직하며, 특히 n-GaN 기판인 것이 바람직하다.
상기 기판(100)은 프리 스탠딩(Free Standing)된 기판으로서, 사파이어 기판 상에 질화물 반도체층을 일정한 두께로 형성시킨 후, 기계적인 래핑(Lapping) 공정을 수행하거나 레이저를 조사하여 사파이어 기판을 질화물 반도체층으로부터 분리함으로써 얻을 수 있다.
상기 기판(100) 상부에 형성되는 n-컨택트층(110), n-클래드층(120), n-웨이브 가이드층(130), 활성층(140), 전자 차단층(150), p-웨이브 가이드층(160)은 MOCVD(Metal Organic Chemical Vapor Deposition) 법에 의해 형성한다.
그리고, 상기 p-웨이브 가이드층(160)은 반도체 레이저 다이오드의 문턱 전류를 최소화하기 위해 정해진 두께 만큼만 성장시킨다.
즉, p-웨이브 가이드층(160)을 활성층(140)에서부터 p-웨이브 가이드층(160)의 표면에 이르는 거리(d)가 문턱 전류를 최소화하는 거리로 되기 위해 필요한 두께 만큼만 성장시킨다.
이때, MOCVD(Metal Organic Chemical Vapor Deposition) 법에 의해 p-웨이브 가이드층(160)을 성장시키면, 성장되는 두께를 정확히 제어할 수 있다. 따라서, 기존의 건식 식각 공정에 의하는 경우, 문턱 전류를 최소화하기 위한 식각 깊이의 제어에 따른 어려움을 해소할 수 있다.
다음으로, 상기 p-웨이브 가이드층(160) 상부에 보호막(170)을 증착한 후, 상기 보호막(170)을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)(175)를 형성한다(도 6b).
상기 보호막(170)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), Al2O3, HfO, TiO2 들 중에서 선택된 어느 하나의 물질로 이루어진다.
이때, 보호막(170)을 패터닝하여 윈도우(175)를 형성하는 경우, 상기 윈도우(175)의 폭은 0.5 ~ 20㎛로 하되, 단일 모드 및 고출력의 반도체 레이저 다이오드를 얻기 위해서는 1 ~ 2㎛가 되게 하는 것이 바람직하다.
여기서는 p-웨이브 가이드층(160) 상부에 보호막(170)을 증착하는 경우를 살 펴보았지만, 소자의 문턱 전류를 최소화하는 거리에 따라 p-웨이브 가이드층(160) 상부에 제1 p-클래드층을 일정 두께로 성장시킨 후, 보호막(170)을 증착시킬 수도 있다.
이어서, 상기 윈도우(175)를 통하여 노출된 p-웨이브 가이드층(160) 상부에 p-클래드층(180)을 성장시켜 리지(Ridge)(250)를 형성한 후, 상기 리지(250) 상부에 p-컨택트층(190)을 형성한다(도 6c).
여기서, 상기 p-클래드층(180)은 측면 성장 방법(Lateral Epitaxial Overgrowth : LEO)에 의해 성장되는데, 처음에 상기 보호막(170) 상에는 GaN이 성장하지 않으므로, 윈도우(175)상에만 결정핵이 형성된다.
이 후, 성장이 진행되면 고립한 결정핵이 점차 비대해져 서로 결합해 섬(Island)을 이루며, 상기 섬이 서로 연결되어 얇은 박막을 형성하여 상기 보호막(170)의 두께까지 성장되지만, 보호막(170) 상에는 GaN이 성장하지 않기 때문에 추형상으로 성장하여 피라미드 형상을 이루게 된다.
이때, 성장 조건을 조절하여 수평 방향의 성장 속도가 수직 방향의 성장 속도보다 빠르게 하면, 상기 보호막(170) 상에도 p-클래드층(180)이 성장되며, 결국 사다리꼴 형상을 가지게 된다.
즉, 상기 리지(250)는 상기 윈도우(175)에 의해 정해지는 폭을 가지는 하부 영역과 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어진다.
여기서, 상기 리지(250)는 p-클래드층(180)으로 이루어지는 것으로 나타내었지만, p-클래드층(180)뿐만 아니라 p-웨이브 가이드층(160) 및 p-클래드층(180)으로 이루어질 수도 있다.
앞서 살펴본 바와 같이, 상기 p-웨이브 가이드층(160)은 반도체 레이저 다이오드의 문턱 전류를 최소화하기 위해 정해진 두께 만큼만 성장시켰기 때문에, 이 후에 상기 윈도우(175) 상에서 이를 더 성장시킬 수 있으며, 이 경우 상기 리지는 p-웨이브 가이드층 및 상기 p-웨이브 가이드층 상부에 형성된 p-클래드층의 이중층으로 이루어지게 된다.
그리고, 소자의 문턱 전류를 최소화하는 거리에 따라 p-웨이브 가이드층(160) 상부에 제1 p-클래드층을 일정 두께로 성장시킨 후, 보호막(170)을 증착시킨 경우에는, 상기 윈도우(175)를 통하여 노출된 제1 p-클래드층 상부에 제2 p-클래드층을 성장시켜 리지를 형성하게 된다.
연이어, 상기 리지(250)의 상부 영역과 상기 p-컨택트층(190)과 상기 보호막(170)을 감싸며 p-패드 전극(200)을 형성한 후, 상기 기판(100) 하부에 n-패드 전극(210)을 형성한다(도 6d).
여기서, 상기 기판(100) 하부에 n-패드 전극(210)을 형성하기 전에, 열방출을 보다 용이하게 하기 위해 상기 기판(100)의 하부면을 래핑(Lapping) 및 폴리싱(Polishing)하는 연마 공정을 더 수행할 수 있다.
본 발명은 반도체 레이저 다이오드에 있어서, 리지 구조를 기존의 건식 식각 공정에 의해 형성하는 것이 아니라, 에피 성장을 이용하여 형성함으로써, 건식 식각으로 인한 플라즈마 손상이 없어 광 손실 및 누설 전류를 최소화할 수 있으며, 그로 인해 소자의 동작 특성을 향상시킬 수 있다.
그리고, 본 발명에 의하면 리지 구조를 상기 윈도우(175)를 통해 노출된 p-웨이브 가이드층(160) 상부에 형성함으로써, 복잡하고 정밀한 자기 정렬 공정이 필요 없어 제조 공정이 단순해지고 제조 공정 시간이 단축된다.
또한, 본 발명에 의해 형성된 리지 구조는 리지의 상부 영역이 사다리꼴 형상을 가져 리지의 하부 영역의 폭보다 넓으므로, 접촉 저항이 감소하여 문턱 전류를 줄일 수 있으며, 그로 인해 동작 전압을 감소시킬 수 있다.
도 7은 본 발명의 반도체 레이저 다이오드의 일 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 기판(100) 상부에 n-컨택트층(110), n-클래드층(120), n-웨이브 가이드층(130), 활성층(140), 전자 차단층(150)(Electron Blocking Layer : EBL), p-웨이브 가이드층(160)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(160)의 상부에는 일정한 폭을 가지는 하부 영역과 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 p-클래드층(180)이 형성되어 리지(Ridge)(250)를 이루고 있고,
상기 p-웨이브 가이드층(160)의 상부에는 상기 리지(250)의 하부 영역을 감싸며 상호 이격된 보호막(170)이 형성되어 있고,
상기 리지(250)의 상부 영역의 상부에는 p-컨택트층(190)이 형성되어 있고,
상기 리지(250)의 상부 영역과 상기 p-컨택트층(190)과 상기 보호막(180)의 상부를 감싸며 p-패드 전극(200)이 형성되어 있고, 상기 기판(100) 하부에 n-패드 전극(210)이 형성되어 이루어진다.
여기서, 상기 기판(100)은 질화물 기판으로, 특히 n-GaN 기판인 것이 바람직하며, 상기 n-컨택트층(110)은 n-GaN층으로 이루어진다.
상기 n-클래드층(120)은 InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어지며, 상기 n-웨이브 가이드층(130)은 활성층(140)보다 굴절률이 낮은 물질로 이루어지는데, 주로 n-GaN층으로 이루어진다.
상기 활성층(140)은 InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어지는 장벽층과 우물층의 단일 양자 우물 구조 또는 상기 장벽층과 우물층이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 이루어진다.
상기 전자 차단층(150)은 p형 질화물 화합물 반도체의 낮은 홀(Hole) 캐리어 농도와 이동도로 인한 전자의 오버 플로(Overflow)를 방지하기 위한 것으로서, Al 조성이 ~20% 인 얇은 AlGaN층으로 이루어진다.
상기 p-웨이브 가이드층(160)은 상기 활성층(140)보다 굴절률이 낮은 물질로 이루어지는데, 주로 p-GaN층으로 이루어진다.
상기 n-웨이브 가이드층(130) 및 p-웨이브 가이드층(150)과 상기 활성층 (140)과의 굴절률의 차이로 인하여 상기 활성층(340) 영역에서 생성되는 빛이 상기 활성층(140)을 벗어나지 않게 된다.
상기 p-클래드층(180)은 주입된 도전성 불순물이 다른 것을 제외하고는 상기 n-클래드층(120)과 동일한 물질층으로 이루어진다. 즉, 상기 p-클래드층(180)은 p-InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어진다.
상기 보호막(170)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), Al2O3, HfO, TiO2 들 중에서 선택된 어느 하나의 물질로 이루어진다.
상기 p-컨택트층(190)은 주입된 도전성 불순물이 다른 것을 제외하고는 상기 n-컨택트층(110)과 동일한 물질층으로 이루어지는데, p-GaN층인 것이 바람직하며 p-패드 전극(200)과의 접촉 저항을 낮추기 위해 p-클래드층(170)보다 높은 도핑 농도를 가진다.
상기 p-패드 전극(200) 및 n-패드 전극(210)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
이와 같이 구성된 본 발명의 반도체 레이저 다이오드에 있어서, 상기 리지(250)는 상기 보호막(170)의 상호 이격된 거리에 의해 정해지는 폭을 가지는 하부 영역과 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어진다.
여기서, 상기 리지(250)의 상부 영역이 하부 영역보다 넓은 폭을 가지기 때 문에 접촉 저항이 작아져 문턱 전류를 감소시킬 수 있게 된다.
도 8은 본 발명의 반도체 레이저 다이오드의 다른 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 기판(100)의 상부에 n-컨택트층(110), n-클래드층(120), n-웨이브 가이드층(130), 활성층(140), 전자 차단층(150)(Electron Blocking Layer : EBL), p-웨이브 가이드층(160)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(160)부터 상기 n-컨택트층(110)의 일부분까지 메사(mesa) 식각 되어 n-컨택트층(110)의 일부가 노출되어 있고,
상기 p-웨이브 가이드층(160)의 상부에는 일정한 폭을 가지는 하부 영역과 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 p-클래드층(180)이 형성되어 리지(Ridge)(250)를 이루고 있고,
상기 p-웨이브 가이드층(160)의 상부에는 상기 리지(250)의 하부 영역을 감싸며 상호 이격된 보호막(170)이 형성되어 있고,
상기 리지(250)의 상부 영역 상부에는 p-컨택트층(190)이 형성되어 있고,
상기 리지(250)의 상부 영역과 상기 p-컨택트층(190)과 상기 보호막(170)의 상부를 감싸며 p-패드 전극(200)이 형성되어 있고, 상기 노출된 n-컨택트층(110) 상부에 n-패드 전극(210)이 형성되어 이루어진다.
여기서, 상기 기판(100)은 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기 판, 실리콘(Si) 기판, 갈륨 아세나이드(GaAs) 기판 등을 사용할 수 있는데, 특히 사파이어 기판을 사용하는 것이 바람직하다.
도 9a 내지 도 9d는 본 발명의 반도체 레이저 다이오드의 제조방법의 다른 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 먼저 기판(100) 상부에 n-컨택트층(110), n-클래드층(120), n-웨이브 가이드층(130), 활성층(140), 전자 차단층(150)(Electron Blocking Layer : EBL), p-웨이브 가이드층(160)을 순차적으로 적층한다(도 9a).
다음으로, 상기 p-웨이브 가이드층(160)부터 상기 n-컨택트층(110)의 일부분까지 메사(Mesa)식각하여 상기 n-컨택트층(110)의 일부를 상부로부터 노출시킨다(도 9b).
이어서, 상기 p-웨이브 가이드층(160) 상부에 보호막(170)을 증착한 후, 상기 보호막(170)을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)(175)를 형성한다(도 9c).
그 후, 상기 윈도우(175)를 통하여 노출된 p-웨이브 가이드층(160) 상부에 p-클래드층(180)을 성장시켜 리지(Ridge)(250)를 형성한 후, 상기 리지(250) 상부에 p-컨택트층(190)을 형성한다(도 9d).
여기서, 상기 p-클래드층(180)은 MOCVD(Metal Organic Chemical Vapor Deposition) 법에 의해 측면 성장시키며, 상기 리지(250)는 상기 윈도우(175)의 폭을 가지는 하부 영역과 상기 하부 영역 상부에 형성되고 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어진다.
다음으로, 상기 리지(250)의 상부 영역과 상기 p-컨택트층(190)과 상기 보호막(170)을 감싸며 p-패드 전극(200)을 형성한 후, 상기 노출된 n-컨택트층(110) 상부에 n-패드 전극(210)을 형성한다(도 9e).
한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
본 발명에 의하면, 리지 구조를 에피 성장을 이용하여 형성함으로써, 기존의 건식 식각으로 인한 플라즈마 손상이 없이 형성할 수 있으며, 그로 인해 광 손실 및 누설 전류를 최소화할 수 있게 된다.
그리고, 리지 구조를 복잡하고 정밀한 자기 정렬 공정 없이, 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 측면 성장 방법에 의하여 형성함으로써, 제조 공정을 단순화 할 수 있다.
또한, 본 발명에 의해 형성된 리지 구조는 리지의 상부 영역이 하부 영역의 폭보다 넓게 형성되므로 접촉 저항이 감소하여 문턱 전류를 줄일 수 있으며, 그로 인해 동작 전압을 감소시킬 수 있다.

Claims (15)

  1. 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고,
    상기 p-웨이브 가이드층의 상부에는 p-클래드층으로 이루어지며, 일정한 폭을 가지는 하부 영역과 상기 하부 영역 상부에 형성되고, 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 리지(Ridge)가 형성되어 있고,
    상기 p-웨이브 가이드층의 상부에는 상기 리지의 하부 영역을 감싸며 상호 이격된 보호막이 형성되어 있고,
    상기 리지의 상부 영역 상부에는 p-컨택트층이 형성되어 있고,
    상기 리지의 상부 영역과 상기 p-컨택트층과 상기 보호막의 상부를 감싸며 p-패드 전극이 형성되어 있고, 상기 기판 하부에 n-패드 전극이 형성되어 이루어지며,
    상기 p-클래드층은 p-InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어지는 것을 특징으로 하는 반도체 레이저 다이오드.
  2. 제1항에 있어서,
    상기 기판은 n-GaN 기판인 것을 특징으로 하는 반도체 레이저 다이오드.
  3. 기판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고,
    상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(mesa) 식각 되어 n-컨택트층의 일부가 노출되어 있고,
    상기 p-웨이브 가이드층의 상부에는 p-클래드층으로 이루어지며, 일정한 폭을 가지는 하부 영역과 상기 하부 영역 상부에 형성되고, 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 리지(Ridge)가 형성되어 있고,
    상기 p-웨이브 가이드층의 상부에는 상기 리지의 하부 영역을 감싸며 상호 이격된 보호막이 형성되어 있고,
    상기 리지의 상부 영역 상부에는 p-컨택트층이 형성되어 있고,
    상기 리지의 상부 영역과 상기 p-컨택트층과 상기 보호막의 상부를 감싸며 p-패드 전극이 형성되어 있고, 상기 노출된 n-컨택트층 상부에 n-패드 전극이 형성되어 이루어지며,
    상기 p-클래드층은 p-InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어지는 것을 특징으로 하는 반도체 레이저 다이오드.
  4. 제3항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 반도체 레이저 다이오드.
  5. 삭제
  6. 제1항 또는 제3항에 있어서,
    상기 리지의 하부 영역의 폭은 1 ~ 2㎛인 것을 특징으로 하는 반도체 레이저 다이오드.
  7. 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계;
    상기 p-웨이브 가이드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계;
    상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계; 및
    상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 기판 하부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지며,
    상기 리지는, 측면 성장 방법(Lateral Epitaxial Overgrowth : LEO)에 의해 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  8. 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계;
    상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(Mesa)식각하는 단계;
    상기 p-웨이브 가이드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계;
    상기 윈도우를 통하여 노출된 p-웨이브 가이드층 상부에 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계; 및
    상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 메사 식각으로 노출된 n-컨택트층 상부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지며,
    상기 리지는, 측면 성장 방법(Lateral Epitaxial Overgrowth : LEO)에 의해 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  9. 제7항 또는 제8항에 있어서,
    상기 윈도우를 형성하는 단계와 p-클래드층을 성장시키는 단계 사이에,
    상기 윈도우에 p-웨이브 가이드층을 일정한 두께로 채워 넣는 단계를 더 포 함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  10. 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계;
    상기 p-웨이브 가이드층 상부에 제1 p-클래드층을 형성하는 단계;
    상기 제1 p-클래드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계;
    상기 윈도우를 통하여 노출된 제1 p-클래드층 상부에 제2 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계; 및
    상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 기판 하부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지며,
    상기 리지는, 측면 성장 방법(Lateral Epitaxial Overgrowth : LEO)에 의해 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  11. 기판 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층, p-웨이브 가이드층을 순차적으로 적층하는 단계;
    상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(Mesa)식각하는 단계;
    상기 p-웨이브 가이드층 상부에 제1 p-클래드층을 형성하는 단계;
    상기 제1 p-클래드층 상부에 보호막을 증착한 후, 상기 보호막을 패터닝하여 중앙 영역에 일정한 폭을 가지는 윈도우(Window)를 형성하는 단계;
    상기 윈도우를 통하여 노출된 제1 p-클래드층 상부에 제2 p-클래드층을 성장시켜 리지(Ridge)를 형성한 후, 상기 리지 상부에 p-컨택트층을 형성하는 단계; 및
    상기 리지와 상기 p-컨택트층과 상기 보호막을 감싸며 p-패드 전극을 형성한 후, 상기 메사 식각으로 노출된 n-컨택트층 상부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지며,
    상기 리지는, 측면 성장 방법(Lateral Epitaxial Overgrowth : LEO)에 의해 형성하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  12. 제7항, 제8항, 제10항, 제11항 중 어느 하나의 항에 있어서,
    상기 리지는,
    상기 윈도우의 폭을 가지는 하부 영역과 상기 하부 영역 상부에 형성되고 상기 하부 영역의 폭보다 넓은 밑면을 가지는 사다리꼴 형상의 상부 영역으로 이루어지는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  13. 삭제
  14. 제7항, 제8항, 제10항, 제11항 중 어느 하나의 항에 있어서,
    상기 윈도우(Window)의 폭은 1 ~ 2㎛인 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
  15. 제7항 또는 제8항에 있어서,
    상기 p-웨이브 가이드층 및 상기 p-클래드층은 MOCVD(Metal Organic Chemical Vapor Deposition) 법에 의해 성장시키는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
KR1020060008814A 2006-01-27 2006-01-27 반도체 레이저 다이오드 및 그 제조방법 KR100786530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060008814A KR100786530B1 (ko) 2006-01-27 2006-01-27 반도체 레이저 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008814A KR100786530B1 (ko) 2006-01-27 2006-01-27 반도체 레이저 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070078507A KR20070078507A (ko) 2007-08-01
KR100786530B1 true KR100786530B1 (ko) 2007-12-17

Family

ID=38599469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008814A KR100786530B1 (ko) 2006-01-27 2006-01-27 반도체 레이저 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100786530B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110096988A (ko) * 2010-02-24 2011-08-31 엘지전자 주식회사 질화물 반도체 소자 및 그 제조방법
KR20110097007A (ko) * 2010-02-24 2011-08-31 엘지전자 주식회사 질화물 반도체 박막 성장 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114552389B (zh) * 2022-02-23 2024-06-14 安徽格恩半导体有限公司 GaN基激光二极管的脊波导组件、GaN基激光二极管及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199791A (ja) * 1996-01-23 1997-07-31 Nec Corp 光半導体装置およびその製造方法
JPH11340585A (ja) 1998-03-25 1999-12-10 Mitsubishi Chemical Corp 半導体発光装置
KR20030040671A (ko) * 2001-11-15 2003-05-23 주식회사 엘지이아이 레이저 다이오드 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199791A (ja) * 1996-01-23 1997-07-31 Nec Corp 光半導体装置およびその製造方法
JPH11340585A (ja) 1998-03-25 1999-12-10 Mitsubishi Chemical Corp 半導体発光装置
KR20030040671A (ko) * 2001-11-15 2003-05-23 주식회사 엘지이아이 레이저 다이오드 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110096988A (ko) * 2010-02-24 2011-08-31 엘지전자 주식회사 질화물 반도체 소자 및 그 제조방법
KR20110097007A (ko) * 2010-02-24 2011-08-31 엘지전자 주식회사 질화물 반도체 박막 성장 방법
KR101660732B1 (ko) * 2010-02-24 2016-09-28 엘지전자 주식회사 질화물 반도체 소자 및 그 제조방법
KR101660735B1 (ko) * 2010-02-24 2016-09-28 엘지전자 주식회사 질화물 반도체 박막 성장 방법

Also Published As

Publication number Publication date
KR20070078507A (ko) 2007-08-01

Similar Documents

Publication Publication Date Title
US7826512B2 (en) Semiconductor laser device including transparent electrode
US6797991B2 (en) Nitride semiconductor device
KR101045160B1 (ko) 자기정렬 반도체 메사와 콘택층을 구비한 반도체 소자형성방법 및 그에 관련된 소자
KR100829562B1 (ko) 기판 접합 구조를 갖는 반도체 레이저 다이오드 및 그제조방법
US7508001B2 (en) Semiconductor laser device and manufacturing method thereof
US20060097242A1 (en) Semiconductor light-emitting device
KR100705886B1 (ko) 질화물 반도체층 구조물 및 질화물 반도체 레이저
KR100272155B1 (ko) 질화갈륨계화합물반도체레이저및그제조방법
US20080293176A1 (en) Method for manufacturing semiconductor optical device
JP4227749B2 (ja) Ｐ型電極と活性層との間に効果的な正孔拡散のためのスペーサを備えるＧａＮ面発光レーザダイオードおよびその製造方法
JP4040192B2 (ja) 半導体発光素子の製造方法
KR100786530B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JPH1093198A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
KR101136239B1 (ko) 레이저 다이오드 제조방법
JP2000022282A (ja) 面発光型発光素子及びその製造方法
JP4111696B2 (ja) 窒化物系半導体レーザ素子
US7569862B2 (en) Semiconductor light-emitting device and a method of manufacture thereof
KR101413910B1 (ko) 질화물계 반도체 레이저 다이오드 및 그 제조방법
KR100768402B1 (ko) 반도체 레이저 다이오드의 제조방법
KR101660733B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR100896371B1 (ko) 질화물 반도체 레이저 다이오드 제조 방법
KR101136230B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2001077472A (ja) 半導体レーザの製造方法
JP2014192475A (ja) 窒化物光半導体素子及び光半導体装置
KR101136243B1 (ko) 레이저 다이오드 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee