KR20110097007A - 질화물 반도체 박막 성장 방법 - Google Patents

질화물 반도체 박막 성장 방법 Download PDF

Info

Publication number
KR20110097007A
KR20110097007A KR1020100016613A KR20100016613A KR20110097007A KR 20110097007 A KR20110097007 A KR 20110097007A KR 1020100016613 A KR1020100016613 A KR 1020100016613A KR 20100016613 A KR20100016613 A KR 20100016613A KR 20110097007 A KR20110097007 A KR 20110097007A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
growth
layer
etching
window
Prior art date
Application number
KR1020100016613A
Other languages
English (en)
Other versions
KR101660735B1 (ko
Inventor
김치선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100016613A priority Critical patent/KR101660735B1/ko
Publication of KR20110097007A publication Critical patent/KR20110097007A/ko
Application granted granted Critical
Publication of KR101660735B1 publication Critical patent/KR101660735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

질화물 반도체 박막 성장 방법에 관한 것으로, 기판 위에 반도체층을 형성하는 단계와, 반도체층 위에 마스크층을 형성하고 마스크층을 패터닝하여 반도체층의 일부가 노출되도록 적어도 하나의 윈도우(window)를 형성하는 단계와, 노출된 반도체층을 식각하여 윈도우를 중심으로 마스크층의 하부면 및 기판 일부를 노출시키는 단계와, 노출된 마스크층의 하부면을 따라 식각된 반도체층으로부터 윈도우 방향으로 반도체층을 수평 성장시키는 단계와, 수평 성장된 반도체층을 윈도우 및 마스크층 상부로 수직 성장시키는 단계를 포함하여 이루어질 수 있다.

Description

질화물 반도체 박막 성장 방법{method for growing nitride semiconductor film}
본 발명은 반도체 제조 방법에 관한 것으로, 특히 질화물 반도체 박막 성장 방법에 관한 것이다.
일반적으로, 반도체 레이저 소자의 레이저광은 광통신, 다중통신, 우주통신과 같은 곳에서 현재 실용화되어가고 있다.
이러한 반도체 레이저 소자는 광 통신 등과 같은 통신분야나 컴팩 디스크 플레이어(CDP; Compact Disk Player)나 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disk Player) 등과 같은 장치에서 데이터의 전송이나 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.
그 중에서도 질화물(Nitrides) 반도체 레이저 소자는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.
반도체 레이저 소자는 기본적으로 n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 다층 양자 우물 구조(MQW : Multi-Quamtum-Well)의 InGaN으로 이루어지는 활성층을 가지는 구조를 가지고 있으며, 파장의 증감은 InGaN 활성층의 In조성비를 증감하는 것으로 결정된다.
이러한, 반도체 레이저 소자는 사파이어 혹은 GaN 기판 면상에, n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순서로 형성되고, p형 질화물 반도체층 일부에 리지 스프라이프(ridge stripe)가 형성되는 구조를 가지고 있다.
레이저 소자 각각의 막에 사용되어지는 재료의 조건은 캐리어(전자와 정공)를 활성층에 가두어 반전분포 상태를 얻기 위하여, 반도체층 재료의 에너지 간격(Eg)은 활성층의 에너지 간격보다 크게 해야 하고, 또한 빛을 활성층에 가두기 위하여, 반도체층의 재료의 굴절률은 활성층 재료의 굴절률보다 작게 할 수 있다.
현재 가장 널리 쓰이고 있는 N형 반도체 층은 Si 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 활성층 구조는 양자 우물 (Quantum well, QW)층과 양자 배리어(Quantum barrier,QB)층을 수차례 반복적으로 겹쳐 형성된 다중 양자 우물(Multi-quantum well,MQW)층이다.
양자 우물층의 재료성분은 주로 InxGa1-xN (0<x≤1)이며, 양자 배리어층 성분은 양자 우물층보다 In 조성이 낮은 InyGa1-yN(0≤y<1, x>y)으로 이루어졌다.
P형 반도체 층은 Mg 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 각각의 반도체층은 GaN 그리고 AlxGa1-xN을 반복적으로 성장 시키는 초격자구조, 혹은 GaN 또는 AlxGa1-xN 의 벌크(Bulk) 형태의 단일막으로 구성되어 있다.
본 발명의 목적은 마스크의 보호아래 수평 식각 및 수평 성장을 순차적으로 수행하거나 또는 이방성 수평 식각 및 이방성 수평 성장을 순차적으로 수행함으로써, 결함 밀도가 적은 질화물 반도체 박막을 얻을 수 있는 질화물 반도체 박막 성장 방법을 제공하는데 있다.
본 발명의 다른 목적은 시료를 반응관 밖으로 노출하지 않고, 선택적 식각 및 성장, 또는 이방성 선택된 식각 및 성장을 연속적으로 수행함으로써, 성장 공정상의 번거로움 및 시간을 줄여 효율적인 저결함 밀도의 질화물 반도체 박막을 얻을 수 있는 질화물 반도체 박막 성장 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않는 또 다른 기술적 과제들은 아래의 기재들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 질화물 반도체 박막 성장 방법은, 기판 위에 반도체층을 형성하는 단계와, 반도체층 위에 마스크층을 형성하고 마스크층을 패터닝하여 반도체층의 일부가 노출되도록 적어도 하나의 윈도우(window)를 형성하는 단계와, 노출된 반도체층을 식각하여 윈도우를 중심으로 마스크층의 하부면 및 기판 일부를 노출시키는 단계와, 노출된 마스크층의 하부면을 따라 식각된 반도체층으로부터 윈도우 방향으로 반도체층을 수평 성장시키는 단계와, 수평 성장된 반도체층을 윈도우 및 마스크층 상부로 수직 성장시키는 단계를 포함하여 이루어질 수 있다.
여기서, 기판은 반도체, 금속, 절연체 중 어느 하나인 비정질, 단결정, 다결정으로부터 선택되는 어느 한 물질로 이루어지거나 또는 무분극 및 반분극 기판 중 어느 하나일 수 있다.
또한, 마스크층은 절연막 또는 금속막으로 이루어지는데, 절연막은 실리콘 산화막 또는 실리콘 질화막이고, 금속막은 텅스텐일 수 있다.
그리고, 마스크층의 윈도우는 스트라이프(stripe), 삼각형, 원형, 다각형 또는 그들의 혼합된 혼합 형태로 이루어지거나 또는 무분극 방향의 스트라이프 형태로 이루어질 수 있으며, 반도체층의 식각 단계와 성장 단계는 동일한 반응관 내부에서 수행될 수 있다.
이어, 반도체층의 식각은 마스크층의 하부가 노출되는 수평 식각이고, 수평 식각의 깊이는 반도체층 두께의 수배 - 수십배일 수 있다.
또한, 반도체층의 식각 속도는 윈도우의 중심에서 주변부로 향하는 방향 중 적어도 어느 한 방향이 나머지 방향보다 더 빠를 수 있으며, 반도체층의 성장 속도는 식각된 반도체층으로부터 윈도우의 중심으로 향하는 방향 중 적어도 어느 한 방향이 나머지 방향보다 더 빠를 수 있다.
그리고, 반도체층의 식각 이후, 식각된 반도체층을 표면 처리를 더 수행할 수도 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 질화물 반도체 박막 성장 방법은 다음과 같은 효과가 있다.
본 발명은 저전위 저결함 밀도를 가지는 질화갈륨(GaN) 박막을 사파이어 기판상에 성장시키는 방법으로서, 사파이어 기판 위에 성장되어 마스크 패터닝(patterning)이 된 질화갈륨 박막의 식각 절차를 없애고, 유기 금속 화학 기상 증착(MOCVD) 반응관 내에서 곧바로 식각과 성장을 동시에 할 수 있어, 효율적이고 단순한 방법이다.
그리고, 유기 금속 화학 기상 증착(MOCVD) 반응관에서, 건식 식각으로 마스크의 형태를 유지하면서 마스크 하부의 질화갈륨 반도체를 식각할 수 있어, 선택적 성장시 완벽한 수평성장을 이룰 수 있다.
이러한 완벽한 수평성장은 마스크 하부를 벗어나 윈도우(window) 기판 상에서의 수직/수평성장시, 기존 성장 방법에서 보여주는 결함 발생을 현저하게 줄일 수 있다.
또한, 본 발명은 질화물계 반도체 박막의 식각과 성장속도가 [0001]방향과 [000-1]방향과 차이가 나는 특징을 통하여, 마스크 하부로의 이방성 식각시에는 [000-1]방향으로 수평식각을 주도하고, 이방성 성장시에는 [0001]방향으로 수평성장을 주도하여, 윈도우(window) 영역에서의 일차 병합과정을 없앨 수 있어, 기존의 성장 방법을 통한 무분극 혹은 반분극 질화물계 반도체박막성장보다 결함 발생을 현저하게 줄일 수도 있다.
따라서, 본 발명은 현재의 매우 비싼 질화갈륨 기판을 대체하면서도 기존의 성장 방법이 가지는 단점을 보안함으로써, 보다 완벽에 가까운 질화갈륨 반도체 박막을 성장시킬 수 있는 방법이므로 고품의 발광다이오드나 레이저다이오드의 하부구조로 사용될 수 있다.
본 발명의 또 다른 효과로는 광소자 하부구조의 주기적인 마스크물질로 인해 발광층으로부터의 빛의 산란을 유도하여 광 추출 효율을 증대시킬 수도 있다.
도 1a 내지 도 1c는 결함 밀도를 갖는 반도체 박막 성장 공정을 보여주는 도면
도 2a 내지 도 2b는 본 발명 제 1 실시예에 따른 질화물 반도체 박막 성장 공정을 보여주는 도면
도 3a 내지 도 3f는 본 발명 제 2 실시예에 따른 질화물 반도체 박막 성장 공정을 보여주는 도면
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
일반적으로, GaN, InN, AlN 및 이들의 혼합 질화물계 화합물 반도체는 적색에서 청색 및 자색 그리고 백색 발광 다이오드(LED)나 레이저다이오드(LD)의 재료로서 널리 쓰이고 있다.
이들 물질은 격자 일치 기판이 없는 관계로, 사파이어 기판 위에 MOCVD나 HVPE 방법 등을 이용하여 저온 GaN계 질화물을 성장한 후, 고온 성장으로 GaN계 질화물반도체를 얻을 수 있었다.
그러나, 사파이어 기판상의 GaN계 질화물반도체 박막은 그 결함 밀도가 약 108 - 1010cm-2 정도로 매우 높아 광소자 특성에 매우 치명적인 요소로 작용하고 있다.
근래에는 LEO(lateral epitaxial overgrowth)나 PENDEO 등의 수평성장방법을 이용하여 결정성이 우수한 GaN 박막성장이 가능해졌지만, 이들 성장방법은 첫째, 사파이어기판 상에 GaN 박막을 성장한 후, MOCVD 반응관에서 꺼낸 다음에 GaN 박막을 식각장비나 산용액으로 식각해야 하며, 둘째, 사파이어 기판 상에 초기에 성장된 GaN 템플레이트(template)로부터 출발하는 고전위밀도를 포함하는 GaN층의 제거가 어려우며, 즉, 모든 면적에서의 저전위 GaN 박막성장이 어려우며, 셋째, GaN 박막이 수평성장을 거친 후, 절연막 등의 마스크를 통과하면서 수직성장할 때 발생하는 스트레인 및 전위들로 인해 완벽한 저전위밀도 GaN 박막성장이 어려운 단점들이 있다.
본 발명은 MOCVD 반응관 내에서 선택적 식각과 선택적 성장이 동시에 이루어지면서도, 기존의 LEO나 PENDEO가 가지는 여러 단점들을 보안하여, 즉, 사파이어기판 상에 초기 성장된 GaN 템플레이트(template)에서부터의 전위들의 성장을 막고, 또한 GaN 박막의 수평성장 후 마스크를 통과하면서 수직성장할 때 발생하는 결함들을 제거하는 질화물 반도체 박막 성장 방법에 관한 것이다.
또한, 본 발명은 기판상에 무분극 혹은 반분극 질화물계 반도체박막을 성장한 후, SiO2 등의 마스크로 무분극방향으로의 스트라이프 패턴을 가지는 무분극 혹은 반분극 질화물계 반도체 박막을 MOCVD내 H2분위기로의 건식식각이나 혹은 습식식각을 통해 윈도우(window) 지역 뿐아니라, 마스크 하부의 질화물계 반도체 박막의 일부까지 식각시킨 후 다시 선택적 성장을 통해 저결함밀도를 가지는 무분극 혹은 반분극 질화물 반도체 박막 성장 방법에 관한 것이다.
여기서, 패터닝(patterning)이 된 무분극 혹은 반분극 질화물 반도체 박막의 선택적 식각은 [000-1]방향으로의 식각속도가 [0001]방향으로의 식각속도보다 빠른 특징을 이용하고, 선택적 성장은 [0001]방향으로의 성장속도를 증가시킨 성장조건을 이용하여 마스크 하부 및 윈도우(windlow) 지역 모두를 완벽한 수평 성장을 이루게 하고, 이를 이용하여 윈도우 지역에서의 1차 병합 과정을 마스크 하부로 옮겨 윈도우 지역을 통한 결함의 전파를 막고 저결함 밀도를 보이는 무분극 혹은 반분극 질화물 반도체 박막을 얻을 수 있다.
도 1a 내지 도 1c는 결함 밀도를 갖는 반도체 박막 성장 공정을 보여주는 도면으로서, 비분극(nonpolar) 사파이어 기판 위에 LEO 성장방법으로 성장되는 m-면 (1-100) GaN 반도체 박막을 보여주는 도면이다.
도 1a에 도시된 바와 같이, 사파이어 기판(10) 위에 질화물 반도체층(20)이 형성되고, 질화물 반도체층(20) 위에는 윈도우를 갖는 마스크층(30)이 형성된다.
이어, 도 1b에 도시된 바와 같이, 마스크층(30)이 없는 윈도우를 통해, 노출된 반도체층(20)을 고온 성장시키면, 반도체층(20)의 성장막(40)이 수직 성장하게 되고, 도 1c에 도시된 바와 같이, 성장막(40)은 계속 고온 성장하여, 마스크층(20) 상부까지 성장하게 된다.
그러나, 이러한 공정에서는 반도체층(20)의 결함(50)이 성장막(40)에 까지 전달되어 이러한 반도체층을 광소자에 적용할 경우, 상기 결함(50)들이 광소자 특성에 매우 치명적인 요소로 작용할 수 있다.
이와 같이, LEO의 성장 방법은 윈도우 지역의 GaN 템플레이트로부터 전위 밀도가 그대로 전해지며, PENDEO의 성장 방법은 수평성장이 완벽하지 못하고, 마스크와의 이종 스트레인이 발생하여 윈도우 지역에서의 수직성장시 많은 전위가 발생하게 된다.
도 2a 내지 도 2b는 본 발명 제 1 실시예에 따른 질화물 반도체 박막 성장 공정을 보여주는 도면으로서, 본 발명 제 1 실시예는 절연막 등의 마스크의 보호아래 완벽히 제어된 수평성장을 통해 결함 밀도가 매우 적은 질화물계 반도체 박막 성장 방법이다.
먼저, 도 2a에 도시된 바와 같이, 기판(100) 위에 반도체층(200)을 형성한다.
여기서, 기판(100)은 사파이어, Si, GaAs 등의 단결정을 포함하여, 다결정, 비정질의 반도체나 금속 또는 절연물질로 구성되어질 수 있다.
그리고, 반도체층(200)은 기판(100)과 다른 종류의 반도체 박막으로서, 단일 성장 조건으로는 쉽게 성장되지 않는다.
이어, 반도체층(200) 위에 마스크층(300)을 형성하고, 마스크층(300)을 패터닝하여 반도체층(200)의 일부가 노출되도록 적어도 하나의 윈도우(window)를 형성한다.
여기서, 마스크층(300)은 반응관 내부에서 이루어지는 선택적 식각에 견딜 수 있는 물질로써, SiO2, SiNx 등의 절연막이거나 또는 텅스텐(W) 등의 금속막일 수도 있다.
그리고, 마스크층(300)의 패턴 형상은 스트라이프(stripe), 삼각형, 다각형, 원형 혹은 이것들의 혼합 형태가 될 수 있으며, 그 크기는 주기가 수 마이크로미터에서 하나의 광소자의 크기와 비슷할 수도 있다.
다음 공정으로는, 패터닝된 마스크층(300)을 갖는 기판(100)을 MOCVD 반응관 내부로 로딩(loading)한 후, 해당 시료를 반응관 밖으로 꺼내지 말고, 동일한 반응관 내에서 선택적 식각 공정과 선택적 성장 공정을 순차적으로 수행한다.
즉, 도 2b에 도시된 바와 같이, 노출된 반도체층(200)을 식각하여, 윈도우를 중심으로 마스크층(300)의 하부면 및 기판(100) 일부를 노출시킨다.
반응관 내부에서 이루어지는 선택적 식각방법은 선택적 성장시 이용되는 방법과 같은 것으로 MOCVD 혹은 HVPE 등의 기상증착장비 안에서 진행된다.
반응관 내부에서 이루어지는 선택적 식각방법은 고온(약 1100도 이상), 저압(약 100mbar 정도)의 수소(H2) 분위기에서 이루어지며, HCL, Cl2, BCl3, 등의 Cl 가스류가 분위기 가스에 포함될 수 있으며, 소량의 NH3 및 N2, 혹은 Ar이 첨가될 수 있다.
또한, 반응관 내부에서 이루어지는 선택적 식각시, 반응관의 고온의 범위는 반도체층(200)이 성장되는 성장온도와 비슷하거나 높은 온도이고, 반응관의 저압의 범위는 반도체층(200)의 성장압력과 비슷하거나 낮은 압력이다.
따라서, 선택적 식각시, 반응관의 온도와 압력에 따라, 식각 속도와 반도체층의 템플레이트 모양이 결정될 수 있다.
이처럼, 반응관 내부에서 꺼냄 없이 이루어지는 선택적 식각과 선택적 성장은 반응관 내의 분위기 즉, 온도, 압력, 및 분위기 가스 혹은 성장소스가스만 달리 할 뿐이다.
그리고, 반응관 내에서의 선택적 식각은 마스크층(300)가 없는 윈도우(window) 지역뿐만 아니라, 마스크층(300)의 하부로도 진행된다.
마스크층(300) 하부로의 선택적 식각은 마스크층(300)이 없는 윈도우(window) 지역의 식각이 먼저 이루어진 다음, 마스크층(300)의 하부로 진행되며, 마스크층(300)의 하부로 수평적으로 진행되는 수평식각 깊이는 반도체층(200)의 템플레이트 두께의 수배에서 수십배까지 가능하며, 이때 수직식각된 부분은 기판(100)이 노출되거나 또는 기판(100)도 약간 식각되지만, 마스크층(300)의 형태는 유지될 수 있다.
이어, 반응관 내에서의 선택적 식각이 진행된 후, 선택적 성장이 어루어지기 전에 NH3 등으로 식각된 질화물계 반도체층(200)의 표면을 질화시키는 공정 등과 같은 표면 처리를 수행할 수 있다.
예를 들면, Ga, In 등의 III족 MO 소스와 NH3 및 N2분위기 가스로 표면처리를 수행할 수 있다.
즉, 선택적 식각 후 진행되는 반도체층(200)의 템플레이트의 표면 처리는 N2 등의 불활성가스에 반도체층의 소스 가스가 포함된 분위기 가스로 이루어질 수 있는데, 예를 들면, GaN 반도체층의 경우, N2 분위기 가스에 NH3 가스 및 TMGa 소스가스 등을 포함할 수 있다.
경우에 따라서는 반도체층(200)과 이종접합을 이루는 소스가스 및 도핑소스가스도 사용될 수 있다.
다음, 도 2c에 도시된 바와 같이, 노출된 마스크층(300)의 하부면을 따라, 식각된 반도체층(200)으로부터 윈도우 방향으로 반도체층(200)을 수평 성장시킴으로써, 성장막(400)이 성장된다.
여기서, 반응관 내에서의 선택적 식각 및 표면 처리를 거친 후, 이루어지는 선택적 성장은 마스크층(300) 하부에 위치하는 식각된 반도체층(200)의 식각면에서 시작되며, 마스크층(300) 하부를 따라 윈도우(window) 지역으로 수평 성장된다.
이어, 도 2d에 도시된 바와 같이, 반도체층(200)의 성장막(400)은 윈도우 방향으로 계속적으로 수평 성장하고, 윈도우 영역에서 다른 방향에서 수평 성장된 반도체층(200)의 성장막(400)과 만나면서 공극(void)(500)이 형성된다.
그 이유는, 반도체층(200)의 성장 단면이 수직하거나 또는 경사면을 가지고 있기 때문에, 서로 다른 방향으로부터 수평 성장된 반도체층(200)의 성장막(400) 단면이 만나 공극(void)이 형성될 수 있다.
이와 같이, 선택적 식각과 표면처리 후, 마스크층(300) 하부에 있는 반도체층(200)의 식각면에서부터 진행되는 선택적 성장은, 마스크층(300)의 상단 및 윈도우 지역의 기판(100) 위에는 반도체층(200)의 성장막(400)이 성장되지 않으며, 혹여 성장되더라고, 박막이 아닌 3차원 성장일 수 있다.
그리고, 마스크층(300) 하부를 따라 진행되는 선택적 성장은 윈도우 지역까지 수평성장되며, 이때 양쪽에서 수평성장된 두 면이 만나 공극(void)를 형성할 수 있다.
또한, 마스크층(300)의 하부를 따라 진행되는 선택적 성장이 수평적으로 진행될 때, 마스크층(300)과 반도체층(200)과의 접촉이 충분히 길어 두 물질 간의 스트레인이 해소되어 윈도우 지역으로 수평성장이 이어질 수 있고, 또한 마스크층(300) 하부를 따라 완벽한 수평성장이 이루어짐으로써, 윈도우 지역으로 수평성장이 이루어질 때 추가적인 전위발생이 생기지 않거나 그 발생이 줄어든다.
그리고, 도 2e 및 도 2f에 도시된 바와 같이, 수평 성장된 반도체층(200)의 성장막(400)을 윈도우 및 마스크층(300) 상부로 수직 성장시킨다.
이와 같이, 본 발명 제 1 실시예는 도 2a와 같이, 사파이어 기판 상에 GaN 박막을 성장한 후, 절연막을 마스크로 패터닝하여, 마스크 일부를 제거한다.
이어, 도 2b와 같이, 마스크 패터닝된 시료를 MOCVD 반응관에 로딩한 후, 고온(1100도 이상), 저압(100mbar), H2 분위기로 충분히 식각하면, 윈도우 지역 뿐 아니라, 마스크 하부로 수평식각된다.
여기서, 수평식각된 GaN의 표면의 형태는 수직에 가까운 기울기를 가지는 경사면이나 사다리꼴의 형태가 되고, 이 후 동일 반응관에서 Ga, In 등의 III족 MO소스와 NH3 및 N2분위기 가스로 표면처리를 해준 후, 수평성장을 하면, 도 2c와 같이, 식각된 GaN 표면에서부터 수평성장하여 마스크 하부를 따라 성장되어, 도 2d와 같이 윈도우 지역에서 병합이 이루어진다.
그리고, 도 2e와 같이, 수직성장 및 수평성장이 계속되어 윈도우 위와 마스크 위로 성장이 진행되고, 도 2f와 같이, 마스크 위에서의 병합으로 2차원적인 GaN 박막을 얻을 수 있다.
이때, 수평 성장하는 GaN 반도체층 단면은 성장조건의 약간의 변화로 조절되며, 수직이거나 (11-22)면과 같은 자연적인 평면(facet)을 가질 수도 있다.
또한, GaN 반도체층은 윈도우 지역의 기판 위에서의 1차 병합과 마스크 상에서의 2차 병합과정이 일어나면서 공극(void)이 형성될 수도 있다.
그리고, 수평성장되는 GaN 반도체층 단면의 조절과 수평성장속도의 조절로 병합면에서의 전위밀도는 최소화할 수 있으며, 특히 마스크 하부로부터의 완벽한 수평성장을 통해 윈도우 지역에서의 수직성장시 발생하는 전위 및 스트레인을 최소화할 수 있다.
본 발명 제 1 실시예는 저전위 저결함밀도를 가지는 GaN 박막을 사파이어 기판상에 성장시키는 방법으로, LEO나 PENDEO가 가지는 단점들을 보안하여, 좀 더 효율적이고, 간단하고, 고품위로 GaN 박막을 성장시키는 방법이다.
사파이어 기판상에 성장되어 마스크 패터닝된 GaN 박막의 식각 절차를 없애고, MOCVD 반응관 내에서 곧바로 식각과 성장을 동시에 할 수 있어, 효율적이고 단순한 방법이며, MOCVD 반응관에서의 분위기 가스로의 건식식각을 수행하므로 마스크의 형태를 유지하면서 마스크 하부의 GaN 박막을 식각할 수 있어, 곧 이은 선택적 성장시 완벽한 수평성장을 이룰 수 있다.
이러한 완벽한 수평성장은 마스크 하부를 벗어나 윈도우 기판 상에서의 수직 및 수평 성장시, 기존의 LEO나 PENDEO 방법에서 보여주는 결함발생을 현저하게 줄일 수 있다.
본 발명은 현재의 매우 비싼 GaN 기판을 대체하면서 기존의 LEO나 PENDEO가 가지는 단점을 보안하여 보다 완벽에 가까운 GaN 박막을 성장시킬 수 있는 방법으로, 고품위 발광다이오드나 레이저다이오드의 하부구조로 사용될 수 있다.
특히, 질화물계 발광다이오드는 일반가전제품의 표시창, 핸드폰 키패드용 및 LCD TV의 백라이트용을 지나 백색조명시장으로도 그 적용범위를 넓혀가고 있으므로, 본 발명을 통해 저결함 밀도를 갖는 질화물계 발광다이오드를 저가로 생산할 수 있을 것이다.
본 발명의 또 다른 효과로는 광소자 하부구조의 주기적인 마스크물질로 인해 발광층으로부터의 빛의 산란을 유도하여 광추출효율을 증대시킬 수 있을 것으로 본다.
도 3a 내지 도 3f는 본 발명 제 2 실시예에 따른 질화물 반도체 박막 성장 공정을 보여주는 도면으로서, 본 발명 제 2 실시예는, 절연막 등의 마스크의 보호 아래 완벽히 제어된 이방성 수평성장을 통해, 결함밀도가 매우 적은 무분극 혹은 반분극 질화물계 반도체 박막 성장 방법이다.
먼저, 도 3a에 도시된 바와 같이, 기판(100) 위에 반도체층(200)을 형성한다.
여기서, 기판(100)은 사파이어, Si, GaAs 등의 단결정을 포함하여, 다결정, 비정질의 반도체나 금속 또는 절연물질로 구성되어질 수 있으며, 무분극 혹은 반분극 기판을 포함한다.
이어, 반도체층(200) 위에 마스크층(300)을 형성하고, 마스크층(300)을 패터닝하여 반도체층(200)의 일부가 노출되도록 적어도 하나의 윈도우(window)를 형성한다.
여기서, 마스크층(300)은 반응관 내부에서 이루어지는 건식식각과 KOH 등의 OH기 수용액에서 진행되는 습식식각에 견딜 수 있는 물질로써, SiO2, SiNx 등의 절연막이거나 또는 텅스텐(W) 등의 금속막일 수도 있다.
그리고, 마스크층(300)의 패턴 형상은 주로 스트라이프(stripe) 형태이며, 스트라이프의 방향은 무분극방향이거나 무분극방향의 수직투영된 방향일 수 있으며, 선택적 식각이 진행된 후, 식각면에 분극 혹은 반분극면이 형성될 수 있어야 한다.
일예로서, (1-100)면을 가지는 m-면 GaN의 경우, 스트라이프의 방향은 [11-20] 방향이고, (11-20)면을 가지는 a-면 GaN의 경우, 스트라이프의 방향은 [1-100] 방향일 수 있다.
경우에 따라, 마스크층(300)의 패턴 형상은 주로 스트라이프 모양이나, 삼각형, 다각형 및 원형 혹은 이것들의 혼합형태가 될 수도 있으며, 선택적 식각이 진행된 후 식각면에 분극 혹은 반북극면이 형성될 수 있어야 한다.
또한, 마스크층(300)의 패턴 형상 크기는 그 주기가 수 마이크로미터에서 하나의 광소자의 크기와 비슷할 수도 있다.
다음 공정으로는, 패터닝된 마스크층(300)을 갖는 기판(100)을 MOCVD 반응관 내부로 로딩(loading)한 후, 해당 시료를 반응관 밖으로 꺼내지 말고, 동일한 반응관 내에서 선택적 식각 공정과 선택적 성장 공정을 순차적으로 수행한다.
즉, 도 3b에 도시된 바와 같이, 노출된 반도체층(200)을 이방성 식각하여, 윈도우를 중심으로 마스크층(300)의 하부면 및 기판(100) 일부를 노출시킨다.
여기서, 이방성 선택적 식각 방법은 무분극 또는 반분극 반도체층을 MOCVD 혹은 HVPE 등의 기상증착장비 반응관 내에서 진행되는 건식식각일 수 있다.
또한, 이방성 선택적 식각 방법은 자외선 등을 쬐여 주면서, KOH 등의 OH기 혼합 수용액에 담겨 이루어지는 습식식각일 수도 있다.
그리고, 반응관 내부에서 이루어지는 이방성 선택적 식각방법은 고온(약 1100도 이상), 저압(약 100mbar 정도)의 수소(H2) 분위기에서 이루어지며, HCL, Cl2, BCl3, 등의 Cl 가스류가 분위기 가스에 포함될 수 있으며, 소량의 NH3 및 N2, 혹은 Ar이 첨가될 수 있다.
또한, 반응관 내에서의 이방성 선택적 식각은 마스크층(300)가 없는 윈도우(window) 지역뿐만 아니라, 마스크층(300)의 하부로도 진행되며, 어느 한쪽 방향의 식각속도가 다른 한쪽 방향의 식각속도보다 현저히 빠르게 진행된다.
여기서, 마스크층(300) 하부로의 이방성 선택적 식각은 마스크층(300)이 없는 윈도우(window) 지역의 식각이 먼저 이루어진 다음, 마스크층(300)의 하부로 진행되며, 마스크층(300)의 하부로 수평적으로 진행되는 수평식각 깊이는 반도체층(200)의 템플레이트 두께의 수배에서 수십배까지 가능하며, 어느 한쪽 방향으로의 식각속도가 다른 한쪽 방향의 식각속도에 비해 현저하게 약 20% 이상 빠르고, 이때 수직식각된 부분은 기판(100)이 노출되거나 또는 기판(100)도 약간 식각되지만, 마스크층(300)의 형태는 유지될 수 있다.
이어, 반응관 내에서의 이방성 선택적 식각이 진행된 후, 이방성 선택적 성장이 이루어지기 전에 NH3 등으로 식각된 질화물계 반도체층(200)의 표면을 질화시키는 공정 등과 같은 표면 처리를 수행할 수 있다.
즉, 선택적 식각 후 진행되는 반도체층(200)의 템플레이트의 표면 처리는 N2 등의 불활성가스에 반도체층의 소스 가스가 포함된 분위기 가스로 이루어질 수 있는데, 예를 들면, GaN 반도체층의 경우, N2 분위기 가스에 NH3 가스 및 TMGa 소스가스 등을 포함할 수 있다.
경우에 따라서는 반도체층(200)과 이종접합을 이루는 소스가스 및 도핑소스가스도 사용될 수 있다.
다음, 도 3c에 도시된 바와 같이, 노출된 마스크층(300)의 하부면을 따라, 식각된 반도체층(200)으로부터 윈도우 방향으로 반도체층(200)을 이방성 수평 성장시킴으로써, 성장막(400)이 성장된다.
여기서, 반응관 내에서의 이방성 선택적 식각 및 표면 처리를 거친 후, 이루어지는 이방성 선택적 성장은 마스크층(300) 하부에 위치하는 식각된 반도체층(200)의 식각면에서 시작되며, 마스크층(300) 하부를 따라 윈도우(window) 지역으로 수평 성장되는데, 어느 한쪽 방향으로의 성장속도가 다른 한쪽 방향으로의 성장속도보다 휠씬 빠르다.
이어, 도 3d에 도시된 바와 같이, 반도체층(200)의 성장막(400)은 윈도우 방향으로 계속적으로 수평 성장하고, 윈도우 영역에서 다른 방향에서 수평 성장된 반도체층(200)의 성장막(400)과 만나면서 공극(void)(500)이 형성된다.
여기서, 성장막(400)은 어느 한쪽 방향으로의 성장속도가 현저하게 높아서 다른 한쪽의 성장막(400)이 윈도우 지역에 도달하기 전에, 어느 한쪽의 성장막(400)이 윈도우 지역 전체를 수평성장을 통해 막고, 다른 한쪽의 마스크층(300) 하부에 공극(void)를 형성한다.
이와 같이, 선택적 식각과 표면처리 후, 마스크층(300) 하부에 있는 반도체층(200)의 식각면에서부터 진행되는 이방성 선택적 성장은, 마스크층(300)의 상단 및 윈도우 지역의 기판(100) 위에는 반도체층(200)의 성장막(400)이 성장되지 않으며, 혹여 성장되더라고, 박막이 아닌 3차원 성장일 수 있다.
그리고, 마스크층(300)의 하부를 따라 진행되는 무분극 혹은 반분극 반도체층(200)의 이방성 선택적 성장시, 현저하게 느린 수평 성장방향은 N-분극(polar) 방향 혹은 N-분극(polar) 방향의 수직투영된 방향이 되며, 현저하게 빠른 다른 한쪽 방향과의 성장속도의 차이는 약 20% 이상에서 수십배에 이를 수 있고, 이방성 선택적 식각의 식각속도 차이보다 반드시 높아야 된다.
또한, 마스크층(300) 하부를 따라 진행되는 무분극 혹은 반분극 반도체층(200)의 이방성 선택적 성장 단면은 수직이거나 기울기를 가지는 경사면, 이중 이상의 경사면을 가질 수도 있고, 어느 한쪽의 성장 단면이 다른 한쪽의 성장 단면과 다른 형태를 가질 수도 있다.
이러한 성장 단면의 형태에 따라, 이방성 선택적 식각시, 현저하게 많이 수평 식각된 마스크층(300) 하부에 생기는 공극의 형태도 일자형, 긴 삼각형, 및 다각형 등이 될 수 있다.
다음, 마스크층(300) 하부를 따라, 진행되는 무분극 혹은 반분극 반도체층(200)의 이방성 선택적 성장시, 현저하게 빠른 수평성장방향으로 마스크층(300)과 반도체층(200)과의 접촉이 충분히 길어 두 물질 간의 스트레인이 해소되어 ㅇ우윈도우 지역으로 수평성장이 이어지고, 또한 현저하게 빠른 어느 한쪽 방향으로만 윈도우 지역 전부를 수평성장하여 막고, 윈도우 지역으로 수평성장이 이루어질 때나 윈도우 지역 전부를 수평성장하여 막고, 다시 마스크층(300) 상부로 수직 및 수평성장할 때, 추가적인 전위발생이 생기지 않거나 그 발생이 줄어든다.
그리고, 도 3e 및 도 3f에 도시된 바와 같이, 수평 성장된 반도체층(200)의 성장막(400)을 윈도우 및 마스크층(300) 상부로 수직 성장시킨다.
이와 같이, 본 발명 제 2 실시예는 도 3a와 같이, r-면 사파이어 기판(100)상에 a-면 GaN 반도체층(200)을 성장한 후, 절연막을 마스크층(300)으로 하여 스트라이프 패터닝을 한다.
그리고, 스트라이크 패턴 방향은 m 방향, 즉 [1-100]로 한 후, 포토리소그라피 공정 등으로 윈도우(window)를 형성한다.
이어, 마스크 패터닝된 시료를 MOCVD 반응관에 로딩한 후, 고온(약 1100도 이상), 저압(약 100mbar 정도), H2 분위기로 충분히 반도체층(200)을 식각하면, 도 3b와 같이, 윈도우 지역뿐 아니라, 마스크층(300) 하부로 수평식각된다.
이때, 양 방향으로 식각속도가 다른 이방성 식각이 이루어지며, N-분극(polar)면을 가지는 [000-1]방향으로의 식각속도가 [0001] Ga-분극(polar) 방향보다 훨씬 빠르게 진행된다.
MOCVD 반응관 내부에서 진행된 건식식각뿐 아니라, 자외선조사와 함께 진행된 KOH 수용액에서의 습식식각시에도 비슷한 이방성 식각이 이루어진다.
또한, 수평식각된 GaN 반도체층(200)의 식각면 형태는 수직에 가까운 기울기를 가지는 경사면이거나 또는 사다리꼴의 형태가 될 수 있다.
다음, MOCVD 반응관에서 Ga, In등의 III족 MO소스와 NH3 및 N2 분위기 가스로 표면처리를 해준 후, 수평성장을 하면, 도 3c와 같이, 식각된 GaN 반도체층(200)의 식각 표면에서부터 수평성장하여 마스크층(300) 하부를 따라 성장되나, [0001] 방향으로의 성장속도가 [000-1] 방향으로의 성장속도보다 현저하게 높다.
따라서, 도 3d와 같이, [0001] 방향으로 성장되는 성장막(400)은 윈도우 지역 전부를 막고, [0001] 방향의 반대 방향 즉, [000-1] 방향으로 성장되는 성장막(400)은 마스크층(300)의 하부에 이르러 수평성장을 멈추게 된다.
그리고, 이때부터 윈도우 지역을 통한 수평성장과 마스크 상부를 통한 수평성장이 이루어진다.
이어, 도 3e와 같이, 기존에는 윈도우 지역에서의 1차 병합이 생겨 공극이 발생하고 병합 과정에서의 전위발생이 있었으나, 본 발명은 이방성 선택적 성장으로 1차 병합과정이 없어진다.
그리고, 도 3f와 같이, 마스크 상단을 통한 수평성장시에도 [0001] 방향으로의 성장속도가 현저하게 높아 Ga-분극(polar)면으로의 수평성장이 거의 병합에 이루게 되는데, 반대편 마스크 상단에 공극을 형성한 후에 병합이 이루어진다.
이때, 수평성장하는 GaN 반도체층 단면은 성장조건의 약간의 변화로 조절되어 수직면이거나 (11-22)면과 같은 자연적인 경사면을 가질 수도 있다.
또한, 수평성장되는 GaN 반도체층 단면의 조절과 수평성장속도의 조절로 병합면에서의 전위밀도는 최소화할 수 있으며, 특히 마스크층 하부로부터의 완벽한 수평성장을 통해 윈도우 지역에서의 수직성장시 발생하는 전위 및 스트레인을 최소화할 수 있다.
본 발명 제 2 실시예는 저전위 저결함밀도를 가지는 무분극 혹은 반분극 질화물계 반도체박막을 사파이어기판상에 성장시키는 방법으로, LEO나 PENDEO가 가지는 단점들을 보안하여, 좀더 효율적이고, 간단하고, 고품위로 무분극 혹은 반분극 질화물계 반도체박막을 성장시키는 방법이다.
본 발명 제 2 실시예는 질화물계 반도체 박막의 식각과 성장속도가 [0001]방향과 [000-1]방향과 차이가 나는 특징을 통하여, 마스크 하부로의 이방성 식각시에는 [000-1]방향으로 수평식각을 주도하고, 이방성 성장시에는 [0001]방향으로 수평성장을 주도하여 윈도우 지역에서의 일차 병합과정을 없앨 수 있어, 기존의 수평성장방법을 통한 무분극 혹은 반분극 질화물계 반도체 박막 성장 방법보다 결함 발생을 현저하게 줄일 수 있다.
현재의 매우 비싸고 그 크기가 매우 작은 무분극 혹은 반분극 GaN 기판을 대체하면서 기존의 LEO나 PENDEO가 가지는 단점을 보안하여 보다 완벽에 가까운 질화물계 반도체 박막을 성장시킬 수 있는 방법으로 고품위의 발광다이오드나 레이저 다이오드의 하부구조로 사용될 수 있다.
본 발명은 현재의 매우 비싼 GaN 기판을 대체하면서 기존의 LEO나 PENDEO가 가지는 단점을 보안하여 보다 완벽에 가까운 GaN 박막을 성장시킬 수 있는 방법으로, 고품위 발광다이오드나 레이저다이오드의 하부구조로 사용될 수 있다.
특히, 질화물계 발광다이오드는 일반가전제품의 표시창, 핸드폰 키패드용 및 LCD TV의 백라이트용을 지나 백색조명시장으로도 그 적용범위를 넓혀가고 있으므로, 본 발명을 통해 저결함 밀도를 갖는 질화물계 발광다이오드를 저가로 생산할 수 있을 것이다.
본 발명의 또 다른 효과로는 광소자 하부구조의 주기적인 마스크물질로 인해 발광층으로부터의 빛의 산란을 유도하여 광추출효율을 증대시킬 수 있을 것으로 본다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (12)

  1. 기판 위에 반도체층을 형성하는 단계;
    상기 반도체층 위에 마스크층을 형성하고, 상기 마스크층을 패터닝하여 상기 반도체층의 일부가 노출되도록 적어도 하나의 윈도우(window)를 형성하는 단계;
    상기 노출된 반도체층을 식각하여, 상기 윈도우를 중심으로 상기 마스크층의 하부면 및 기판 일부를 노출시키는 단계;
    상기 노출된 마스크층의 하부면을 따라, 상기 식각된 반도체층으로부터 상기 윈도우 방향으로 상기 반도체층을 수평 성장시키는 단계; 그리고,
    상기 수평 성장된 반도체층을 상기 윈도우 및 상기 마스크층 상부로 수직 성장시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  2. 제 1 항에 있어서, 상기 기판은 반도체, 금속, 절연체 중 어느 하나인 비정질, 단결정, 다결정으로부터 선택되는 어느 한 물질로 이루어지거나 또는 무분극 및 반분극 기판 중 어느 하나인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  3. 제 1 항에 있어서, 상기 반도체층은 상기 기판과 다른 물질로 이루어지는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  4. 제 1 항에 있어서, 상기 마스크층은 절연막 또는 금속막으로 이루어지는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  5. 제 4 항에 있어서, 상기 절연막은 실리콘 산화막 또는 실리콘 질화막이고, 상기 금속막은 텅스텐인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  6. 제 1 항에 있어서, 상기 마스크층의 윈도우는 스트라이프(stripe), 삼각형, 원형, 다각형 또는 그들의 혼합된 혼합 형태로 이루어지거나 또는 무분극 방향의 스트라이프 형태로 이루어지는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  7. 제 1 항에 있어서, 상기 반도체층의 식각 단계와 성장 단계는 동일한 반응관 내부에서 수행되는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  8. 제 1 항에 있어서, 상기 반도체층의 식각은 상기 마스크층의 하부가 노출되는 수평 식각이고, 상기 수평 식각의 깊이는 상기 반도체층 두께의 수배 - 수십배인 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  9. 제 1 항에 있어서, 상기 반도체층의 식각 속도는 상기 윈도우의 중심에서 주변부로 향하는 방향 중 적어도 어느 한 방향이 나머지 방향보다 더 빠른 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  10. 제 1 항에 있어서, 상기 반도체층의 식각 이후, 상기 식각된 반도체층의 표면 처리를 더 수행하는 것을 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  11. 제 1 항에 있어서, 상기 반도체층의 성장 단계에서, 상기 반도체층의 성장 단면은 수직하거나 또는 경사면을 가지고, 서로 다른 방향으로부터 수평 성장된 반도체층의 단면이 만나 공극(void)을 형성하는 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
  12. 제 1 항에 있어서, 상기 반도체층의 성장 속도는 상기 식각된 반도체층으로부터 상기 윈도우의 중심으로 향하는 방향 중 적어도 어느 한 방향이 나머지 방향보다 더 빠른 것을 특징으로 하는 질화물 반도체 박막 성장 방법.
KR1020100016613A 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법 KR101660735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016613A KR101660735B1 (ko) 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016613A KR101660735B1 (ko) 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법

Publications (2)

Publication Number Publication Date
KR20110097007A true KR20110097007A (ko) 2011-08-31
KR101660735B1 KR101660735B1 (ko) 2016-09-28

Family

ID=44932093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016613A KR101660735B1 (ko) 2010-02-24 2010-02-24 질화물 반도체 박막 성장 방법

Country Status (1)

Country Link
KR (1) KR101660735B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法
KR100786530B1 (ko) * 2006-01-27 2007-12-17 엘지전자 주식회사 반도체 레이저 다이오드 및 그 제조방법
JP2008034587A (ja) * 2006-07-28 2008-02-14 Sony Corp 半導体レーザの製造方法、半導体素子の製造方法および素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法
KR100786530B1 (ko) * 2006-01-27 2007-12-17 엘지전자 주식회사 반도체 레이저 다이오드 및 그 제조방법
JP2008034587A (ja) * 2006-07-28 2008-02-14 Sony Corp 半導体レーザの製造方法、半導体素子の製造方法および素子の製造方法

Also Published As

Publication number Publication date
KR101660735B1 (ko) 2016-09-28

Similar Documents

Publication Publication Date Title
JP6484076B2 (ja) 光デバイス
KR101082788B1 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
TWI416615B (zh) 分離二種材料系統之方法
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2008177586A (ja) ＧａＮ系半導体およびその製造方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
US11158760B2 (en) Metal organic chemical vapor depostion (MOCVD) tunnel junction growth in III-nitride devices
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
JP3670927B2 (ja) 窒化物系半導体発光素子
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP4631214B2 (ja) 窒化物半導体膜の製造方法
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
US9859457B2 (en) Semiconductor and template for growing semiconductors
JP2004158500A (ja) 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
Bayram et al. Engineering future light emitting diodes and photovoltaics with inexpensive materials: Integrating ZnO and Si into GaN-based devices
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
KR101660735B1 (ko) 질화물 반도체 박막 성장 방법
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
KR100972974B1 (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
JP4049200B2 (ja) Ｉｉｉ族窒化物半導体光素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant