JP5723377B2 - 半導体のためのエッチングプロセス - Google Patents

半導体のためのエッチングプロセス Download PDF

Info

Publication number
JP5723377B2
JP5723377B2 JP2012537938A JP2012537938A JP5723377B2 JP 5723377 B2 JP5723377 B2 JP 5723377B2 JP 2012537938 A JP2012537938 A JP 2012537938A JP 2012537938 A JP2012537938 A JP 2012537938A JP 5723377 B2 JP5723377 B2 JP 5723377B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor
photoresist
semiconductors
reactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012537938A
Other languages
English (en)
Other versions
JP2013510442A5 (ja
JP2013510442A (ja
Inventor
マイケル エー. ハーセ,
マイケル エー. ハーセ,
テリー エル. スミス,
テリー エル. スミス,
ジュン‐イン ツァン,
ジュン‐イン ツァン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2013510442A publication Critical patent/JP2013510442A/ja
Publication of JP2013510442A5 publication Critical patent/JP2013510442A5/ja
Application granted granted Critical
Publication of JP5723377B2 publication Critical patent/JP5723377B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

本開示は、広くは、半導体をエッチングするためのプロセスに関する。
オプトエレクトロニクスの急速な発展は、半導体表面上にナノメートルサイズのパターンを生成する方法の必要性をもたらした。通常、これらのパターンは多くの技法によって半導体基板にエッチング形成される。例えば、湿式化学エッチングは多様な半導体へのエッチングに使用される。しかし、湿式化学エッチングは等方的である可能性があり、それにより製作され得る特徴部のアスペクト比を制限し、プロセスの均一性が低い。オプトエレクトロニクス製造産業では、ウェットエッチングを用いて達成可能な、より制御されたエッチング処置を必要としている。
湿式化学エッチングの欠点の結果により、半導体のためのドライエッチングプロセスが開発された。例えば、反応性イオンエッチングは、よく制御されたエッチングプロファイルをシリコン基板にもたらすために使用されてきた。反応性イオンエッチングは、リアクター内の低圧力反応性混合気内における放電によってラジカル及びイオンのような化学反応種を生成する工程を含む。この方法で生成された反応種は、電場によって基板に向けて加速され、シリコンと反応して揮発性反応生成物を作り出し、その生成物はポンプで排出される。エッチングする前に基板にエッチマスクを適用して、反応種が基板にパターンをエッチング形成できるようにすることが可能である。陽電荷の反応種はほぼ垂直に落下するので、エッチングされた特徴部の側壁では、エッチングが基板内に進行するに連れて、エッチングははるかに遅くなる。
例えばSiO、Si又は金属製のハードエッチマスクは、半導体フォトリソグラフィ技術では当業者に周知である。しかしこれらのマスクは通常、フォトレジストが適用される前に別工程で真空蒸着されなくてはならないので製作が難しい。ハードエッチマスクはプロセスをより複雑にし、プロセス工程を増やす。加えて、エッチングの後にそのハードマスクをドライエッチング又はウェットエッチングによって取り除く必要がある。更に、多くのエッチング化学物質に対して、ハードマスクの材料は多くのII〜VI型又はIII〜V型半導体のエッチング速度に近いエッチング速度になる傾向があるため、その使用が限定される。反応性イオンエッチングは、ポンプ排出によって真空チャンバーから容易に除去できる揮発性副生成物を形成するシリコンのような半導体に非常に有用だが、II〜VI型半導体は反応性イオンと反応しにくく、典型的に揮発性副生成物を形成しないので、反応性イオンエッチングはII〜VI型半導体にはあまり実用的でない。ドライエッチングはほとんどの半導体材料のパターン形成用に確立されている。塩素(Cl)系の反応性イオンエッチング(RIE)は、多様なオプトエレクトロニクス装置及び検出器の製作のためにIII〜V型及びII〜VI型の半導体のドライエッチングに広く使用されている。Cl/Ar、Cl/N、Cl/He、Cl/BCl/Ar、BCl/Ar、BrCl、SiCl/Ar、CCl/H/Arなどを含む他の気体系統もまた、研究されてきた。しかし、これらの反応体及びそれらの生成物は腐食性及び毒性であることが知られている。また、Cl系RIEを使用したとき、難分解性のCl残留物による腐食のためにエッチング後の急速な劣化が観察されている。カドミウム含有半導体の特定の事例では、ハロゲン化カドミウムは、有用なエッチングへの根拠を与えるには桁違いに低すぎる蒸気圧を有する。カドミウムの揮発性が欠如している場合に最も高い可能性で起こる結果は、半導体の表面上でのカドミウムを多く含む材料の形成である。したがって、CH/H及びCH/H/Ar系化学物質が開発され、Cd含有半導体のプラズマエッチングで重宝されている。しかし、これらのプロセスには、エッチング停止機構として作用する広範囲のポリマー堆積、粗い表面、及び低いエッチング速度(50nm/分に満たない)を含むいくつかの欠点がある。
II〜VI型又はIII〜V型半導体の基板を急速、効率的、選択的、かつ経済的にエッチングすることができるエッチング方法が必要とされている。II〜VI型又はIII〜V型半導体を含む例えば発光ダイオード(LED)のようなオプトエレクトロニクス装置にパターンを形成するために使用可能な、II〜VI型又はIII〜V型半導体のエッチング方法が必要とされている。加えて、光抽出素子又は画定されたピクセルを含む発光ダイオードのようなオプトエレクトロニクス装置を製造する方法も必要とされている。
半導体のエッチングのために提供される方法は、上にエッチングマスクを有する半導体を真空チャンバー内に供給し、エッチングマスクを介して非反応性エッチングガスでその半導体をスパッタエッチングして半導体の表面から材料を取り除いて、少なくとも1つのエッチングされた表面を与える工程と、少なくとも1つのエッチングされた表面を有する半導体を真空チャンバーから取り出す工程と、真空チャンバーを洗浄する工程と、を含み、半導体はIII〜V型半導体、II〜VI型半導体、又はそれらの組合わせを含む。半導体は、III〜V型半導体、II〜VI型半導体、又はそれらの組合わせを含むことができる。提供される方法は、カドミウム、マグネシウム、亜鉛、イオウ、セレン、テルリウム、又はそれらの組合わせを含むことができる(ただし限定せず)II〜VI型半導体のために有用であり得る。提供される方法はまた、アルミニウム、ガリウム、インジウム、ヒ素、リン、窒素、アンチモン、又はそれらの組合わせを含むことができる(ただし限定せず)III〜V型半導体にも有用であり得る。非反応性エッチングガスは、アルゴン、クリプトン、キセノン、ヘリウム、ネオン、窒素、又はそれらの組合わせを含むことができる(ただし限定せず)。提供される方法は、真空チャンバーを反応性ガスで洗浄する工程を含む。
本開示では、
「抽出素子」は、発光ダイオードのような自己放出型光源からの光の抽出を高める任意のタイプ及び配置のナノ/微小構造物を指す。
「非反応性ガス」は、物理的スパッタリングによって基板をエッチングするために使用可能なガスを指す。スパッタエッチングは、運動エネルギー移動によって表面の原子をはじき出すか又は追い出すことが可能な、表面のエネルギー種による物理的衝突によって主に生じる。それらの活性な種は基板とは実質的に反応せず、放出される材料は一般的には不揮発性である。
「反応性イオンエッチング」は、プラズマ放電の中で反応性のガスをイオン化させかつそのガスを基板に向けて加速させ、基板において反応性の種が基板と化学反応して揮発性の種を形成することができるプロセスを指す。
「スパッタエッチング」は、イオンを基板に衝突させ、イオンから基板上の材料への運動量移動によって基板から材料を除去することを指す。これは、そのエッチングガス中の種が運動量移動によって基板材料を物理的に除去することにおいて、反応性イオンエッチングと区別される。
II〜VI型及びIII〜V型のような半導体をエッチングできる方法が提供され、提供される方法によって構造物が作製される。この提供される方法は、それらの材料を急速、効率的、選択的、かつ経済的にエッチングすることができ、発光ダイオードのような、それ自体の上に抽出素子のような構造物を有するオプトエレクトロニクス装置を提供することができる。
上記の要約は、本発明の全ての実施が開示された各実施形態を記載することを意図しない。図面の簡単な説明及び後に続く発明を実施するための形態は、説明に役立つ実施形態をより詳しく例示する。
提供されるプロセスにおける数ステップの概略側面図。 提供されるプロセスにおける数ステップの概略側面図。 提供されるプロセスにおける有用な代表的半導体構成体の概略側面図。 実施例1で製造したエッチングされた半導体の走査電子顕微鏡写真。 実施例2で製造したエッチングされた半導体の走査電子顕微鏡写真。 実施例2で製造したエッチングされた半導体の走査電子顕微鏡写真。 実施例3で使用したフォトレジストパターンの走査電子顕微鏡写真。 実施例3で製造したエッチングされた半導体の走査電子顕微鏡写真。 実施例3で製造したエッチングされた半導体の走査電子顕微鏡写真。
以下の説明において、本明細書の説明の一部を構成しいくつかの特定の実施形態が例として示される添付の一連の図面を参照する。本発明の範囲又は趣旨を逸脱せずに、その他の実施形態が考えられ、実施され得ることを理解すべきである。したがって、以下の「発明を実施するための形態」は、限定する意味で理解すべきではない。
他に指示がない限り、本明細書及び添付の特許請求の範囲で使用される特徴部のサイズ、量、物理特性を表わす数字は全て、どの場合においても用語「約」によって修飾されるものとして理解されるべきである。それ故に、そうでないことが示されない限り、前述の明細書及び添付の特許請求の範囲で示される数値パラメータは、当業者が本明細書で開示される教示内容を用いて、目標対象とする所望の特性に応じて、変化し得る近似値である。終点による数の範囲の使用は、その範囲内(例えば、1〜5は、1、1.5、2、2.75、3、3.80、4、及び5を含む)の全ての数及びその範囲内の任意の範囲を含む。
提供されるプロセスは従来のエッチング設備を使用することが可能であり、したがって、特別な設備を必要としない。提供されるプロセスは反応性イオンエッチングの代わりにスパッタエッチングを使用し、したがって、反応性イオンと反応性でない半導体、例えば非シリコン材料で作製された半導体に有用である。いくつかの実施形態で、これらの半導体は、例えばGaAs、InP、AlGaAs、GaInAsP、又はGaInNAsのようなIII〜V型半導体を含む。他の実施形態で提供されるプロセスは、例えばカドミウム、マグネシウム、亜鉛、イオウ、セレン、テルリウム、及びこれらの組合わせが含まれる可能性があるII〜VI半導体のエッチングに有用である。代表的なII〜VI型半導体材料にはCdMgZnSe合金を挙げることができる。CdZnSe、ZnSSe、ZnMgSSe、ZnS、CdS、ZnSe、ZnTe、ZnSeTe、HgCdSe、及びHgCdTeのようなその他のII〜VI型半導体もまた、提供されるプロセスを用いてエッチングすることが可能である。
提供されるプロセスは半導体のスパッタエッチング法に関する。半導体は、エッチングに侵されないエッチングマスクをその上に装備し、それにより半導体表面のエッチングされる部分を画定する。典型的なエッチングマスクは、SiO、Si、及び例えばチタン又はタングステンのような金属などの硬質材料で作製可能である。しかし、こうした硬質材料で作られるマスクの製作にはいくらか時間を要し(蒸着してからフォトレジストを用いてパターンを形成しなくてはならないため)、それらは、時には半導体のエッチング速度と同様の速度でスパッタエッチングによってエッチング可能である。フォトレジストのみでもエッチングマスクとして有用な場合がある。フォトレジストエッチングマスクとしては、放射線に曝露されるとアルカリ性現像液中に可溶性になるポリマーからなるポジ型フォトレジスト及び放射線に曝露されると架橋し不溶性になるネガ型フォトレジストを挙げることができる。代表的なポジ型フォトレジストとしては、UV5フォトレジスト及びShipley 1813フォトレジスト(いずれもマサチューセッツ州MarlboroughのRohm and Hass Electronic Materialsより入手可能)が挙げられる。代表的なネガ型フォトレジストとしては、UVN 30(Rohm and Hass Electronic Materialsより入手可能)及びNR9−1000P及びNR9−3000PY(ニュージャージー州FranklinのFuturrexより入手可能)のようなFUTURREXネガ型フォトレジストが挙げられる。フォトレジストは、半導体リソグラフィの当業者には周知である。フォトレジストエッチングマスクを使用してII〜VI型又はIII〜V型半導体をスパッタエッチングするプロセスは、本明細書と同日に出願された同時係属出願である代理人整理番号第65811US002号に説明されている。
非反応性エッチングガスのイオンにより半導体表面を照射することによって、半導体材料のエッチングマスクで遮蔽されていない区域をスパッタエッチングすることができる。エッチングガスイオンは、半導体の曝露された表面から材料(副生成物)を除去する又は放出することができる。エッチングは、一般的にエッチングマスクで保護されていない半導体表面で生じる。エッチングマスクは、半導体材料の表面に光抽出素子を生成するために例えば画像ピクセルを画定する又はパターンを提供する、パターン化開口部を有することができる。非反応性エッチングガスイオンは、実質的に垂直に半導体材料の表面に衝突することが可能である。すなわち、エッチング剤のイオンが本質的に一直線に、典型的には半導体材料表面に対して直角又はほぼ直角に半導体材料表面に当たるように構成することが可能である。エッチング剤は、運動エネルギーの移動によって、曝露された分子を半導体材料から除去又は追い出すことが可能である。
代表的な非反応性のエッチングガス(エッチング剤)としては、アルゴン、クリプトン、キセノン、窒素、又はこれらの組合わせが挙げられる。これらのガスは実質的に不活性ガスであるので、半導体材料と反応する傾向がほとんどないかあるいは全くない。したがって、それらのガスは物理的照射によって半導体材料の曝露された表面の分子に運動量を移動することによってエッチングする傾向がある。次いで、この材料が放出され、それまでにエッチングされた他の表面、例えば半導体の壁のエッチングされた垂直面、に付着する可能性がある。あるいは、放出された材料がデブリ(debris)として真空チャンバー内のどこかに付着する可能性がある。デブリは蓄積し、やがてエッチングプロセスを汚染する可能性がある。デブリは一般的に、真空チャンバーの洗浄によって定期的に除去される。
驚くべきことに、フォトレジストで作られたエッチングマスクとII〜VI型又はIII〜V型半導体との両方が、例えばアルゴンのような非反応性ガスでのスパッタエッチングを受けると、フォトレジストで作られたエッチングマスクはII〜VI型又はIII〜V型半導体と比べてスパッタエッチングに対する高い選択性を有することが可能であると見出された。例えば、フォトレジストがNR9−1000P又はNR9−3000PY(ニュージャージー州FranklinのFuturrexより入手可能)のようなネガ型フォトレジストであり、半導体がCdMgZnSeのようなII〜VI型半導体であるとき、半導体はフォトレジストの6倍〜12倍早い速度でエッチングされることが見出された。提供されるプロセスのいくつかの実施形態で、半導体は約100nm/分を超える速度、約300nm/分を超える速度、約500nm/分を超える速度、又は更には約1000nm/分を超える速度でエッチングされ得る。いくつかの実施形態で、フォトレジストエッチングマスクは、約100nm/分未満の速度、約50nm/分未満の速度、又は更には約25nm/分未満の速度でエッチングされ得る。いくつかの実施形態で、フォトレジストエッチング速度に対する半導体のエッチング速度の比率は約3より大きい、約6より大きい、約10より大きい、又は更には約12より大きい。
提供される方法は、図の参照によってよりよく理解することができる。図1a〜1bは、提供される方法の数ステップの概略側面図である。図1aは、それ自体の上に配置されたパターン化されたフォトレジスト104を有する半導体材料102を含む図である。パターン化されたフォトレジスト104は、半導体材料102を部分的に露出する溝103を有する。半導体材料102のスパッタエッチングは非反応性ガスを用いて行われる。図1bは、スパッタエッチング後に溝103が延長されて、フォトレジスト104によって覆われていない露出した半導体材料102の部分が、半導体材料102の元の表面より下方にエッチングされたことを示す。
提供される半導体異方性エッチングの方法は、例えば半導体に光抽出素子などのエッチングされた特徴部を形成するために使用可能である。いくつかの実施形態で、提供される方法を使用して、II〜VI型半導体を用いて作製された電子装置上のディスプレイ中に小さいピクセルを画定する抽出素子をエッチング形成することが可能である。これらのピクセルは非常に小さい。例えば、これらのピクセルは約10ミクロン未満の最長寸法を有することができる。ピクセルは約1ミクロンの溝によって分離され得る。そのような代表的な装置としては、下方変換(down-converted)発光ダイオード(LED)が挙げられる。他の実施形態では、提供される方法はII〜VI型半導体から作製されるLEDの面上に光抽出器を形成するために使用可能である。そのような光抽出器はLED面から発される光の量を増すことができる。代表的な光抽出素子はいかなるタイプの構造物にも限定されない。いくつかの実施形態での光抽出素子としては、例えば米国特許刊行物第2009/0015757号(Pottsら)に開示されているような回折又は散乱性ナノ構造物、米国特許第6,347,874号及び同第6,379,016号(いずれもBoydら)に開示されているようなライザーを有する構造物、及びPCT特許刊行物第WO 2008/083188号(Luら)に開示されているような構造物を挙げることができる。いくつかの実施形態で、光抽出素子は約500nmしかない寸法を有することができる。
アルゴンガスは、反応性イオン相互作用によってエッチングする、例えば塩素ガスのようなガスほど半導体特性を劣化させずに効果的にII〜VI型又はIII〜V型半導体をエッチングする傾向があるので、典型的には、アルゴンガスを非反応性エッチングガスとして使用する。しかし、上述したように、半導体のスパッタリングによって厄介なデブリが生じる可能性がある。これらのデブリがプラズマエッチングシステムの内面に付着し、システムの電気特性を変え、不安定なエッチング速度をもたらす可能性がある。また、デブリが試料に再付着する可能性もある。したがって、非反応性エッチングガスを使用するときは、真空チャンバーから半導体を定期的に取り出し、真空チャンバーの内側に蓄積したデブリと反応して揮発させる反応性ガス、例えば塩素、酸素、又はそれらの組合わせなどでチャンバーを充満させることが望ましい。多様な反応性ガス及び反応性ガスの組合わせを使用してチャンバーを洗浄することができる。反応性ガスには、例えば、塩素、酸素、三塩化ホウ素、四塩化ケイ素、及び水素が挙げられる。一般的には、これらの反応性ガスをアルゴン、ヘリウム、又は窒素のような非反応性ガスと混合することが可能である。
より深く半導体をスパッタエッチングすることが望ましい場合は、試料を目的の深さの一部分までスパッタエッチングし、チャンバーから試料を取り出し、チャンバーを洗浄してから試料をチャンバーに戻して更にエッチングすることが有利である場合がある。このエッチング−洗浄のサイクルを繰り返して、所望の深さのエッチングにすることが可能である。
本発明の目的及び利点は、以下の実施例によって更に例示されるが、これらの実施例において列挙された特定の材料及びその量は、他の諸条件及び詳細と同様に、本発明を過度に制限するものと解釈されるべきではない。
CdMgZnSe合金系のII〜VI型半導体の色変換体層構造物をInP基板上で分子線エピタキシーによって成長させた。この色変換体層構造物の概略図を図2に示し、層の厚さ及び組成を下表Iに示す。図2は、上部窓202と、吸収体204と、上部窓202の組成から吸収体204へと徐々に変化する傾斜組成層206とを含む色変換体層200の概略図である。吸収体層(図示せず)には、ポンプ光が吸収体層に吸収される際に生成されるキャリアを捕捉しかつより長波長の光を再放出するする量子井戸が埋め込まれている。色変換体構造物の詳細は、例えば、米国特許第7,402,831号(Millerら)に見出される。
Figure 0005723377
比較実施例1−II〜VI型半導体のCl反応性イオンエッチング
ネガ型フォトレジスト(ニュージャージー州FranklinのFuturrexより入手可能なNR1−1000P)及び従来のコンタクトリソグラフィを用いて、上述のようにフォトレジスト稜線パターンをII〜VI型半導体構造物上に作製した。次いで、下記実施例で説明するようなエッチング用に試料を小片に切断した。エッチングは市販の反応性イオンシステム(英国YattonのOxford Instrumentsより入手可能なRIE、Model PLASMA LAB System 100)で行った。
II〜VI型半導体の小さく切断された試料の上にフォトレジストマスクを載せたものをSiキャリアウェハ上に置き、RIEチャンバーに入れ、80sccm(標準状態での流量cc/分)のCl、5sccmのAr、75〜200ワットの無線周波数(RF)電力、1200ワットの誘導結合プラズマ電力を用い、6mTorr(0.8Pa)の圧力で、30秒間隔で4回エッチングした。Clプラズマエッチングによってフォトレジストは激しく損傷した。測定されたフォトレジストエッチング速度は1000nm/分であった。フォトレジストのエッチング速度に対する半導体のエッチング速度の比率は0.19であった。このように、塩素によって生成された反応種はフォトレジストと反応し、II〜VI型半導体をエッチングするよりもはるかに急速にフォトレジストをエッチングする。
実施例1−フォトレジストマスクを有するII〜VI型半導体のArエッチング
ニュージャージー州FranklinのFuterrexから入手可能なNR9−1000Pネガ型フォトレジストを用い、縞パターンのあるフォトレジストマスクを用いて上記II〜VI型半導体色変換体の試料をオーバーコートした。縞パターンの寸法は2μm及び100μmであった。II〜VI型半導体の小さく切断された試料の上にフォトレジストマスクを載せたものをSiキャリアウェハ上に置き、RIEチャンバーに入れ、5〜50sccmのAr、20〜200ワットの無線周波数(RF)電力、700〜2000ワットの誘導結合プラズマ電力(ICP)を用い、4〜30mTorr(0.5〜4.0Pa)の圧力で、60秒間隔で5回エッチングした。2μmと小さい幅を有するピクセル縞は、処理後数ヶ月間にかけて強いフォトルミネセンスを呈し続けた。エッチング時間を30秒間隔で6回にした(その間隔に基板を冷却させるために)ことを除き比較実施例1と同一の条件でClによりエッチングした同じ試料は、1日後に急激なフォトルミネセンスの劣化を示した。図3は、アルゴンスパッタエッチングプロセスを用いてエッチングした半導体の顕微鏡写真である。得られたエッチングプロファイルは約63度の側壁角を有していた。フォトレジストに対するこの半導体のエッチング速度の比率は約6〜約12の範囲で変化し、RF電力を変えることによって制御可能であった。RF電力を下げるとその比率は増加するが、エッチングの速度は低下した。II〜VI型半導体色変換体のエッチング速度は300nm/分〜500nm/分の範囲であった。
実施例2−II〜VI型半導体材料における3ミクロン溝のArエッチング
ニュージャージー州FranklinのFuturrexから入手可能なNR9−3000PYネガ型フォトレジストを用い、光リソグラフィによって、表1に上述したようにII〜VI型半導体色変換体構造物上にパターン化フォトレジストを作製し、実施例1の手順を用いてエッチングした。図4aは、得られた構造物の走査電子顕微鏡写真であり、横断寸法約6μmに稜線を残して作られた幅3μmの溝のパターンを示す。図4bは、半導体稜線のフォトルミネセンスを示す暗視野光学顕微鏡写真である。半導体色変換体が損なわれないまま残された(エッチングの間、フォトレジストによって保護された)ところに一連の発光「ピクセル」が観察される。
実施例3−光抽出用に向けたII〜VI型半導体のArプラズマエッチング
表1に上述したようなII〜VI半導体色変換体構造物上にパターン化フォトレジストを下記のように作製した。レーザーダイオード光源に基づく干渉リソグラフィを用い、光抽出のための穴又は柱構造物を有する2次元格子パターンをTELR−P003PMフォトレジスト(マサチューセッツ州MarlboroughのShipleyより入手可能)に作製した。この格子は1μmピッチで400〜500nmの特徴部を有するものであった。パターン化フォトレジストコーティングされた半導体を、実施例1で説明したような条件でArエッチングした。図5aは、エッチング前の半導体上に直径400nmの柱構造物を有するフォトレジストパターンの走査電子顕微鏡写真である。図5bは図5aと同じ視点の、フォトレジストがなお置かれた状態でのArプラズマエッチング後の顕微鏡写真である。エッチングの後、残りのフォトレジストはピラミッド状構造物であり、フォトレジストの周囲の半導体はエッチングされて、レジストの下に円錐柱が残されている(残ったフォトレジストと半導体との間の境界は、図5bで円錐構造物の基底から頂点にかけて約3分の2のところに見られる)。更なるArエッチングにより、図5cに示される半導体のパターンが得られた。図5cに図示したエッチングされた試料のフォトルミネセンス測定値は50.4%の外部量子効率を示した。エッチングの前の平面試料のフォトルミネセンス測定値は29.7%の外部量子効率を示した。この例は、II〜VI半導体上の光抽出構造物が、放射される光の収率をいかに増すかを示すものである。
本発明の範囲及び趣旨から逸脱しない本発明の様々な変更や改変は、当業者には明らかとなるであろう。本発明は、本明細書で述べる例示的な実施形態及び実施例によって不当に限定されるものではないこと、また、こうした実施例及び実施形態は、本明細書において以下に記述する「特許請求の範囲」によってのみ限定されると意図する本発明の範囲に関する例示のためにのみ提示されることを理解すべきである。本開示に引用された全ての参照文献は、その全体が参照により本明細書に組み込まれる。

Claims (1)

  1. それ自体の上にエッチングマスクを有する半導体を真空チャンバー中に供給する工程と、
    前記エッチングマスクを介して非反応性エッチングガスで前記半導体をスパッタエッチングして前記半導体の表面から材料を取り除き、少なくとも1つのエッチングされた表面を与える工程と、
    前記真空チャンバーから、少なくとも1つのエッチングされた表面を有する前記半導体を取り出す工程と、
    前記真空チャンバーを洗浄する工程と、
    前記真空チャンバーを洗浄後、少なくとも1つのエッチングされた表面を有する前記半導体を前記真空チャンバーに戻す工程と、
    前記エッチングマスクを介して非反応性エッチングガスで前記半導体を更にスパッタエッチングする工程と、
    を含み、
    前記半導体がIII〜V型半導体、II〜VI型半導体、又はそれらの組合わせを含み、
    前記真空チャンバーを洗浄する工程が、反応性ガスを前記真空チャンバーに導入する工程と、前記反応性ガスでプラズマを形成し前記真空チャンバーの内部の堆積物を揮発させる工程と、を含む、半導体のエッチング方法。
JP2012537938A 2009-11-09 2010-11-02 半導体のためのエッチングプロセス Expired - Fee Related JP5723377B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US25929909P 2009-11-09 2009-11-09
US61/259,299 2009-11-09
PCT/US2010/055096 WO2011056783A2 (en) 2009-11-09 2010-11-02 Etching process for semiconductors

Publications (3)

Publication Number Publication Date
JP2013510442A JP2013510442A (ja) 2013-03-21
JP2013510442A5 JP2013510442A5 (ja) 2013-08-29
JP5723377B2 true JP5723377B2 (ja) 2015-05-27

Family

ID=43970710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012537938A Expired - Fee Related JP5723377B2 (ja) 2009-11-09 2010-11-02 半導体のためのエッチングプロセス

Country Status (7)

Country Link
US (1) US8765611B2 (ja)
EP (1) EP2499663A2 (ja)
JP (1) JP5723377B2 (ja)
KR (1) KR20120095411A (ja)
CN (1) CN102893378A (ja)
TW (1) TW201135832A (ja)
WO (1) WO2011056783A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710433B2 (ja) * 2011-09-13 2015-04-30 株式会社東芝 成膜装置のクリーニング方法および成膜装置
FR2984769B1 (fr) * 2011-12-22 2014-03-07 Total Sa Procede de texturation de la surface d'un substrat de silicium, substrat structure et dispositif photovoltaique comportant un tel substrat structure
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
EP2922103B1 (en) 2012-08-21 2017-04-05 Oji Holdings Corporation Substrate for semiconductor light emitting elements and semiconductor light emitting element
WO2014051909A1 (en) * 2012-09-25 2014-04-03 Applied Materials, Inc. Chamber clean with in gas heating source
CN103901516B (zh) * 2012-12-26 2016-06-15 清华大学 光栅的制备方法
US8941145B2 (en) * 2013-06-17 2015-01-27 The Boeing Company Systems and methods for dry etching a photodetector array
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
JP6871706B2 (ja) 2016-09-30 2021-05-12 日機装株式会社 半導体発光素子の製造方法
JPWO2021095608A1 (ja) * 2019-11-12 2021-05-20
CN113823992B (zh) * 2021-09-14 2022-11-11 苏州长瑞光电有限公司 半导体器件制造方法及半导体器件
CN115343788B (zh) * 2022-08-18 2024-03-15 上海交通大学 基于循环刻蚀工艺的石英微透镜制备方法及石英微透镜

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294522A (ja) * 1988-09-30 1990-04-05 Toshiba Corp ドライエッチング方法
US5404027A (en) * 1991-05-15 1995-04-04 Minnesota Mining & Manufacturing Compay Buried ridge II-VI laser diode
DE69320963T2 (de) * 1992-06-22 1999-05-12 Lam Res Corp Plasmareinigungsverfahren zum entfernen von rückständen in einer plasmabehandlungskammer
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH07335620A (ja) * 1994-06-09 1995-12-22 Sony Corp Ii−vi族化合物半導体の選択的ドライエッチング方法
EP0774772A1 (en) 1995-11-17 1997-05-21 Applied Materials, Inc. Methods for physically etching silicon electrically conducting surfaces
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
IT1301840B1 (it) * 1998-06-30 2000-07-07 Stmicroelettronica S R L Metodo per incrementare la seletttvita' tra un film di materialefotosensibile ed uno strato da sottoporre ed incisione in processi
DE19919832A1 (de) * 1999-04-30 2000-11-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen von Halbleitern
SE9903213D0 (sv) * 1999-06-21 1999-09-10 Carl Fredrik Carlstroem Dry etching process of compound semiconductor materials
US6352081B1 (en) * 1999-07-09 2002-03-05 Applied Materials, Inc. Method of cleaning a semiconductor device processing chamber after a copper etch process
US6347874B1 (en) * 2000-02-16 2002-02-19 3M Innovative Properties Company Wedge light extractor with risers
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
DE10247913A1 (de) * 2002-10-14 2004-04-22 Robert Bosch Gmbh Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat
US7238970B2 (en) * 2003-10-30 2007-07-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005353972A (ja) 2004-06-14 2005-12-22 Canon Inc プラズマ処理方法
US7402831B2 (en) * 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
US7575007B2 (en) * 2006-08-23 2009-08-18 Applied Materials, Inc. Chamber recovery after opening barrier over copper
WO2008083188A2 (en) 2006-12-29 2008-07-10 3M Innovative Properties Company Led light source with converging extractor in an optical element
US8179034B2 (en) * 2007-07-13 2012-05-15 3M Innovative Properties Company Light extraction film for organic light emitting diode display and lighting devices
CN101472455A (zh) 2007-12-29 2009-07-01 3M创新有限公司 电磁屏蔽衬垫和用于填充电磁屏蔽系统中的间隙的方法
CN102473817A (zh) * 2009-06-30 2012-05-23 3M创新有限公司 无镉再发光半导体构造

Also Published As

Publication number Publication date
CN102893378A (zh) 2013-01-23
KR20120095411A (ko) 2012-08-28
TW201135832A (en) 2011-10-16
US20110108956A1 (en) 2011-05-12
US8765611B2 (en) 2014-07-01
WO2011056783A3 (en) 2011-07-28
WO2011056783A2 (en) 2011-05-12
EP2499663A2 (en) 2012-09-19
JP2013510442A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5723377B2 (ja) 半導体のためのエッチングプロセス
EP3026716B1 (en) Semiconductor light emitting element and method for manufacturing same
CN102598223B (zh) 用于半导体的各向异性蚀刻的工艺
KR20060051165A (ko) 반도체 발광 장치 및 그것의 제조 방법
WO2005004247A1 (en) Iii-nitride compound semiconductor light emitting device
Park et al. Enhancement of photo-and electro-luminescence of GaN-based LED structure grown on a nanometer-scaled patterned sapphire substrate
US20130140593A1 (en) Light emitting diode
Carlström et al. Cl 2∕ O 2-inductively coupled plasma etching of deep hole-type photonic crystals in InP
US20130089939A1 (en) Method for making light emitting diode
US8796716B2 (en) Light emitting diode
US9029889B2 (en) Light emitting diode
US9041030B2 (en) Light emitting diode
KR20180061093A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
KR20180060585A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
US8790940B2 (en) Method for making light emitting diode
JP6548024B2 (ja) 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
JP5499920B2 (ja) 半導体光デバイスの製造方法
US20120032306A1 (en) Method for Patterning a Semiconductor Surface, and Semiconductor Chip
Byeon et al. Enhancement of the photon extraction of green and blue LEDs by patterning the indium tin oxide top layer
KR101586441B1 (ko) 광전자소자용 팔라듐 금속층의 식각 방법
KR100780832B1 (ko) 산화아연 물질에 대한 건식 식각 방법
CN115903383A (zh) 一种用于在蓝宝石衬底上形成亚微米图案的双光刻胶互补光刻的方法
Lee et al. Emission Enhancement of InGaN/GaN Light Emitting Diode by Using Ag Nanoparticles
Pearton Dry Etching of Semiconductors at the Nano-and Micro-Scale
Forchel et al. InP/InGaAs nanofabrication and optical characterization

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150327

R150 Certificate of patent or registration of utility model

Ref document number: 5723377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees