JP2013201279A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013201279A JP2013201279A JP2012068482A JP2012068482A JP2013201279A JP 2013201279 A JP2013201279 A JP 2013201279A JP 2012068482 A JP2012068482 A JP 2012068482A JP 2012068482 A JP2012068482 A JP 2012068482A JP 2013201279 A JP2013201279 A JP 2013201279A
- Authority
- JP
- Japan
- Prior art keywords
- self
- film
- semiconductor device
- material film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】微細化を図ることができる半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、半導体基板上に開口部を含むパターン膜を形成する工程と、前記開口部に自己組織化材料を配置し相分離させて第1自己組織化材料膜を形成する工程と、前記開口部における前記第1自己組織化材料膜上に自己組織化材料を配置し相分離させて第2自己組織化材料膜を形成する工程と、を備える。
【選択図】図2
【解決手段】実施形態に係る半導体装置の製造方法は、半導体基板上に開口部を含むパターン膜を形成する工程と、前記開口部に自己組織化材料を配置し相分離させて第1自己組織化材料膜を形成する工程と、前記開口部における前記第1自己組織化材料膜上に自己組織化材料を配置し相分離させて第2自己組織化材料膜を形成する工程と、を備える。
【選択図】図2
Description
本発明の実施形態は、半導体装置の製造方法に関する。
近年の半導体装置の高集積化、高性能化に伴い、パターン形成に要求される寸法は年々微細になってきている。特に、高集積化の進むメモリデバイスは、微細なラインアンドスペースパターンを必要としている。そのため、リソグラフィー技術は技術的革新を続けている。しかし、近年のメモリデバイスが必要とするパターンは、リソグラフィーの解像限界を超え始めている。そこで、自己組織化材料を用いて、リソグラフィーの解像限界以上の超微細パターンを形成する方法が開発されている。しかし、実際のメモリデバイスに、自己組織化材料を用いたパターン形成を適用すると、合わせズレの問題が生じ、微細化を困難にしている。
本発明の実施形態は、微細化を図ることができる半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、半導体基板上に開口部を含むパターン膜を形成する工程と、前記開口部に自己組織化材料を配置し相分離させて第1自己組織化材料膜を形成する工程と、前記開口部における前記第1自己組織化材料膜上に自己組織化材料を配置し相分離させて第2自己組織化材料膜を形成する工程と、を備える。
以下、図面を参照しつつ、本発明の実施形態について説明する。
(第1の実施形態)
先ず、第1の実施形態について説明する。
図1(a)、(c)及び(e)は、第1の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
(第1の実施形態)
先ず、第1の実施形態について説明する。
図1(a)、(c)及び(e)は、第1の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
図1(a)及び(b)に示すように、先ず、半導体基板11を用意する。半導体基板11は、例えば、シリコン基板であり、上面に、例えば、素子分離領域及びトランジスタのような素子が形成されている。次に、半導体基板11上に、例えば、TEOSを用いてシリコン酸化物を堆積させることにより層間絶縁膜12を形成する。次に、層間絶縁膜12上にレジストを配置する。そして、リソグラフィー技術を用いて、レジストをパターニングすることにより、層間絶縁膜12上にガイドパターン13を形成する。パターニングにおいて、ガイドパターン13が開口部13aを含むように、レジストをパターニングする。
次に、図1(c)及び(d)に示すように、ガイドパターン13をマスクとして、層間絶縁膜12を、エッチングし、ガイドパターン13のパターンを層間絶縁膜12に転写する。これにより、層間絶縁膜12に開口部12aが形成される。開口部12aが形成された層間絶縁膜12及び開口部13aが形成されたガイドパターン13をパターン膜ともいう。エッチングは、例えば、ドライエッチングにより行う。
次に、図1(e)及び(f)に示すように、例えば、アッシングを行うことにより、ガイドパターン13を除去する。
次に、図1(e)及び(f)に示すように、例えば、アッシングを行うことにより、ガイドパターン13を除去する。
図2(a)、(c)及び(e)は、第1の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
図2(a)及び(b)に示すように、開口部12aにおける半導体基板11上に自己組織化材料、例えば、有機材料のポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料を相分離させる。これにより、開口部12aにおける半導体基板11上に自己組織化材料膜14が形成される。
図2(a)及び(b)に示すように、開口部12aにおける半導体基板11上に自己組織化材料、例えば、有機材料のポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料を相分離させる。これにより、開口部12aにおける半導体基板11上に自己組織化材料膜14が形成される。
ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のピラー14bとを含むようにする。相14aは、例えば、ポリエチレンオキサイド(PEO)からなるシリコン酸化物を含む。ピラー14bは、ポリスチレン(PS)を含む。ピラー14bの形状は、柱状である。ピラー14bは、上面を上方、底面を下方にして、半導体基板11上に配置されている。ピラー14bは、半導体基板11の上面における一方向及び一方向に直交して交差する他方向に周期的に配置されている。ピラー14bの周囲を相14aが取り囲んでいる。ピラー14bを、相14aの上面から下面まで貫通するように形成する。相14aの上面にピラー14bの上面が露出している。すなわち、相14aの上面の位置とピラー14bの上面の位置は一致している。
次に、図2(c)及び(d)に示すように、相14a及びピラー14b上に、自己組織化材料、例えば、前述のポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料を相分離させる。これにより、開口部12aにおける自己組織化材料膜14上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜51が、相14aと、複数のライン14cとを含むようにする。相14aは、例えば、ポリエチレンオキサイド(PEO)からなるシリコン酸化物を含む。ライン14cは、ポリスチレン(PS)を含む。自己組織化材料膜51を、ラメラパターン、すなわち、相14a中に複数のライン14cを含むパターンとする。
このとき、ライン14cが、一方向に延びるように組成及び熱処理条件を制御して形成する。また、ライン14cが、相14aの上面から下面まで貫通するように組成及び熱処理条件を制御して形成する。さらに、ライン14cを、他方向に沿ってピラー14bが配置された周期と同じ周期で配置され、ピラー14b上にライン14cが配置されるように組成及び熱処理条件を制御する。これにより、ライン14cはピラー14bに接して一体化する。
次に、図2(e)及び(f)に示すように、例えば、アッシングを行うことにより、ピラー14b及びライン14cを除去する。これにより、ライン14cが除去された相14aの上部には溝15が形成され、ピラー14bが除去された相14aの下部には、孔16が形成される。溝15の底面に孔16が開口している。
図3(a)及び(c)は、第1の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)及び(d)は、それぞれ(a)及び(c)に示すA−A’線による工程断面図であり、(e)は、(c)に示すB−B’線による工程断面図である。
次に、図3(a)及び(b)に示すように、例えば、スパッタリングにより、バリアメタル、例えば、チタン(Ti)及び窒化チタン(TiN)を、半導体基板11上に堆積させ、孔16及び溝15の側面を覆うようにバリアメタル膜17、例えば、チタン(Ti)及び窒化チタン(TiN)の積層膜を形成する。その後、例えば、CVD法により、上方から導電材料、例えば、タングステン(W)を堆積させ、孔16、溝15及び開口部12aを埋め込むように層間絶縁膜12上に導電膜18、例えば、タングステン膜を形成する。
次に、図3(a)及び(b)に示すように、例えば、スパッタリングにより、バリアメタル、例えば、チタン(Ti)及び窒化チタン(TiN)を、半導体基板11上に堆積させ、孔16及び溝15の側面を覆うようにバリアメタル膜17、例えば、チタン(Ti)及び窒化チタン(TiN)の積層膜を形成する。その後、例えば、CVD法により、上方から導電材料、例えば、タングステン(W)を堆積させ、孔16、溝15及び開口部12aを埋め込むように層間絶縁膜12上に導電膜18、例えば、タングステン膜を形成する。
次に、図3(c)〜(e)に示すように、例えば、CMP法により、相14aの上面が露出するまで、導電膜18の上面を平坦化する。これにより、溝15に埋め込まれた導電材料からなる配線19及び孔16に埋め込まれた導電材料からなるプラグ20が、半導体基板11上に形成される。このようにして、半導体装置1が製造される。
次に、本実施形態の効果について説明する。
本実施形態によれば、相分離する各相の形態及びサイズを分子レベルで制御することができる自己組織化材料を用いて、マスクパターンを形成することができる。これにより、光リソグラフィーの限界より微細なパターンを形成することができる。よって、半導体装置1を微細化することができる。
また、自己組織化材料を用いて、上層及び下層の2回のパターニングを、1つのパターン膜を用いて行うことができる。したがって、各パターニングにおけるマスクの合わせ誤差を低減することができる。
本実施形態によれば、相分離する各相の形態及びサイズを分子レベルで制御することができる自己組織化材料を用いて、マスクパターンを形成することができる。これにより、光リソグラフィーの限界より微細なパターンを形成することができる。よって、半導体装置1を微細化することができる。
また、自己組織化材料を用いて、上層及び下層の2回のパターニングを、1つのパターン膜を用いて行うことができる。したがって、各パターニングにおけるマスクの合わせ誤差を低減することができる。
(比較例)
次に、第1の実施形態の比較例について説明する。
図4(a)、(c)及び(e)は、第1の実施形態の比較例に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、第1の実施形態の比較例について説明する。
図4(a)、(c)及び(e)は、第1の実施形態の比較例に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
図4(a)及び(b)に示すように、半導体基板11を用意する。半導体基板11上に、例えば、TEOSを用いてシリコン酸化物を堆積させることにより層間絶縁膜12を形成する。本比較例において、層間絶縁膜12の厚さは、前述の第1の実施形態における層間絶縁膜12の厚さより小さい。次に、層間絶縁膜12上にガイドパターン13を形成する。パターニングにおいて、ガイドパターン13が開口部13aを含むように、レジストをパターニングする。
次に、図4(c)及び(d)に示すように、ガイドパターン13をマスクとして、層間絶縁膜12を、エッチングする。これにより、層間絶縁膜12に開口部12aが形成される。
次に、図4(e)及び(f)に示すように、例えば、アッシングを行うことにより、ガイドパターン13を除去する。
次に、図4(e)及び(f)に示すように、例えば、アッシングを行うことにより、ガイドパターン13を除去する。
図5(a)、(c)及び(e)は、第1の実施形態の比較例に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図5(a)及び(b)に示すように、開口部12aにおける半導体基板11上に自己組織化材料14、例えば、有機材料のポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、開口部12aにおける半導体基板11上に自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のピラー14bとを含むようにする。相14aは、例えば、ポリエチレンオキサイド(PEO)からなるシリコン酸化物を含む。ピラー14bは、ポリスチレン(PS)を含む。ピラー14bの形状及び配置は、前述の第1の実施形態と同様であるので説明を省略する。
次に、図5(a)及び(b)に示すように、開口部12aにおける半導体基板11上に自己組織化材料14、例えば、有機材料のポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、開口部12aにおける半導体基板11上に自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のピラー14bとを含むようにする。相14aは、例えば、ポリエチレンオキサイド(PEO)からなるシリコン酸化物を含む。ピラー14bは、ポリスチレン(PS)を含む。ピラー14bの形状及び配置は、前述の第1の実施形態と同様であるので説明を省略する。
次に、図5(c)及び(d)に示すように、例えば、酸素ガスを用いたアッシングを行うことにより、ピラー14bを除去する。これにより、相14aには孔16が形成される。
次に、図5(e)及び(f)に示すように、例えば、スパッタリングにより、バリアメタル、例えば、チタン(Ti)及び窒化チタン(TiN)を、半導体基板11上に堆積させ、孔16の側面を覆うようにバリアメタル膜17、例えば、チタン(Ti)及び窒化チタン(TiN)の積層膜を形成する。その後、例えば、CVD法により、上方から導電材料、例えば、タングステン(W)を堆積させ、孔16を埋め込むように層間絶縁膜12上に導電膜18、例えば、タングステン膜を形成する。
次に、図5(e)及び(f)に示すように、例えば、スパッタリングにより、バリアメタル、例えば、チタン(Ti)及び窒化チタン(TiN)を、半導体基板11上に堆積させ、孔16の側面を覆うようにバリアメタル膜17、例えば、チタン(Ti)及び窒化チタン(TiN)の積層膜を形成する。その後、例えば、CVD法により、上方から導電材料、例えば、タングステン(W)を堆積させ、孔16を埋め込むように層間絶縁膜12上に導電膜18、例えば、タングステン膜を形成する。
図6(a)、(c)及び(e)は、第1の実施形態の比較例に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図6(a)及び(b)に示すように、例えば、CMP法により、相14aの上面が露出するまで、導電膜18の上面を平坦化する。これにより、孔16に埋め込まれた導電材料からなるプラグ20が、半導体基板11上に形成される。
次に、図6(a)及び(b)に示すように、例えば、CMP法により、相14aの上面が露出するまで、導電膜18の上面を平坦化する。これにより、孔16に埋め込まれた導電材料からなるプラグ20が、半導体基板11上に形成される。
次に、図6(c)及び(d)に示すように、層間絶縁膜12上に、例えば、TEOSを用いてシリコン酸化物を堆積させることにより層間絶縁膜32を形成する。
次に、図6(e)及び(f)に示すように、層間絶縁膜32上にレジストを配置する。そして、リソグラフィー技術を用いて、レジストをパターニングすることにより、層間絶縁膜32上にガイドパターン33を形成する。パターニングにおいて、ガイドパターン33が開口部33aを含むように、レジストをパターニングする。このとき、リソグラフィー技術の限界で、下方に形成された開口部12aと、ガイドパターン33の開口部33aとの間で、例えば、水平方向に略20nmの合わせズレが生じる。
次に、図6(e)及び(f)に示すように、層間絶縁膜32上にレジストを配置する。そして、リソグラフィー技術を用いて、レジストをパターニングすることにより、層間絶縁膜32上にガイドパターン33を形成する。パターニングにおいて、ガイドパターン33が開口部33aを含むように、レジストをパターニングする。このとき、リソグラフィー技術の限界で、下方に形成された開口部12aと、ガイドパターン33の開口部33aとの間で、例えば、水平方向に略20nmの合わせズレが生じる。
図7(a)、(c)及び(e)は、第1の実施形態の比較例に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
図7(a)及び(b)に示すように、ガイドパターン33をマスクとして、層間絶縁膜32を、エッチングすることにより、ガイドパターン33のパターンを層間絶縁膜32に転写する。これにより、層間絶縁膜32に開口部32aが形成される。エッチングは、例えば、ドライエッチングにより行う。
次に、図7(c)及び(d)に示すように、例えば、アッシングを行うことにより、ガイドパターン13を除去する。
図7(a)及び(b)に示すように、ガイドパターン33をマスクとして、層間絶縁膜32を、エッチングすることにより、ガイドパターン33のパターンを層間絶縁膜32に転写する。これにより、層間絶縁膜32に開口部32aが形成される。エッチングは、例えば、ドライエッチングにより行う。
次に、図7(c)及び(d)に示すように、例えば、アッシングを行うことにより、ガイドパターン13を除去する。
次に、図7(e)及び(f)に示すように、開口部32aにおける相14a及びプラグ20上に、自己組織化材料、例えば、ポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料を相分離させる。これにより、開口部32aにおける相14a及びプラグ20上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜51が、相14aと、複数のライン14cとを含むようにする。相14aは、例えば、ポリエチレンオキサイド(PEO)からなるシリコン酸化物を含む。ライン14cは、ポリスチレン(PS)を含む。ライン14cの形状及び配置は、前述の第1の実施形態と同様であるので説明を省略する。
図8(a)、(c)及び(e)は、第1の実施形態の比較例に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図8(a)及び(b)に示すように、例えば、アッシングを行うことにより、ライン14cを除去する。これにより、相14aには溝15が形成される。溝15の底面に孔16が開口している。
次に、図8(a)及び(b)に示すように、例えば、アッシングを行うことにより、ライン14cを除去する。これにより、相14aには溝15が形成される。溝15の底面に孔16が開口している。
次に、図8(c)及び(d)に示すように、例えば、スパッタリングにより、バリアメタル、例えば、チタン(Ti)及び窒化チタン(TiN)を、層間絶縁膜32上に堆積させ、溝15の側面を覆うようにバリアメタル膜17、例えば、チタン(Ti)及び窒化チタン(TiN)の積層膜を形成する。その後、例えば、CVD法により、上方から導電材料、例えば、タングステン(W)を堆積させ、溝15を埋め込むように層間絶縁膜32上に導電膜38、例えば、タングステン膜を形成する。
次に、図8(e)及び(f)に示すように、例えば、CMP法により、相14aの上面が露出するまで、導電膜38の上面を平坦化する。これにより、溝15に埋め込まれた導電材料からなる配線19が、半導体基板11上に形成される。このようにして、半導体装置101が製造される。
本比較例においては、半導体基板11上にプラグ20及び配線19を形成することができる。しかし、リソグラフィーの合わせズレが発生して、プラグ20及び配線19が接していない。したがって、半導体装置101を動作させることができない。
(第2の実施形態)
次に、第2の実施形態について説明する。
図9(a)、(c)及び(e)は、第2の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、第2の実施形態について説明する。
図9(a)、(c)及び(e)は、第2の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
図9(a)及び(b)に示すように、半導体基板11を用意する。次に、半導体基板11上にレジストを配置する。レジストとしては、ArF露光技術に用いられるポリメチルメタクリレート(PMMA)系のレジストを用いる。そして、リソグラフィー技術を用いて、レジストをパターニングすることにより、半導体基板11上にガイドパターン13を形成する。パターニングにおいて、ガイドパターン13が開口部13aを含むように、レジストをパターニングする。
次に、図9(c)及び(d)に示すように、ガイドパターン13における開口部13aに自己組織化材料14、例えば、有機材料のポリスチレン(PS)/ポリメチルメタクリレート(PMMA)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、開口部13aにおける半導体基板11上に、自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のピラー14bとを含むようにする。相14aは、例えば、ポリメチルメタクリレート(PMMA)を含む。ピラー14bは、ポリスチレン(PS)を含む。ピラー14bの形状及び配置は、前述の第1の実施形態と同様であるので説明を省略する。
次に、図9(e)及び(f)に示すように、開口部13aにおける自己組織化材料膜14上に、自己組織化材料51、例えば、前述のポリスチレン(PS)/ポリメチルメタクリレート(PMMA)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、開口部13aにおける自己組織化材料膜14上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜51が、相14aと、複数のライン14cとを含むようにする。相14aは、例えば、ポリメチルメタクリレート(PMMA)を含む。ライン14cは、ポリスチレン(PS)を含む。ライン14cの形状及び配置は、前述の第1の実施形態と同様であるので説明を省略する。
図10(a)、(c)及び(e)は、第2の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図10(a)及び(b)に示すように、例えば、酸素を用いたプラズマ処理により、ポリメチルメタクリレート(PMMA)を含むガイドパターン13及び相14aを選択的に除去する。これにより、半導体基板11には、ピラー14b及びライン14cが残存する。
次に、図10(a)及び(b)に示すように、例えば、酸素を用いたプラズマ処理により、ポリメチルメタクリレート(PMMA)を含むガイドパターン13及び相14aを選択的に除去する。これにより、半導体基板11には、ピラー14b及びライン14cが残存する。
次に、図10(c)及び(d)に示すように、ピラー14b及びライン14cを覆うように、半導体基板11上に、塗布型の絶縁膜21、例えば、シリコン酸化膜を形成する。
次に、図10(e)及び(f)に示すように、例えば、ドライエッチング技術を用いて、絶縁膜21をエッチングバックし、ライン14cの上面を露出させる。
次に、図10(e)及び(f)に示すように、例えば、ドライエッチング技術を用いて、絶縁膜21をエッチングバックし、ライン14cの上面を露出させる。
図11(a)及び(c)は、第2の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)及び(d)は、それぞれ(a)及び(c)に示すA−A’線による工程断面図である。
次に、図11(a)及び(b)に示すように、ピラー14b及びライン14cに対してアッシングを行うことにより、ピラー14b及びライン14cを除去する。これにより、絶縁膜21が残留する。絶縁膜21におけるピラー14b及びライン14cが配置していた部分は、溝15及び孔16となる。
次に、図11(a)及び(b)に示すように、ピラー14b及びライン14cに対してアッシングを行うことにより、ピラー14b及びライン14cを除去する。これにより、絶縁膜21が残留する。絶縁膜21におけるピラー14b及びライン14cが配置していた部分は、溝15及び孔16となる。
次に、図11(c)及び(d)に示すように、例えば、スパッタリングにより、バリアメタル、例えば、チタン(Ti)及び窒化チタン(TiN)を、半導体基板11上に堆積させ、孔16及び溝15の側面を覆うようにバリアメタル膜17、例えば、チタン(Ti)及び窒化チタン(TiN)の積層膜を形成する。その後、例えば、CVD法により、上方から導電材料、例えば、タングステン(W)を堆積させ、孔16及び溝15を埋め込むように、絶縁膜21上に導電膜18、例えば、タングステン膜を形成する。
図12(a)は、第2の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)は、(a)に示すA−A’線による工程断面図であり、(c)は、(a)に示すB−B’線による工程断面図である。
次に、図12(a)〜(c)に示すように、例えば、CMP法により、絶縁膜21の上面が露出するまで、導電膜18の上面を平坦化する。これにより、溝15に埋め込まれた導電材料からなる配線19及び孔16に埋め込まれた導電材料からなるプラグ20が、半導体基板11上に形成される。このようにして、半導体装置2が製造される。
次に、図12(a)〜(c)に示すように、例えば、CMP法により、絶縁膜21の上面が露出するまで、導電膜18の上面を平坦化する。これにより、溝15に埋め込まれた導電材料からなる配線19及び孔16に埋め込まれた導電材料からなるプラグ20が、半導体基板11上に形成される。このようにして、半導体装置2が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、配線19及びプラグ20をデュアルダマシン構造とすることができ、構造を簡略化することができる。また、配線19及びプラグ20並びに配線19及びプラグ20を覆う材料選択の自由度を増加させることができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
本実施形態においては、配線19及びプラグ20をデュアルダマシン構造とすることができ、構造を簡略化することができる。また、配線19及びプラグ20並びに配線19及びプラグ20を覆う材料選択の自由度を増加させることができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
(第3の実施形態)
次に、第3の実施形態について説明する。
図13(a)、(c)及び(e)は、第3の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、第3の実施形態について説明する。
図13(a)、(c)及び(e)は、第3の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
図13(a)及び(b)に示すように、先ず、半導体基板11を用意する。次に、半導体基板11上に、電極材料膜22、例えば、ゲート電極材料膜を形成する。そして、電極材料膜22上に、カーボン膜23を形成する。さらに、カーボン膜23上に、絶縁膜24、例えば、シリコン酸化膜を形成し、絶縁膜24上に、レジストを配置する。そして、リソグラフィー技術を用いて、レジストをパターニングすることにより、絶縁膜24上にガイドパターン13を形成する。パターニングにおいて、ガイドパターン13が開口部13aを含むように、レジストをパターニングする。例えば、開口部13aは、上方から見て、矩形である。
次に、図13(c)及び(d)に示すように、ガイドパターン13をマスクとして、絶縁膜24に対してフルオロカーボンガスを用いたエッチングを行うことにより、ガイドパターン13のパターンを絶縁膜24に転写する。これにより、絶縁膜24に開口部24aが形成される。さらに、カーボン膜23に対して酸素ガスを用いたエッチングを行うことにより、パターンをカーボン膜23に転写する。このとき、カーボン膜23を貫通させずに、開口部24aの直下域における電極材料膜22上にカーボン膜23を残留させる。カーボン膜23における開口部24aの直下域には凹部23aが形成される。
次に、図13(e)及び(f)に示すように、フッ酸を用いたウェットエッチングにより絶縁膜24を除去する。
次に、図13(e)及び(f)に示すように、フッ酸を用いたウェットエッチングにより絶縁膜24を除去する。
図14(a)、(c)及び(e)は、第3の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図14(a)及び(b)に示すように、カーボン膜23における凹部23aに自己組織化材料14、例えば、ポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aの内部に、自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のシリンダー14dとを含むようにする。
次に、図14(a)及び(b)に示すように、カーボン膜23における凹部23aに自己組織化材料14、例えば、ポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aの内部に、自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のシリンダー14dとを含むようにする。
相14aは、例えば、ポリスチレンを含む。シリンダー14dは、ポリエチレンオキサイドからなるシリコン酸化物を含む。シリンダー14dの形状は、円柱状である。シリンダー14dは、横にして並べられ、すなわち、シリンダー14dの上面及び底面に垂直な方向を、凹部23aの底面に平行な一方向、例えば、凹部23aの側面に沿った方向にして周期的に配置されている。シリンダー14dの上面、底面及び側面は、相14aによって取り囲まれている。すなわち、シリンダー14dは、相14a中に埋め込まれている。
次に、図14(c)及び(d)に示すように、凹部23aの下部に形成された相14a及び凹部23aの側面を覆うように、カーボン膜23上にカーボン膜25を形成する。
次に、図14(e)及び(f)に示すように、例えば、酸素を用いたドライエッチングを行うことにより、カーボン膜25における凹部23aの側面上以外の部分を除去する。これにより、凹部23aの側面上にカーボン膜25が残留し、スペーサーが形成される。
次に、図14(e)及び(f)に示すように、例えば、酸素を用いたドライエッチングを行うことにより、カーボン膜25における凹部23aの側面上以外の部分を除去する。これにより、凹部23aの側面上にカーボン膜25が残留し、スペーサーが形成される。
図15(a)、(c)及び(e)は、第3の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図15(a)及び(b)に示すように、凹部23aに自己組織化材料51、例えば、ポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aの内部における自己組織化材料膜14上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数の球状パターン14eとを含むようにする。
次に、図15(a)及び(b)に示すように、凹部23aに自己組織化材料51、例えば、ポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aの内部における自己組織化材料膜14上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数の球状パターン14eとを含むようにする。
相14aは、例えば、ポリスチレンを含む。球状パターン14eは、ポリエチレンオキサイドからなるシリコン酸化物を含む。球状パターン14eの形状は、球状である。球状パターン14eは、シリンダー14dの直上域に、シリンダー14dに沿って周期的に配置されている。一のシリンダー14dに沿って配置された球状パターン14eの列は、隣に配置されたシリンダー14dの直上域における球状パターン14eの列に対して、球状パターン14eの配列周期の半分の長さだけずれている。球状パターン14eの周囲は、相14aによって取り囲まれている。
次に、図15(c)及び(d)に示すように、例えば、酸素を用いてドライエッチングを行う。シリコン酸化物を含む球状パターン14e及びシリンダー14dは、マスクとなる。これにより、ポリスチレンを含む相14a並びにカーボン膜23及びカーボン膜25における球状パターン14e及びシリンダー14dの直下域以外の部分は除去される。よって、ポリスチレンを含む相14a並びにカーボン膜23及びカーボン膜25における球状パターン14e及びシリンダー14dの直下域の部分は、電極材料膜22上に残留する。
次に、図15(e)及び(f)に示すように、電極材料膜22上に残留した球状パターン14e及びシリンダー14dの直下域の部分をマスクとして、電極材料膜22に対して、HBr、Cl2及びO2からなる群より選択された少なくとも1つのガスを含むガスを用いてドライエッチングを行う。これにより、球状パターン14e及びシリンダー14dの直下域のパターンが電極材料膜22に転写される。
図16(a)は、第3の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)は、(a)に示すA−A’線による工程断面図である。
次に、図16(a)及び(b)に示すように、ウェットエッチング及びアッシングを行うことにより、球状パターン14e、シリンダー14d、相14a及びカーボン膜23を除去する。これにより、電極材料膜22における球状パターン14e及びシリンダー14dの直下域の部分が残留する。このようにして、ゲート電極のパターンが形成される。ゲート電極のパターンには、ゲート電極の幅よりも広いパターンが形成される。このパターンがフリンジとなるので、このゲート電極へのコンタクトプラグを形成する際、リソグラフィーの合わせズレが生じてもゲート電極とコンタクトを形成する事が可能となる。
このようにして、半導体装置3が製造される。
次に、図16(a)及び(b)に示すように、ウェットエッチング及びアッシングを行うことにより、球状パターン14e、シリンダー14d、相14a及びカーボン膜23を除去する。これにより、電極材料膜22における球状パターン14e及びシリンダー14dの直下域の部分が残留する。このようにして、ゲート電極のパターンが形成される。ゲート電極のパターンには、ゲート電極の幅よりも広いパターンが形成される。このパターンがフリンジとなるので、このゲート電極へのコンタクトプラグを形成する際、リソグラフィーの合わせズレが生じてもゲート電極とコンタクトを形成する事が可能となる。
このようにして、半導体装置3が製造される。
次に、本実施形態の効果について説明する。
本実施形態によれば、1つのガイドパターンに対して上層及び下層の2回のパターンニングを行う際に、上層のガイドパターンの幅をスペーサーにより変化させることができる。これにより、上層及び下層の所定のパターンに対して同期させて形成することができる。また、フリンジのパターンのような幅が大きい部分を付加することができる。したがって、パターンの形状の自由度を増加させることができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
なお、下層のパターンをシリンダー14dとしてがこれに限らない。下層のパターンをライン14cとし、ラメラ構造を形成してもよい。
本実施形態によれば、1つのガイドパターンに対して上層及び下層の2回のパターンニングを行う際に、上層のガイドパターンの幅をスペーサーにより変化させることができる。これにより、上層及び下層の所定のパターンに対して同期させて形成することができる。また、フリンジのパターンのような幅が大きい部分を付加することができる。したがって、パターンの形状の自由度を増加させることができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
なお、下層のパターンをシリンダー14dとしてがこれに限らない。下層のパターンをライン14cとし、ラメラ構造を形成してもよい。
(第4の実施形態)
次に、第4の実施形態について説明する。
図17(a)、(c)及び(e)は、第4の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
先ず、前述の第3の実施形態と同様に、図13(a)〜(f)及び図14(a)〜(f)に示す工程を実施する。これらの工程については、説明を省略する。
次に、図17(a)及び(b)に示すように、リソグラフィー技術を用いて、相14aの一部を覆い、凹部23aの一部を埋め込むように、カーボン膜23上にレジストパターン26を形成する。
次に、第4の実施形態について説明する。
図17(a)、(c)及び(e)は、第4の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
先ず、前述の第3の実施形態と同様に、図13(a)〜(f)及び図14(a)〜(f)に示す工程を実施する。これらの工程については、説明を省略する。
次に、図17(a)及び(b)に示すように、リソグラフィー技術を用いて、相14aの一部を覆い、凹部23aの一部を埋め込むように、カーボン膜23上にレジストパターン26を形成する。
次に、図17(c)及び(d)に示すように、レジストパターン26で覆われた部分以外の凹部23aに、自己組織化材料14、例えば、ポリスチレン(PS)/ポリエチレンオキサイド(PEO)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aにおける自己組織化材料膜14上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数の球状パターン14eとを含むようにする。相14aは、例えば、ポリスチレンを含む。球状パターン14eは、ポリエチレンオキサイドからなるシリコン酸化物を含む。球状パターン14eの形状及び配置は、前述の第3の実施形態と同様であるので説明を省略する。
次に、シリコン酸化物を含む球状パターン14e及びシリンダー14dをマスクとして、例えば、酸素を用いてドライエッチングを行い、ポリスチレンを含む相14a並びにカーボン膜23及びカーボン膜25における球状パターン14e及びシリンダー14dの直下域以外の部分を除去する。このとき、レジストパターン26も除去される。そして、電極材料膜22上に残留した球状パターン14e及びシリンダー14dの直下域の部分をマスクとして、電極材料膜22に対して、HBr、Cl2及びO2からなる群より選択された少なくとも1つのガスを含むガスを用いてドライエッチングを行い、球状パターン14e及びシリンダー14dの直下域のパターンをゲート電極材料に転写する。
次に、図17(e)及び(f)に示すように、ウェットエッチング及びアッシングを行うことにより、球状パターン14e、シリンダー14d、相14a及びカーボン膜23を除去する。これにより、電極材料膜22における球状パターン14e及びシリンダー14dの直下域の部分が残留する。これにより、ゲート電極のパターンが形成される。このようにして、半導体装置4が製造される。
次に、本実施形態の効果について説明する。
上層のパターンの形成において、レジストパターンを併用することにより、自己組織化材料のパターンとは独立してパターンの形状を制御することができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
上層のパターンの形成において、レジストパターンを併用することにより、自己組織化材料のパターンとは独立してパターンの形状を制御することができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
(第5の実施形態)
次に、第5の実施形態について説明する。
図18(a)、(c)及び(e)は、第5の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、第5の実施形態について説明する。
図18(a)、(c)及び(e)は、第5の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
先ず、前述の第3の実施形態と同様に、図13(a)〜(f)に示す工程を実施する。これらの工程については、説明を省略する。
次に、図18(a)及び(b)に示すように、カーボン膜23における凹部23aに自己組織化材料14、例えば、ポリスチレン(PS)/ポリジメチルシロキサン(PDMS)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aの内部に、自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のシリンダー14dとを含むようにする。
次に、図18(a)及び(b)に示すように、カーボン膜23における凹部23aに自己組織化材料14、例えば、ポリスチレン(PS)/ポリジメチルシロキサン(PDMS)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aの内部に、自己組織化材料膜14が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数のシリンダー14dとを含むようにする。
相14aは、例えば、ポリスチレンを含む。シリンダー14dは、例えば、ポリジメチルシロキサンから形成されたシリコン酸化物を含む。シリンダー14dの形状及び配置は、前述の第3の実施形態と同様であるので説明を省略する。自己組織化材料14として、ポリジメチルシロキサン(PDMS)を含むものを使用した場合には、自己組織化材料14の上部にシリコン酸化膜27が形成される。
次に、図18(c)及び(d)に示すように、例えば、酸素を用いたプラズマ処理を行うことにより、カーボン膜23の凹部23aの幅を大きくする。これにより、シリコン酸化膜27及び相14aの側面と凹部23aの側面との間に溝28が形成される。
次に、図18(e)及び(f)に示すように、例えば、フッ酸を用いたウェットエッチングを行うことにより、シリコン酸化膜27を除去する。
次に、図18(e)及び(f)に示すように、例えば、フッ酸を用いたウェットエッチングを行うことにより、シリコン酸化膜27を除去する。
図19(a)、(c)及び(e)は、第5の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)、(d)及び(f)は、それぞれ(a)、(c)及び(e)に示すA−A’線による工程断面図である。
次に、図19(a)及び(b)に示すように、リソグラフィー技術を用いて、相14aの一部を覆い、凹部23aの一部を埋め込むように、カーボン膜23上にレジストパターン26を形成する。
次に、図19(a)及び(b)に示すように、リソグラフィー技術を用いて、相14aの一部を覆い、凹部23aの一部を埋め込むように、カーボン膜23上にレジストパターン26を形成する。
次に、図19(c)及び(d)に示すように、レジストパターン26で覆われた部分以外の凹部23aに、自己組織化材料51、例えば、ポリスチレン(PS)/ポリジメチルシロキサン(PDMS)系のジブロックコポリマーを塗布して配置する。そして、自己組織化材料14を相分離させる。これにより、凹部23aにおける自己組織化材料膜14上に、自己組織化材料膜51が形成される。ジブロックコポリマーの組成を所定の組成とし、相分離時の熱処理を所定の条件とすることにより、自己組織化材料膜14が、相14aと、複数の球状パターン14eとを含むようにする。
相14aは、例えば、ポリスチレンを含む。球状パターン14eは、例えば、ポリジメチルシロキサンからなるシリコン酸化物を含む。球状パターン14eの形状は、球状である。球状パターン14eを、シリンダー14dの直上域に、シリンダー14dに沿って周期的に配置する。自己組織化材料14として、ポリジメチルシロキサン(PDMS)を含むものを使用した場合には、自己組織化材料14の上部にシリコン酸化膜29が形成される。
次に、図14(e)及び(f)に示すように、例えば、フッ酸を用いたウェットエッチングを行うことにより、シリコン酸化膜29を除去する。
次に、図14(e)及び(f)に示すように、例えば、フッ酸を用いたウェットエッチングを行うことにより、シリコン酸化膜29を除去する。
次に、シリコン酸化物を含む球状パターン14e及びシリンダー14dをマスクとして、例えば、酸素を用いてドライエッチングを行い、ポリスチレンを含む相14a並びにカーボン膜23及びカーボン膜25における球状パターン14e及びシリンダー14dの直下域以外の部分を除去する。このとき、レジストパターン26も除去される。そして、電極材料膜22上に残留した球状パターン14e及びシリンダー14dの直下域の部分をマスクとして、電極材料膜22に対して、HBr、Cl2及びO2からなる群より選択された少なくとも1つのガスを含むガスを用いてドライエッチングを行い、球状パターン14e及びシリンダー14dの直下域のパターンを電極材料膜22に転写する。
図20(a)は、第5の実施形態に係る半導体装置の製造方法を例示する工程平面図であり、(b)は、(a)に示すA−A’線による工程断面図である。
次に、図20(a)及び(b)に示すように、ウェットエッチング及びアッシングを行うことにより、球状パターン14e、シリンダー14d、相14a及びカーボン膜23を除去する。これにより、電極材料膜22における球状パターン14e及びシリンダー14dの直下域の部分が残留する。これにより、ゲート電極のパターンが形成される。このようにして、半導体装置5が製造される。
次に、図20(a)及び(b)に示すように、ウェットエッチング及びアッシングを行うことにより、球状パターン14e、シリンダー14d、相14a及びカーボン膜23を除去する。これにより、電極材料膜22における球状パターン14e及びシリンダー14dの直下域の部分が残留する。これにより、ゲート電極のパターンが形成される。このようにして、半導体装置5が製造される。
次に、本実施形態の効果について説明する。
本実施形態によれば、上層のパターンの形成のときに、凹部の幅を広げることによって、最も外側の配線にも幅が大きい部分を付加することができる。よって、パターン設計の自由度を増加させることができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
本実施形態によれば、上層のパターンの形成のときに、凹部の幅を広げることによって、最も外側の配線にも幅が大きい部分を付加することができる。よって、パターン設計の自由度を増加させることができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
以上説明した実施形態によれば、微細化を図ることができる半導体装置の製造方法を提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1、2、3、4、5、101:半導体装置、11:半導体基板、12、32:層間絶縁膜、13、33:ガイドパターン、12a、13a、24a、32a、33a:開口部、14、51、:自己組織化材料膜、14a:相、14b:ピラー、14c:ライン、14d:シリンダー、14e:球状パターン、15:溝、16:孔、17、37:バリアメタル膜、18、38:導電膜、19:配線、20:プラグ、21:絶縁膜、22:電極材料膜、23、25:カーボン膜、23a:凹部、24:絶縁膜、26:レジストパターン、27、29:シリコン酸化膜、28:溝
Claims (12)
- 半導体基板上に、開口部を含み、シリコン酸化物を含むパターン膜を形成する工程と、
前記開口部に有機材料とシリコン酸化物とを含む自己組織化材料を配置し相分離させて、その上面から下面まで貫通する複数のピラーを含むように第1自己組織化材料膜を形成する工程と、
前記開口部において前記第1自己組織化材料膜上に、有機材料とシリコン酸化物とを含む自己組織化材料を配置し相分離させて、その上面から下面まで貫通し前記複数のピラーに接するラインを含むように第2自己組織化材料膜を形成する工程と、
前記ピラー及び前記ラインを除去して孔及び溝を形成し、前記孔及び前記溝に導電材料を埋め込む工程と、
を備えた半導体装置の製造方法。 - 半導体基板上に、開口部を含むパターン膜を形成する工程と、
前記開口部に自己組織化材料を配置し相分離させて第1自己組織化材料膜を形成する工程と、
前記開口部において前記第1自己組織化材料膜上に、自己組織化材料を配置し相分離させて第2自己組織化材料膜を形成する工程と、
を備えた半導体装置の製造方法。 - 前記第1自己組織化材料膜を形成する工程は、前記第1自己組織化材料膜の上面から下面まで貫通する複数のピラーを含むように前記第1自己組織化材料膜を形成し、
前記第2自己組織化材料膜を形成する工程は、前記第2自己組織化材料膜の上面から下面まで貫通し前記複数のピラーに接するラインを含むように前記第2自己組織化材料膜を形成する請求項2記載の半導体装置の製造方法。 - 前記ピラー及び前記ラインを除去して孔及び溝を形成し、前記孔及び前記溝に導電材料を埋め込む工程をさらに備えた請求項3記載の半導体装置の製造方法。
- 前記パターン膜は、シリコン酸化物を含むようにし、
前記自己組織化材料は、有機材料とシリコン酸化物とを含むようにする請求項2〜4のいずれか1つに記載の半導体装置の製造方法。 - 前記ピラー及び前記ラインを残すように、前記第1自己組織化材料膜及び前記第2自己組織化材料膜の一部、並びに前記パターン膜を除去し、前記ピラー及び前記ラインを覆うように絶縁膜を形成する工程をさらに備えた請求項3記載の半導体装置の製造方法。
- 前記パターン膜は、レジストを含むようにし、
前記自己組織化材料は、ポリスチレン及びポリメチルメタクリートを含むようにする請求項6記載の半導体装置の製造方法。 - 前記第1自己組織化材料膜を形成する工程は、前記第1自己組織化材料膜の内部に前記半導体基板に平行なシリンダーを含むように前記第1自己組織化材料膜を形成し、
前記第2自己組織化材料膜を形成する工程は、前記第2自己組織化材料膜の内部であって前記シリンダーの直上域に球状パターンを含むように前記第2自己組織化材料膜を形成する請求項2記載の半導体装置の製造方法。 - 前記第1自己組織化材料膜の上面上における前記開口部の側面上にスペーサを形成する工程をさらに備えた請求項8記載の半導体装置の製造方法。
- 前記開口部における前記第1自己組織化膜の上面の一部をレジストで覆う請求項8または9に記載の半導体装置の製造方法。
- 前記第1自己組織化材料膜を形成する工程の後に、前記開口部の側面を除去する工程をさらに備えた請求項8〜10のいずれか1つに記載の半導体装置の製造方法。
- 前記パターン膜は、カーボンを含むようにし、
前記自己組織化材料は、有機材料とシリコン酸化物とを含むようにする請求項8〜11のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012068482A JP2013201279A (ja) | 2012-03-23 | 2012-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012068482A JP2013201279A (ja) | 2012-03-23 | 2012-03-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201279A true JP2013201279A (ja) | 2013-10-03 |
Family
ID=49521273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012068482A Pending JP2013201279A (ja) | 2012-03-23 | 2012-03-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201279A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053476A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Corp | パターン形成方法 |
US9934986B2 (en) | 2015-04-23 | 2018-04-03 | Samsung Electronics Co., Ltd. | Method of forming fine patterns |
KR20180059733A (ko) * | 2015-05-15 | 2018-06-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 유도된 자기 조립 패터닝 프로세스 |
CN109712871A (zh) * | 2018-12-27 | 2019-05-03 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
-
2012
- 2012-03-23 JP JP2012068482A patent/JP2013201279A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053476A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Corp | パターン形成方法 |
US9934986B2 (en) | 2015-04-23 | 2018-04-03 | Samsung Electronics Co., Ltd. | Method of forming fine patterns |
KR20180059733A (ko) * | 2015-05-15 | 2018-06-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 유도된 자기 조립 패터닝 프로세스 |
KR102010702B1 (ko) | 2015-05-15 | 2019-08-13 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 유도된 자기 조립 패터닝 프로세스 |
CN109712871A (zh) * | 2018-12-27 | 2019-05-03 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
CN109712871B (zh) * | 2018-12-27 | 2021-09-21 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100640639B1 (ko) | 미세콘택을 포함하는 반도체소자 및 그 제조방법 | |
TWI556066B (zh) | 執行自對準微影蝕刻製程的方法 | |
JP5983953B2 (ja) | ピッチを2倍にするリソグラフィ方法 | |
KR100829606B1 (ko) | 미세 패턴의 형성 방법 | |
KR100942078B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US10217696B2 (en) | Non-bridging contact via structures in proximity | |
TW200901278A (en) | Method of fabricating pattern in semiconductor device using spacer | |
US20070273005A1 (en) | Mim type capacitor | |
JP2013201279A (ja) | 半導体装置の製造方法 | |
JP2016082182A (ja) | 半導体装置及びその製造方法 | |
US20080081463A1 (en) | Method for fabricating storage node contact in semiconductor device | |
KR20150049506A (ko) | 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법 | |
JP2006135067A (ja) | 半導体装置およびその製造方法 | |
JP2010040984A (ja) | 半導体装置の製造方法 | |
KR20080074529A (ko) | 반도체 소자의 콘택 형성 방법 | |
KR20080069811A (ko) | 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법 | |
JP2006245198A (ja) | 半導体装置の製造方法 | |
WO2014092003A2 (ja) | 半導体装置およびその製造方法 | |
TW201507005A (zh) | 半導體裝置之製造方法 | |
US7569477B2 (en) | Method for fabricating fine pattern in semiconductor device | |
KR100834440B1 (ko) | 반도체 소자의 형성방법 | |
JP5881569B2 (ja) | パターン形成方法 | |
JP2012199391A (ja) | 半導体装置及びその製造方法 | |
JP2011243639A (ja) | 半導体装置の製造方法 | |
JP2011134994A (ja) | マスクの製造方法、及び半導体装置の製造方法 |