JP2019106541A - 標的設計及び製造における誘導自己組織化方法 - Google Patents
標的設計及び製造における誘導自己組織化方法 Download PDFInfo
- Publication number
- JP2019106541A JP2019106541A JP2019018501A JP2019018501A JP2019106541A JP 2019106541 A JP2019106541 A JP 2019106541A JP 2019018501 A JP2019018501 A JP 2019018501A JP 2019018501 A JP2019018501 A JP 2019018501A JP 2019106541 A JP2019106541 A JP 2019106541A
- Authority
- JP
- Japan
- Prior art keywords
- target
- dsa
- guiding line
- metrology
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Analytical Chemistry (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Architecture (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
本願は、2013年4月10日出願の米国仮特許出願第61/810,637号、2013年4月11日出願の米国仮特許出願第61/810,995号、2013年5月30日出願の米国仮特許出願第61/829,128号、及び2013年8月16日出願の米国仮特許出願第61/866,546号の利点を主張するものであり、それらのすべてが参照によりそれらの全体において本願に組み込まれる。
Claims (21)
- 計測標的を、誘導自己組織化(DSA)プロセスによって製造することを含む方法であって、前記標的のうちの少なくとも1つの標的要素が、前記DSAプロセスのうちの少なくとも1つの特徴によって、前記少なくとも1つの標的要素に関連する背景と区別される、方法。
- 前記DSAプロセスの前記少なくとも1つの特徴が、前記少なくとも1つの標的要素と前記少なくとも1つの標的要素に関連する背景との間に光学的区別を提供するように構成され、前記方法が、前記光学的区別を測定することをさらに含む、請求項1に記載の方法。
- 前記光学的区別及び前記測定が、偏光を使用して実行される、請求項2に記載の方法。
- 前記DSAにより製造された計測標的の形体を、前記測定の後に除去することをさらに含む、請求項2に記載の方法。
- 前記DSAプロセスの前記特徴が、偏光を使用して少なくとも1つの標的要素と前記少なくとも1つの標的要素に関連する背景との間の区別を可能にするように選択され、あるいは、DSAガイディングラインの存在、方向、空間周波数、及び寸法から構成されるグループから選択される、請求項1に記載の方法。
- 前記計測標的が、SCOL、AIM、AIMD、BLOSSOM、及びBiBから構成されるグループから選択された少なくとも1つの標的タイプである、請求項1に記載の方法。
- 前記計測標的の前の層及び現在の層のうちの少なくとも1つにおける標的要素に適用される、請求項1に記載の方法。
- 共に具現化されたコンピュータ可読プログラムを有するコンピュータ可読記憶媒体を備えるコンピュータプログラム製品であって、前記コンピュータ可読プログラムが、請求項1に記載の方法と互換性がある計測標的を設計するように構成され、あるいは、前記方法に従って製造された標的の計測光学測定を実行するように構成される、コンピュータプログラム製品。
- 2つの隣接する標的構造を誘導自己組織化(DSA)プロセスによって製造する方法であって、複数の標的構造間の境界領域が、第1の標的構造の第1のガイディングラインと、第2の標的構造の各々のガイドラインの複数のガイディングライン端を含み、
前記第1のガイディングラインに対する指定の閾値未満の距離を維持するように前記境界領域における前記ガイディングライン端を設計することと、
前記境界領域の幅が各ガイドライン製造プロセスに関連する特定の最大プロセス不正確度閾値までの標的要素を製造することと、
を含む、方法。 - 前記指定の閾値を選択して、前記DSAプロセスにおいて平行な自己組織化を生じることと、
前記ガイディングライン端を、前記第1のガイディングラインに平行である端部を有するように設計すること、あるいは、前記ガイディングライン端を、前記第1のガイディングラインに対して他のガイディングライン端を越えて突出するように設計することと、
をさらに含む、請求項9に記載の方法。 - 請求項9に記載の方法に従って複数の隣接する標的要素の対を設計することを含む、計測標的を設計する方法。
- 共に具現化されたコンピュータ可読プログラムを有するコンピュータ可読記憶媒体を備えるコンピュータプログラム製品であって、前記コンピュータ可読プログラムが、請求項11に記載の計測標的を設計する前記方法を実行するように構成され、あるいは、請求項9に記載の方法に従って製造された標的の計測測定を実行するように構成される、コンピュータプログラム製品。
- 背景エリアをセグメント化することによって、標的要素をその背景エリアと区別することを含み、前記セグメント化が、請求項1,9のいずれか1項に記載の方法に従ったDSAプロセスによって実行される、計測標的を設計する方法。
- 誘導自己組織化(DSA)プロセスによって製造された少なくとも1つの層を含む計測標的であって、前記少なくとも1つの層が、前記DSAプロセスのうちの少なくとも1つの特徴によって少なくとも1つの標的要素に関連する背景と区別される少なくとも1つの標的要素を含む、計測標的。
- 前記DSAプロセスの前記少なくとも1つの特徴が、偏光を使用して、前記少なくとも1つの標的要素と前記少なくとも1つの標的要素に関連する背景との間の区別を可能にするように構成され、あるいは、DSAガイディングラインの存在、方向、空間周波数、及び寸法から構成されるグループの少なくとも1つから選択される、請求項14に記載の計測標的。
- 前記計測標的が、SCOL、AIM、AIMID、BLOSSOM、及びBiBから構成されるグループの少なくとも1つから選択される、請求項14に記載の計測標的。
- 前記少なくとも1つの層が、前記計測標的の前の層及び現在の層のうちの少なくとも1つである、請求項14に記載の計測標的。
- 誘導自己組織化(DSA)プロセスによって製造された少なくとも2つの隣接する標的構造を含む計測標的であって、前記標的構造間の境界領域が、前記標的構造の一方の第1のガイディングライン及び他方の標的構造の各々のガイドラインの複数のガイディングライン端を含み、前記境界領域での前記ガイディングライン端が、前記境界領域の幅が各ガイドライン製造プロセスに関連付けられた指定の最大プロセス不正確度閾値までである、標的要素を製造する際、前記第1のガイディングラインに対する指定の閾値未満の距離を維持するように設計される、計測標的。
- 前記指定の閾値が、前記DSAプロセスにおいて重合体分子の平行な自己組織化を生じるように選択される、請求項18に記載の計測標的。
- 前記ガイディングライン端が、前記第1のガイディングラインに平行である端部を有するように設計され、あるいは、前記ガイディングライン端のいくつかが、前記第1のガイディングラインに対して他のガイディングライン端を越えて突出するように設計される、請求項18に記載の計測標的。
- セグメント化された背景上の少なくとも1つの標的要素または少なくとも1つのセグメント化された標的要素を含み、前記セグメント化が、請求項1,9のいずれか1項に記載の方法に従ったDSAプロセスによって実行される、計測標的。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361810637P | 2013-04-10 | 2013-04-10 | |
US61/810,637 | 2013-04-10 | ||
US201361810995P | 2013-04-11 | 2013-04-11 | |
US61/810,995 | 2013-04-11 | ||
US201361829128P | 2013-05-30 | 2013-05-30 | |
US61/829,128 | 2013-05-30 | ||
US201361866546P | 2013-08-16 | 2013-08-16 | |
US61/866,546 | 2013-08-16 | ||
JP2016507655A JP6478974B2 (ja) | 2013-04-10 | 2014-04-10 | 標的設計及び製造における誘導自己組織化 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016507655A Division JP6478974B2 (ja) | 2013-04-10 | 2014-04-10 | 標的設計及び製造における誘導自己組織化 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019106541A true JP2019106541A (ja) | 2019-06-27 |
JP6894457B2 JP6894457B2 (ja) | 2021-06-30 |
Family
ID=51690001
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016507655A Active JP6478974B2 (ja) | 2013-04-10 | 2014-04-10 | 標的設計及び製造における誘導自己組織化 |
JP2019018501A Active JP6894457B2 (ja) | 2013-04-10 | 2019-02-05 | 標的設計及び製造における誘導自己組織化方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016507655A Active JP6478974B2 (ja) | 2013-04-10 | 2014-04-10 | 標的設計及び製造における誘導自己組織化 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10303835B2 (ja) |
JP (2) | JP6478974B2 (ja) |
KR (1) | KR102231731B1 (ja) |
TW (1) | TWI625816B (ja) |
WO (1) | WO2014169102A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102312241B1 (ko) * | 2012-11-21 | 2021-10-13 | 케이엘에이 코포레이션 | 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들 |
WO2015193904A1 (en) * | 2014-06-19 | 2015-12-23 | Nova Measuring Instruments Ltd. | Test structure design for metrology measurements in patterned samples |
KR101986258B1 (ko) | 2014-08-29 | 2019-06-07 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 방법, 타겟 및 기판 |
FR3037071B1 (fr) * | 2015-06-02 | 2019-06-21 | Arkema France | Procede de reduction de la defectivite d'un film de copolymere a blocs |
US9881793B2 (en) | 2015-07-23 | 2018-01-30 | International Business Machines Corporation | Neutral hard mask and its application to graphoepitaxy-based directed self-assembly (DSA) patterning |
US9569578B1 (en) | 2015-12-14 | 2017-02-14 | International Business Machines Corporation | Mask decomposition and optimization for directed self assembly |
JP7117242B2 (ja) * | 2016-01-11 | 2022-08-12 | ケーエルエー コーポレイション | ホットスポット及び処理窓監視 |
JP2018046202A (ja) * | 2016-09-15 | 2018-03-22 | 東芝メモリ株式会社 | パターン形成方法、自己組織化材料、半導体装置の製造方法 |
US10551749B2 (en) * | 2017-01-04 | 2020-02-04 | Kla-Tencor Corporation | Metrology targets with supplementary structures in an intermediate layer |
WO2019083560A1 (en) * | 2017-10-23 | 2019-05-02 | Kla-Tencor Corporation | REDUCTION OR ELIMINATION OF PATTERN PLACEMENT ERROR IN METROLOGY MEASUREMENTS |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005288691A (ja) * | 2004-04-01 | 2005-10-20 | Hewlett-Packard Development Co Lp | 表面上にパターニングされた単分子膜を作製する方法 |
WO2014010593A1 (ja) * | 2012-07-10 | 2014-01-16 | 株式会社ニコン | マーク及びその形成方法、並びに露光装置 |
JP2014067956A (ja) * | 2012-09-27 | 2014-04-17 | Toshiba Corp | パターン形成方法及びリソグラフィ原版の製造方法 |
JP2014099568A (ja) * | 2012-11-16 | 2014-05-29 | Hitachi High-Technologies Corp | 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6746825B2 (en) * | 2001-10-05 | 2004-06-08 | Wisconsin Alumni Research Foundation | Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates |
WO2006112887A2 (en) * | 2004-11-22 | 2006-10-26 | Wisconsin Alumni Research Foundation | Methods and compositions for forming aperiodic patterned copolymer films |
DE102005046973B4 (de) * | 2005-09-30 | 2014-01-30 | Globalfoundries Inc. | Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers |
WO2007053579A2 (en) * | 2005-10-31 | 2007-05-10 | Kabushiki Kaisha Toshiba | Short-wavelength polarizing elements and the manufacture and use thereof |
JP5414011B2 (ja) | 2006-05-23 | 2014-02-12 | 国立大学法人京都大学 | 微細構造体、パターン媒体、及びそれらの製造方法 |
KR100900955B1 (ko) * | 2006-12-06 | 2009-06-08 | 한국전자통신연구원 | 자기조립된 분자의 커버리지 분석용 기판 및 이를 이용하여자기조립된 분자의 커버리지를 분석하는 방법 |
US8243273B2 (en) | 2008-06-04 | 2012-08-14 | Kla-Tencor Corporation | Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods |
US8623458B2 (en) * | 2009-12-18 | 2014-01-07 | International Business Machines Corporation | Methods of directed self-assembly, and layered structures formed therefrom |
US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
JP5721164B2 (ja) * | 2010-09-14 | 2015-05-20 | 東京応化工業株式会社 | ブロックコポリマーを含む層のパターン形成方法 |
US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
CN102983065B (zh) * | 2011-09-06 | 2015-12-16 | 中芯国际集成电路制造(北京)有限公司 | 图案、掩模图案形成方法和半导体器件制造方法 |
US9093458B2 (en) | 2012-09-06 | 2015-07-28 | Kla-Tencor Corporation | Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets |
-
2014
- 2014-04-10 TW TW103113260A patent/TWI625816B/zh active
- 2014-04-10 JP JP2016507655A patent/JP6478974B2/ja active Active
- 2014-04-10 WO PCT/US2014/033621 patent/WO2014169102A1/en active Application Filing
- 2014-04-10 KR KR1020157032114A patent/KR102231731B1/ko active IP Right Grant
-
2015
- 2015-05-12 US US14/710,201 patent/US10303835B2/en not_active Expired - Fee Related
-
2019
- 2019-02-05 JP JP2019018501A patent/JP6894457B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005288691A (ja) * | 2004-04-01 | 2005-10-20 | Hewlett-Packard Development Co Lp | 表面上にパターニングされた単分子膜を作製する方法 |
WO2014010593A1 (ja) * | 2012-07-10 | 2014-01-16 | 株式会社ニコン | マーク及びその形成方法、並びに露光装置 |
JP2014067956A (ja) * | 2012-09-27 | 2014-04-17 | Toshiba Corp | パターン形成方法及びリソグラフィ原版の製造方法 |
JP2014099568A (ja) * | 2012-11-16 | 2014-05-29 | Hitachi High-Technologies Corp | 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム |
Also Published As
Publication number | Publication date |
---|---|
KR20150143623A (ko) | 2015-12-23 |
JP6478974B2 (ja) | 2019-03-06 |
KR102231731B1 (ko) | 2021-03-24 |
JP6894457B2 (ja) | 2021-06-30 |
TW201513257A (zh) | 2015-04-01 |
WO2014169102A1 (en) | 2014-10-16 |
US20150242558A1 (en) | 2015-08-27 |
JP2016529686A (ja) | 2016-09-23 |
TWI625816B (zh) | 2018-06-01 |
US10303835B2 (en) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6478974B2 (ja) | 標的設計及び製造における誘導自己組織化 | |
CN106164733B (zh) | 使用散射术计量的焦点测量 | |
CN111043958B (zh) | 计量学目标的极化测量及对应的目标设计 | |
Wan et al. | Fabrication of templates with rectangular bits on circular tracks by combining block copolymer directed self-assembly and nanoimprint lithography | |
US10002806B2 (en) | Metrology targets with filling elements that reduce inaccuracies and maintain contrast | |
US9841370B2 (en) | Multi-layered target design | |
KR102312241B1 (ko) | 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들 | |
JP2020522026A (ja) | 高さ変調式回折マスタプレート及びその製造方法 | |
TW201510641A (zh) | 使用精細分段製造阻抗層 | |
Reinspach et al. | 13 nm high-efficiency nickel-germanium soft x-ray zone plates | |
US8192669B2 (en) | Methods for fabricating large area nanoimprint molds | |
TWI511084B (zh) | 可自組聚合物及用於微影之方法 | |
Perlich et al. | Characterization of extreme ultraviolet masks by extreme ultraviolet scatterometry | |
Glinsner et al. | Fabrication of 3D-photonic crystals via UV-nanoimprint lithography | |
KR102050628B1 (ko) | 유도성 자기 조립 프로세스에서의 제품 상의 노광 파라미터들의 도출 및 조정 | |
JP2008021869A (ja) | プラズモン共鳴リソグラフィおよびリソグラム | |
KR101163638B1 (ko) | 나노 금속 구조물의 도트 크기 조절 방법을 이용한 나노 금속 구조물의 제조 방법 | |
Yeung et al. | A very fast and accurate rigorous EMF simulator for EUVL masks based on the pseudo-spectral time-domain method | |
TW202247990A (zh) | 用於創造表面微結構的方法 | |
JP2013140663A5 (ja) | ||
JP2007133097A (ja) | 光学素子および光学素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6894457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |