JP2018046202A - パターン形成方法、自己組織化材料、半導体装置の製造方法 - Google Patents

パターン形成方法、自己組織化材料、半導体装置の製造方法 Download PDF

Info

Publication number
JP2018046202A
JP2018046202A JP2016180778A JP2016180778A JP2018046202A JP 2018046202 A JP2018046202 A JP 2018046202A JP 2016180778 A JP2016180778 A JP 2016180778A JP 2016180778 A JP2016180778 A JP 2016180778A JP 2018046202 A JP2018046202 A JP 2018046202A
Authority
JP
Japan
Prior art keywords
block
polymer
pattern
dsa material
dsa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016180778A
Other languages
English (en)
Inventor
森田　成二
Seiji Morita
成二 森田
正洋 菅野
Masahiro Sugano
正洋 菅野
佑介 笠原
Yusuke Kasahara
佑介 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016180778A priority Critical patent/JP2018046202A/ja
Priority to US15/444,505 priority patent/US10366886B2/en
Publication of JP2018046202A publication Critical patent/JP2018046202A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F293/00—Macromolecular compounds obtained by polymerisation on to a macromolecule having groups capable of inducing the formation of new polymer chains bound exclusively at one or both ends of the starting macromolecule
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F293/00—Macromolecular compounds obtained by polymerisation on to a macromolecule having groups capable of inducing the formation of new polymer chains bound exclusively at one or both ends of the starting macromolecule
    • C08F293/005—Macromolecular compounds obtained by polymerisation on to a macromolecule having groups capable of inducing the formation of new polymer chains bound exclusively at one or both ends of the starting macromolecule using free radical "living" or "controlled" polymerisation, e.g. using a complexing agent
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F297/00—Macromolecular compounds obtained by successively polymerising different monomer systems using a catalyst of the ionic or coordination type without deactivating the intermediate polymer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G81/00—Macromolecular compounds obtained by interreacting polymers in the absence of monomers, e.g. block polymers
    • C08G81/02—Macromolecular compounds obtained by interreacting polymers in the absence of monomers, e.g. block polymers at least one of the polymers being obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C08G81/024—Block or graft polymers containing sequences of polymers of C08C or C08F and of polymers of C08G
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】所望のパターンを形成可能とする自己組織化材料を提供する。また、そのような自己組織化材料を用いて所望のパターンを形成可能とするパターン形成方法および半導体装置の製造方法を提供する。【解決手段】本実施形態によるパターン形成方法は、第１ポリマおよび第２ポリマを含むブロック共重合体と第１ポリマに結合された第３ポリマとを含む自己組織化材料を下地層上に供給する。ブロック共重合体を相分離させ、下地層上に相分離パターンを形成する。【選択図】図１

Description

本発明による実施形態は、パターン形成方法、自己組織化材料、半導体装置の製造方法に関する。
近年、半導体装置の微細化が進み、それに伴いリソグラフィ技術の開発も進んでいる。例えば、自己組織化（ＤＳＡ （Directed Self-Assembly））材料を用いたＤＳＡリソグラフィ技術は、微細なホールパターンを形成可能とする。
しかしながら、従来のＤＳＡ材料では、所望のパターンを形成することが難しいといった問題があった。したがって、所望のパターンを形成することが可能なＤＳＡ材料が望まれている。
特表２０１５−５２０５１０号公報（米国特許第９００５８７７号）
所望のパターンを形成可能とする自己組織化材料を提供する。また、そのような自己組織化材料を用いて所望のパターンを形成可能とするパターン形成方法および半導体装置の製造方法を提供する。
本実施形態によるパターン形成方法は、第１ポリマおよび第２ポリマを含むブロック共重合体と第１ポリマに結合された第３ポリマとを含む自己組織化材料を下地層上に供給する。ブロック共重合体を相分離させ、下地層上に相分離パターンを形成する。
第１実施形態による自己組織化材料の構成例を示す図。 第１実施形態による自己組織化材料の構成例を示す図。 ＤＳＡ材料１、４のより詳細な構成例を示す化学式。 ＤＳＡ材料３、６のより詳細な構成例を示す化学式。 第１実施形態によるＤＳＡ材料を相分離させたときに得られるパターンの一例を示す平面図。 第１実施形態によるパターン形成方法および半導体装置の製造方法の一例を示す断面図。 第１実施形態によるパターン形成方法および半導体装置の製造方法の一例を示す断面図。 第２実施形態によるＤＳＡ材料の構成例を示す化学式。 第２実施形態によるＤＳＡ材料の構成例を示す化学式。 第３実施形態によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。 変形例によるＤＳＡ材料の構成例を示す化学式。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１（Ａ）〜図２（Ｃ）は、第１実施形態による自己組織化材料（以下、ＤＳＡ材料ともいう）の構成例を示す図である。
図１（Ａ）に示すＤＳＡ材料１は、第１ポリマとしての第１ブロックＢ１と、第２ポリマとしての第２ブロックＢ２と、第３ポリマ（または第４ポリマ）としての第３ブロックＢ３とを備えている。第１ブロックＢ１および第２ブロックＢ２は、ジブロックコポリマとしてブロック共重合体を構成している。第３ブロックＢ３は、第１ブロックＢ１に結合されている。図１（Ａ）においては、１つの第３ブロックＢ３が第１ブロックＢ１に結合されている。しかし、図２（Ａ）に示すＤＳＡ材料４のように、複数の第３ブロックＢ３が第１ブロックＢ１に結合されていてもよい。この場合、第３ブロックＢ３は、後述するように、第１ブロックＢ１を構成する第１モノマのそれぞれに結合されてもよい。
図１（Ｂ）に示すＤＳＡ材料２は、第１ブロックＢ１と、第２ブロックＢ２と、第４ポリマ（または第３ポリマ）としての第４ブロックＢ４とを備えている。第１ブロックＢ１および第２ブロックＢ２は、ＤＳＡ材料１のそれらと同様に、ジブロックコポリマとしてブロック共重合体を構成している。第４ブロックＢ４は、第２ブロックＢ２に結合されている。図１（Ｂ）においては、１つの第４ブロックＢ４が第２ブロックＢ２に結合されている。しかし、図２（Ｂ）に示すＤＳＡ材料５ように、複数の第４ブロックＢ４が第２ブロックＢ２に結合されていてもよい。この場合、第４ブロックＢ４は、後述するように、第２ブロックＢ２を構成する第２モノマのそれぞれに結合されてもよい。
図１（Ｃ）に示すＤＳＡ材料３は、第１ブロックＢ１と、第２ブロックＢ２と、第３ブロックＢ３と、第４ブロックＢ４とを備えている。第１ブロックＢ１および第２ブロックＢ２は、ＤＳＡ材料１のそれらと同様に、ジブロックコポリマとしてブロック共重合体を構成している。第３および第４ブロックＢ３、Ｂ４は、それぞれ第１および第２ブロックＢ１、Ｂ２に結合されている。図１（Ｃ）においては、それぞれ１つずつの第３および第４ブロックＢ３、Ｂ４が第１および第２ブロックＢ１、Ｂ２に結合されている。しかし、図２（Ｃ）に示すＤＳＡ材料６のように、それぞれ複数の第３および複数の第４ブロックＢ４が第１および第２ブロックＢ２に結合されていてもよい。
図３（Ａ）は、図１（Ａ）または図２（Ａ）のＤＳＡ材料１、４のより詳細な構成例を示す化学式である。第１ブロックＢ１は、例えば、ポリヒドロキシスチレン（ＰＨＯＳＴ）である。図３（Ａ）のｍは２以上の整数である。括弧内のヒドロキシスチレン（ＨＯＳＴ）がｍ個重合してＰＨＯＳＴを構成している。このように、第１ブロックＢ１のＰＨＯＳＴは、第１モノマとしてのＨＯＳＴをｍ個重合して形成されている。また、第２ブロックＢ２は、例えば、ポリトリメチルシリルスチレン（ＰＴＭＳＳ）である。ｎは２以上の整数である。括弧内のトリメチルシリルスチレン（ＴＭＳＳ）がｎ個重合してＰＴＭＳＳを構成している。このように、第２ブロックＢ２のＰＴＭＳＳは、第２モノマとしてのＴＭＳＳをｎ個重合して形成されている。第１ブロックＢ１のＰＨＯＳＴと第２ブロックＢ２のＰＴＭＳＳとが結合してジブロックコポリマを成している。
さらに、本実施形態では、第１ブロックＢ１に第３ブロックＢ３が結合している。第３ブロックＢ３は、例えば、糖類である。第３ブロックＢ３は、例えば、セルロース、グルコース等の他、キシロース、キシラン等の糖類であってもよい。ｐは２以上の整数である。括弧内のキシロースがｐ個重合してキシランを構成している。このように、第３ブロックＢ３のキシランは、第３モノマとしてのキシロースをｐ個重合して形成されている。尚、第３ブロックＢ３のＡｃは、図３（Ｂ）に示すアセチル基を示す。
第３ブロックＢ３は、ｍ個の第１モノマ（ＨＯＳＴ）のいずれか１つ以上に結合されていればよい。例えば、第３ブロックＢ３が１個の第１モノマ（ＨＯＳＴ）に結合されている場合、ＤＳＡ材料は、図１（Ａ）に示す構成となる。例えば、第３ブロックＢ３が複数の第１モノマ（ＨＯＳＴ）に結合されている場合、ＤＳＡ材料は、図２（Ａ）に示す構成となる。さらに、第３ブロックＢ３は、ｍ個の第１モノマ（ＨＯＳＴ）の全てに結合されていてもよい。即ち、第３ブロックＢ３は、ｍ個の第１モノマ（ＨＯＳＴ）のうち１〜ｍの任意数の第１モノマ（ＨＯＳＴ）のそれぞれに結合されてよい。
図４は、図１（Ｃ）または図２（Ｃ）のＤＳＡ材料３、６のより詳細な構成例を示す化学式である。第１および第３ブロックＢ１、Ｂ３は、上記図３（Ａ）の第１および第３ブロックＢ１、Ｂ３と同様である。従って、第１ブロックＢ１は、例えば、ポリヒドロキシスチレン（ＰＨＯＳＴ）である。また、第３ブロックＢ３は、例えば、糖類である。 第３ブロックＢ３は、例えば、セルロース、グルコース等の他、キシロース、キシラン等の糖類であってもよい。
第２ブロックＢ２は、例えば、ポリスチレン（ＰＳ）である。ｎは２以上の整数である。括弧内のスチレンがｎ個重合してＰＳを構成している。このように、第２ブロックＢ２のＰＳは、第２モノマとしてのスチレンをｎ個重合して形成されている。第１ブロックＢ１のＰＨＯＳＴと第２ブロックＢ２のＰＳとが結合してジブロックコポリマを成している。
さらに、本実施形態では、第２ブロックＢ２に第４ブロックＢ４が結合している。第４ブロックＢ４は、例えば、ポリトリメチルシリルスチレン（ＰＴＭＳＳ）である。ｑは２以上の整数である。括弧内のトリメチルシリルスチレン（ＴＭＳＳ）がｑ個重合してＰＴＭＳＳを構成している。このように、第４ブロックＢ４のＰＴＭＳＳは、第４モノマとしてのトリメチルシリルスチレン（ＴＭＳＳ）をｑ個重合して形成されている。
第４ブロックＢ４は、ｎ個の第２モノマ（スチレン）のいずれか１つ以上に結合されていればよい。例えば、第４ブロックＢ４が１個の第２モノマ（スチレン）に結合されている場合、ＤＳＡ材料は、図１（Ｃ）に示す構成となる。例えば、第４ブロックＢ４が複数の第２モノマ（スチレン）に結合されている場合、ＤＳＡ材料は、図２（Ｃ）に示す構成となる。さらに、第４ブロックＢ４は、ｎ個の第２モノマ（スチレン）の全てに結合されていてもよい。即ち、第４ブロックＢ４は、ｎ個の第２モノマ（スチレン）のうち１〜ｎの任意数の第２モノマ（スチレン）のそれぞれに結合されてよい。
尚、図４の第３ブロックＢ３を省略すれば、図１（Ｂ）および図２（Ｂ）に示すＤＳＡ材料２、５が得られる。従って、ここでは、図１（Ｂ）および図２（Ｂ）に示すＤＳＡ材料２、５のより詳細な化学式の図示および説明を省略する。
図５は、第１実施形態によるＤＳＡ材料を相分離させたときに得られるパターンの一例を示す平面図である。図６は、図５の６−６線に沿った断面図である。尚、図５および図６に示すガイドパターンや相分離パターンは、あくまでも一例であって、相分離パターンはガイドパターンを変更することによって任意に変更可能である。
図６に示すように、ガイドＧが下地層１０上に設けられている。下地層１０は、例えば、シリコン酸化膜等のようにリソグラフィ技術においてハードマスクとして用いられ得る材料である。ガイドＧは、下地層１０を加工して形成されており、下地層１０と同じ材料で形成されている。勿論、ガイドＧは、下地層１０と異なる材料で形成されていても構わない。
図５に示すように、ガイドＧは、下地層１０上に第１方向Ｄ１および第２方向Ｄ２に配列するようにマトリックス状に配置されている。第２方向Ｄ２は、第１方向Ｄ１に対して直交方向である。例えば、ガイドＧは、Ｄ１およびＤ２方向のそれぞれにおいてガイドピッチＰｇ１、Ｐｇ２の１／２ずつずれて配置されている。ガイドピッチＰｇ１は、或るガイドＧの中心とＤ１方向においてそれに隣接するガイドＧの中心との間の距離である。ガイドピッチＰｇ２は、或るガイドＧの中心とＤ２方向においてそれに隣接するガイドＧの中心との間の距離である。これにより、６個のガイドＧが１つのガイド（例えば、Ｇ０）の周囲にほぼ等距離で隣接する。この６個のガイドＧの中心点を直線で接続した平面形状は、略正六角形となる。即ち、ガイドＧは、六方配置パターンとなる。
このようなガイドＧを用いてＤＳＡ材料を相分離させたときに、複数の第１および複数の第２ブロックＢ１、Ｂ２は、図５および図６に示すように、隣接するガイドＧ間に規則的に配列する。このとき、相分離された第１ブロックＢ１の円柱状パターンも六方配置パターンとなる。即ち、第１ブロックＢ１の６個の円柱状パターンが第１ブロックＢ１の１つの円柱状パターンの周囲にほぼ等距離（Ｐｐｓ）で隣接する。１つの第１ブロックＢ１と１つの第２ブロックＢ２とからなる１個のブロック共重合体の長さをＬ０とすると、図５に示す隣接する２つの第１ブロックＢ１の円の中心間の距離（以下、相分離ピッチＰｐｓともいう）は、２×Ｌ０となる。本実施形態では、或るガイドＧ０とそれに隣接する６個のガイドＧとの間の距離（ガイドピッチＰｇ１）は、４つの相分離ピッチＰｐｓに相当する。即ち、ＤＳＡ材料を相分離させたときに、８個のブロック共重合体（Ｂ１、Ｂ２）が隣接するガイドＧ間に配列する。尚、図６に示すように、ガイドＧ上には第１ブロックＢ１が配列されている。
このように、ガイドＧを適切に配置することによって、ＤＳＡ材料は、相分離によって規則的に配列した円柱状パターンを形成することができる。
ここで、本実施形態によるＤＳＡ材料は、ブロック共重合体を形成する第１および第２ブロックＢ１、Ｂ２の他に、第３ブロックＢ３および／または第４ブロックＢ４を有する。これにより、第１および第２ブロックＢ１、Ｂ２からなるブロック共重合体自体の分子量は増大させることなく、ＤＳＡ材料の分子量を第３ブロックＢ３および／または第４ブロックＢ４の分子量の分だけ増大させることができる。
相分離パターンにおける円柱状パターンの直径、ブロック共重合体の長さＬ０または相分離ピッチＰｐｓを大きくするためには、ＤＳＡ材料の分子量を大きくすることが考えられる。例えば、ＤＳＡ材料の分子量を大きくするために、ブロック共重合体を構成する第１および第２ブロックＢ１、Ｂ２の分子量を増大させた場合、相分離工程における重合反応が途中で停止してしまい、上述のように、相分離工程の期間が極端に長くなり、ＤＳＡ材料が実質的に相分離することが困難となる。従って、従来のＤＳＡ材料では、例えば、直径約４０ｎｍ以上のホールパターンを形成することは困難であった。また、６０ｎｍピッチ以上のホールパターンを形成することは困難であった。一方、例えば、液浸リソグラフィは、露光の解像度限界から直径約７０ｎｍ以下の微細なホールパターンを形成することが困難であった。
これに対し、本実施形態によるＤＳＡ材料は、ブロック共重合体を構成する第１および第２ブロックＢ１、Ｂ２に第３ブロックＢ３および／または第４ブロックＢ４を結合することによって、ブロック共重合体自体の分子量を増大させることなく、ＤＳＡ材料の分子量を増大させている。このように、ブロック共重合体（Ｂ１、Ｂ２）自体の分子量の増大を抑制することによって、相分離工程における重合反応が途中で停止せずに進行する。従って、相分離工程は短時間で済む。
さらに、ブロック共重合体（Ｂ１、Ｂ２）に第３ブロックＢ３および／または第４ブロックＢ４を結合することによって、ＤＳＡ材料全体の分子量を増大させている。第３または第４ブロックＢ３、Ｂ４は、円柱状パターンの直径、ブロック共重合体の長さＬ０または相分離ピッチＰｐｓを大きくするように機能する。即ち、第３または第４ブロックＢ３、Ｂ４は、ワイドレンジブロックとして機能する。これにより、本実施形態によるＤＳＡ材料は、所望の相分離パターンを形成することができる。例えば、図３または図４に示すＤＳＡ材料を用いた場合、円柱状パターンの直径は、約４０〜約６０ｎｍとなり、相分離ピッチＰｐｓは、約７０〜約１００ｎｍとなった。尚、実験結果については後述する。このように、本実施形態によるＤＳＡ材料は、従来のＤＳＡ材料および液浸リソグラフィでは形成することが困難な所望の大きさのホールパターンを形成可能にする。
次に、本実施形態によるＤＳＡ材料を用いたパターン形成方法および半導体装置の製造方法について説明する。
図７（Ａ）〜図７（Ｅ）は、第１実施形態によるパターン形成方法および半導体装置の製造方法の一例を示す断面図である。本実施形態によるパターン形成方法および半導体装置の製造方法は、半導体基板の上方に設けられた積層型メモリ（３Ｄメモリ）の積層材料の加工に適用することができる。ここでは、積層材料の図示を省略している。
まず、図７（Ａ）に示すように、下地層１０上にガイドＧを形成する。下地層１０は、半導体基板または積層材料（図示せず）の上方に設けられた層間絶縁膜であり、例えば、シリコン酸化膜またはシリコン窒化膜等のマスク材料である。即ち、下地層１０は、積層材料を加工するためのハードマスクとして用いられる。ガイドＧは、リソグラフィ技術およびエッチング技術を用いて、下地層１０を加工することによって形成される。代替的に、ガイドＧは、下地層１０上に堆積されたガイド材料を加工することによって形成されてもよい。尚、ガイドＧの平面パターンは、図５を参照して説明した通りである。また、隣接するガイドＧ間の間隔（ガイドピッチ）はＰｇ１となっている。
次に、図７（Ｂ）に示すように、本実施形態によるＤＳＡ材料２０を下地層１０上に導入する。ＤＳＡ材料２０は、例えば、スピンコーティング等の塗布技術を用いて形成される。
次に、図７（Ｃ）に示すように、アニール処理によってＤＳＡ材料２０を相分離する。これにより、ＤＳＡ材料２０は、第１ブロックＢ１と第２ブロックＢ２とに相分離され、相分離パターンを形成する。このとき、図５に示すように、第１ブロックＢ１および第２ブロックＢ２は、相分離ピッチＰｐｓで相分離する。ＤＳＡ材料は、第３ブロックＢ３および／または第４ブロックＢ４を有するが、上述の通り、ブロック共重合体（Ｂ１、Ｂ２）自体の分子量は抑制されているので、相分離工程は途中で停止せず、進行する。さらに、第３または第４ブロックＢ３、Ｂ４は、ワイドレンジブロックとして機能するので、第１および第２ブロックＢ１、Ｂ２のブロック共重合体だけの相分離パターンよりも大きな相分離パターンを形成することができる。例えば、本実施形態によるＤＳＡ材料によれば、第１ブロックＢ１からなる円柱状パターンの直径は、約４０〜約６０ｎｍとなり、相分離ピッチＰｐｓは、約７０〜約１００ｎｍとなる。
次に、エッチング技術を用いて、第２ブロックＢ２を残置させたまま、第１ブロックＢ１を除去する。これにより、図７（Ｄ）に示すように、ホールパターンＨが形成される。
次に、第２ブロックＢ２をマスクとして用いて、下地層１０をエッチング技術で加工する。これにより、第２ブロックＢ２のパターンが下地層１０に転写される。
その後、下地層１０をハードマスクとして用いて積層材料（図示せず）をエッチング技術で加工する。これにより、積層材料を加工することができる。例えば、積層材料には、ホールパターンＨとほぼ同径のメモリホールが形成され得る。
このように、本実施形態によるパターン形成方法では、相分離工程における重合反応が途中で停止しないので、相分離工程が短縮され得る。さらに、第３または第４ブロックＢ３、Ｂ４は、ワイドレンジブロックとして機能することにより、比較的大きな相分離パターンを形成することができる。
第１実施形態では、第１ブロックＢ１が円柱状に相分離し、その第１ブロックＢ１を除去することによって、第２ブロックＢ２によってホールパターンを形成している。しかし、逆に、第２ブロックＢ２が円柱状に相分離する場合、その第２ブロックＢ２を除去することによって、第１ブロックＢ１によってホールパターンを形成してもよい。
（第２実施形態）
図８は、第２実施形態によるＤＳＡ材料の構成例を示す化学式である。図８は、図１（Ａ）または図２（Ａ）のＤＳＡ材料１、４に対応する。
第１ブロックＢ１は、例えば、ポリメチルメタクリレート（ＰＭＭＡ）である。括弧内のメチルメタクリレート（ＭＭＡ）がｍ個重合してＰＨＯＳＴを構成している。このように、第１ブロックＢ１のＰＭＭＡは、第１モノマとしてのＭＭＡをｍ個重合して形成されている。また、第２ブロックＢ２は、例えば、ポリスチレン（ＰＳ）である。括弧内のスチレンがｎ個重合してＰＳを構成している。このように、第２ブロックＢ２のＰＳは、第２モノマとしてのスチレンをｎ個重合して形成されている。第１ブロックＢ１のＰＭＭＡと第２ブロックＢ２のＰＳとが結合してジブロックコポリマを成している。本実施形態において、第２ブロックＢ２は、トリメチルシリル基を有しておらず、シリコンを含まない。また、図８に示すＤＳＡ材料は、第４ブロックＢ４を有していない。
さらに、本実施形態では、第１ブロックＢ１に第３ブロックＢ３が結合している。第３ブロックＢ３は、第１実施形態のそれと同様に、例えば、キシランである。
図９は、第２実施形態によるＤＳＡ材料の構成例を示す化学式である。図９は、図１（Ｃ）または図２（Ｃ）のＤＳＡ材料３、６に対応する。図９のＤＳＡ材料の第１〜第３ブロックＢ１〜Ｂ３は、図８のＤＳＡ材料の第１〜第３ブロックＢ１〜Ｂ３と同様でよい。一方、図９のＤＳＡ材料は、第２ブロックＢ２に第４ブロックＢ４が結合している。第４ブロックＢ４は、例えば、ポリ―ターシャリ―ブチルスチレン（ＰＴＢＳ）である。括弧内のターシャリ―ブチルスチレン（ＴＢＳ）がｑ個重合してＰＴＢＳを構成している。このように、第４ブロックＢ４のＰＴＢＳは、第４モノマとしてのターシャリ―ブチルスチレン（ＴＢＳ）をｑ個重合して形成されている。第４ブロックＢ４は、ｎ個の第２モノマ（スチレン）のうち１〜ｎの任意数の第２モノマ（スチレン）のそれぞれに結合されてよい。
尚、図９の第３ブロックＢ３を省略すれば、図１（Ｂ）および図２（Ｂ）に示すＤＳＡ材料２、５が得られる。従って、ここでは、図１（Ｂ）および図２（Ｂ）に示すＤＳＡ材料２、５のより詳細な化学式の図示および説明を省略する。
第２実施形態によるパターン形成方法および半導体装置の製造方法は、第１実施形態のそれらと同様でよい。
以上のように、第２実施形態によるＤＳＡ材料も、ブロック共重合体を構成する第１および第２ブロックＢ１、Ｂ２に第３ブロックＢ３および／または第４ブロックＢ４を結合することによって、ブロック共重合体自体の分子量を増大させることなく、ＤＳＡ材料の分子量を増大させている。これにより、第２実施形態は、第１実施形態と同様の効果を得ることができる。
さらに、第２実施形態では、第１〜第４ブロックＢ１〜Ｂ４がシリコン、シリコン化合物、金属、金属化合物のいずれも含まない。
第２ブロックＢ２がシリコン、シリコン化合物を含み、図７（Ｅ）に示す下地層１０がシリコン酸化膜やシリコン窒化膜等のシリコン含有層であると仮定する。この場合、第２ブロックＢ２に対する下地層１０のエッチングレートが遅くなる。また、第２ブロックＢ２が金属、金属化合物を含み、図７（Ｅ）に示す下地層１０が金属含有層であると仮定する。この場合、第２ブロックＢ２に対する下地層１０のエッチングレートが遅くなる。
これに対し、第２実施形態では、第２ブロックＢ２がシリコン、シリコン化合物、金属および金属化合物を含まない。従って、下地層１０がシリコン含有層または金属含有層であっても、第２ブロックＢ２に対する下地層１０のエッチングレートを高く維持することができる。
（第３実施形態）
図１０は、第３実施形態によるＤＳＡ材料の構成例を示す化学式である。図１０は、第４ブロックＢ４が液晶材料である点で図９のＤＳＡ材料と異なる。図１０のＤＳＡ材料の第１〜第３ブロックＢ１〜Ｂ３の構成は、図９のＤＳＡ材料のそれらの構成と同様でよい。液晶材料として、例えば、メソゲン基等を用いている。
第３実施形態によるパターン形成方法および半導体装置の製造方法は、第１実施形態のそれらと同様でよい。これにより、第３実施形態によるＤＳＡ材料も、ブロック共重合体を構成する第１および第２ブロックＢ１、Ｂ２に第３ブロックＢ３および／または第４ブロックＢ４を結合することによって、ブロック共重合体自体の分子量を増大させることなく、ＤＳＡ材料の分子量を増大させている。これにより、第３実施形態は、第１実施形態と同様の効果を得ることができる。
また、第３実施形態によるＤＳＡ材料は、第２実施形態と同様に、シリコン、シリコン化合物、金属、金属化合物のいずれも含まない。従って、第３実施形態は、第２実施形態と同様の効果も得ることができる。
さらに、第３実施形態によるＤＳＡ材料は、第４ブロックＢ４に液晶材料を用いている。液晶材料は配向性が高いので、ＤＳＡ材料の厚みを厚くしても、ＤＳＡ材料は適切に相分離することができる。この場合、図７（Ｄ）のホールパターンＨを深く、第２ブロックＢ２の厚みを厚くすることができる。第２ブロックＢ２の厚みが厚いと、下地層１０に形成されるホールパターンも深くすることができ、さらに、下地層１０の下にある積層材料に深いホールパターンを形成することができる。例えば、積層型メモリにおいて、深いメモリホールを形成する必要がある場合、第３実施形態によるＤＳＡ材料が有利となる。
（変形例）
図１１〜図１７は、上記実施形態の変形例によるＤＳＡ材料の構成例を示す化学式である。尚、図１１〜図１７の変形例は、第１〜第３実施形態のいずれのＤＳＡ材料にも適用可能である。
図１１のＤＳＡ材料は、第２ブロックＢ２がポリビニルナフタレン（ＰＶＮ）である点で図３（Ａ）のＤＳＡ材料と異なる。図１０のＤＳＡ材料の第１、第３ブロックＢ１、Ｂ３の構成は、図３（Ａ）のＤＳＡ材料のそれらの構成と同様でよい。
図１２のＤＳＡ材料は、第１ブロックＢ１がポリトリメチレンカーバイド（ＰＴＭＣ）である点で図８のＤＳＡ材料と異なる。図１２のＤＳＡ材料の第２および第３ブロックＢ２、Ｂ３の構成は、図８のＤＳＡ材料のそれらの構成と同様でよい。
図１３のＤＳＡ材料は、第１ブロックＢ１がポリジメチルシラシクロブタン（ＰＤＭＳＢ）である点で図８のＤＳＡ材料と異なる。図１３のＤＳＡ材料の第２および第３ブロックＢ２、Ｂ３の構成は、図８のＤＳＡ材料のそれらの構成と同様でよい。
図１４のＤＳＡ材料は、第１ブロックＢ１がポリビニルアルコール（ＰＶＡ）である点で図８のＤＳＡ材料と異なる。図１３のＤＳＡ材料の第２および第３ブロックＢ２、Ｂ３の構成は、図８のＤＳＡ材料のそれらの構成と同様でよい。
図１５のＤＳＡ材料は、第１ブロックＢ１がポリグリセロール（ＰＧ）である点で図８のＤＳＡ材料と異なる。図１５のＤＳＡ材料の第２および第３ブロックＢ２、Ｂ３の構成は、図８のＤＳＡ材料のそれらの構成と同様でよい。
図１６のＤＳＡ材料は、第１ブロックＢ１がポリ酢酸ビニル（ＰＶＡＣ）である点で図８のＤＳＡ材料と異なる。図１６のＤＳＡ材料の第２および第３ブロックＢ２、Ｂ３の構成は、図８のＤＳＡ材料のそれらの構成と同様でよい。
図１７のＤＳＡ材料は、第１ブロックＢ１がポリヒドロキシエチルメタクリレート（ＰＨＥＭＡ）である点で図８のＤＳＡ材料と異なる。図１７のＤＳＡ材料の第２および第３ブロックＢ２、Ｂ３の構成は、図８のＤＳＡ材料のそれらの構成と同様でよい。
いずれの変形例も第１または第２実施形態と同様の効果を得ることができる。
（実験結果について）
第１〜第３実施形態についての実験結果について説明する。尚、下記のいずれの実験も、円柱状パターンの径、厚み、相分離ピッチＰｐｓの各ばらつきは充分に小さく、欠陥密度も非常に小さかったものを示している。
図３（Ａ）に示すＤＳＡ材料を用いた場合、約４０ｎｍの径を有する円柱状パターンが約８０ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚み（深さ）は、約５０ｎｍであった。また、約６０ｎｍの径を有する円柱状パターンが約１００ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚みは、約９０ｎｍであった。
図３（Ｂ）に示すＤＳＡ材料を用いた場合、約４０ｎｍの径を有する円柱状パターンが約７０ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚み（深さ）は、約５０ｎｍであった。また、約６０ｎｍの径を有する円柱状パターンが約１００ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚みは、約９０ｎｍであった。
図８に示すＤＳＡ材料を用いた場合、約４０ｎｍの径を有する円柱状パターンが約８２ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚み（深さ）は、約６０ｎｍであった。また、約５５ｎｍの径を有する円柱状パターンが約１００ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚みは、約９５ｎｍであった。
図９に示すＤＳＡ材料を用いた場合、約４０ｎｍの径を有する円柱状パターンが約７５ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚み（深さ）は、約５０ｎｍであった。また、約６０ｎｍの径を有する円柱状パターンが約１２０ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚みは、約９５ｎｍであった。
図１０に示すＤＳＡ材料を用いた場合、約４０ｎｍの径を有する円柱状パターンが約８０ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚み（深さ）は、約１０００ｎｍであった。また、約６０ｎｍの径を有する円柱状パターンが約１００ｎｍの相分離ピッチＰｐｓで形成することができた。このとき、円柱状パターンの厚みは、約１８００ｎｍであった。
尚、本実施形態によるＤＳＡ材料は、比較的小さい径を有する円柱状パターンの形成も充分に可能であることが分かった。
例えば、図３（Ａ）に示すＤＳＡ材料を用いた場合、約８ｎｍの径を有する円柱状パターンが約３０ｎｍの相分離ピッチＰｐｓで形成することができた。尚、このとき、円柱状パターンの厚みは、約２０ｎｍであった。
図３（Ｂ）に示すＤＳＡ材料を用いた場合、約５ｎｍの径を有する円柱状パターンが約１０ｎｍの相分離ピッチＰｐｓで形成することができた。尚、このとき、円柱状パターンの厚みは、約１５ｎｍであった。
図８に示すＤＳＡ材料を用いた場合、約７ｎｍの径を有する円柱状パターンが約３０ｎｍの相分離ピッチＰｐｓで形成することができた。尚、このとき、円柱状パターンの厚みは、約１８ｎｍであった。
図９に示すＤＳＡ材料を用いた場合、約４ｎｍの径を有する円柱状パターンが約９ｎｍの相分離ピッチＰｐｓで形成することができた。尚、このとき、円柱状パターンの厚みは、約１２ｎｍであった。
図１０に示すＤＳＡ材料を用いた場合、約４ｎｍの径を有する円柱状パターンが約８ｎｍの相分離ピッチＰｐｓで形成することができた。尚、このとき、円柱状パターンの厚みは、約５００ｎｍであった。
このように、本実施形態によるＤＳＡ材料は、比較的小さな径（例えば、約数ｎｍ）のホールパターンから比較的大きな径（例えば、約４０ｎｍ〜約６０ｎｍ）のホールパターンを形成することができる。
（第１〜第４ブロックＢ１〜Ｂ４の分子構造）
第１〜第４ブロックＢ１〜Ｂ４の分子構造は、上記実施形態に挙げたものも含め、以下の分子構造が考えられる。
第１ブロックＢ１は、例えば、ポリメチルメタクリレート、ポリビニルアルコール、ポリトリメチレンカーバイド、ポリジメチルジシラン、ポリジメチルシラシクロブタン、ポリグリセロール、ポリ酢酸ビニル、ポリヒドロキシメチルメタクリレート、ポリエチルメタクリレート、ポリヒドロキシエチルメタクリレート、ポリ乳酸、ポリエチレンオキシド、ポリヒドロキシスチレン等でよい。
第２ブロックＢ２は、例えば、ポリスチレン、ポリターシャリブチルスチレン、ポリビニルナフタレン、ポリターシャリブチルナフタレン等でよい。
第３ブロックＢ３は、例えば、ポリエチレングリコール、ポリエチレンオキシド、ポリグリコール酸でよい。あるいは、第３ブロックＢ３は、例えば、ポリフラン、ポリテトラヒドロフラン、ポリフルフラール、ポリテトラヒドロピラン、ポリフルフリルアルコール、ポリピラン、ポリイソベンゾフラン、ポリベンゾジオキソール、ポリベンズアルデヒド、ポリオキシラン、ポリオキセタン、ポリジオキサン、ポリジオキソラン等のように、環状エーテル等の環状構造に酸素が付加している分子構造であってもよい。
さらに、第３ブロックＢ３は、糖類の分子構造であってもよい。この場合、第３ブロックＢ３は、親水性が非常に高くなり凝集性が良好となる。糖類としては、単糖、二糖、三糖、四糖、オリゴ糖、多糖の構造でよい。単糖としての第３ブロックＢ３は、例えば、七炭糖であるヘプトース、六炭糖のヘキソース、五炭糖のペントース、四炭糖のテトロース、三炭糖のトリオースでよい。上記ヘキソースとしては、例えば、プシコース、フルクトース、タガトース、グルコース、アルトロース、マンノース、ガラクトース、イドースでよい。上記ペントースとしては、例えば、リボース、リキソース、キシロース、アラビノース、アピオース、リブロース、キシルロースでよい。上記テトロースとしては、例えば、エリトロース、トレオース、エリトルロースでよい。上記トリオースとしては、例えば、グリセルアルデヒド、ジヒドロキシアセトンでよい。
二糖としての第３ブロックＢ３は、例えば、トレハロース、イソトレハロース、コージビオース、ソホロース、ニゲロース、ラミナリビオース、マルトース、セロビオース、イソマルトース、ゲンチオビオース、スクロース、ラクトース、ツラノース等でよい。
三糖としての第３ブロックＢ３は、例えば、ラフィノース、メレジトース、マルトトリオース等でよい。
四糖としての第３ブロックＢ３は、例えば、アカルボース、スタキオース等でよい。
オリゴ糖としての第３ブロックＢ３は、例えば、キシロオリゴ糖、キシラン等でよい。
多糖としての第３ブロックＢ３は、例えば、デンプン、アミロース、アミロペプチン、グリコーゲン、セルロース、ペクチン、グルコマンナン等でよい。また、第３ブロックＢ３は、例えば、環状のシクロデキストリン等でもよい。
第４ブロックＢ４は、上述の通り、液晶材料でよい。第４ブロックＢ４は、例えば、アルキル鎖によって高分子化され、液晶分子を付加した分子構造を有する。液晶分子は、例えば、メソゲン基であり、ビフェニル、テルフェニル、アゾベンゼン、シッフベンゼン、スチルベン等でよい。第４ブロックＢ４では、液晶分子が高分子化されていてもよい。
ＤＳＡ材料の生成方法は、以下の２つが考えられる。
（生成方法１）
第２ブロックＢ２を、例えば、リビングアニオン重合、リビングラジカル重合あるいはクリック反応によって生成する。次に、第４ブロックＢ４を付加重合によって第２ブロックＢ２に付加する。
次に、第１ブロックＢ１を、例えば、リビングアニオン重合、リビングラジカル重合あるいはクリック反応によって第２ブロックＢ２に付加する。次に、第３ブロックＢ３を付加重合によって第１ブロックＢ１に付加する。これにより、ＤＳＡ材料が生成される。
（生成方法２）
まず、第２ブロックＢ２のモノマに第４ブロックＢ４を付加する。これにより、第４ブロックＢ４と第２ブロックＢ２とが結合した第１モノマを得る。複数の第１モノマを、例えば、リビングアニオン重合によって重合する。
次に、第１ブロックＢ１のモノマに第３ブロックＢ３を付加する。これにより、第３ブロックＢ３と第１ブロックＢ１とが結合した第２モノマを得る。複数の第２モノマを、例えば、リビングアニオン重合によって重合する。このとき、第１ブロックＢ１が第２ブロックＢ２に結合させる。これにより、ＤＳＡ材料が生成される。
（付記）
本実施形態によるパターン形成方法は、第１ポリマおよび第２ポリマを含むブロック共重合体と第１ポリマに結合された第３ポリマとを含む自己組織化材料を下地層上に供給し、ブロック共重合体を相分離させ、前記下地層上に相分離パターンを形成することを具備する。
自己組織化材料は、第２ポリマに結合された第４ポリマをさらに含んでもよい。
第１ポリマは、ｍ個（ｍは２以上の整数）の第１モノマを重合して形成されており、第３ポリマは、１〜ｍ個の第１モノマのそれぞれに結合してもよい。
第２ポリマは、ｎ個（ｎは２以上の整数）の第２モノマを重合して形成されており、第４ポリマは、１〜ｎ個の第２モノマのそれぞれに結合してもよい。
第４ポリマは、シリコンを含まなくてもよい。
相分離パターンは、約４０ナノメートル〜約６０ナノメートルの直径を有する円筒形パターンでよい。
本実施形態による自己組織化材料は、第１ポリマおよび第２ポリマを含むブロック共重合体と、第１ポリマに結合された第３ポリマと、を備えている。
本実施形態による自己組織化材料は、第２ポリマに結合された第４ポリマをさらに備えてもよい。
第１ポリマは、ｍ個（ｍは２以上の整数）の第１モノマを重合して形成されており、第３ポリマは、１〜ｍ個の第１モノマのそれぞれに結合してもよい。
第２ポリマは、ｎ個（ｎは２以上の整数）の第２モノマを重合して形成されており、第４ポリマは、１〜ｎ個の第２モノマのそれぞれに結合してもよい。
第４ポリマは、シリコンを含まなくてもよい。
第１ポリマは、ポリメチルメタクリレート、ポリビニルアルコール、ポリトリメチレンカーバイド、ポリジメチルジシラン、ポリジメチルシラシクロブタン、ポリグリセロール、ポリ酢酸ビニル、ポリヒドロキシメチルメタクリレート、ポリエチルメタクリレート、ポリヒドロキシエチルメタクリレート、ポリ乳酸、ポリエチレンオキシド、ポリヒドロキシスチレンのいずれかでよい。
第２ポリマは、ポリスチレン、ポリターシャリブチルスチレン、ポリビニルナフタレン、ポリターシャリブチルナフタレンのいずれかでよい。
第３ポリマは、ポリエチレングリコール、ポリエチレンオキシド、ポリグリコール酸、ポリフラン、ポリテトラヒドロフラン、ポリフルフラール、ポリテトラヒドロピラン、ポリフルフリルアルコール、ポリピラン、ポリイソベンゾフラン、ポリベンゾジオキソール、ポリベンズアルデヒド、ポリオキシラン、ポリオキセタン、ポリジオキサン、ポリジオキソラン、プシコース、フルクトース、タガトース、グルコース、アルトロース、マンノース、ガラクトース、イドース、リボース、リキソース、キシロース、アラビノース、アピオース、リブロース、キシルロース、エリトロース、トレオース、エリトルロース、グリセルアルデヒド、ジヒドロキシアセトン、トレハロース、イソトレハロース、コージビオース、ソホロース、ニゲロース、ラミナリビオース、マルトース、セロビオース、イソマルトース、ゲンチオビオース、スクロース、ラクトース、ツラノース、ラフィノース、メレジトース、マルトトリオース、アカルボース、スタキオースキシロオリゴ糖、キシラン、デンプン、アミロース、アミロペプチン、グリコーゲン、セルロース、ペクチン、グルコマンナン、シクロデキストリンのいずれかでよい。
第４ポリマは、ポリ―ターシャリ―ブチルスチレン（ＰＴＢＳ）、ポリトリメチルシリルスチレン（ＰＴＭＳＳ）、液晶材料、メソゲン基、ビフェニル、テルフェニル、アゾベンゼン、シッフベンゼン、スチルベンのいずれかでよい。
本実施形態による半導体装置の製造方法は、第１ポリマおよび第２ポリマを含むブロック共重合体と第１ポリマに結合された第３ポリマとを含む自己組織化材料を下地層上に供給し、ブロック共重合体を相分離させ、下地層上に相分離パターンを形成し、相分離したブロック共重合体のうち第１または第２ポリマを除去し、相分離パターンをマスクとして用いて下地層を加工することを具備する。
相分離パターンは、約４０ナノメートル〜６０ナノメートルの直径を有する円柱状パターンでよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１〜６、２０・・・ＤＳＡ材料、Ｂ１・・・第１ブロック、Ｂ２・・・第２ブロック、Ｂ３・・・第３ブロック、Ｂ４・・・第４ブロック、１０・・・下地層、Ｇ・・・ガイド、Ｈ・・・ホールパターン

Claims (6)

  1. 第１ポリマおよび第２ポリマを含むブロック共重合体と前記第１ポリマに結合された第３ポリマとを含む自己組織化材料を下地層上に供給し、
    前記ブロック共重合体を相分離させ、前記下地層上に相分離パターンを形成することを具備するパターン形成方法。
  2. 第１ポリマおよび第２ポリマを含むブロック共重合体と、
    前記第１ポリマに結合された第３ポリマと、を備えた自己組織化材料。
  3. 前記第２ポリマに結合された第４ポリマをさらに備えた請求項２に記載の自己組織化材料。
  4. 前記第１ポリマは、ｍ個（ｍは２以上の整数）の第１モノマを重合して形成されており、
    前記第３ポリマは、１〜ｍ個の第１モノマのそれぞれに結合している、請求項２または請求項３に記載の自己組織化材料。
  5. 前記第２ポリマは、ｎ個（ｎは２以上の整数）の第２モノマを重合して形成されており、
    前記第４ポリマは、１〜ｎ個の第２モノマのそれぞれに結合している、請求項３に記載の自己組織化材料。
  6. 第１ポリマおよび第２ポリマを含むブロック共重合体と前記第１ポリマに結合された第３ポリマとを含む自己組織化材料を下地層上に供給し、
    前記ブロック共重合体を相分離させ、前記下地層上に相分離パターンを形成し、
    相分離した前記ブロック共重合体のうち前記第１または第２ポリマを除去し、
    前記相分離パターンをマスクとして用いて前記下地層を加工することを具備する半導体装置の製造方法。
JP2016180778A 2016-09-15 2016-09-15 パターン形成方法、自己組織化材料、半導体装置の製造方法 Pending JP2018046202A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016180778A JP2018046202A (ja) 2016-09-15 2016-09-15 パターン形成方法、自己組織化材料、半導体装置の製造方法
US15/444,505 US10366886B2 (en) 2016-09-15 2017-02-28 Pattern forming method, self-organization material, and method of manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180778A JP2018046202A (ja) 2016-09-15 2016-09-15 パターン形成方法、自己組織化材料、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018046202A true JP2018046202A (ja) 2018-03-22

Family

ID=61560310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180778A Pending JP2018046202A (ja) 2016-09-15 2016-09-15 パターン形成方法、自己組織化材料、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10366886B2 (ja)
JP (1) JP2018046202A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108752541B (zh) * 2018-04-27 2020-08-14 同济大学 以偶氮键作连接键的具有乏氧、温度双重响应性两亲性嵌段聚合物及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963355B1 (fr) * 2010-07-30 2013-07-12 Centre Nat Rech Scient Films minces nanoorganises a base de copolymeres a blocs polysaccharidiques pour des applications en nanotechnologie.
US20130022785A1 (en) 2011-06-21 2013-01-24 Board of Regents, The University of the Texas System Oligosaccharide/silicon-containing block copolymers for lithography applications
CN104254557B (zh) 2012-02-10 2016-06-29 得克萨斯大学体系董事会 用于纳米平版印刷术的聚丙交酯/含硅嵌段共聚物
US9005877B2 (en) 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
KR102231731B1 (ko) * 2013-04-10 2021-03-24 케이엘에이 코포레이션 타겟 설계 및 생산 시의 직접 자기 조립
US9153457B2 (en) * 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
US20150151329A1 (en) * 2013-12-02 2015-06-04 Kabushiki Kaisha Toshiba Pattern Forming Method
JP6240489B2 (ja) * 2013-12-06 2017-11-29 富士フイルム株式会社 パターン形成方法、及び電子デバイスの製造方法
US9562127B2 (en) * 2014-05-16 2017-02-07 International Business Machines Corporation Methods of forming block polymers for directed self-assembly
US9733566B2 (en) * 2015-03-17 2017-08-15 Tokyo Electron Limited Spin-on layer for directed self assembly with tunable neutrality
JP6371745B2 (ja) * 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer
JP2017111356A (ja) * 2015-12-18 2017-06-22 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
US20180076019A1 (en) 2018-03-15
US10366886B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
US20160238938A1 (en) Methods of forming patterns
JP5802233B2 (ja) パターン形成方法
US20160077435A1 (en) Methods of forming patterns
US9437452B2 (en) Method of forming a fine pattern by using block copolymers
US7709079B2 (en) Methods for forming improved self-assembled patterns of block copolymers
US8053163B2 (en) Method of fine patterning semiconductor device
CN1269383C (zh) 制备疏水层的方法以及具有疏水层的电容式麦克风
JP6194371B2 (ja) ブロック共重合体の自己組織化により基板上に間隔をあけて配置されるリソグラフィフィーチャを提供する方法
JP5764102B2 (ja) パターン形成方法
KR20100079948A (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
JP5568010B2 (ja) 電子デバイスの相互接続構造の製造方法
TW201207900A (en) Methods of forming patterns on substrates
US20090243063A1 (en) Packaging method of micro electro mechanical system device and package thereof
US10879067B2 (en) Pattern forming method and method of manufacturing semiconductor device
JP2018046202A (ja) パターン形成方法、自己組織化材料、半導体装置の製造方法
JP2013165151A (ja) パターン形成方法
Furuya et al. Demonstration of 2µm RDL wiring using dry film photoresists and 5µm RDL via by projection lithography for low-cost 2.5 D panel-based glass and organic interposers
KR102508525B1 (ko) 블록 코폴리머 및 이를 이용한 집적회로 소자의 제조 방법
US9478436B1 (en) Methods for forming patterns in honeycomb array
KR20150063650A (ko) 배선들 사이에 에어갭을 형성하는 방법 및 이에 의한 배선 구조
KR102308194B1 (ko) 블록 공중합체 필름의 제조방법
CN1317815C (zh) 一种用于mems的微型压电驱动器
KR20190120100A (ko) 블록 공중합체, 그 형성 방법 및 패턴 형성 방법
CN116022719A (zh) 吸气剂薄膜结构
Harris et al. Fabrication of helically perforated thin films

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170602

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904