KR20040111198A - 반도체탑재용 인쇄배선기판 - Google Patents

반도체탑재용 인쇄배선기판 Download PDF

Info

Publication number
KR20040111198A
KR20040111198A KR1020040045933A KR20040045933A KR20040111198A KR 20040111198 A KR20040111198 A KR 20040111198A KR 1020040045933 A KR1020040045933 A KR 1020040045933A KR 20040045933 A KR20040045933 A KR 20040045933A KR 20040111198 A KR20040111198 A KR 20040111198A
Authority
KR
South Korea
Prior art keywords
hole
tapered
side end
diameter side
pad
Prior art date
Application number
KR1020040045933A
Other languages
English (en)
Inventor
타나카아키노리
야마다토오루
안도타다시
Original Assignee
일본서킷공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003175723A external-priority patent/JP2005012035A/ja
Priority claimed from JP2004036225A external-priority patent/JP2005228916A/ja
Application filed by 일본서킷공업주식회사 filed Critical 일본서킷공업주식회사
Publication of KR20040111198A publication Critical patent/KR20040111198A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 테이퍼형 관통홀의 내벽면과 소경측 단부를 금속도금하여 내벽면이 도금되고 상기 소경측 단부가 밀봉되며, 상면 회로와 하면 회로 및/또는 내층회로를 접속시키는 테이퍼형 쓰루홀을 구비한 반도체탑재용 인쇄배선기판에 있어서, 볼패드 또는 범프패드가 상기 테이퍼형 쓰루홀의 적어도 소경측 단부에 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판을 제공한다.

Description

반도체탑재용 인쇄배선기판{PRINTED WIRING BOARD FOR MOUNTING SEMICONDUCTOR}
본 발명은 전자장치, 전기장치, 컴퓨터 및 원격통신장치 등에 사용하기 적합한 인쇄배선기판에 관한 것으로서, 보다 상세하게는 반도체를 탑재하는, 핀 그리드 어레이, 볼 그리드 어레이, 칩사이즈 패키지 및 MCM 등에 사용되는 인쇄배선기판에 관한 것이다.
반도체의 고집적화에 따라 인쇄배선기판에서도 고밀도화가 요구된다. 특히, 상기한 기술분야에 사용되는 반도체 탑재용 인쇄배선기판과 관련하여, 급속하게 층수가 증가하고 배선패턴라인이 미세화될 뿐만 아니라, 도금된 관통형 쓰루홀(through hole)의 크기가 감소되고 있다. 쓰루홀 크기를 감소시키면, 쓰루홀 패드의 면적이 감소하므로 배선패턴의 밀도를 향상시킬 수 있다. 그러나, 쓰루홀 랜드와 볼패드 및/또는 범프패드는 분리되므로, 그 밀도를 증가시키는데 한계가 있다. 나아가, 종래의 원통형 쓰루홀에서는, 탑재될 부품에 대한 영향을 방지하기 위해서, 홀내부에 절연성 수지 또는 전기적 전도성 페이스트를 충전시킨다. 그러나, 충전수지의 수축와 감소 및 수분침투와 같은 문제가 야기된다. 이러한 문제를 해결하기 위해서, 본 발명자는 내벽면과 테이퍼형 관통홀(taper-shaped penetration hole) 중 소경측 단부를 도금하여 내벽면이 도금되고 소경측 단부가 밀봉된 테이퍼형 쓰루홀을 갖는 인쇄배선기판을 제안하였다(일본특허공개 공보 2000-77568호, 일본특허공개공보 2000-77809호).
그러나, 상기 인쇄배선기판은 배선패턴의 고밀도화 문제를 극복하지 못한다. 일반적으로, 볼패드 또는 범프패드는 쓰루홀 랜드와 분리되어 배치되어 서로 연결된다. 상기 쓰루홀이 직접 볼패드 또는 범프패드로 사용될 수 있을 때에, 보다 고밀도화가 실현될 수 있다. 그러나, 볼패드와 범프패드로서 쓰루홀부분을 사용하는 경우에는, 상기 쓰루홀을 수지로 충전한 후에 리드-도금공정(lid-plating)을 실행할 것이 요구된다. 상기한 수지충전공정과 리드도금공정은 공정의 수를 증가시키며, 또한 외부층의 구리두께를 커지게 하여, 미세 배선이 곤란해진다. 나아가, 일반적인 쓰루홀에서 도금공정으로 쓰루홀을 충진시키는 것이 어렵다.
당 기술분야에서, 보다 고밀도화를 실현하기 위해서 좁은 피치 또는 볼패드또는 범프패드의 다수열 정렬을 추구하는 경향이 있다. 이 경우에, 쓰루홀 랜드 상이에 다수의 배선을 배열하는 것이 요구된다. 그러나, 쓰루홀 사이의 공간은 제한되므로, 필요한 수의 배선을 보장하는 것이 불가능하다.
본 발명은 상기한 종래기술의 문제를 해결하기 위한 것으로서, 그 목적은 반도체 탑재용 고밀도 인쇄배선기판을 제공하는데 있다.
도1은 테이퍼형 쓰루홀의 소경측 단부에 볼패드가 형성된, 본 발명에 따른 인쇄배선기판을 도시한 설명도이다.
도2는 테이퍼형 쓰루홀이 도금으로 충전되고 소경측 단부에 범프패드가 형성되며 대경측 단부에는 볼패드가 형성된, 본 발명에 따른 인쇄배선기판을 도시한 설명도이다.
도3은 테이퍼형 쓰루홀이 솔더레지스트로 충전되고 소경측 단부에 솔더볼이 형성된, 본 발명에 따른 인쇄배선기판을 도시한 설명도이다.
도4는 도금으로 충전된 테이퍼형 쓰루홀의 양측 단부에 패드가 형성되고 소경측 단부에 솔더예비막(sorder precoating)과 솔더볼이 형성된, 본 발명에 따른 인쇄배선기판을 도시한 설명도이다.
도5는 4층 기판에 형성된 테이퍼형 쓰루홀이 솔더레지스트로 충전되고 그 소경측 단부에 볼패드와 솔더패드가 탑재된, 본 발명에 따른 인쇄배선기판을 도시한 설명도이다.
도6은 4층 기판에 형성된 테이퍼형 쓰루홀이 도금에 의해 충전되고 그 양측 단부에 형성된 패드 상에 솔더볼과 솔더예비막이 탑재된, 본 발명에 따른 인쇄배선기판을 도시한 설명도이다.
도7은 테이퍼형 쓰루홀의 중심위치가 다른 테이퍼형 쓰루홀의 중심위치의 배열로부터 편향된 테이퍼형 쓰루홀과, 테이퍼 쓰루홀의 중심위치가 편향되지 않은 테이퍼형 쓰루홀이 형성된, 본 발명에 따른 인쇄배선기판의 배선상태를 도시한 설명도이다.
도8은 테이퍼형 쓰루홀의 중심위치가 다른 테이퍼형 쓰루홀의 중심위치의 배열로부터 편향된 테이퍼형 쓰루홀과, 테이퍼 쓰루홀의 중심위치가 편향되지 않은 테이퍼형 쓰루홀이 형성된, 본 발명에 따른 인쇄배선기판의 배선상태를 도시한 설명도이다.
도9는 테이퍼형 쓰루홀의 중심위치가 다른 테이퍼형 쓰루홀의 중심위치의 배열로부터 편향된 테이퍼형 쓰루홀과, 테이퍼 쓰루홀의 중심위치가 편향되지 않은 테이퍼형 쓰루홀이 형성된, 본 발명에 따른 인쇄배선기판의 배선상태를 도시한 설명도이다.
본 발명의 제1 측면은, 테이퍼형 관통홀의 내벽면과 소경측 단부를 금속도금하여 내벽면이 도금되고 상기 소경측 단부가 밀봉되며, 상면 회로와 하면 회로 및/또는 내층회로를 접속시키는 테이퍼형 쓰루홀을 구비한 반도체탑재용 인쇄배선기판에 있어서, 볼패드 또는 범프패드가 상기 테이퍼형 쓰루홀의 적어도 소경측 단부에 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판을 제공한다.
본 발명의 제2 측면은, 테이퍼형 관통홀의 내벽면과 소경측 단부를 금속도금하여 상기 내벽면이 도금되고 상기 소경측 단부가 밀봉되며, 상면 회로와 하면 회로가 전기적으로 도통하는 복수의 테이퍼형 쓰루홀을 구비하며, 상기 각각의 쓰루홀의 상부 및 하부에 볼패드 및/또는 범프패드가 제공된 반도체탑재용 인쇄배선기판에 있어서, 상기 쓰루홀 중 적어도 하나의 쓰루홀의 중심위치는, 상기 적어도 하나의 쓰루홀에 대응하는 상기 볼패드 및/또는 상기 범프패드의 범위내에서, 또는 상기 적어도 하나의 쓰루홀에 대응하는 상기 볼패드 및/또는 상기 범프패드의 모서리로부터 100㎛이내의 범위내에서 편향된 것을 특징으로 하는 반도체탑재용 인쇄배선기판을 제공한다.
본 발명의 제1 측면을 도1을 참조하여 설명한다. 본 발명의 인쇄배선기판에 사용되는 절연성기판(1)(도1a)은 에폭시 수지, 시아네이트 수지, 비스마레이아미드 트리아진 수지, 폴리아미드 수지, 폴리페닐렌 에테르 수지 등의 적층판, 글래스섬유함유 또는 글래스포 함유 적층판이다. 필름형 절연성물질도 사용될 수 있다. 상기 절연성 물질은 인쇄배선기판 또는 반도체 패키지에 사용되는 절연성 물질인 한, 특별히 한정되지 않는다. 양면판 또는 다층판도 사용될 수 있다. 절연성 기판(1)으로서, 기판의 상하면에 동박과 같은 도전층(2)(도1a)을 갖는 기판이 사용될 수 있다. 이하, 이러한 물질을 총칭하여 "기판 등"이라 한다.
기판 등에서 관통홀을 형성하고자 하는 위치에 테이퍼형 관통홀(3)(도1b)을 형성하며, 패널도금법(무전해 도금(4)과 전기도금(5) 등)에 의해 테이퍼형 관통홀의 전연기판의 상하면을 전기적으로 연결하여 쓰루홀(8)을 형성하는 동시에, 소경측 단부를 도금금속으로 밀봉한다. 이어, 공지의 감법(substractive method)으로상하면에 패턴을 형성한다. 패턴형성시에, 볼패드(6)(도1e)는 테이퍼형 쓰루홀부에 배치한다. 이와 달리, 패턴도금법으로 패턴을 형성하는 동시에, 쓰루홀 내를 도금하여 상하면을 전기적으로 연결하고 소경측 단부를 밀봉한다. 이로써, 볼패드 또는 범프패드를 상기 쓰루홀부에 배치한다.
테이퍼형 관통홀은 바람직하게 레이저가공으로, 보다 바람직하게는 UV 레이저가공으로 형성된다. UV 레이저로 기판 등에 통상의 원통형 관통홀을 형성할 경우에, 미국특허 5,593,606호에 기재된 바와 같이 작은 레이저 가공스폿을 오버래핑함으로써, 즉 트리패닝 가공(trepanning processing)에 의해 실행될 수 있다. 한편, 본 발명의 관통홀은 유사한 트리패닝법으로 형성된다. 기판 등의 상면에서 볼 때에, 관통홀의 주위부보다 중심부에서 더 가공이 진행되도록 레이저에너지와 샷(shot)수를 선택한다. 가공시에 레이저가공용 엔트리시트(entry sheet) 또는 백업시트(backup sheet)를 상기 기판등의 상면 또는 하면에 배치하는 것이 작업의 원만한 진행을 위해서 바람직하다. UV 레이저가공조건은 피가공재의 두께 또는 금속도체의 두께에 따라 변경되며, 1회 샷의 에너지, 샷 위치, 샷의 수, 전체 에너지합 등을 제어하여 실행된다.
이산화탄소 가스 레이저를 사용하여 동박 적층판에 관통홀을 형성하는 경우에, 상기 관통홀 형성부분에 동박을 에칭으로 제거하고 동박적층판을 레이저조사로 가공하는 방법, 동면을 흑화처리 또는 에칭처리하기 위해서 레이저를 조사하는 방법 또는 레이저가공용 엔트리시트를 배치시킨 후에 레이저를 조사하는 방법 등으로 상기 관통홀을 형성한다. 테이퍼형 관통홀을 형성하기 위해서는, 조사에너지, 펄스의 수, 마스크직경 등을 제어하는 것이 필요하다. 가공테이블의 손상을 방지하기 위해서, 레이저출사측에 레이저가공용 백업시트를 배치한다. 레이저가공에서 이산화탄소 가스레이저와 UV 레이저를 병용하여 사용될 수도 있다. 예를 들어, 이산화탄소 가스 레이저가공을 실시한 후에, 소경측의 개구부를 형성하기 위해서 UV 레이저를 사용할 수 있다. 레이저가공용 엔트리시트 또는 레이저가공용 백업시트로는, 일본특허공개공보 1999-346059호에 기재된 엔트리시트 또는 백업시트를 사용할 수 있다.
테이퍼형 관통홀의 소경측 단부 직경은 바람직하게는 5∼70㎛이다. 상기 직경이 5㎛보다 작은 경우에는, 도금액을 젓거나 진동시키더라도 그 소경측 홀 의 내부에 도금액을 연속적으로 공급하기 어렵다. 또한, 도금금속으로 소경측 단부가 밀봉될 수 있더라도, 절연기판의 상부 및 하부 도체 사이를 전기적으로 접속하는 도금층 소경부의 단면적이 작아지므로, 접속신뢰성이 저하된다. 한편, 상기 직경이 70㎛보다 큰 경우에는, 패널도금공정할 때에 소경측 단부가 밀봉될 수 없거나 드금두께가 지나치게 커지므로 고정밀 패턴을 형성하기 어렵다는 문제가 있다. 소경측 단부가 도금으로 밀봉되도록 도금의 두께를 증가시키기 위해 두꺼운 도금레지스트를 사용하는 것이 요구되므로, 고정밀 패턴을 형성하기 어렵다. 소경측 단부의 개구부 직경은 보다 바람직하게 10∼50㎛이며, 더 바람직하게는 15∼40㎛이다. 대경측 단부의 직경은 바람직하게는 최대 200㎛이다. 직경이 200㎛보다 큰 경우에는, 랜드의 직경이 커지며, 이는 고밀도화를 저해한다. 또한, 홀충전을 위한 도금을 실행할 때에, 도금시간이 길어지고, 이로 인해 비용이 증가한다. 상기 대경측 단부의직경은 보다 바람직하게는 150㎛이하이며, 더 바람직하게는 100㎛이하이다.
도금공정은 패널도금 또는 패턴도금과 같은 통상의 방법으로 실시될 수 있다. 펄스도금을 병용함으로써 상기 테이퍼형 쓰루홀 내부를 충전시키고 도금시킬 수 있다. 테이퍼형 쓰루홀의 대경측 단부를 볼패드 또는 범프패드로 이용할 경우에는, 테이퍼형 쓰루홀의 홀충전도금이 적합하다.
본 발명에서는, 도금밀봉된 테이퍼형 쓰루홀 내부를 절연성 물질로 피복하거나 충전시킬 수 있다. 절연성 물질로는, 일반적으로 솔더레지스트라고 하는 도료가 사용 될 수 있다. 또한, 열가소성 수지, UV(자외선) 경화성 수지, UV 및 열 경화성수지 등을 사용할 수 있다. 이러한 수지는 무기충전재(inorganic filler)성분을 포함한다.
양쪽 외부면에 패턴을 형성한 후에, 그 양쪽 외부면에 솔더레지스트를 배치한다. 일반적으로, 본드핑거 패드, 볼패드, 범프패드, 몰드게이트 등이 형성된 부분에는 솔더가 형성되지 않도록 상기 솔더 레지스트를 배치한다. 이러한 솔더가 없는 부분은 전해 니켈/금 도금, 무전해 니켈/금 도금, 유기녹방지(organic rust prevention), 솔더예비막(solder precoat)와 같은 표면처리로 적절히 처리한다. 필요에 따라 상면과 하면에 다른 표면처리가 실행될 수 있다. 또한, 필요에 따라 부분적으로 다른 처리를 실행한다.
이하, 도2 내지 도6을 참조하여 본 발명의 다양한 실시형태를 설명한다. 도2는 도1d의 도금공정으로 충전되고, 소경측 단부에는 범프패드(9)가 형성되고, 대경측 단부에는 볼패드(6)가 형성된, 테이퍼형 쓰루홀의 예를 도시한다. 도3은 도1f의공정으로 제조된 인쇄배선기판의 소경측 단부의 볼패드(6)에 솔더패드(10)가 탑재된 실시형태를 도시한다. 도4는 도2의 인쇄배선기판의 소경측단부에 형성된 범프패드(9)(상면) 상에 솔더예비막(11)이 탑재되고 대경 측단부에 형성된 볼패드(6)(하면)에 솔더패드(10)이 탑재된 실시형태를 도시한다. 도5는 4층판이 솔더레지스트(7)로 충전되고 소경측 단부에 형성된 볼패드(6)에 솔더패드(6)가 탑재된 실시형태를 도시한다. 도6은 4층판에 형성된 테이퍼형 쓰루홀을 도금으로 충전하고 소경측 단부의 범프패드(9)에 솔더예비막(11)가 탑재되고 대경측 단부에는 볼패드(6)에는 솔더볼(10)이 탑재된 실시형태를 도시한다.
이와 같이 형성된 인쇄배선기판은 반도체탑재용 패키지로서 보다 고밀도화될 수 있으므로, 동일면적에서 보다 많은 단자를 배치할 수 있으며 동일한 수의 단자에서는 보다 면적을 감소시킬 수 있다.
본 발명의 제2 측면에서, 다수의 테이퍼형 쓰루홀 중 특정 쓰루홀의 중심을 볼패드 또는 범프패드의 중심에 배치하지 않고, 열 및/또는 행방향으로 다른 테이퍼형 쓰루홀의 중심위치로부터 편향되도록 배치한다. 도7은 소경측에는 볼패드가 형성되고 상기 볼패드가 4개의 열(상부로부터 4줄)로 배치된 실시형태를 도시한다. 도7에서, 중앙부에 배치된 특정 테이퍼형 쓰루홀의 중심부가 우측으로 편향되어 있다(도7의 우측도). 이러한 편향된 위치로 인해 대경측(도2에는 부품면측)의 특정 테이퍼형 쓰루홀 랜드 공간이 넓어질 수 있고, 그 결과 상기 공간에 배치가능한 배선의 수를 증가시킬 수 있다. 많은 경우에서, 배선의 수를 증가시키는 것이 모든 쓰루홀 랜드공간에서 요구되지 않지만, 특정 쓰루홀 랜드공간에서는 요구된다. 이러한 경우에, 본 발명은 효과적이다. 상기한 공간의 증가는 테이퍼형 쓰루홀의 소경측 직경이 작다는 것을 이용한다. 도8은 소경측 단부에 볼패드가 형성되고 5열로 볼패드가 배치된 실시형태를 도시한다. 본 실시형태는 본드패드로부터 제1열에 있는 쓰루홀의 중심위치가 본드패드측으로 그리고 반대방향측으로 편향되어 부품측(대경측)의 배선수를 증가시키는 일예이다(도8의 우측도). 상기 테이퍼형 쓰루홀의 중심위치가 편향된 거리는 일반적으로 볼패드 또는 범프패드 범위에 있다. 그러나, 그 중심부는 상기 패드 외측에 배치되더라도, 상기 중심위치가 그 패드끝에서 100㎛이하에 배치되는 경우에는 본 발명의 효과를 얻을 수 있다. 도9는 볼패드가 5열로 배치된 실시형태를 도시한다. 도9의 우측도는 중심위치가 100㎛이하로 편향된 예를 도시한다. 중심위치의 편향이 100㎛를 초과하는 경우에는 쓰루홀 랜드를 별도로 배치하는 것이 요구된다. 이 경우에는, 본 발명의 목적인, 특정 위치에서 고밀도 배선을 실현하는 것이 불가능하다. 도7, 도8과 도9에서, 예를 들어 도7의 우측도는 지면에서 우측에 도시된 그림을 의미한다.
도7-9에 도시된 실시형태를 심시예를 참조하여 보다 상세히 설명한다. 도7은, 라인/간격=40/40㎛, 본드패드폭/간격=75/35㎛, 볼패드직경이 350㎛, 4개의 볼패드행, 볼패드피치가 400㎛, 쓰루홀패드랜드직경이 160㎛인, 칩사이즈패키지(CSP)의 실시형태를 도시한다. 여기서, 대경측단부 직경은 80㎛이고 소경측단부 직경은 20㎛이다. 종래의 형태를 도시한 도7의 좌측도에서, IC와의 접속과 같이, 본드패드(13)와 쓰루홀(8)의 연결을 보장할 수 없는 배선(15)이 발생한다. 본 발명의 실시형태인 도7의 우측도에서는, 도시된 바와 같이 중앙부의 쓰루홀(8)의 중심위치가다른 쓰루홀(8)의 중심위치에 대해 편향되어, 동일한 라인/간격룰로 배선(16)을 실현할 수 있다.
도8은 라인/간격=40/40㎛, 본드패드폭/간격=75/35㎛, 볼패드직경이 350㎛, 5개의 볼패드행, 볼패드피치가 500㎛, 쓰루홀패드랜드직경이 160㎛인, 칩스케일패키지(CSP)의 실시형태를 도시한다. 여기서, 대경측단부 직경은 80㎛이고 소경측단부 직경은 20㎛이다. 종래의 형태를 도시한 도8의 좌측도에서는, 본드패드(13)와 쓰루홀(8)을 연결할 수 없는 배선(15)이 발생한다. 본 발명의 실시형태인 도8의 우측도에서는, 도시된 바와 같이 본드패드(13)측에 가장 인접하게 위치한 3개 쓰루홀의 중심위치가 편향되어 있으며, 이로써 동일한 라인/간격룰로 배선(16)을 실현할 수 있다.
도9은 라인/간격=40/40㎛, 본드패드폭/간격=75/35㎛, 볼패드직경이 450㎛, 5개의 볼패드행, 볼패드피치가 500㎛, 쓰루홀패드랜드직경이 160㎛인, 칩스케일패키지(CSP)의 실시형태를 도시한다. 여기서, 대경측단부 직경은 80㎛이고 소경측단부 직경은 20㎛이다. 종래의 형태를 도시한 도9의 좌측도에서는, 본드패드(13)와 쓰루홀(8)을 연결할 수 없는 배선(15)이 발생한다. 본 발명의 실시형태인 도9의 우측도에서는, 도시된 바와 같이 본드패드(13)측에 가장 인접하게 위치한 3개 쓰루홀의 중심위치가 편향되어 있으며, 이로써 동일한 라인/간격룰로 배선(16)을 실현할 수 있다.
주로 양면기판에 관련하여 본 발명을 설명하였으나, 다층기판에 대해서 유사한 설계가 실현될 수 있다. 또한, 와이어본딩이 있는 플립칩에 대해서도 유사한 설계가 실현되어, 고밀도화될 수 있다.
본 발명의 제2 측면에서, 제조된 인쇄배선기판은 반도체탑재용 패키지로서 보다 고밀도화되어, 동일한 면적에서 보다 많은 단자를 배치할 수 있으며 동일한 단자스를 배치할 때에 그 면적을 보다 감소시킬 수 있다는 장점이 있다.
(실시예)
이하, 실시예를 참조하여 본 발명을 보다 상세하게 설명한다.
(실시예1)
적층판으로서, 양면에 3㎛ 두께의 동박이 있고 두께가 100㎛인 글래스패브릭이 개재된, BT(비스메일아미드 트리아진 수지) 양면동박적층판(Mitsubishi Gas Chemical Company, Inc.에서 제조된"CCL-HL832HS")을 사용하였다. 상기 적층판의 하면에는 알루미늄박으로 제조된 백업시트(Mitsubishi Gas Chemical Company, Inc.에서 제조된 "LSB-90")을 접합시킨 후에, 상기 적층판에 UV 레이저(Mathsushita Industrial Information Equipment Co., Ltd.에서 제조된 "YB-HYS401T01")로 테이퍼형 관통홀을 형성하였다. 표1은 UV 레이저공정조건을 도시한다. 얻어진 테이퍼형 관통홀의 단면형상은 소경측단부가 20㎛이고 대경측 단부가 80㎛인 원추형상이다. 이어, 무전해도금과 전기도금으로 구리도금을 실시하였다. 전기도금시에 전류밀도(5A/d㎡ 기판)를 제어함으로써, 각 테이퍼형 쓰루홀의 내벽면을 도금하여 구리층을 형성하는 동시에, 그 소경측단부를 도금으로 밀봉시켜 상하면의 동박을 서로 연결시켰다. 이로써 테이퍼형 쓰루홀을 얻을 수 있었다. 상기 쓰루홀의 도금두께는 15∼28㎛이었다. 상기 쓰루홀 단면을 조사하였다. 그 결과, 구리도금된 테이퍼형 쓰루홀의 소경측 단부가 구리도금으로 밀봉되었음을 확인하였다. 도금이 완료된 후에, 통상의 감법으로, 즉 드라이필름 에칭레지스트를 이용하여 에칭을 실시함으로써 양측 표면 상에 패턴을 형성하였다. 패턴형성시에, 상기 테이퍼형 쓰루홀이 볼패드가 되도록 패턴을 배치하였다. 이어, 솔더레지스트(TAIYO INK MFG. CO., LTD.에서 제조된 "PSR4000AUS308")를 도포하고 건조시키고, 패턴을 형성하였다. 상측(부품측)상의 핑거패턴(finger pattern)부분과 하측(볼측)에 볼패드(솔더마스크정의 SMD형)부분을 개방되도록 하였다. 이어, 최종 경화를 실시하였다. 다음으로, 도금리드를 통해 전해 니켈/금 도금을 실시하여 상기 핑거패드와 볼패드의 표면을 금으로 도금하였다(도1 참조).
UV레이저공정조건(각홀)
단계 에너지 가공궤적직경 궤적상의 가공피치 샷 횟수 총 에너지합
μJ/펄스 ㎛ ㎛ μJ
1 100 30 12 9 900
2 100 64 8 27 2,700
3 160 55 18 11 1,760
4 130 50 15 11 1,430
5 130 40 15 9 1,170
6 130 30 15 7 910
7 160 4 2 7 1,120
8 160 4 2 7 1,120
(실시예2)
적층판으로서, 양면에 12㎛ 두께의 동박이 있고 두께가 100㎛인 글래스패브릭이 개재된, BT(비스메일아미드 트리아진 수지) 양면동박적층판(Hitachi Chemical Co. Ltd.에서 제조된 "E679FB")을 사용하였다. 표층의 동박두께가 5㎛로 감소하도록, 과산화수소/황산형 소프트 에천트(Mitsubishi Gas Chemical Company, Inc.에서 제조된 "CPE900")로 적층판을 처리하였다. 이어, 상기 적층판에 UV 레이저(Mathsushita Industrial Information Equipment Co., Ltd.에서 제조된 "YB-HYS401T01")로 테이퍼형 관통홀을 형성하였다. UV 레이저공정조건은 도1의 조건과 동일하게 실시하였다.
이어, 패턴도금공정을 실시하였다. 즉, 무전해 구리도금 후에, 상기 적층판의 양면에 드라이필름 도금레지스트를 배치하였다. 도금될 부분인, 패턴부와 쓰루홀부(볼패드 및 범프패드 포함)의 드라이필름을 제거하였다. 이어, 전기도금을 실시하였다. 상기 전기도금은 펄스 전류를 사용하였으며, 상기 도금공정으로 상기 쓰루홀을 충전시킨 후에, 상기 드라이필름을 박리시켰다. 다음으로, 기본 구리층이 제거되어 패턴이 남도록, 소프트에칭액으로 전체 표면을 에칭하였다. 상기 패턴도금공정의 패턴으로서, 쓰루홀의 소경측 단부에는 범프패드를 형성하고 그 대경측 단부에는 볼패드를 형성하였다. 상기 패턴도금이 완료한 후에, 통상의 방법으로 상기 범프패드와 상기 볼패드가 개구가 되도록 솔더레지스트(TAIYO INK MFG. CO., LTD.에서 제조된 "PSR4000AUS308")를 형성하였다. 이어, 상기 개구를 유기녹방지처리(SHIKOKU CORPORATION에서 제조된 "GLICOAT-SMD[F2(LX)]")에 의해 처리하였다(도2 참조).
(실시예3)
패턴배열과 테이퍼형 쓰루홀이 도7의 우측에 도시된 구성을 갖는 칩스케일패키지를 아래와 같이 마련하였다.
적층판으로서, 양면에 3㎛ 두께의 동박이 있고 두께가 100㎛인 글래스패브릭이 개재된, BT(비스메일아미드 트리아진 수지) 양면동박적층판(Mitsubishi Gas Chemical Company, Inc.에서 제조된"CCL-HL832HS")을 사용하였다. 상기 적층판의 하면에는 알루미늄박으로 제조된 백업시트(Mitsubishi Gas Chemical Company, Inc.에서 제조된 "LSB-90")을 접합시킨 후에, 상기 적층판에 UV 레이저(Mathsushita Industrial Information Equipment Co., Ltd.에서 제조된 "YB-HYS401T01")로 테이퍼형 관통홀을 형성하였다. 표2는 UV 레이저공정조건을 도시한다. 얻어진 테이퍼형 관통홀의 단면형상은 소경측단부가 20㎛이고 대경측 단부가 80㎛인 원추형상이다. 이어, 무전해도금과 전기도금으로 구리도금을 실시하였다. 전기도금시에 전류밀도(5A/d㎡ 기판)를 제어함으로써, 각 테이퍼형 쓰루홀의 내벽면을 도금하여 구리층을 형성하는 동시에, 그 소경측단부를 도금으로 밀봉시켜 상하면의 동박을 서로 연결시켰다. 이로써, 테이퍼형 쓰루홀을 얻을 수 있었다. 상기 쓰루홀의 도금두께는 15∼28㎛이었다. 상기 쓰루홀 단면을 조사하였다. 그 결과, 구리도금된 테이퍼형 쓰루홀의 소경측 단부가 구리도금으로 밀봉되었음을 확인하였다. 도금이 완료된 후에, 통상의 감법으로, 즉 드라이필름 에칭레지스트를 이용하여 에칭을 실시함으로써 양측 표면 상에 패턴을 형성하였다. 패턴형성시에, 상기 구성에 따라 일부 테이퍼형 쓰루홀의 소경측단부가 볼패드 범위에 각각 위치하지만 그 볼패드의 중심에는 위치하지 않는 패턴배열을 채용하였다. 이어, 솔더레지스트(TAIYO INK MFG. CO., LTD.에서 제조된 "PSR4000AUS308")를 도포하고 건조시키고, 패턴을 형성하였다. 상측(부품측)상의 본드패드부분과 하측(볼측)에 볼패드(솔더마스크정의 SMD형)부분을 개방되도록 하였다. 이어, 최종 경화를 실시하였다. 다음으로, 도금리드를 통해 전해 니켈/금 도금을 실시하여 상기 본드패드와 볼패드의 표면을 금으로 도금하였다(도1 참조).
UV레이저공정조건(각홀)
단계 에너지 가공궤적직경 궤적상의 가공피치 샷 횟수 총 에너지합
μJ/펄스 ㎛ ㎛ μJ
1 100 30 12 9 900
2 100 64 8 27 2,700
3 160 55 18 11 1,760
4 130 50 15 11 1,430
5 130 40 15 9 1,170
6 130 30 15 7 910
7 160 4 2 7 1,120
8 160 4 2 7 1,120
단면이 밀봉되고 일부 쓰루홀의 중심위치가 그 대응패드의 중심으로부터 편향된 테이퍼형 쓰루홀을 제조하였다. 이로써, 배선수가 증가된, 즉 고밀도화된 반도체 탑재용 인쇄배선기판이 제공되었다.
본 발명의 일측면에 따르면, 측단부가 밀봉되고 그 측단부에 범프패드 또는볼패드가 형성된 테이퍼형 쓰루홀을 제조함으로써 고밀도화된 반도체탑재용 인쇄배선기판을 제공할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 측단부가 밀봉되고 그 측단부 상에 범프패드 또는 볼패드가 형성된 테이퍼형 쓰루홀을 갖는 반도체탑재용 고밀도 인쇄배선기판에서, 상기 테이퍼형 쓰루홀 중 특정 쓰루홀의 중심위치가 상기 볼패드 또는 상기 범프패드의 중심에 위치하지 않고, 다른 테이퍼형 쓰루홀의 중심위치의 배열로부터 행 및/또는 열방향으로 편향되게 배치한다. 이와 같이 특정 테이퍼형 쓰루홀의 중심위치를 편향되게 배치함으로써 그 테이퍼형 쓰루홀의 대경측 단부측 상의 특정랜드간격을 넓히고, 그 간격에 배치가능한 배선의 수를 증가시킬 수 있다. 이로써, 고밀도화된 반도체 탑재용 인쇄배선기판을 제공할 수 있다.

Claims (14)

  1. 테이퍼형 관통홀의 내벽면과 소경측 단부를 금속도금하여 상기 내벽면이 도금되고 상기 소경측 단부가 밀봉되며, 상면 회로와 하면 회로 및/또는 내층회로를 접속시키는 테이퍼형 쓰루홀을 구비한 반도체탑재용 인쇄배선기판에 있어서,
    볼패드 또는 범프패드가 상기 테이퍼형 쓰루홀의 적어도 소경측 단부에 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  2. 제1항에 있어서,
    상기 테이퍼형 관통홀의 소경측단부의 직경은 5∼70㎛이며, 그 대경측 단부의 직경은 상기 소경측 단부의 직경보다 적어도 10㎛이상 크며, 최대 200㎛인 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  3. 제1항에 있어서,
    상기 테이퍼형 관통홀은 레이저 가공에 의해 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  4. 제3항에 있어서,
    상기 레이저가공은 UV 레이저 가공인 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  5. 제1항에 있어서,
    상기 도금은 무전해도금 또는, 전기도금 및 무전해도금 또는 다이렉트도금(direct plating)에 의해 실행되는 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  6. 제1항에 있어서,
    상기 도금에 사용되는 금속은 금, 은, 구리, 니켈 및 팔라듐으로 구성된 그룹으로부터 선택된 적어도 하나의 금속인 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  7. 제1항에 있어서,
    상기 도금되고 밀봉된 테이퍼형 관통홀은 절연성 물질로 충전된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  8. 제1항에 있어서,
    상기 도금되고 밀봉된 소경측 단부에는 마더보더 접속용 볼패드가 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  9. 제1항에 있어서,
    상기 도금되고 밀봉된 소경측 단부에는 반도체소자 접속용 범프패드가 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  10. 제1항에 있어서,
    상기 테이퍼형 관통홀은 도금에 의해 충전된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  11. 제1항에 있어서,
    상기 볼패드는 상기 테이퍼형 관통홀의 대경측 단부와 소경측 단부 중 하나 의 단부에 형성되며, 상기 볼패드는 다른 단부에 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  12. 제1항에 있어서,
    상기 볼패드 및/또는 상기 범프패드는 솔더 마스크에 의해 형성된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  13. 테이퍼형 관통홀의 내벽면과 소경측 단부를 금속도금하여 상기 내벽면이 도금되고 상기 소경측 단부가 밀봉되며, 상면 회로와 하면 회로가 전기적으로 도통하는 복수의 테이퍼형 쓰루홀을 구비하며, 상기 각각의 쓰루홀의 상부 및 하부에 볼패드 및/또는 범프패드가 제공된 반도체탑재용 인쇄배선기판에 있어서,
    상기 쓰루홀 중 적어도 하나의 쓰루홀의 중심위치는, 상기 적어도 하나의 쓰루홀에 대응하는 상기 볼패드 및/또는 상기 범프패드의 범위내에서, 또는 상기 적어도 하나의 쓰루홀에 대응하는 상기 볼패드 및/또는 상기 범프패드의 모서리로부터 100㎛이내의 범위내에서, 편향된 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
  14. 제13항에 있어서,
    상기 반도체탑재용 인쇄배선기판은 내층회로와, 상기 상면 회로와 상기 하면회로 및 상기 내층회로를 접속시키는 테이퍼형 쓰루홀을 구비한 것을 특징으로 하는 반도체탑재용 인쇄배선기판.
KR1020040045933A 2003-06-20 2004-06-21 반도체탑재용 인쇄배선기판 KR20040111198A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00175723 2003-06-20
JP2003175723A JP2005012035A (ja) 2003-06-20 2003-06-20 ビアインパッド構造の半導体搭載用プリント配線板
JPJP-P-2004-00036225 2004-02-13
JP2004036225A JP2005228916A (ja) 2004-02-13 2004-02-13 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板

Publications (1)

Publication Number Publication Date
KR20040111198A true KR20040111198A (ko) 2004-12-31

Family

ID=33554439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045933A KR20040111198A (ko) 2003-06-20 2004-06-21 반도체탑재용 인쇄배선기판

Country Status (4)

Country Link
US (2) US20050001309A1 (ko)
KR (1) KR20040111198A (ko)
CN (1) CN1575111A (ko)
TW (1) TWI336220B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669788B1 (ko) * 2004-11-26 2007-01-16 삼성에스디아이 주식회사 레이저 어블레이션 기술을 이용하여 경사면을 형성하는방법, 요홈부를 형성하는 방법, 유기 박막 트랜지스터를제조하는 방법 및 그 방법에 의해 제조된 유기 박막트랜지스터

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
DE102005006280B4 (de) * 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8062975B2 (en) * 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias
JP2011204765A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2012220635A (ja) * 2011-04-06 2012-11-12 Sony Corp 表示装置および電子機器
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
CN102665378B (zh) * 2012-05-18 2016-04-20 上海安费诺永亿通讯电子有限公司 实现塑胶件内表面和外表面互相导通的方法
CN103957660A (zh) * 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 含有填充铜柱的高导热陶瓷基板及其制备工艺
CN109661102B (zh) * 2015-11-03 2021-10-26 畅博电子(上海）有限公司 陶瓷基板电路板及其制造方法
CN108076584B (zh) * 2016-11-15 2020-04-14 鹏鼎控股(深圳)股份有限公司 柔性电路板、电路板元件及柔性电路板的制作方法
CN106507584A (zh) * 2016-11-30 2017-03-15 长沙牧泰莱电路技术有限公司 一种复合式电路板及其制作方法
CN111511120B (zh) * 2020-06-09 2021-05-25 胜宏科技（惠州）股份有限公司 一种Raised Pad制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933731C3 (de) * 1968-07-05 1982-03-25 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Herstellen einer integrierten Halbleiterschaltung
US5065228A (en) * 1989-04-04 1991-11-12 Olin Corporation G-TAB having particular through hole
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
KR100797061B1 (ko) * 2000-11-29 2008-01-23 타이요 잉크 메뉴펙츄어링 컴퍼니, 리미티드 액상 열경화성 수지 조성물 및 프린트 배선판과 그 제조방법
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US6740222B2 (en) * 2001-06-07 2004-05-25 Agere Systems Inc. Method of manufacturing a printed wiring board having a discontinuous plating layer
EP1264918B1 (en) * 2001-06-07 2011-11-23 Shipley Co. L.L.C. Electrolytic copper plating method
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20030178388A1 (en) * 2002-03-22 2003-09-25 Phillips Kenneth L. Inverted micro-vias
US6753600B1 (en) * 2003-01-28 2004-06-22 Thin Film Module, Inc. Structure of a substrate for a high density semiconductor package
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669788B1 (ko) * 2004-11-26 2007-01-16 삼성에스디아이 주식회사 레이저 어블레이션 기술을 이용하여 경사면을 형성하는방법, 요홈부를 형성하는 방법, 유기 박막 트랜지스터를제조하는 방법 및 그 방법에 의해 제조된 유기 박막트랜지스터

Also Published As

Publication number Publication date
US20050001309A1 (en) 2005-01-06
CN1575111A (zh) 2005-02-02
TW200505309A (en) 2005-02-01
US20070173135A1 (en) 2007-07-26
TWI336220B (en) 2011-01-11
US7514298B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
US7514298B2 (en) Printed wiring board for mounting semiconductor
US6545353B2 (en) Multilayer wiring board and semiconductor device
US7094060B2 (en) Via providing multiple electrically conductive paths
EP1011139B1 (en) Printed wiring board and method for manufacturing the same
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8383950B1 (en) Metal etch stop fabrication method and structure
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
US8455994B2 (en) Electronic module with feed through conductor between wiring patterns
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
KR20060105774A (ko) 다층 프린트 배선판
KR20030062259A (ko) 플렉시블 다층 배선기판 및 그 제조방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP3577421B2 (ja) 半導体装置用パッケージ
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US20050032273A1 (en) Structure and method for fine pitch flip chip substrate
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP2005228916A (ja) 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板
KR20030071391A (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR100438612B1 (ko) 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
US20220189865A1 (en) Printed circuit board and electronic component package
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
KR100651323B1 (ko) 휨저항 물질층이 구비된 반도체 패키지 기판
JP4635329B2 (ja) 配線回路基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid