KR20060061333A - 프린트 배선판 및 그 제조 방법 - Google Patents

프린트 배선판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060061333A
KR20060061333A KR1020067000043A KR20067000043A KR20060061333A KR 20060061333 A KR20060061333 A KR 20060061333A KR 1020067000043 A KR1020067000043 A KR 1020067000043A KR 20067000043 A KR20067000043 A KR 20067000043A KR 20060061333 A KR20060061333 A KR 20060061333A
Authority
KR
South Korea
Prior art keywords
layer
via hole
wiring board
conductor layer
printed wiring
Prior art date
Application number
KR1020067000043A
Other languages
English (en)
Other versions
KR100781619B1 (ko
Inventor
히로유끼 모리
기미히로 야마나까
야스시 고다마
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060061333A publication Critical patent/KR20060061333A/ko
Application granted granted Critical
Publication of KR100781619B1 publication Critical patent/KR100781619B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

단락의 발생을 방지할 수 있는 프린트 배선판이 제공된다. 프린트 배선판(100)은 비아 랜드(2A), 유리 에폭시 수지층(3), 비아 도체(6) 및 블록층(4A)을 포함한다. 비아 랜드(2A)는 코어층(1) 상에 형성된다. 유리 에폭시 수지층(3)은 코어층(1) 및 비아 랜드(2A) 상에 형성된다. 비아 도체(6)는 비아 랜드(2A) 상에 형성된다. 블록층(4A)은 비아 랜드(2A) 상에, 비아 도체(6)와 유리 에폭시 수지층(3) 사이에 형성된다.
프린트 배선판, 단락 방지, 비아, 유리 에폭시 수지, 블록층

Description

프린트 배선판 및 그 제조 방법{PRINTED-WIRING BOARD AND METHOD OF PRODUCING THE SAME}
본 발명은 프린트 배선판 및 그 제조 방법에 관한 것으로, 더 상세히 설명하면, 코어층 등의 베이스 기판을 포함하는 프린트 배선판 및 그 제조 방법에 관한 것이다.
최근 프린트 배선판 중에서도 실장 밀도의 향상이 가능한 빌드업 배선판이 주목받고 있다. 도 20에 도시한 바와 같이 빌드업 배선판은 베이스가 되는 코어층(500)에 복수의 빌드업층(600)을 쌓아 올린 구조로 되어, 빌드업층(600)에는 층간을 도통시키기 위한 복수의 비아(700)가 형성된다.
고밀도 실장을 실현하기 위해는, 비아 사이의 거리(피치)도 짧게 할 필요가 있지만, 비아 사이의 피치가 짧으면 마이그레이션(migration) 또는 백플레이팅(backplating)에 의해 단락이 발생한다. 마이그레이션이란, 금속이 절연층과 접촉하고 있는 경우, 절연층이 수분을 흡착하여, 금속이 절연층 내부로 이동하는 현상을 말한다. 프린트 배선판에서는, 주로 이하의 2개의 원인에 의해 마이그레이션에 의한 단락이 발생한다.
(1) CAF(Conductive Anodic Filaments)에 의한 마이그레이션 발생
프린트 배선판에는 유리 에폭시 수지 재료가 절연층으로서 이용된다. 유리 에폭시 수지 재료는, 유리 섬유에 에폭시 수지를 함침(含浸)시킨 것이다. 구리 도금법에 의해 유리 에폭시 수지 재료층에 비아를 형성하는 경우, 구리 도금법에 사용되는 화학 용액이 유리 에폭시 수지 재료층 내의 유리 섬유와 에폭시 수지의 간극에 들어간다. 이 상태에서 프린트 배선판에 고온 고습 바이어스 시험을 행하면, 화학 용액의 수분에 의해 구리 도금의 일부가 이온화하고, 유리 섬유와 에폭시 수지와의 간극을 이동한 후 석출(析出)한다(마이그레이션). 그 결과, 비아 사이에 단락이 발생한다.
(2) 홀로우 파이버(Hol1ow Fiber) 현상에 의한 마이그레이션 발생
프린트 배선판에 사용되는 유리 에폭시 수지층에 포함되는 복수의 유리 섬유에는, 중공(中空)의 유리 섬유도 있다. 프린트 배선판에 고온 고습 바이어스 시험을 행했을 때, 그 중공의 유리 섬유 내를 구리 이온이 이동하여, 석출함으로써 비아 사이에 단락이 발생한다.
한편, 백플레이팅(backplating)이란, 유리 에폭시 수지층의 유리 섬유와 에폭시 수지 사이에 간극이 있는 경우, 구리 도금법에 의한 구리 도금층을 형성할 때에, 그 간극이 구리 도금되는 현상이며, 백플레이팅에 의해서도 비아 사이에 단락이 발생한다.
이러한 단락을 억제하기 위해는, 비아 사이의 피치를 어느 정도 넓게 할 필요가 있다.
그 때문에 비아 사이의 피치를 좁힐 수 없으며, 실장 밀도를 높일 수 없다. 또한, 비아 사이의 피치를 어느 정도 확보해도, 마이그레이션이나 백플레이팅에 의한 단락은 발생할 가능성이 있어, 신뢰성에도 문제가 발생한다.
특허 문헌 1: 특개평9-312461호 공보
특허 문헌 2: 특개평9-237950호 공보
본 발명의 목적은 단락의 발생을 방지할 수 있는 프린트 배선판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 고밀도 실장이 가능한 프린트 배선판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 프린트 배선판은 베이스 기판, 랜드 도체층, 절연층, 비아 도체층 및 블록층을 구비한다. 랜드 도체층은 베이스 기판 상의 적어도 일부에 설치된다. 절연층은 베이스 기판 상 및 랜드 도체층 상에 설치되고, 랜드 도체층에 이르는 비아홀을 갖고, 유리 섬유를 함유한다. 비아 도체층은 비아홀의 표면상 및 비아홀의 적어도 개구 근방의 절연층 표면을 덮고, 또한 랜드 도체층과 접속한다. 블록층은 비아홀의 표면과 비아 도체층 사이에 설치되고, 절연층 내의 유리 섬유를 통한 비아 도체층으로의 마이그레이션을 방지하기 위한 것이다. 또한, 여기서 말하는 베이스 기판은, 코어층 뿐만 아니라, 빌드업층도 포함한다.
본 발명에 따른 프린트 배선판은, 비아 도체층과 절연층 사이에 블록층이 형성된다. 이 블록층에 의해, 비아 도체층과 절연층이 접촉함으로써 발생하는 마이그레이션이나 백플레이팅 현상을 방지할 수 있고, 그 결과, 단락을 방지할 수 있다. 또한, 단락을 방지하기 위해서, 비아 랜드 사이의 피치를 종래보다 좁힐 수 있다. 그 결과, 실장 밀도를 높일 수 있다.
바람직하게는, 블록층은 적어도 절연층 내의 유리 섬유가 있는 최상단에서 최하단까지의 범위의 절연층 내벽을 피복하고 있다.
마이그레이션이나 백플레이팅 현상은, 절연층 내의 유리 섬유와 비아 도체층의 접촉에 의해 발생한다. 따라서, 절연층 내의 유리 섬유와 비아 도체층과의 접촉을 방지하도록 블록층을 형성하면, 단락은 방지할 수 있다.
바람직하게는, 블록층의 하단은, 랜드 도체층의 표면보다도 위에 있다.
이 경우, 블록층은 랜드 도체층의 표면까지 형성될 필요가 없다. 그 때문에, 프린트 배선판의 제조에서, 블록층을 형성하는 공정에 관한 시간을 단축할 수 있다.
바람직하게는, 절연층은 유리 섬유가 매설된 수지층으로 형성된다.
바람직하게는, 블록층은 절연층으로 형성된다.
더욱 바람직하게는, 블록층은 수지층으로 형성된다.
본 발명에 의한 프린트 배선판의 제조 방법은, a) 베이스 기판을 준비하는 단계와, b) 베이스 기판 상의 적어도 일부에 랜드 도체층을 설치하는 단계와, c) 베이스 기판 상 및 랜드 도체층을 피복하도록, 유리 섬유를 함유하는 절연층을 설치하는 단계와, d) 절연층에 랜드 도체층에 이르는 비아홀을 설치하는 단계와, e) 비아홀의 표면에, 절연층 내의 유리 섬유를 통한 마이그레이션를 방지하기 위한 블록층을 설치하는 단계와, f) 블록층 및 비아홀의 적어도 개구 근방의 절연층 표면을 덮고, 또한 랜드 도체층에 접속하는 비아 도체층을 설치하는 단계를 구비한다.
본 발명에 따른 프린트 배선판은, 비아 도체층과 절연층 사이에 블록층이 형성된다. 이 블록층에 의해, 비아 도체층과 절연층이 접촉하는 것에 의해 발생하는 마이그레이션이나 백플레이팅 현상을 방지할 수 있고, 그 결과, 단락을 방지할 수 있다. 또한, 단락을 방지하기 위해서, 비아 랜드 사이의 피치를 종래보다 좁힐 수 있다. 그 결과, 실장 밀도를 높일 수 있다.
본 발명에 따른 프린트 배선판의 제조 방법은, a) 베이스 기판을 준비하는 단계와, b) 베이스 기판 상의 적어도 일부에 랜드 도체층을 설치하는 단계와, c) 베이스 기판 상 및 랜드 도체층을 피복하도록, 유리 섬유를 함유하는 절연층을 설치하는 단계와, d) 랜드 도체층 상방의 절연층에 제1 비아홀을 설치하는 단계와, e) 제1 비아홀의 표면에, 절연층 내의 유리 섬유를 통한 마이그레이션을 방지하기 위한 블록층을 설치하는 단계와, f) 블록층이 설치된 제1 비아홀 내에 랜드 도체층에 이르는 제2 비아홀을 설치하는 단계와, g) 제2 비아홀의 표면, 블록층 및 제1 비아홀의 적어도 개구 근방의 절연층 표면을 덮고, 동시에 랜드 도체층에 접속하는 비아 도체층을 설치하는 단계를 구비한다.
본 발명에 따른 프린트 배선판은, 비아 도체층과 절연층 사이에 블록층이 형성된다. 이 블록층에 의해, 비아 도체층과 절연층이 접촉함으로써 발생하는 마이그레이션이나 백플레이팅 현상을 방지할 수 있고, 그 결과, 단락을 방지할 수 있다. 또한, 단락을 방지하기 위해서, 비아 랜드 사이의 피치를 종래보다 좁힐 수 있다. 그 결과, 실장 밀도를 높일 수 있다.
본 발명에 따른 프린트 배선판의 제조 방법은, a) 베이스 기판을 준비하는 단계와, b) 베이스 기판 상의 적어도 일부에 랜드 도체층을 설치하는 단계와, c) 베이스 기판 상 및 랜드 도체층을 피복하도록, 유리 섬유를 함유하는 절연층을 설치하는 단계와, d) 랜드 도체층 상방의 절연층에 제1 비아홀을 설치하는 단계와, c) 제1 비아홀 내에 랜드 도체층에 이르는 제2 비아홀을 설치함과 함께, 제1 비아홀의 표면에, 절연층 내의 유리 섬유를 통한 마이그레이션을 방지하기 위한 블록층을 설치하는 단계와, f) 제2 비아홀의 표면, 블록층 및 제1 비아홀의 적어도 개구 근방의 절연층 표면을 덮고, 또한 랜드 도체층에 접속하는 비아 도체층을 설치하는 단계를 구비한다.
본 발명에 따른 프린트 배선판은, 비아 도체층과 절연층 사이에 블록층이 형성된다. 이 블록층에 의해, 비아 도체층과 절연층이 접촉함으로써 발생하는 마이그레이션이나 백플레이팅 현상을 방지할 수 있고, 단락을 방지할 수 있다. 또한, 단락을 방지하기 위해서, 비아 랜드 사이의 피치를 종래보다 좁힐 수 있다. 그 결과, 실장 밀도를 높일 수 있다. 또한, 제2 비아홀과 블록층을 함께 형성할 수 있다.
바람직하게는, 제2 비아홀 및 블록층을 설치하는 단계(e)는, 제1 비아홀을 절연 재료로 충전하는 단계와, 충전된 절연 재료 및 제1 비아홀의 바닥부와 랜드 도체층의 표면 사이의 절연층 중, 절연 재료의 표면으로부터 랜드 도체층의 표면에 이르는 기둥 모양 부분을, 제1 비아홀 표면상에 소정의 두께의 절연 재료를 남기 도록 제거하는 단계를 포함한다.
이 경우, 제1 비아홀을 절연 재료로 충전한 후, 충전된 절연 재료 및, 제1 비아홀과 랜드 도체층의 표면 사이의 절연층을 가공하여 제2 비아홀을 형성한다. 이때, 제1 비아홀의 표면 상에 소정의 두께의 절연 재료가 남기 때문에, 남은 절연 재료가 블록층으로 된다. 그 때문에, 블록층의 형성이 용이하다.
바람직하게는, 제1 비아홀의 깊이는, 절연층 내의 유리 섬유가 있는 최하단보다 깊고, 또한 랜드 도체층의 표면보다 얕다.
이 경우, 제1 비아홀을 설치하는 단계로, 제1 비아홀을 비아 랜드 도체층의 표면에 이를 때까지 설치할 필요가 없기 때문에, 제1 비아홀을 설치하는 시간을 단축할 수 있다. 또한, 마이그레이션이나 백플레이팅 현상은 절연층 내의 유리 섬유와 비아 도체층의 접촉에 의해 발생하기 때문에, 절연층 내의 유리 섬유와 비아 도체층의 접촉을 방지하도록 블록층을 형성하면 단락은 방지할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 프린트 배선판의 단면도이다.
도 2는 도 1에 도시한 프린트 배선판의 제조 방법의 최초의 공정을 나타내는 단면도이다.
도 3은 도 2의 다음 공정을 나타내는 단면도이다.
도 4는 도 3의 다음 공정을 나타내는 단면도이다.
도 5는 도 4의 다음 공정을 나타내는 단면도이다.
도 6은 도 5의 다음 공정을 나타내는 단면도이다.
도 7은 도 6의 다음 공정을 나타내는 단면도이다.
도 8은 도 7의 다음 공정을 나타내는 단면도이다.
도 9는 도 8의 다음 공정을 나타내는 단면도이다.
도 10은 도 9의 다음 공정을 나타내는 단면도이다.
도 11은 도 10의 다음 공정을 나타내는 단면도이다.
도 12는 본 발명의 제2 실시 형태에 따른 프린트 배선판의 단면도이다.
도 13은 도 12에 도시한 프린트 배선판의 제조 방법의 비아홀을 형성하는 공정을 나타내는 단면도이다.
도 14는 도 13의 다음 공정을 나타내는 단면도이다.
도 15는 도 14의 다음 공정을 나타내는 단면도이다.
도 16은 도 15의 다음 공정을 나타내는 단면도이다.
도 17은 도 16의 다음 공정을 나타내는 단면도이다.
도 18은 도 17의 다음 공정을 나타내는 단면도이다.
도 19는 비아 랜드에 대한 비아의 위치가 어긋난 경우의 프린트 배선판의 단면도이다.
도 20은 종래의 프린트 배선판의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 코어층 2, 5: 구리 박막
3: 유리 에폭시 수지층 4: 절연층
6: 비아 도체 10: 빌드업층
20, 30, 40, 50: 비아홀 60: 구리 도금
100, 200: 프린트 배선판 2A: 비아 랜드
3A: 유리 섬유 4A, 4B: 블록층
이하, 도면을 참조하여, 본 발명의 실시 형태를 자세히 설명한다. 도면 중 동일한 부분 또는 상당한 부분에는 동일 부호를 붙여 그 설명을 원용한다.
[제1 실시 형태]
도 1을 참조하면, 본 실시의 형태에 의한 프린트 배선판(100)은 코어층(1) 및 빌드업층(10)을 구비한다. 빌드업층(10)은 비아 랜드(2A), 유리 에폭시 수지층(3), 블록층(4A), 구리 박막(5) 및 비아 도체(6)를 구비한다. 비아 랜드(2A)는 구리 박막의 원판이며, 코어층(1) 상에 형성된다. 코어층(1) 상 및 비아 랜드(2A) 상에는 유리 에폭시 수지층(3)이 형성된다. 유리 에폭시 수지층(3)은 유리 섬유(3A)에 에폭시 수지를 함침시킨 것이다. 유리 에폭시 수지층(3)에는 비아홀(20)이 형성된다. 비아홀(20)은 유리 에폭시 수지층(3)의 표면으로부터 비아 랜드(2A)의 표면까지의 깊이에 원주 형상으로 형성된다. 비아홀(20)의 측면에는 블록층(4A)이 원통형으로 형성된다. 블록층(4A)은 열 경화성 수지이며, 예를 들면 에폭시 수지이다. 블록층(4A)이 형성된 비아홀(20)에는 비아 도체(6)가 형성된다. 비아 도체(6)는 비아 랜드(2A) 상에 원판 형상으로 형성되는 바닥부와, 블록층(4A)의 내주면을 따라 형성되는 원통부와, 원통부의 상부에 형성되는 원환부으로 구성된다. 원환부의 내주면과 원통부의 내주면은 매끈하게 연결된다. 원환부의 외주는 비아홀(20)보다도 크고, 유리 에폭시 수지층(3)상까지 넓게 있다. 비아 도체(6)는 구리 도금으로 구성되어 있고, 후술하는 바와 같이, 무전해 구리 도금을 실시한 후, 전해 구리 도금을 실시함으로써 형성된다. 유리 에폭시 수지층(3) 위에, 비아 도체(6)의 원환부의 밑으로는 구리 박막(5)이 형성된다.
프린트 배선판(100)에서는, 유리 에폭시 수지층(3) 내에서 유리 섬유(3A)와 에폭시 수지 사이에 간극이 있거나, 일부의 유리 섬유(3A)가 중공(中空)이더라도, 마이그레이션 및 백플레이팅 현상은 발생하지 않고, 단락을 방지할 수 있다. 왜냐하면, 유리 에폭시 수지층(3)과 비아 도체(6) 사이에는 블록층(4A)이 있기 때문에, 비아 도체(6)를 구성하는 구리 도금이나 구리 도금에 사용한 화학 용액이, 유리 섬유(3A)와 에폭시 수지와의 간극이나 중공의 유리 섬유 내에 침투하지 않기 때문이다.
또한, 도 1에서는 비아 랜드(2A)를 원판 형상으로 했지만, 다른 형상이어도 된다. 또한, 비아홀(20)은 원주 형상으로 형성되도록 했지만, 원추형으로 형성되어도 되고, 다른 형상으로 형성되어도 된다.
이상의 구성을 갖는 프린트 배선판(1OO)의 제조 방법에 대하여 설명한다. 도 2 내지 도 11은 도 1에 도시한 프린트 배선판(100)의 제조 방법을 설명하기 위한 단면도이다. 도 2를 참조하면, 코어층(1)은 유리 에폭시 수지 재료로 구성된다. 코어층(1)의 상면 및 하면에는 구리 박막(2)이 형성된다. 도 3에 도시한 바와 같이 코어층(1) 상에 형성된 구리 박막(2)은 삭감 방법(subtractive method)에 의해 에칭되어, 비아 랜드(2A)를 형성한다.
비아 랜드(2A)를 형성한 후, 도 4에 도시한 바와 같이 코어층(1) 및 비아 랜 드(2A) 상에 유리 에폭시 수지층(3)을 반경화시킨 프리프레그(prepreg)를 적재하고, 또한 그 유리 에폭시 수지층(3) 상에 구리 박막(5)을 적재하여 진공 상태에서 가열하면서 적층프레스기로 압착시킨다(lamination: 라미네이션). 이때 유리 에폭시 수지층(3)의 두께는 예를 들면 60㎛이며, 구리 박막(5)의 두께는 예를 들면 12㎛이다.
라미네이션 후, 도 5 및 도 6에 도시한 바와 같이 비아 형성을 위해 구리 박막(5) 및 유리 에폭시 수지층(3)에 비아홀을 형성한다. 처음에, 비아홀의 형성을 용이하게 하기 위해, 도 5에 도시한 바와 같이 구리 박막(5)을 소프트 에칭하여, 구리 박막(5)의 두께를 수 ㎛로 한다. 소프트 에칭 후, 도 6에 도시한 바와 같이 구리 박막(5) 및 유리 에폭시 수지층(3)에 비아홀(20)을 형성한다. 비아홀(20)의 형성에는 UV(Ultra Violet rays: 자외선) 레이저 또는 탄산 가스 레이저가 이용된다. 비아홀(20)을 형성할 때, 레이저의 에너지량은, 처음에는 수 ㎛의 구리 박막(5)을 관통하는 데 필요한 양으로 한다. 레이저가 구리 박막(5)을 관통한 후, 레이저의 에너지량은 유리 에폭시 수지 재료는 가공 가능하고, 또한, 구리는 가공할 수 없는 정도의 양으로 낮춘다. 이와 같이 에너지 상태를 변화시켜, 구리 박막(5)표면으로부터 비아 랜드(2A)가 표출하는 깊이 D1까지 레이저 가공을 한다. 에너지량이 작기 때문에 비아 랜드(2A)는 레이저 가공되지 않고, 유리 에폭시 수지층(3)만 레이저 가공되어, 비아홀(20)이 형성된다.
레이저 가공 후, 도 7에 도시한 바와 같이 스크린 마스크를 이용한 스크린 인쇄법에 의해 비아홀(20)을 수지로 매립하여, 절연층(4)을 형성한다. 스크린 마 스크의 구멍 직경은 비아홀(20)의 구멍 직경과 레이저 가공시의 가공 정밀도, 그리고 스크린 인쇄법에 있어서의 스크린 마스크의 위치 정렬 정밀도를 고려하여 결정된다. 구멍 매립용 잉크에는 열 경화성 수지, 예를 들면 에폭시 수지가 이용된다. 스크린 인쇄법에 의해 비아홀(20)에 절연층(4)을 형성한 후, 도 8에 도시한 바와 같이 절연층(4) 중 구리 박막(5)의 표면으로부터 돌출된 부분을 연마한다.
연마에 의해 절연층(4)과 구리 박막(5)의 표면의 단차를 없앤 후, 도 9에 도시한 바와 같이 레이저 가공에 의해 절연층(4)에 비아홀(30)을 형성한다. 레이저는 UV 레이저일 수도 탄산 가스 레이저일 수도 있다. 에너지량은 절연층(4)은 가공할 수 있지만 구리는 가공할 수 없는 정도의 양으로 한다. 레이저 가공에 의해 비아홀(30)을 형성함으로써 절연층(4)은 원통형의 블록층(4A)이 되지만, 원통의 (외부 직경 - 내부 직경)/2(= W로 한다)가 수 ㎛ 정도가 되도록 레이저 가공을 행한다. 이때 가공되는 비아홀(30)의 구멍 직경은 예를 들면 30-50㎛이다.
블록층(4A)에 비아홀(30)을 가공한 후, 도 10 및 도 11에 도시한 바와 같이 비아 도체(6)를 형성한다. 처음에, 도 11에 도시한 바와 같이 무전해 구리 도금법에 의해 표면에 수 ㎛의 구리 도금층(60)을 형성하고, 그 후, 전해 구리 도금법에 의해 구리 도금층(60)의 두께를 10 수 ㎛로 늘린다. 구리 도금층(60)을 형성한 후, 도 11에 도시한 바와 같이 삭감 방법에 의해 불필요한 구리 도금층(60)을 제거하여 비아 도체(6)를 형성한다.
이상의 공정에 의해, 프린트 배선판(1OO)에는 비아 도체(6)와 유리 에폭시 수지층(3) 사이에 블록층(4A)이 형성되기 때문에, 비아 도체(6)와 유리 에폭시 수 지층(3)은 직접 접촉하지 않는다. 그 결과, 마이그레이션 및 백플레이팅 현상을 억제할 수 있고, 단락을 방지할 수 있다.
[제2 실시 형태]
도 12를 참조하면, 제2 실시 형태에 따른 프린트 배선판(200)은, 도 1의 프린트 배선판(100)과 비교하여, 블록층(4A) 대신에 블록층(4B)이 형성된다. 프린트 배선판(100)(도 1) 중의 블록층(4A)은 비아 도체(6)의 주위에 원통으로 형성되어, 그 하부가 비아 랜드(2A)와 접하여 있는데 반하여, 프린트 배선판(200) 중의 블록층(4B)은 비아 도체(6)의 주위에 원통으로 형성되지만, 그 하부는 비아 랜드(2A)와 접하지 않는다. 즉, 블록층(4B)의 하부와 비아 랜드(2A) 사이에는 유리 에폭시 수지층(3)이 개재한다.
마이그레이션 및 백플레이팅은 유리 에폭시 수지층(3) 내의 유리 섬유(3A)가 포함되는 영역에서 발생한다. 유리 에폭시 수지층(3) 내의 유리 섬유(3A)의 위치는 빌드업층(10)의 제조시에 용이하게 파악할 수 있다. 따라서, 마이그레이션 및 백플레이팅의 방지를 위해서는 유리 섬유(3A)와 비아 도체(6) 사이에 블록층(4B)을 형성하면 된다.
이상의 구성을 갖는 프린트 배선판(200)의 제조 방법에 대하여 설명한다. 도 13 내지 도 18은 도 12에 도시한 프린트 배선판(200)의 제조 방법을 설명하기 위한 단면도이다. 역시, 코어층(1) 상에 비아 랜드(2A)를 형성하고, 그 후 유리 에폭시 수지층(3)의 프리프레그와 구리 박막(5)을 서로 겹치게 하여 라미네이션하여, 구리 박막(5)을 소프트 에칭하기까지의 공정(도 2 내지 도 5)은 제1 실시 형태 와 동일하기 때문에, 그 설명은 반복하지 않는다.
도 13을 참조하면, 구리 박막(5)을 소프트 에칭한 후, 구리 박막(5) 및 유리 에폭시 수지층(3)에 레이저 가공에 의해 비아홀(40)을 형성한다. 여기서, 비아홀(40)의 깊이를 D로 하여, 구리 박막(5)의 표면으로부터 비아 랜드(2A)의 상면까지의 깊이를 D1, 구리 박막(5)의 표면으로부터 유리 섬유(3A)의 하부까지의 깊이를 D2이라고 하면, 비아홀(40)의 깊이 D는 D2 ≤ D < D1가 되도록 레이저 가공을 한다.
프린트 배선판(200)에서의 비아홀(40)의 깊이는 프린트 배선판(100)에서의 비아홀(20)의 깊이보다도 얕게 된다. 그 때문에, 비아홀(40)의 레이저 가공 시간은 비아홀(20)의 레이저 가공 시간 보다도 짧게 되고, 프린트 배선판(200)이 프린트 배선판(100)보다도 생산성을 향상할 수 있다.
레이저 가공 후, 도 14에 도시한 바와 같이 스크린 인쇄법에 의해 비아홀(40)을 수지로 매립하여, 절연층(4)을 형성한다. 그 후, 도 15에 도시한 바와 같이 절연층(4) 중 구리 박막(5)의 표면으로부터 돌출된 부분을 연마한다.
연마 후, 레이저 가공에 의해, 절연층(4) 및, 비아홀(40)의 바닥부와 비아 랜드(2A)의 표면 사이의 유리 에폭시 수지층(3) 중, 절연층(4)의 표면으로부터 비아 랜드(2A)의 표면에 이르는 기둥 모양 부분을 비아홀(40) 표면 상에 소정의 두께의 절연층(4)을 남기도록 제거하여, 이에 따라 도 16에 도시한 바와 같이 비아홀(50)을 형성한다. 그 결과, 절연층(4)은 원통형의 블록층(4B)이 된다.
레이저 가공 후, 도 17 및 도 18에 도시한 바와 같이 배선판 상에 비아 도체 (6)를 형성한다. 도 17에 도시한 바와 같이 처음에는 무전해 구리 도금법 및 전해 도금법에 의해 구리 도금층(60)을 형성하고, 그 후 도 18에 도시한 바와 같이 삭감 방법에 의해 비아 도체(6)를 형성한다.
이상으로 나타낸 제2 실시 형태에 따른 프린트 배선판(200)의 블록층(4B)의 깊이는 제1 실시예에 의한 프린트 배선판(100)의 블록층(4A)의 깊이보다도 얕다. 그 때문에, 절연층(4)을 형성하기 위한 레이저 가공 공정에 관한 시간을 단축할 수 있고, 생산성을 향상할 수 있다.
또한, 프린트 배선판(200)이 프린트 배선판(100)보다도 실장 밀도를 높게 할 수 있다. 도 19a를 참조하면, 프린트 배선판(100)에서, 원통의 블록층(4A)의 외부 직경 D4와, 비아 랜드(2A)의 직경 D2A가 동일한 경우이고, 비아 랜드(2A)의 중심점 C2A가 비아 도체(6)의 저면의 중심점 C6와 ΔC 만큼 어긋났을 때, 레이저 가공에 의해 비아홀(20)을 형성하는 공정(도 6)에서 비아홀(20)의 저면에 ΔC만큼 비아 랜드(2A)가 존재하지않는 영역(150)이 발생한다. 이 영역(150)에서는 레이저 가공에 의한 비아홀의 깊이가 D1+ΔD로 된다. 비아 랜드(2A)가 존재하지 않기 때문에, 레이저 가공에 의해 유리 에폭시 수지층(3)이 지나치게 파이기 때문이다. 비아홀(20)을 형성한 후, 열 경화성의 수지를 매립하여 절연층(4)을 형성하지만(도 7), 이때, 레이저 가공에 의해 지나치게 파인 영역(150)에 수지가 들어가지 않고, 공극이 형성된다. 이 공극에 수분이 포함되면, 그 후의 제조 공정에서 열이 가해졌을 때에, 그 수분이 팽창하여 주변부에 크랙 등을 발생시킬 가능성이 있다. 따라서, 이러한 공극의 발생을 방지하기 위해서, 프린트 배선판(100)에서는 비아 랜드의 직경 D2A를 블록층(4A)의 외부 직경 D4 보다도 크게 할 필요가 있다.
한편, 도 19b를 참조하면, 프린트 배선판(200)에서는, 블록층(4B)을 형성하기 위한 비아홀(40)의 깊이 D는, D2 ≤ D < D1으로 하는 것이 바람직하다. 즉, 블록층(4B)의 하부는 비아 랜드(2A)에 접할 필요가 없다. 따라서, 블록층(4B)의 외부 직경 D4와 비아 랜드(2A)의 직경 D2A가 동일한 경우이고, 중심점 C2A가 중심점 C6와 ΔC만큼 어긋난 경우에도, 프린트 배선판(100)에서와 같은 문제점은 발생하지 않는다.
나아가, 프린트 배선판(200)에서는 프린트 배선판(100)보다도 비아 랜드(2A)의 직경 D2A를 작게 할 수 있다. 따라서, 실장 밀도를 높게 할 수 있다.
또한, 본 실시의 형태는, 코어층(1) 상에 형성된 비아 도체(6)에 본 발명을 적용한 예이지만, 빌드업층 상에 형성된 비아에도 본 발명은 적용 가능하다. 또한, 코어층을 갖지 않는 모든 빌드업층으로 된 프린트 배선판에도 본 발명은 적용 가능하다. 이러한 경우, 상기 비아 랜드(2A) 및 유리 에폭시 수지층(3)은 코어층(1)이 아닌 빌드업층 상에 형성되는 것으로 된다.
또한, 본 실시의 형태에서는, 유리 에폭시 수지층을 이용했지만, 유리 에폭시 수지층 대신에, 유리 섬유에 에폭시 수지 이외의 수지를 함침시킨 것을 이용하여도 된다.
또한, 본 실시의 형태로서는 비아 도체(6)를 삭감 방법으로 형성했지만, 세 미-부가법(semi-additive method) 등의 다른 방법으로 형성하여도 된다.
이상, 본 발명의 실시 형태를 설명했지만, 전술한 실시 형태는 본 발명을 실시하기 위한 예시에 불과하다. 따라서, 본 발명은 전술한 실시 형태에 한정되지 않으며, 그 취지를 벗어나지 않는 범위 내에서 전술한 실시 형태를 적절하게 변형하여 실시하는 것이 가능하다.
이상과 같이, 본 발명에 따른 프린트 배선판은, BGA(Ball Grid Array) 기판 등의 모듈 기판이나 휴대 전화기 등에 이용되는 서브 기판으로서 유용하며, 특히 고실장화가 필요한 기판에 이용하는 데 적합하다.

Claims (11)

  1. 프린트 배선판으로서,
    베이스 기판과,
    상기 베이스 기판 상의 적어도 일부에 설치된 랜드 도체층과,
    상기 베이스 기판 상 및 상기 랜드 도체층 상에 설치되고, 상기 랜드 도체층에 이르는 비아홀을 갖고, 유리 섬유를 함유하는 절연층과,
    상기 비아홀의 표면 상 및 상기 비아홀의 적어도 개구 근방의 상기 절연층 표면을 덮고, 또한 상기 랜드 도체층과 접속하는 비아 도체층과,
    상기 비아홀의 표면과 상기 비아 도체층 사이에 설치되고, 상기 절연층 내의 유리 섬유를 통한 상기 비아 도체층으로의 마이그레이션(migration)을 방지하기 위한 블록층을 구비하는 것을 특징으로 하는 프린트 배선판.
  2. 제1항에 있어서,
    상기 블록층은, 적어도 상기 절연층 내의 상기 유리 섬유가 있는 최상단에서 최하단까지의 범위의 상기 절연층 내벽을 피복하고 있는 것을 특징으로 하는 프린트 배선판.
  3. 제2항에 있어서,
    상기 블록층의 하단은, 상기 랜드 도체층의 표면보다도 위에 있는 것을 특징 으로 하는 프린트 배선판.
  4. 제1항에 있어서,
    상기 절연층은 유리 섬유가 매설된 수지층으로 형성된 것을 특징으로 하는 프린트 배선판.
  5. 제1항에 있어서,
    상기 블록층은 절연층으로 구성된 것을 특징으로 하는 프린트 배선판.
  6. 제1항에 있어서,
    상기 블록층은 수지층으로 구성된 것을 특징으로 하는 프린트 배선판.
  7. 프린트 배선판의 제조 방법으로서,
    a) 베이스 기판을 준비하는 단계와,
    b) 상기 베이스 기판 상의 적어도 일부에 랜드 도체층을 설치하는 단계와,
    c) 상기 베이스 기판 상 및 상기 랜드 도체층을 피복하도록, 유리 섬유를 함유하는 절연층을 설치하는 단계와,
    d) 상기 절연층에 상기 랜드 도체층에 이르는 비아홀을 설치하는 단계와,
    e) 상기 비아홀의 표면에, 상기 절연층 내의 유리 섬유를 통한 마이그레이션을 방지하기 위한 블록층을 설치하는 단계와,
    f) 상기 블록층 및 상기 비아홀의 적어도 개구 근방의 상기 절연층 표면을 덮고, 또한 상기 랜드 도체층에 접속하는 비아 도체층을 설치하는 단계를 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  8. 프린트 배선판의 제조 방법으로서,
    a) 베이스 기판을 준비하는 단계와,
    b) 상기 베이스 기판 상의 적어도 일부에 랜드 도체층을 설치하는 단계와,
    c) 상기 베이스 기판 상 및 랜드 도체층을 피복하도록, 유리 섬유를 함유하는 절연층을 설치하는 단계와,
    d) 상기 랜드 도체층 상방의 상기 절연층에 제1 비아홀을 설치하는 단계와,
    e) 상기 제1 비아홀의 표면에, 상기 절연층 내의 유리 섬유를 통한 마이그레이션을 방지하기 위한 블록층을 설치하는 단계와,
    f) 상기 블록층이 설치된 제1 비아홀 내에 상기 랜드 도체층에 이르는 제2 비아홀을 설치하는 단계와,
    g) 상기 제2 비아홀의 표면, 상기 블록층, 및 상기 제1 비아홀의 적어도 개구 근방의 상기 절연층 표면을 덮고, 또한 상기 랜드 도체층에 접속하는 비아 도체층을 설치하는 단계를 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  9. 프린트 배선판의 제조 방법으로서,
    a) 베이스 기판을 준비하는 단계와,
    b) 상기 베이스 기판 상의 적어도 일부에 랜드 도체층을 설치하는 단계와,
    c) 상기 베이스 기판 상 및 상기 랜드 도체층을 피복하도록, 유리 섬유를 함유하는 절연층을 설치하는 단계와,
    d) 상기 랜드 도체층 상방의 상기 절연층에 제1 비아홀을 설치하는 단계와,
    e) 상기 제1 비아홀 내에 상기 랜드 도체층에 이르는 제2 비아홀을 설치하고, 상기 제1 비아홀의 표면에, 상기 절연층 내의 유리 섬유를 통한 마이그레이션을 방지하기 위한 블록층을 설치하는 단계와,
    f) 상기 제2 비아홀의 표면, 상기 블록층, 및 상기 제1 비아홀의 적어도 개구 근방의 상기 절연층 표면을 덮고, 또한 상기 랜드 도체층에 접속하는 비아 도체층을 설치하는 단계를 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  10. 제9항에 있어서,
    상기 제2 비아홀 및 상기 블록층을 설치하는 단계(e)는,
    상기 제1 비아홀을 절연 재료로 충전하는 단계와,
    상기 충전된 절연 재료, 및 상기 제1 비아홀의 바닥부와 상기 랜드 도체층의 표면 사이의 상기 절연층 중, 상기 절연 재료의 표면으로부터 상기 랜드 도체층의 표면에 이르는 기둥 모양 부분을, 상기 제1 비아홀 표면 상에 소정의 두께의 절연 재료를 남기도록 제거하는 단계를 포함하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 제1 비아홀의 깊이는, 상기 절연층 내의 상기 유리 섬유가 있는 최하단보다 깊고, 또한 상기 랜드 도체층의 표면보다 얕은 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020067000043A 2003-07-30 2004-07-05 프린트 배선판 및 그 제조 방법 KR100781619B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003283129 2003-07-30
JPJP-P-2003-00283129 2003-07-30

Publications (2)

Publication Number Publication Date
KR20060061333A true KR20060061333A (ko) 2006-06-07
KR100781619B1 KR100781619B1 (ko) 2007-12-05

Family

ID=34113803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000043A KR100781619B1 (ko) 2003-07-30 2004-07-05 프린트 배선판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20080164057A1 (ko)
EP (1) EP1653789A4 (ko)
JP (1) JP4437989B2 (ko)
KR (1) KR100781619B1 (ko)
CN (1) CN100484372C (ko)
TW (1) TW200518647A (ko)
WO (1) WO2005013653A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925756B1 (ko) * 2007-12-03 2009-11-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312284A (ja) * 2005-01-12 2005-11-04 Masakazu Ushijima 電流共振型放電管用インバータ回路
JP2006303054A (ja) * 2005-04-19 2006-11-02 Asahi Schwebel Co Ltd プリント配線板の製造方法
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
WO2007114392A1 (ja) * 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
CH699836B1 (de) * 2007-09-18 2010-05-14 Ct Concept Holding Ag Leiterkarte und Verfahren zum Herstellen einer solchen Leiterkarte.
US8143532B2 (en) * 2009-02-05 2012-03-27 Xilinx, Inc. Barrier layer to prevent conductive anodic filaments
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9179556B2 (en) 2012-08-03 2015-11-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing the formation of conductive anodic filaments in a printed circuit board
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
US11122689B2 (en) 2017-10-18 2021-09-14 Mbda Uk Limited Circuit assembly
EP3474640A1 (en) * 2017-10-18 2019-04-24 MBDA UK Limited Circuit assembly
JP7221601B2 (ja) * 2018-06-11 2023-02-14 新光電気工業株式会社 配線基板、配線基板の製造方法
JPWO2020241831A1 (ko) * 2019-05-31 2020-12-03
TWI803168B (zh) * 2022-01-25 2023-05-21 欣興電子股份有限公司 電路板線路訊號強化方法及其結構
US11968780B2 (en) * 2022-06-02 2024-04-23 International Business Machines Corporation Method to manufacture conductive anodic filament-resistant microvias

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125495A (ja) * 1988-11-04 1990-05-14 Sharp Corp プリント配線板の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH09237950A (ja) 1996-02-29 1997-09-09 Toshiba Corp プリント基板およびその製造方法
JP3683646B2 (ja) 1996-05-22 2005-08-17 松下電器産業株式会社 プリント配線基板とその製造方法
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
JPH1187869A (ja) * 1997-09-10 1999-03-30 Hitachi Ltd プリント配線板及びその製造方法
JP3441945B2 (ja) 1997-12-05 2003-09-02 松下電器産業株式会社 プリント配線板およびその製造方法
JP2002100869A (ja) * 2000-09-22 2002-04-05 Meiko:Kk 回路基板、それを用いた多層回路基板、およびそれらの製造方法
JP2002141628A (ja) 2000-10-31 2002-05-17 Kyocera Corp 配線基板
JP4611602B2 (ja) * 2002-05-29 2011-01-12 ルネサスエレクトロニクス株式会社 配線設計方法
US7288462B2 (en) * 2004-10-27 2007-10-30 Carleton Life Support Systems, Inc. Buffer zone for the prevention of metal migration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925756B1 (ko) * 2007-12-03 2009-11-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
EP1653789A1 (en) 2006-05-03
EP1653789A4 (en) 2008-09-24
JP4437989B2 (ja) 2010-03-24
WO2005013653A1 (ja) 2005-02-10
CN100484372C (zh) 2009-04-29
KR100781619B1 (ko) 2007-12-05
US20080164057A1 (en) 2008-07-10
JPWO2005013653A1 (ja) 2007-11-01
TW200518647A (en) 2005-06-01
CN1830234A (zh) 2006-09-06

Similar Documents

Publication Publication Date Title
KR100781619B1 (ko) 프린트 배선판 및 그 제조 방법
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
JP2007142403A (ja) プリント基板及びその製造方法
JP4391991B2 (ja) プリント配線板の製造方法及びプリント配線板
KR101472672B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP2004146836A (ja) 回路基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR101109323B1 (ko) 인쇄회로기판의 제조방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
CN107404804B (zh) 电路板及其制作方法
US11470715B2 (en) Embedded component structure and manufacturing method thereof
JP2005108941A (ja) 多層配線板及びその製造方法
US20220232697A1 (en) Circuit board with at least one embedded electronic component and method for manufacturing the same
US20230309240A1 (en) Conductive substrate and carrier plate wiring structure with filtering function, and manufacturing method of same
US11864329B2 (en) Packaging structure with embedded electronic components and method for manufacturing the same
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US8220149B2 (en) Method of manufacturing a printed circuit board
CN115915612A (zh) 用于嵌埋器件封装的基板结构及其制作方法
JP2017069445A (ja) プリント配線板およびその製造方法
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
JP2020088321A (ja) 印刷配線板及び印刷配線板の製造方法
CN112203440A (zh) 电路板中的导通孔结构及其制造方法
JP2011071358A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee