JP4437989B2 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP4437989B2
JP4437989B2 JP2005512462A JP2005512462A JP4437989B2 JP 4437989 B2 JP4437989 B2 JP 4437989B2 JP 2005512462 A JP2005512462 A JP 2005512462A JP 2005512462 A JP2005512462 A JP 2005512462A JP 4437989 B2 JP4437989 B2 JP 4437989B2
Authority
JP
Japan
Prior art keywords
layer
via hole
wiring board
printed wiring
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005512462A
Other languages
English (en)
Other versions
JPWO2005013653A1 (ja
Inventor
裕幸 森
公博 山中
靖 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPWO2005013653A1 publication Critical patent/JPWO2005013653A1/ja
Application granted granted Critical
Publication of JP4437989B2 publication Critical patent/JP4437989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、プリント配線板及びその製造方法に関し、さらに詳しくは、コア層等のベース基板を含むプリント配線板及びその製造方法に関する。
近年、プリント配線板の中でも実装密度の向上が可能なビルドアップ配線板が注目されている。図20に示すように、ビルドアップ配線板はベースとなるコア層500に複数のビルドアップ層600を積み上げた構造となり、ビルドアップ層600には層間を導通させるための複数のビア700が形成される。
高密度実装を実現するためには、ビア間の距離(ピッチ)も短くする必要があるが、ビア間のピッチが短いとマイグレーション又はバックプレーティングにより短絡が発生する。マイグレーションとは、金属が絶縁層と接触している場合、絶縁層が水を吸着し、金属が絶縁層内部に移行する現象をいう。プリント配線板では、主に以下の2つの原因によりマイグレーションによる短絡が発生する。
(1)CAF(Conductive Anodic Filaments)によるマイグレーション発生
プリント配線板にはガラスエポキシ樹脂材が絶縁層として利用される。ガラスエポキシ樹脂材は、ガラス繊維にエポキシ樹脂を含浸させたものである。銅めっき法によりガラスエポキシ樹脂層にビアを形成する場合、銅めっき法に使用される薬液がガラスエポキシ樹脂層内のガラス繊維とエポキシ樹脂との隙間に入り込む。この状態でプリント配線板に高温高湿バイアス試験を行うと、薬液の水分により銅めっきの一部がイオン化し、ガラス繊維とエポキシ樹脂との隙間を移動した後析出する(マイグレーション)。その結果、ビア間で短絡が発生する。
(2)ホローファイバ(Hollow Fiber)現象によるマイグレーション発生
プリント配線板に使用されるガラスエポキシ樹脂層に含まれる複数のガラス繊維には、中空のガラス繊維もある。プリント配線板に高温高湿バイアス試験を行ったとき、その中空のガラス繊維内を銅イオンが移動し、析出することでビア間に短絡が発生する。
一方、バックプレーティングとは、ガラスエポキシ樹脂層のガラス繊維とエポキシ樹脂とに隙間がある場合、銅めっき法による銅めっき層を形成する際に、その隙間が銅めっきされる現象であり、バックプレーティングによってもビア間で短絡が発生する。
これらの短絡を抑制するためには、ビア間のピッチをある程度広くする必要がある。そのためビア間のピッチを狭めることができず、実装密度を高めることができない。また、ビア間のピッチをある程度確保しても、マイグレーションやバックプレーティングによる短絡は発生する可能性があり、信頼性にも問題が生じる。
特開平9−312461号公報 特開平9−237950号公報
本発明の目的は、短絡の発生を防止できるプリント配線板及びその製造方法を提供することである。
また、本発明の他の目的は、高密度実装が可能なプリント配線板及びその製造方法を提供することである。
本発明によるプリント配線板は、ベース基板と、ランド導体層と、絶縁層と、ビア導体層と、ブロック層とを備える。ランド導体層はベース基板上の少なくとも一部に設けられる。絶縁層はベース基板上及びランド導体層上に設けられ、ランド導体層に至るビアホールを有し、ガラス繊維を含有する。ビア導体層はビアホールの表面上及びビアホールの少なくとも開口近傍の絶縁層表面を覆い、かつランド導体層と接続する。ブロック層はビアホールの表面とビア導体層との間に設けられ、絶縁層内のガラス繊維を介したビア導体層へのマイグレーションを防ぐためのものである。なお、ここでいうベース基板は、コア層だけでなく、ビルドアップ層も含む。
本発明によるプリント配線板は、ビア導体層と絶縁層との間にブロック層が形成される。このブロック層により、ビア導体層と絶縁層とが接触することにより発生するマイグレーションやバックプレーティング現象を防止でき、その結果、短絡を防止できる。さらに、短絡を防止できるため、ビアランド間のピッチを従来よりも狭めることができる。その結果、実装密度を高くできる。
ロック層は、縁層内のガラス繊維がある最上端から最下端までの範囲の絶縁層内壁を覆っている。
マイグレーションやバックプレーティング現象は、絶縁層内のガラス繊維とビア導体層との接触により発生する。よって、絶縁層内のガラス繊維とビア導体層との接触を防止するようにブロック層を形成すれば、短絡は防止できる。
ロック層の下端は、ランド導体層の表面よりも上にあり接しない
ロック層はランド導体層の表面まで形成される必要がない。そのため、プリント配線板の製造において、ブロック層を形成する工程にかかる時間を短縮できる。
好ましくは、絶縁層はガラス繊維が埋設された樹脂層からなる。
好ましくは、ブロック層は絶縁層からなる。
さらに好ましくは、ブロック層は樹脂層からなる。
本発明によるプリント配線板の製造方法は、a)ベース基板を準備するステップと、b)ベース基板上の少なくとも一部にランド導体層を設けるステップと、c)ベース基板上及びランド導体層を覆うように、ガラス繊維を含有する絶縁層を設けるステップと、d)ランド導体層上方の絶縁層に第1のビアホールを設けるステップと、e)第1のビアホール内にランド導体層に至る第2のビアホールを設けると共に、第1のビアホールの表面に、絶縁層内のガラス繊維を介したマイグレーションを防ぐためのブロック層を設けるステップと、f)第2のビアホールの表面、ブロック層、及び第1のビアホールの少なくとも開口近傍の絶縁層表面を覆い、かつランド導体層に接続するビア導体層を設けるステップとを備える。
本発明によるプリント配線板は、ビア導体層と絶縁層との間にブロック層が形成される。このブロック層により、ビア導体層と絶縁層とが接触することにより発生するマイグレーションやバックプレーティング現象を防止でき、短絡を防止できる。さらに、短絡を防止できるため、ビアランド間のピッチを従来よりも狭めることができる。その結果、実装密度を高くできる。また、第2のビアホールとブロック層とを共に形成できる。
2のビアホール及びブロック層を設けるステップ(e)は、第1のビアホールを絶縁材料で充填するステップと、充填された絶縁材料、及び第1のビアホールの底部とランド導体層の表面との間の絶縁層のうち、絶縁材料の表面からランド導体層の表面に至る柱状部分を、第1のビアホールの側面上の所定の厚さの絶縁材料を残すように取り除くステップとを含む。
この場合、第1のビアホールを絶縁材料で充填した後、充填された絶縁材料及び、第1のビアホールとランド導体層の表面との間の絶縁層を加工して第2のビアホールを形成する。このとき、第1のビアホールの面上の所定の厚さの絶縁材料が残るため、残った絶縁材料がブロック層となる。そのため、ブロック層の形成が容易である。
第1のビアホールの深さは、絶縁層内のガラス繊維がある最下端よりも深く、かつランド導体層の表面よりも浅い。
1のビアホールを設けるステップで、第1のビアホールをビアランド導体層の表面に至るまで設ける必要がないため、第1のビアホールを設ける時間を短縮できる。また、マイグレーションやバックプレーティング現象は絶縁層内のガラス繊維とビア導体層との接触により発生するため、絶縁層内のガラス繊維とビア導体層との接触を防止するようにブロック層を形成すれば短絡は防止できる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
参考例
図1を参照して、参考例によるプリント配線板100は、コア層1と、ビルドアップ層10とを備える。ビルドアップ層10は、ビアランド2Aと、ガラスエポキシ樹脂層3と、ブロック層4Aと、銅箔5と、ビア導体6とを備える。ビアランド2Aは銅箔の円板であり、コア層1上に形成される。コア層1上及びビアランド2A上にはガラスエポキシ樹脂層3が形成される。ガラスエポキシ樹脂層3はガラス繊維3Aにエポキシ樹脂を含浸させたものである。ガラスエポキシ樹脂層3にはビアホール20が形成される。ビアホール20はガラスエポキシ樹脂層3の表面からビアランド2Aの表面までの深さに円柱状に形成される。ビアホール20の側面にはブロック層4Aが円筒状に形成される。ブロック層4Aは熱硬化性の樹脂であり、たとえばエポキシ樹脂である。ブロック層4Aが形成されたビアホール20にはビア導体6が形成される。ビア導体6はビアランド2A上に円板状に形成される底部と、ブロック層4Aの内周面に沿って形成される円筒部と、円筒部の上部に形成される円環部とで構成される。円環部の内周面と円筒部の内周面とはなめらかにつながっている。円環部の外周はビアホール20よりも大きく、ガラスエポキシ樹脂層3上まで広がっている。ビア導体6は銅めっきで構成されており、後述するように、無電解銅めっきを実施した後、電解銅めっきを実施することで形成される。ガラスエポキシ樹脂層3上であって、ビア導体6の円環部の下には銅箔5が形成される。
プリント配線板100では、ガラスエポキシ樹脂層3内でガラス繊維3Aとエポキシ樹脂との間に隙間があったり、一部のガラス繊維3Aが中空であっても、マイグレーション及びバックプレーティング現象は発生せず、短絡を防止できる。なぜなら、ガラスエポキシ樹脂層3とビア導体6との間にはブロック層4Aがあるため、ビア導体6を構成する銅めっきや銅めっきに使用した薬液が、ガラス繊維3Aとエポキシ樹脂との隙間や中空のガラス繊維内に浸透しないからである。
なお、図1ではビアランド2Aは円板状としたが、他の形状であってもよい。また、ビアホール20は円柱状に形成されるとしたが、円錐状に形成されてもよいし、他の形状に形成されてもよい。
以上の構成を有するプリント配線板100の製造方法について説明する。図2〜図11は図1に示したプリント配線板100の製造方法を説明するための断面図である。図2を参照して、コア層1はガラスエポキシ樹脂材で構成される。コア層1の上面及び下面には銅箔2が形成される。図3に示すように、コア層1上に形成された銅箔2はサブトラクティブ工法によりエッチングされ、ビアランド2Aを形成する。
ビアランド2Aを形成後、図4に示すように、コア層1及びビアランド2A上にガラスエポキシ樹脂層3を半硬化させたプリプレグを載せ、さらにそのガラスエポキシ樹脂層3上に銅箔5を載せて真空状態で加熱しながら積層プレス機で圧着させる(ラミネーション)。このときのガラスエポキシ樹脂層3の厚みはたとえば60μmであり、銅箔5の厚みはたとえば12μmである。
ラミネーション後、図5及び図6に示すように、ビア形成のために銅箔5及びガラスエポキシ樹脂層3にビアホールを形成する。初めに、ビアホールの形成を容易にするために、図5に示すように銅箔5をソフトエッチングし、銅箔5の厚みを数μmにする。ソフトエッチング後、図6に示すように銅箔5及びガラスエポキシ樹脂層3にビアホール20を形成する。ビアホール20の形成にはUV(Ultra Violet rays:紫外線)レーザ又は炭
酸ガスレーザが用いられる。ビアホール20を形成するとき、レーザのエネルギ量は、最初は数μmの銅箔5を貫通するのに必要な量とする。レーザが銅箔5を貫通後、レーザのエネルギ量をガラスエポキシ樹脂材は加工可能で、かつ、銅は加工できない程度の量に下げる。このようにエネルギ状態を変化させ、銅箔5表面からビアランド2Aが表出する深さD1までレーザ加工する。エネルギ量が小さいためビアランド2Aはレーザ加工されず、ガラスエポキシ樹脂層3のみレーザ加工され、ビアホール20が形成される。
レーザ加工後、図7に示すように、スクリーンマスクを用いたスクリーン印刷法によりビアホール20を樹脂埋めし、絶縁層4を形成する。スクリーンマスクの孔径はビアホール20の孔径とレーザ加工時の加工精度とスクリーン印刷法におけるスクリーンマスクの位置合わせ精度を考慮して決定される。孔埋め用インクには熱硬化性の樹脂、たとえばエポキシ樹脂が用いられる。スクリーン印刷法によりビアホール20に絶縁層4を形成した後、図8に示すように絶縁層4のうち銅箔5の表面から突出した部分を研磨する。
研磨により絶縁層4と銅箔5との表面の段差をなくした後、図9に示すように、レーザ加工により絶縁層4にビアホール30を形成する。レーザはUVレーザでも炭酸ガスレーザでもよい。エネルギ量は絶縁層4を加工できるが銅を加工できない程度の量とする。レーザ加工によりビアホール30を形成することで絶縁層4は円筒状のブロック層4Aになるが、円筒の(外径−内径)/2(=Wとする)が数μm程度となるようにレーザ加工を行う。このとき加工されるビアホール30の孔径はたとえば30〜50μmである。
ブロック層4Aにビアホール30を加工後、図10及び図11に示すようにビア導体6を形成する。初めに、図11に示すように無電解銅めっき法により表面に数μmの銅めっき層60を形成し、その後、電解銅めっき法により銅めっき層60の厚みを10数μmに増やす。銅めっき層60を形成後、図11に示すようにサブトラクティブ法により不要な銅めっき層60を除去してビア導体6を形成する。
以上の工程により、プリント配線板100ではビア導体6とガラスエポキシ樹脂層3との間にブロック層4Aが形成されるため、ビア導体6とガラスエポキシ樹脂層3とは直接接触しない。その結果、マイグレーション及びバックプレーティング現象を抑制でき、短絡を防止できる。
本発明の実施の形態]
図12を参照して、本発明の実施の形態によるプリント配線板200は、図1のプリント配線板100と比較して、ブロック層4Aの代わりにブロック層4Bが形成される。プリント配線板100(図1)中のブロック層4Aはビア導体6の周りに円筒に形成され、その下部がビアランド2Aと接していのに対し、プリント配線板200中のブロック層4Bはビア導体6の周りに円筒に形成されるが、その下部はビアランド2Aと接しない。つまり、ブロック層4Bの下部とビアランド2Aとの間にはガラスエポキシ樹脂層3が介在する。
マイグレーション及びバックプレーティングはガラスエポキシ樹脂層3内のガラス繊維3Aが含まれる領域で発生する。ガラスエポキシ樹脂層3内のガラス繊維3Aの位置はビルドアップ層10の製造時に容易に把握できる。よって、マイグレーション及びバックプレーティングの防止のためにはガラス繊維3Aとビア導体6との間にブロック層4Bを形成すればよい。
以上の構成を有するプリント配線板200の製造方法について説明する。図13〜図18は図12に示したプリント配線板200の製造方法を説明するための断面図である。なお、コア層1上にビアランド2Aを形成し、その後ガラスエポキシ樹脂層3のプリプレグと銅箔5とを重ね合わせてラミネーションし、銅箔5をソフトエッチングするまでの工程(図2〜図5)は参考例と同じであるため、その説明は繰り返さない。
図13を参照して、銅箔5をソフトエッチング後、銅箔5及びガラスエポキシ樹脂層3にレーザ加工によりビアホール40を形成する。ここで、ビアホール40の深さをDとし、銅箔5の表面からビアランド2Aの上面までの深さをD1、銅箔5の表面からガラス繊維3Aの下部までの深さをD2とすると、ビアホール40の深さDがD2≦D<D1となるようにレーザ加工を行う。
プリント配線板200でのビアホール40の深さはプリント配線板100でのビアホール20の深さよりも浅くなる。そのため、ビアホール40のレーザ加工時間はビアホール20のレーザ加工時間よりも短くなり、プリント配線板200の方がプリント配線板100よりも生産性を向上できる。
レーザ加工後、図14に示すように、スクリーン印刷法によりビアホール40を樹脂埋めし、絶縁層4を形成する。その後、図15に示すように絶縁層4のうち銅箔5の表面から突出した部分を研磨する。
研磨後、レーザ加工により、絶縁層4及び、ビアホール40の底部とビアランド2Aの表面との間のガラスエポキシ樹脂層3のうち、絶縁層4の表面からビアランド2Aの表面に至る柱状部分をビアホール40表面上の所定の厚さの絶縁層4を残すように取り除き、これにより図16に示すようにビアホール50を形成する。その結果、絶縁層4は円筒状のブロック層4Bとなる。
レーザ加工後、図17及び図18に示すように配線板上にビア導体6を形成する。図17に示すように初めに無電解銅めっき法及び電解めっき法により銅めっき層60を形成し、その後図18に示すように、サブトラクティブ法によりビア導体6を形成する。
以上に示した本発明の実施の形態によるプリント配線板200のブロック層4Bの深さは参考例によるプリント配線板100のブロック層4Aの深さよりも浅い。そのため、絶縁層4を形成するためのレーザ加工工程にかかる時間を短縮でき、生産性を向上できる。
さらにプリント配線板200の方が、プリント配線板100よりも実装密度を高くすることができる。図19(A)を参照して、プリント配線板100において、円筒のブロック層4Aの外径D4と、ビアランド2Aの直径D2Aが同じである場合であって、ビアランド2Aの中心点C<SUB>2A</SUB>がビア導体6の底面の中心点C<SUB>6</SUB>と△Cずれたとき、レーザ加工によりビアホール20を形成する工程(図6)でビアホール20の底面に△Cだけビアランド2Aが存在しない領域150が発生する。この領域150ではレーザ加工によりビアホールの深さがD1+△Dとなる。ビアランド2Aが存在しないため、レーザ加工によりガラスエポキシ樹脂層3を掘り過ぎてしまうからである。ビアホール20を形成した後、熱硬化性の樹脂を埋め込み絶縁層4を形成するが(図7)、このとき、レーザ加工により掘り過ぎた領域150に樹脂が入り込まず、空隙が形成されてしまう。この空隙に水分が含まれれば、その後の製造工程で熱が加えられたときに、その水分が膨張して周辺部にクラックなどを発生させる可能性が出てくる。よって、このような空隙の発生を防ぐため、プリント配線板100ではビアランドの直径D2Aはブロック層4Aの外径D4よりも大きくする必要がある。
一方、図19(B)を参照して、プリント配線板200では、ブロック層4Bを形成するためのビアホール40の深さDは、D2≦D<D1とすればよい。すなわち、ブロック層4Bの下部はビアランド2Aに接する必要がない。よって、ブロック層4Bの外径D4とビアランド2Aの直径D2Aが同じである場合であって、中心点C<SUB>2A</SUB>が中心点C<SUB>6</SUB>と△Cずれたときであっても、プリント配線板100のような不具合は発生しない。
以上より、プリント配線板200では、プリント配線板100よりもビアランド2Aの直径D2Aを小さくすることができる。よって、実装密度を高くすることができる。
なお、本実施の形態は、コア層1上に形成されたビア導体6に本発明を適用した例であるが、ビルドアップ層上に形成されたビアにも本発明は適用可能である。また、コア層を持たない全てビルドアップ層からなるプリント配線板にも本発明は適用可能である。これらの場合、上記ビアランド2A及びガラスエポキシ樹脂層3はコア層1ではなくビルドアップ層上に形成されることになる。
また、本実施の形態では、ガラスエポキシ樹脂層を用いたが、ガラスエポキシ樹脂層の代わりに、ガラス繊維にエポキシ樹脂以外の樹脂を含浸させたものを用いてもよい。
また、本実施の形態ではビア導体6をサブトラクティブ法で形成したが、セミアディティブ法等の他の方法で形成してもよい。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
以上のように、本発明によるプリント配線板は、BGA(Ball Grid Array)基板等のモ
ジュール基板や携帯電話機等に利用されるサブ基板として有用であり、特に高実装化の必要な基板に用いるのに適している。
本発明の参考例によるプリント配線板の断面図である。 図1に示したプリント配線板の製造方法の最初の工程を示す断面図である。 図2の次の工程を示す断面図である。 図3の次の工程を示す断面図である。 図4の次の工程を示す断面図である。 図5の次の工程を示す断面図である。 図6の次の工程を示す断面図である。 図7の次の工程を示す断面図である。 図8の次の工程を示す断面図である。 図9の次の工程を示す断面図である。 図10の次の工程を示す断面図である。 本発明の実施の形態によるプリント配線板の断面図である。 図12に示したプリント配線板の製造方法のビアホールを形成する工程を示す断面図である。 図13の次の工程を示す断面図である。 図14の次の工程を示す断面図である。 図15の次の工程を示す断面図である。 図16の次の工程を示す断面図である。 図17の次の工程を示す断面図である。 ビアランドに対するビアの位置がずれた場合のプリント配線板の断面図である。 従来のプリント配線板の断面図である。
1 コア層
2,5 銅箔
3 ガラスエポキシ樹脂層
4 絶縁層
6 ビア導体
10 ビルドアップ層
20,30,40,50 ビアホール
60 銅めっき
100,200 プリント配線板
2A ビアランド
3A ガラス繊維
4A,4B ブロック層

Claims (5)

  1. ベース基板と、
    前記ベース基板上の少なくとも一部に設けられたランド導体層と、
    前記ベース基板上及び前記ランド導体層上に設けられ、前記ランド導体層に至るビアホールを有し、ガラス繊維を含有する絶縁層と、
    前記ビアホールの表面上及び前記ビアホールの少なくとも開口近傍の前記絶縁層表面を覆い、かつ前記ランド導体層と接続するビア導体層と、
    前記ビアホールの表面と前記ビア導体層との間に設けられ、前記絶縁層内のガラス繊維を介した前記ビア導体層へのマイグレーションを防ぐためのブロック層とを備え、
    前記ブロック層は、少なくとも前記絶縁層内の前記ガラス繊維がある最上端から最下端までの範囲の前記絶縁層内壁を覆っており、かつ前記ブロック層の下端は、前記ランド導体層の表面よりも上にあり接しないことを特徴とする、プリント配線板。
  2. 請求項1に記載のプリント配線板であって、
    前記絶縁層はガラス繊維が埋設された樹脂層からなることを特徴とるプリント配線板。
  3. 請求項1に記載のプリント配線板であって、
    前記ブロック層は絶縁層からなることを特徴とするプリント配線板。
  4. 請求項1に記載のプリント配線板であって、
    前記ブロック層は樹脂層からなることを特徴とするプリント配線板。
  5. a)ベース基板を準備するステップと、
    b)前記ベース基板上の少なくとも一部にランド導体層を設けるステップと、
    c)前記ベース基板上及び前記ランド導体層を覆うように、ガラス繊維を含有する絶縁層を設けるステップと、
    d)前記ランド導体層上方の前記絶縁層に第1のビアホールを設けるステップと、
    e)前記第1のビアホール内に前記ランド導体層に至る第2のビアホールを設けると共に、前記第1のビアホールの表面に、前記絶縁層内のガラス繊維を介したマイグレーションを防ぐためのブロック層を設けるステップと、
    f)前記第2のビアホールの表面、前記ブロック層、及び前記第1のビアホールの少なくとも開口近傍の前記絶縁層表面を覆い、かつ前記ランド導体層に接続するビア導体層を設けるステップとを備え、
    前記第1のビアホールの深さは、前記絶縁層内の前記ガラス繊維がある最下端よりも深く、かつ前記ランド導体層の表面よりも浅く、
    前記第2のビアホール及び前記ブロック層を設けるステップ(e)は、
    前記第1のビアホールを絶縁材料で充填するステップと、
    前記充填された絶縁材料、及び前記第1のビアホールの底部と前記ランド導体層の表面との間の前記絶縁層のうち、前記絶縁材料の表面から前記ランド導体層の表面に至る柱状部分を、前記第1のビアホールの側面上の所定の厚さの絶縁材料を残すように取り除くステップとを含むことを特徴とする、プリント配線板の製造方法。
JP2005512462A 2003-07-30 2004-07-05 プリント配線板及びその製造方法 Expired - Fee Related JP4437989B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003283129 2003-07-30
JP2003283129 2003-07-30
PCT/JP2004/009529 WO2005013653A1 (ja) 2003-07-30 2004-07-05 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005013653A1 JPWO2005013653A1 (ja) 2007-11-01
JP4437989B2 true JP4437989B2 (ja) 2010-03-24

Family

ID=34113803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005512462A Expired - Fee Related JP4437989B2 (ja) 2003-07-30 2004-07-05 プリント配線板及びその製造方法

Country Status (7)

Country Link
US (1) US20080164057A1 (ja)
EP (1) EP1653789A4 (ja)
JP (1) JP4437989B2 (ja)
KR (1) KR100781619B1 (ja)
CN (1) CN100484372C (ja)
TW (1) TW200518647A (ja)
WO (1) WO2005013653A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312284A (ja) * 2005-01-12 2005-11-04 Masakazu Ushijima 電流共振型放電管用インバータ回路
JP2006303054A (ja) * 2005-04-19 2006-11-02 Asahi Schwebel Co Ltd プリント配線板の製造方法
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
CH699836B1 (de) * 2007-09-18 2010-05-14 Ct Concept Holding Ag Leiterkarte und Verfahren zum Herstellen einer solchen Leiterkarte.
KR100925756B1 (ko) * 2007-12-03 2009-11-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US8143532B2 (en) * 2009-02-05 2012-03-27 Xilinx, Inc. Barrier layer to prevent conductive anodic filaments
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9179556B2 (en) 2012-08-03 2015-11-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing the formation of conductive anodic filaments in a printed circuit board
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
US11122689B2 (en) * 2017-10-18 2021-09-14 Mbda Uk Limited Circuit assembly
EP3474640A1 (en) * 2017-10-18 2019-04-24 MBDA UK Limited Circuit assembly
JP7221601B2 (ja) 2018-06-11 2023-02-14 新光電気工業株式会社 配線基板、配線基板の製造方法
EP3979308A4 (en) * 2019-05-31 2023-08-16 Kyocera Corporation PRINTED CARD AND METHOD OF MAKING A PRINTED CARD
TWI803168B (zh) * 2022-01-25 2023-05-21 欣興電子股份有限公司 電路板線路訊號強化方法及其結構
US11968780B2 (en) 2022-06-02 2024-04-23 International Business Machines Corporation Method to manufacture conductive anodic filament-resistant microvias

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125495A (ja) * 1988-11-04 1990-05-14 Sharp Corp プリント配線板の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH09237950A (ja) 1996-02-29 1997-09-09 Toshiba Corp プリント基板およびその製造方法
JP3683646B2 (ja) 1996-05-22 2005-08-17 松下電器産業株式会社 プリント配線基板とその製造方法
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
JPH1187869A (ja) * 1997-09-10 1999-03-30 Hitachi Ltd プリント配線板及びその製造方法
JP3441945B2 (ja) 1997-12-05 2003-09-02 松下電器産業株式会社 プリント配線板およびその製造方法
JP2002100869A (ja) * 2000-09-22 2002-04-05 Meiko:Kk 回路基板、それを用いた多層回路基板、およびそれらの製造方法
JP2002141628A (ja) 2000-10-31 2002-05-17 Kyocera Corp 配線基板
JP4611602B2 (ja) * 2002-05-29 2011-01-12 ルネサスエレクトロニクス株式会社 配線設計方法
US7288462B2 (en) * 2004-10-27 2007-10-30 Carleton Life Support Systems, Inc. Buffer zone for the prevention of metal migration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体

Also Published As

Publication number Publication date
EP1653789A4 (en) 2008-09-24
WO2005013653A1 (ja) 2005-02-10
KR20060061333A (ko) 2006-06-07
CN100484372C (zh) 2009-04-29
JPWO2005013653A1 (ja) 2007-11-01
US20080164057A1 (en) 2008-07-10
TW200518647A (en) 2005-06-01
KR100781619B1 (ko) 2007-12-05
CN1830234A (zh) 2006-09-06
EP1653789A1 (en) 2006-05-03

Similar Documents

Publication Publication Date Title
JP4437989B2 (ja) プリント配線板及びその製造方法
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
JP5285525B2 (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
US20210345491A1 (en) Printed circuit board and manufacturing method thereof
US7393720B2 (en) Method for fabricating electrical interconnect structure
JP2004146836A (ja) 回路基板及びその製造方法
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
US8578601B2 (en) Method of manufacturing printed circuit board
JP2004349357A (ja) 多層プリント配線板の製造方法
JP2020057767A (ja) プリント配線基板
US20090282674A1 (en) Electrical interconnect structure and process thereof and circuit board structure
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR102054198B1 (ko) 배선 기판의 제조 방법
KR102149797B1 (ko) 기판 및 그 제조 방법
US20220232697A1 (en) Circuit board with at least one embedded electronic component and method for manufacturing the same
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
JP2023083009A (ja) 配線基板、及び配線基板の製造方法
JP2007311484A (ja) プリント配線板の製造方法及びプリント配線板
JP2017085074A (ja) プリント回路基板及びその製造方法
CN115915612A (zh) 用于嵌埋器件封装的基板结构及其制作方法
JP2011071358A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees