JP4437989B2 - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP4437989B2 JP4437989B2 JP2005512462A JP2005512462A JP4437989B2 JP 4437989 B2 JP4437989 B2 JP 4437989B2 JP 2005512462 A JP2005512462 A JP 2005512462A JP 2005512462 A JP2005512462 A JP 2005512462A JP 4437989 B2 JP4437989 B2 JP 4437989B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- via hole
- wiring board
- printed wiring
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims description 67
- 239000003365 glass fiber Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 24
- 238000013508 migration Methods 0.000 claims description 19
- 230000005012 migration Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 168
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 46
- 239000003822 epoxy resin Substances 0.000 description 46
- 229920000647 polyepoxide Polymers 0.000 description 46
- 239000011521 glass Substances 0.000 description 36
- 238000007747 plating Methods 0.000 description 31
- 239000011889 copper foil Substances 0.000 description 24
- 229910052802 copper Inorganic materials 0.000 description 22
- 239000010949 copper Substances 0.000 description 22
- 239000012792 core layer Substances 0.000 description 15
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012510 hollow fiber Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
プリント配線板にはガラスエポキシ樹脂材が絶縁層として利用される。ガラスエポキシ樹脂材は、ガラス繊維にエポキシ樹脂を含浸させたものである。銅めっき法によりガラスエポキシ樹脂層にビアを形成する場合、銅めっき法に使用される薬液がガラスエポキシ樹脂層内のガラス繊維とエポキシ樹脂との隙間に入り込む。この状態でプリント配線板に高温高湿バイアス試験を行うと、薬液の水分により銅めっきの一部がイオン化し、ガラス繊維とエポキシ樹脂との隙間を移動した後析出する(マイグレーション)。その結果、ビア間で短絡が発生する。
プリント配線板に使用されるガラスエポキシ樹脂層に含まれる複数のガラス繊維には、中空のガラス繊維もある。プリント配線板に高温高湿バイアス試験を行ったとき、その中空のガラス繊維内を銅イオンが移動し、析出することでビア間に短絡が発生する。
図1を参照して、参考例によるプリント配線板100は、コア層1と、ビルドアップ層10とを備える。ビルドアップ層10は、ビアランド2Aと、ガラスエポキシ樹脂層3と、ブロック層4Aと、銅箔5と、ビア導体6とを備える。ビアランド2Aは銅箔の円板であり、コア層1上に形成される。コア層1上及びビアランド2A上にはガラスエポキシ樹脂層3が形成される。ガラスエポキシ樹脂層3はガラス繊維3Aにエポキシ樹脂を含浸させたものである。ガラスエポキシ樹脂層3にはビアホール20が形成される。ビアホール20はガラスエポキシ樹脂層3の表面からビアランド2Aの表面までの深さに円柱状に形成される。ビアホール20の側面にはブロック層4Aが円筒状に形成される。ブロック層4Aは熱硬化性の樹脂であり、たとえばエポキシ樹脂である。ブロック層4Aが形成されたビアホール20にはビア導体6が形成される。ビア導体6はビアランド2A上に円板状に形成される底部と、ブロック層4Aの内周面に沿って形成される円筒部と、円筒部の上部に形成される円環部とで構成される。円環部の内周面と円筒部の内周面とはなめらかにつながっている。円環部の外周はビアホール20よりも大きく、ガラスエポキシ樹脂層3上まで広がっている。ビア導体6は銅めっきで構成されており、後述するように、無電解銅めっきを実施した後、電解銅めっきを実施することで形成される。ガラスエポキシ樹脂層3上であって、ビア導体6の円環部の下には銅箔5が形成される。
酸ガスレーザが用いられる。ビアホール20を形成するとき、レーザのエネルギ量は、最初は数μmの銅箔5を貫通するのに必要な量とする。レーザが銅箔5を貫通後、レーザのエネルギ量をガラスエポキシ樹脂材は加工可能で、かつ、銅は加工できない程度の量に下げる。このようにエネルギ状態を変化させ、銅箔5表面からビアランド2Aが表出する深さD1までレーザ加工する。エネルギ量が小さいためビアランド2Aはレーザ加工されず、ガラスエポキシ樹脂層3のみレーザ加工され、ビアホール20が形成される。
図12を参照して、本発明の実施の形態によるプリント配線板200は、図1のプリント配線板100と比較して、ブロック層4Aの代わりにブロック層4Bが形成される。プリント配線板100(図1)中のブロック層4Aはビア導体6の周りに円筒に形成され、その下部がビアランド2Aと接していのに対し、プリント配線板200中のブロック層4Bはビア導体6の周りに円筒に形成されるが、その下部はビアランド2Aと接しない。つまり、ブロック層4Bの下部とビアランド2Aとの間にはガラスエポキシ樹脂層3が介在する。
ジュール基板や携帯電話機等に利用されるサブ基板として有用であり、特に高実装化の必要な基板に用いるのに適している。
2,5 銅箔
3 ガラスエポキシ樹脂層
4 絶縁層
6 ビア導体
10 ビルドアップ層
20,30,40,50 ビアホール
60 銅めっき
100,200 プリント配線板
2A ビアランド
3A ガラス繊維
4A,4B ブロック層
Claims (5)
- ベース基板と、
前記ベース基板上の少なくとも一部に設けられたランド導体層と、
前記ベース基板上及び前記ランド導体層上に設けられ、前記ランド導体層に至るビアホールを有し、ガラス繊維を含有する絶縁層と、
前記ビアホールの表面上及び前記ビアホールの少なくとも開口近傍の前記絶縁層表面を覆い、かつ前記ランド導体層と接続するビア導体層と、
前記ビアホールの表面と前記ビア導体層との間に設けられ、前記絶縁層内のガラス繊維を介した前記ビア導体層へのマイグレーションを防ぐためのブロック層とを備え、
前記ブロック層は、少なくとも前記絶縁層内の前記ガラス繊維がある最上端から最下端までの範囲の前記絶縁層内壁を覆っており、かつ前記ブロック層の下端は、前記ランド導体層の表面よりも上にあり接しないことを特徴とする、プリント配線板。 - 請求項1に記載のプリント配線板であって、
前記絶縁層はガラス繊維が埋設された樹脂層からなることを特徴とするプリント配線板。 - 請求項1に記載のプリント配線板であって、
前記ブロック層は絶縁層からなることを特徴とするプリント配線板。 - 請求項1に記載のプリント配線板であって、
前記ブロック層は樹脂層からなることを特徴とするプリント配線板。 - a)ベース基板を準備するステップと、
b)前記ベース基板上の少なくとも一部にランド導体層を設けるステップと、
c)前記ベース基板上及び前記ランド導体層を覆うように、ガラス繊維を含有する絶縁層を設けるステップと、
d)前記ランド導体層上方の前記絶縁層に第1のビアホールを設けるステップと、
e)前記第1のビアホール内に前記ランド導体層に至る第2のビアホールを設けると共に、前記第1のビアホールの表面に、前記絶縁層内のガラス繊維を介したマイグレーションを防ぐためのブロック層を設けるステップと、
f)前記第2のビアホールの表面、前記ブロック層、及び前記第1のビアホールの少なくとも開口近傍の前記絶縁層表面を覆い、かつ前記ランド導体層に接続するビア導体層を設けるステップとを備え、
前記第1のビアホールの深さは、前記絶縁層内の前記ガラス繊維がある最下端よりも深く、かつ前記ランド導体層の表面よりも浅く、
前記第2のビアホール及び前記ブロック層を設けるステップ(e)は、
前記第1のビアホールを絶縁材料で充填するステップと、
前記充填された絶縁材料、及び前記第1のビアホールの底部と前記ランド導体層の表面との間の前記絶縁層のうち、前記絶縁材料の表面から前記ランド導体層の表面に至る柱状部分を、前記第1のビアホールの側面上の所定の厚さの絶縁材料を残すように取り除くステップとを含むことを特徴とする、プリント配線板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003283129 | 2003-07-30 | ||
JP2003283129 | 2003-07-30 | ||
PCT/JP2004/009529 WO2005013653A1 (ja) | 2003-07-30 | 2004-07-05 | プリント配線板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005013653A1 JPWO2005013653A1 (ja) | 2007-11-01 |
JP4437989B2 true JP4437989B2 (ja) | 2010-03-24 |
Family
ID=34113803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005512462A Expired - Fee Related JP4437989B2 (ja) | 2003-07-30 | 2004-07-05 | プリント配線板及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080164057A1 (ja) |
EP (1) | EP1653789A4 (ja) |
JP (1) | JP4437989B2 (ja) |
KR (1) | KR100781619B1 (ja) |
CN (1) | CN100484372C (ja) |
TW (1) | TW200518647A (ja) |
WO (1) | WO2005013653A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157366A (ja) * | 2012-01-27 | 2013-08-15 | Kyocer Slc Technologies Corp | 配線基板およびそれを用いた実装構造体 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005312284A (ja) * | 2005-01-12 | 2005-11-04 | Masakazu Ushijima | 電流共振型放電管用インバータ回路 |
JP2006303054A (ja) * | 2005-04-19 | 2006-11-02 | Asahi Schwebel Co Ltd | プリント配線板の製造方法 |
JP4728708B2 (ja) * | 2005-06-17 | 2011-07-20 | 日本電気株式会社 | 配線基板及びその製造方法 |
US8446734B2 (en) * | 2006-03-30 | 2013-05-21 | Kyocera Corporation | Circuit board and mounting structure |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
CH699836B1 (de) * | 2007-09-18 | 2010-05-14 | Ct Concept Holding Ag | Leiterkarte und Verfahren zum Herstellen einer solchen Leiterkarte. |
KR100925756B1 (ko) * | 2007-12-03 | 2009-11-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
US8143532B2 (en) * | 2009-02-05 | 2012-03-27 | Xilinx, Inc. | Barrier layer to prevent conductive anodic filaments |
US9420707B2 (en) * | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US8207453B2 (en) * | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
JP2012134456A (ja) * | 2010-11-29 | 2012-07-12 | Kyocera Corp | 配線基板およびその実装構造体 |
JP2012191155A (ja) * | 2011-02-22 | 2012-10-04 | Yazaki Corp | 配線板、および、その製造方法 |
US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
US9179556B2 (en) | 2012-08-03 | 2015-11-03 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Preventing the formation of conductive anodic filaments in a printed circuit board |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
US11122689B2 (en) * | 2017-10-18 | 2021-09-14 | Mbda Uk Limited | Circuit assembly |
EP3474640A1 (en) * | 2017-10-18 | 2019-04-24 | MBDA UK Limited | Circuit assembly |
JP7221601B2 (ja) | 2018-06-11 | 2023-02-14 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
EP3979308A4 (en) * | 2019-05-31 | 2023-08-16 | Kyocera Corporation | PRINTED CARD AND METHOD OF MAKING A PRINTED CARD |
TWI803168B (zh) * | 2022-01-25 | 2023-05-21 | 欣興電子股份有限公司 | 電路板線路訊號強化方法及其結構 |
US11968780B2 (en) | 2022-06-02 | 2024-04-23 | International Business Machines Corporation | Method to manufacture conductive anodic filament-resistant microvias |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125495A (ja) * | 1988-11-04 | 1990-05-14 | Sharp Corp | プリント配線板の製造方法 |
JP2707903B2 (ja) * | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
JPH09237950A (ja) | 1996-02-29 | 1997-09-09 | Toshiba Corp | プリント基板およびその製造方法 |
JP3683646B2 (ja) | 1996-05-22 | 2005-08-17 | 松下電器産業株式会社 | プリント配線基板とその製造方法 |
JP4067604B2 (ja) * | 1997-08-20 | 2008-03-26 | 松下電器産業株式会社 | 回路形成基板および回路形成基板の製造方法 |
JPH1187869A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | プリント配線板及びその製造方法 |
JP3441945B2 (ja) | 1997-12-05 | 2003-09-02 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
JP2002100869A (ja) * | 2000-09-22 | 2002-04-05 | Meiko:Kk | 回路基板、それを用いた多層回路基板、およびそれらの製造方法 |
JP2002141628A (ja) | 2000-10-31 | 2002-05-17 | Kyocera Corp | 配線基板 |
JP4611602B2 (ja) * | 2002-05-29 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 配線設計方法 |
US7288462B2 (en) * | 2004-10-27 | 2007-10-30 | Carleton Life Support Systems, Inc. | Buffer zone for the prevention of metal migration |
-
2004
- 2004-07-05 JP JP2005512462A patent/JP4437989B2/ja not_active Expired - Fee Related
- 2004-07-05 EP EP04746998A patent/EP1653789A4/en not_active Withdrawn
- 2004-07-05 CN CNB2004800219032A patent/CN100484372C/zh not_active Expired - Fee Related
- 2004-07-05 WO PCT/JP2004/009529 patent/WO2005013653A1/ja active Application Filing
- 2004-07-05 US US10/595,070 patent/US20080164057A1/en not_active Abandoned
- 2004-07-05 KR KR1020067000043A patent/KR100781619B1/ko not_active IP Right Cessation
- 2004-07-22 TW TW093121860A patent/TW200518647A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157366A (ja) * | 2012-01-27 | 2013-08-15 | Kyocer Slc Technologies Corp | 配線基板およびそれを用いた実装構造体 |
Also Published As
Publication number | Publication date |
---|---|
EP1653789A4 (en) | 2008-09-24 |
WO2005013653A1 (ja) | 2005-02-10 |
KR20060061333A (ko) | 2006-06-07 |
CN100484372C (zh) | 2009-04-29 |
JPWO2005013653A1 (ja) | 2007-11-01 |
US20080164057A1 (en) | 2008-07-10 |
TW200518647A (en) | 2005-06-01 |
KR100781619B1 (ko) | 2007-12-05 |
CN1830234A (zh) | 2006-09-06 |
EP1653789A1 (en) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4437989B2 (ja) | プリント配線板及びその製造方法 | |
US9743526B1 (en) | Wiring board with stacked embedded capacitors and method of making | |
US6548767B1 (en) | Multi-layer printed circuit board having via holes formed from both sides thereof | |
JP5285525B2 (ja) | 陽極酸化による微細回路パターン付きパッケージ基板の製造方法 | |
US20210345491A1 (en) | Printed circuit board and manufacturing method thereof | |
US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
JP2004146836A (ja) | 回路基板及びその製造方法 | |
JP2017017307A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
US8578601B2 (en) | Method of manufacturing printed circuit board | |
JP2004349357A (ja) | 多層プリント配線板の製造方法 | |
JP2020057767A (ja) | プリント配線基板 | |
US20090282674A1 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP5608262B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
KR102149797B1 (ko) | 기판 및 그 제조 방법 | |
US20220232697A1 (en) | Circuit board with at least one embedded electronic component and method for manufacturing the same | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
JP2023083009A (ja) | 配線基板、及び配線基板の製造方法 | |
JP2007311484A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2017085074A (ja) | プリント回路基板及びその製造方法 | |
CN115915612A (zh) | 用于嵌埋器件封装的基板结构及其制作方法 | |
JP2011071358A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |